JP5175853B2 - フリップチップ相互接続貫通チップビア - Google Patents

フリップチップ相互接続貫通チップビア Download PDF

Info

Publication number
JP5175853B2
JP5175853B2 JP2009528836A JP2009528836A JP5175853B2 JP 5175853 B2 JP5175853 B2 JP 5175853B2 JP 2009528836 A JP2009528836 A JP 2009528836A JP 2009528836 A JP2009528836 A JP 2009528836A JP 5175853 B2 JP5175853 B2 JP 5175853B2
Authority
JP
Japan
Prior art keywords
acoustic
integrated circuit
circuit package
asic
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009528836A
Other languages
English (en)
Other versions
JP2010504639A (ja
Inventor
エル ロビンソン，アンドリュー
エー ダフィートセン，リシャルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2010504639A publication Critical patent/JP2010504639A/ja
Application granted granted Critical
Publication of JP5175853B2 publication Critical patent/JP5175853B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/52—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00
    • G01S7/521—Constructional features
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • B06B1/0607—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements
    • B06B1/0622—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements on one surface
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S15/00—Systems using the reflection or reradiation of acoustic waves, e.g. sonar systems
    • G01S15/88—Sonar systems specially adapted for specific applications
    • G01S15/89—Sonar systems specially adapted for specific applications for mapping or imaging
    • G01S15/8906—Short-range imaging systems; Acoustic microscope systems using pulse-echo techniques
    • G01S15/8909—Short-range imaging systems; Acoustic microscope systems using pulse-echo techniques using a static transducer configuration
    • G01S15/8915—Short-range imaging systems; Acoustic microscope systems using pulse-echo techniques using a static transducer configuration using a transducer array
    • G01S15/8925—Short-range imaging systems; Acoustic microscope systems using pulse-echo techniques using a static transducer configuration using a transducer array the array being a two-dimensional transducer configuration, i.e. matrix or orthogonal linear arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Remote Sensing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Mechanical Engineering (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Wire Bonding (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Micromachines (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Description

本発明は、フリップチップ型の電気相互接続及び貫通チップビアを用いる相互接続方法及び装置に関する。
当該技術分野の集積回路（ＩＣ）の現状は、継続的にサイズが縮小し、且つ複雑性が増すものとなっている。構成要素の密度が高くなるにつれ、物理的な相互接続が有効な表面領域の重要部分を占め、その有効な表面領域がこの領域内に電気回路を位置付ける能力を低下させる点で、構成要素を電気的に結合するシステムは重要になってきている。
相互接続の一の部分が、コンタクトバンプ又はスタブで構成され、相互接続の他の部分がコンタクトパッド又はコンタクト面で構成される電気相互接続技術が知られている。製造プロセスの間、バンプ及びパッドは互いに接触して、電気相互接続が形成される。米国特許第６，０１５，６５２号明細書においては、基板において備えられるＩＣのための“フリップチップ結合”と称せられる種類の相互接続システムについて開示されている。この代表的な相互接続システムは、他の電気相互接続システムに関連する問題の一部を軽減するが、電気構成要素のためにまた、利用することが可能である有効な表面積のかなりの部分を尚も占めている。この問題は、電気相互接続が、特定用途向け集積回路(ＡＳＩＣ)等の集積回路に対して直接形成されるとき、更に悪化される。
国際公開第２００４／０５２２０９号パンフレットにおいて、小型化されたトランスデューサアレイを形成する目的で複数の音響素子にＡＳＩＣを電気的に結合したシステムについて開示されている。図示されているシステムにおいて、バンプは、音響素子又はＡＳＩＣの一に電気的に結合され、パッドは、音響素子又はＡＳＩＣの他に電気的に結合されている。このシステムは、例えば、経食道、腹腔鏡及び心臓内検査のために利用することが可能である超音波トランスデューサを作製するように構成されることが可能である小さな電気的パッケージを実現することができる。
現在設計されているマイクロビーム形成（μＢＦ）トランスデューサは、音響素子、例えば、音響センサのマイクロビームフォーマ（μＢＦ）ＡＳＩＣとの集積を達成するフリップチップ処理を利用する。この処理は、μＢＦＡＳＩＣに数千個の素子を相互接続するという困難な問題に対処する上でかなりうまくいっている。しかしながら、得られた装置には複数の課題がある。例えば、フリップチップ処理は、実行される結合の種類（例えば、スタブバンプ）により与えられる音響素子の面に近接して、音響素子の直後にＡＳＩＣを置く。しかし、ＡＳＩＣからの熱が音響素子の性能に影響する可能性がある。従って、典型的なフリップチップ相互接続は、音響素子の面の温度を管理する観点から、殆ど最悪の位置に、即ち、熱源（例えば、ＡＳＩＣ）に近接し、可能性のある熱放散面から離れて、音響素子を位置付けている。
更に、ＡＳＩＣの活性部分に対して音響素子が近接した結合は、音響エネルギーをＡＳＩＣに結合させることによりもたらされる明確さが欠如したアーティファクトであって、伝搬して音響クロストークをもたらすという悪影響を有する可能性がある。ＡＳＩＣと音響素子との間のフリップチップ処理はまた、ＡＳＩＣを音響素子に直接結合することができないために、複雑である。ダイシング処理の開始から終了まで、ダイシングソーブレードの直径における変化及び音響素子の厚さにおける変化によりもたらされるダイシングの許容範囲を可能にする物理的オフセットが、ＡＳＩＣと音響素子との間で必要である。この間隔は、典型的には、アセンブリ処理を複雑にする大きいアスペクト比のスタッドバンプ又はメッキバンプを用いて導入される。
従来のμＢＦ ＡＳＩＣのシステム入力／出力（Ｉ／Ｏ）相互接続は、ＡＳＩＣの上部活性部分の２つの方位角のエッジにおいてシステムＩ／Ｏを有することに限定されている。これは、ＡＳＩＣの上部面における結合パッドからフレキシブルな回路等の次のレベルへの相互接続を実現するために、ある空間の割当てを必要とする。ワイヤボンディング又は異方性導電膜を用いて結合されたフレキシブルケーブルを、相互接続目的で用いることが可能であるが、どちらの場合も、完全なトランスデューサ（例えば、ＡＳＩＣ、音響センサ、フレキシブルなケーブル）の物理的空間の限界は、トランスデューサの音響開口のために利用可能な接触領域量を減少させる。更に、フレキシブルな回路は、典型的には、空間的考慮のために少ない相互接続層を用いていて比較的単純であり、そのことは、電気的性能を制限する、及び／又はコストを高くする可能性がある。
米国特許第６，０１５，６５２号明細書 国際公開第２００４／０５２２０９号パンフレット
本発明の目的は、従来技術の不利点を克服し、改善することである。
本発明は、音響アセンブリと、そのアセンブリを形成する方法を含む。音響アセンブリは、集積回路パッケージの活性部分から集積回路パッケージの底部を貫通する導電性ビアを有する集積回路パッケージを有する。その底部は、集積回路パッケージの基板の底部側にある。音響素子は、基板の底部側に位置付けられ、ビアは、音響素子に集積回路パッケージの活性部分を電気的に結合するように備えられている。一実施形態においては、音響素子は音響積層構造（スタック）である。他の実施形態においては、音響素子は、シリコンベースのマイクロマシン加工超音波トランスデューサ（ＭＵＴ）である。
音響アセンブリの形成において、音響アセンブリは、音響積層構造を貫いて及び基板の内までダイシングされる。音響素子は、音響素子と集積回路パッケージとの間の結合距離に関係なく、反転フリップチップ相互接続、導電性接着剤及び／又は他の適切な結合システムにより、ビアに結合されることが可能である。有利であることに、相互接続装置は、活性部分に近接して集積回路パッケージの上部側に位置付けられ、集積回路パッケージのシステム入力／出力（Ｉ／Ｏ）接続に対して電気的に結合されることが可能である。相互接続装置は、集積回路パッケージのエッジまでシステムＩ／Ｏを延ばすワイヤボンド及び他のシステムを必要とせず、フリップチップ相互接続及び／又は他の適切な結合システムによりそのシステムＩ／Ｏ接続に結合されることが可能である。一実施形態においては、相互接続装置は、プリント回路基板（ＰＣＢ）を含むフレキシブル回路であることが可能である。集積回路パッケージは、トランスデューサ、例えば、経食道、腹腔鏡及び／又は心臓内検査のために利用することが可能である超音波トランスデューサにおいて用いるマイクロビームフォーマＡＳＩＣであることが可能である。
本発明については、以下、例示として、添付図を参照して詳述する。
本発明の実施形態に従って形成されたウェーハスケール集積回路の一部の斜視図である。 本発明の実施形態に従ったＡＳＩＣの斜視図である。 本発明の実施形態に従った要素、例えば、電子構成要素に結合された音響素子のプレート又は積層構造を示す図である。 本発明に従った積層構造のダイシングに後続する電子構成要素に結合された音響素子の積層構造を示す図である。 本発明の実施形態に従った相互接続システムの詳細を示す図である。
図と関連付けて、上記の特徴及び有利点並びに更なる特徴及び有利点を示す例示としての実施形態について、以下、説明する。以下の説明においては、限定するのではなく、説明のために、アーキテクチャ、インタフェース、技術等について、例示として説明している。しかしながら、それらの詳細から逸脱する他の実施形態が、同時提出の特許請求の範囲内にあるとして更に理解され得ることを、当業者は理解することができる。更に、明確化のために、知られている装置、回路及び方法について詳細に説明することは、本発明の記載について不明瞭にしないように省略している。更に、図は例示目的で示されていて、本発明の範囲を表していないことを明確に理解する必要がある。添付図及び以下の詳細説明においては、同様の参照番号は同様の要素を表すように用いられている。
図１は、本発明の実施形態に従って作製されたウェーハスケール集積回路、例えば、ＡＳＩＣ１００の一部の模式的な斜視図である。ＡＳＩＣ１００は、シリコン基板１１０において作製され、音響素子からの音響信号の処理が行われるＡＳＩＣ１００の活性部分１３０を表すマイクロチャネル活性ボリュームを有する。典型的には、マイクロチャネル活性ボリュームは、１００乃至４００μｍの範囲内の、例えば、２５０μｍの辺を有する正方形として形成されることが可能であり、５乃至２０μｍの範囲内の、例えば、１０μｍの深さを有するように形成されることが可能である。ＡＳＩＣ１００は、音響素子に対してＡＳＩＣ１００の活性部分の一部を相互接続するように典型的に用いられるボンドパッド領域１２０を更に有する。ＡＳＩＣ１００は、典型的な処理段階、例えば、所望の層の光学的堆積、エッチング、マスキング等を含むフォトリソグラフィ処理により形成されることが可能である。
ＡＳＩＣ１００のウェーハスケール処理の間、貫通ＡＳＩＣビアが、ボンドパッド領域１２０において形成されることが可能である。貫通ＡＳＩＣビアは、ＡＳＩＣの底面を貫く、それにより、基板１１０を貫通するＡＳＩＣの活性部分１３０において位置付けられたセンサ入力／出力（Ｉ／Ｏ）からの導電性経路を備えている。それらのビア及び導電性経路は、エッチング及びメッキ等の適切なフォトリソグラフィ処理及びメッキ処理を用いて形成されることが可能である。
図２は、本発明のシステムの実施形態に従ったＡＳＩＣ２００の模式的な斜視図である。図示しているように、ＡＳＩＣ２００は、基板２１０を貫いてＡＳＩＣ２００の底面２０４まで、ＡＳＩＣ２００の活性部分２０２のＩ／Ｏからの導電性経路を提供する貫通ＡＳＩＣビア２４０を有する。このようにして、本発明のシステムに従って、音響素子、例えば、音響スタックに典型的に結合されるＡＳＩＣのＩ／Ｏは、ＡＳＩＣ２００の底部２０４まで貫いて経路付けられている。貫通ビア２４０の形成後、ＡＳＩＣ２００は、音響素子に電気的に結合するＡＳＩＣ２００を作製するように、ウェーハからＡＳＩＣを分離することにより個片化されることが可能である。
図３は、例えばＡＳＩＣ３００などの電気コンポーネントに結合された音響素子３５５のプレート又は積層構造（スタック）３５０等の例示としての要素を示している。本発明のシステムに従って、音響素子３５５は、活性部分３３０から離れて、ＡＳＩＣ３００の底部３０４に沿ってＡＳＩＣ３００に結合されているため、音響素子３５５は、その結合の高さの特徴に関係なく、何れかの適切な結合処理を用いて、ＡＳＩＣに電気的に結合されることが可能である。例えば、相互接続自体の高さに関係なく、導電性接着剤又はリードバンプを用いることが可能である。一実施形態においては、音響素子は、実際には、ＡＳＩＣに結合された、反転したフリップチップであることが可能である。用語“反転したフリップチップ結合”により意図されているものは、音響素子がＡＳＩＣのＩ／Ｏにかなり近接してＡＳＩＣの上（活性）側に結合している従来のフリップチップ結合と反対に、本発明のシステムがＡＳＩＣの底部に音響素子の結合を得ることである。従来のシステムとは異なり、ＡＳＩＣの活性部分３３０は、ＡＳＩＣ３００の基板３１０により音響素子３５５から分離されているため、比較的大きい結合高さがダイシング処理における必要な許容範囲に適応される必要はない。従って、ＡＳＩＣ３００に音響素子３５５を電気的に結合させる他のシステムも、結合高さに関係なく、適切に用いられることが可能である。
ＡＳＩＣ３００の活性部分３３０は、典型的には、熱が発生される箇所であることに留意する必要がある。本発明のシステムに従って、活性部分３３０は、音響素子３５５、及び音響素子３５５、ＡＳＩＣ３００等により構成されるトランスデューサの面から、更に離れて形成されている。このようにして、従来のシステムと異なり、トランスデューサの面の温度を管理する問題は、かなり簡単化される。更に、活性部分３３０はまた、従来のものに比べて、ヒートシンクにより近接して位置付けられることが可能である。このようにして、本発明のシステムに従って、音響素子に対する熱抵抗は増加する一方、ヒートシンクに対する熱抵抗は減少する。
ＡＳＩＣ３００に対する音響素子３５５の電気結合の後、アンダーフィルが、ＡＳＩＣ３００に対して、プレートを安定化させるように適用されることが可能である。アンダーフィルは、音響素子３５５とＡＳＩＣ３００との間の電気結合を環境条件から保護するように役立ち、付加的な機械的強度をアセンブリに与え、音響素子３５５から離れるように放熱するヒートシンクとしての役割を果たし、積層構造の音響構成要素３５５とＡＳＩＣ３００との間の何れの熱膨張の差を補償するように役立つことが可能である。
積層構造は、堆積処理、フォトリソグラフィ処理及び／又は他の処理等を用いて音響積層構造のダイシングを容易にするように、二次元ダイシンググリッドパターン３６０を備えることが可能である。図４に示すように、積層構造３５０は、その積層構造３５０を個別の音響素子４５５に分離するように、ダイシングソー（例えば、ダイヤモンド粒子ソー）により、切断することが可能である（例えば、切断４７０を参照されたい）。音響素子４５５は、三次元（３Ｄ）超音波イメージングアプリケーション及び／又はマトリクストランスデューサ構成について用いられることが可能であるような３Ｄイメージングを容易にする構成を有する何れかの種類及び構成であることが可能であることを、容易に理解する必要がある。
音響素子にＡＳＩＣ４００を電気的に結合することの困難性は、典型的には、上記の必要なダイシング許容範囲と組み合わされる。個別の音響素子４５５に分離する切断４７０は、積層構造３５０を個別の音響素子４５５に分離するのに十分に深い必要がある。大きいダイシング深さの許容範囲についての必要条件となる幾つかの構成要素がある。例えば、積層構造３５０の厚さにおける変動が存在する。典型的には、その積層構造は、３つ又はそれ以上の材料、即ち、デマッチング層４５２（例えば、タングステンカーバイド）、トランスポンダである圧電結晶層４５４、及び１つ又はそれ以上のマッチング層４５６（例えば、グラファイト）の積層構造である。各々が異なる物理的性質を有するそれら３つの積層材料は、完全には平らでない音響積層構造をもたらし得る。
更に、かなり多く（例えば、数千）切断することは、ダイシングソーのソーブレード摩耗をもたらす。従って、所定の深さの切断についてさえ、最後の切断は、ブレード摩耗のために、最初の切断に比べて浅い深さを有する。切断深さにおけるこのような変動を補償するように、切断深さは、典型的には、より浅い、後半の切断を補償するように選択される。更に、複数の別個の処理において、予め一緒に結合されて（例えば、積層されて）いる多くの部分から成る構造は、累積した許容範囲の問題を有する。例えば、複数の層の厚さにおける許容範囲と、複数の層の平坦性における許容範囲と、結合厚さにおける許容範囲と、その他との複数の条件は、その構造の一の部分からその構造の他の部分までの累積された変動をもたらす可能性がある。この潜在的に大きい変動はまた、切断深さにおける相当する大きい許容範囲を導入することにより調整されることが可能である。
上で挙げた構成要素の許容範囲全ては、最大、積層構造３５０とＡＳＩＣ４００との間の比較的大きいギャップ（例えば、７０乃至１００μｍ）についての要求量まで加え合わされることが可能である。これは、相当する大きいバンプの高さに変換された先行技術のシステムにおける大きいギャップについての要求量である。しかしながら、本発明のシステムに従って、積層構造３５０は、導電性の貫通ＡＳＩＣビアを用いて、ＡＳＩＣ４００に電気結合されている。従って、積層構造３５０は、活性部分４３０及びＡＳＩＣ４００のＩ／Ｏが備えられているＡＳＩＣ４００の上部４０２から離れたＡＳＩＣ４００の基板層４１０に隣接する底部４０４に位置付けられている。基板４１０はＡＳＩＣ４００の活性部分ではないため、積層構造３５０は、ＡＳＩＣ４００に対する潜在的な被害について殆ど心配なくダイシングされることが可能である。例えば、５０μｍ乃至４００μｍの厚さの範囲内にあるＡＳＩＣ基板層について、ダイシング切断４７０は、図４に示すＡＳＩＣの構造的完全性か又は電気的完全性のどちらかに影響することなく、その構造の一部を容易に通過することが可能である。
基板の一部のダイシングは、ＡＳＩＣへの音響エネルギーの結合によりもたらされる明確さの欠如したアーティファクトが基板４１０の一部のデカップリング（分離）により低減されることが可能であるという付加的効用を有する。更に、音響素子４５５は活性部分４３０から離れて位置付けられているため、ＡＳＩＣ４００への音響エネルギーの結合の可能性はかなり低減される。
本発明のシステムに従って、音響素子は、ＡＳＩＣのＩ／Ｏから離れてＡＳＩＣの底部に位置付けられているため、他のＩ／Ｏ、例えば、ＡＳＩＣのセンサＩ／Ｏへの電気結合についてより高い自由度を備えている。図５は、本発明の実施形態に従った相互接続システムの詳細を示している。そのシステムは、例えば、電気結合オプションについての広範な選択のために上部５０２を利用可能にしてＡＳＩＣ５００の底部５０４に積層構造５５０の音響素子５５５が電気結合されたＡＳＩＣ５００などの、電気コンポーネントを有する。ＡＳＩＣ５００は基板５１０及びビア５４０を有する。有線結合トレース、異方性導電膜等を必要とすることなく、直接、フレキシブル基板５８０、ＰＣＢ５８５等の相互接続基板にＡＳＩＣ５００を取り付けることが可能であるため、本発明に従った有効なフレキシブル相互接続は、従来技術を凌いでかなり改善されるものである。このことは、ＡＳＩＣに近接してより複雑な相互接続及び回路（バイパスキャップ等）を備えることを可能にすることにより、改善された電気的性能についての能力を提供する。本発明を用いる場合、従来技術が使用を余儀なくされていた比較的単純なフレキシブルな回路に比べてＡＳＩＣにより近接して、より複雑な相互接続装置を位置付けることが可能である。ＡＳＩＣのＩ／Ｏに直接隣接して相互接続を位置付ける能力はまた、従来技術においてＡＳＩＣのＩ／Ｏに対する音響素子の典型的な近接性を適応させるために必要な、ＡＳＩＣの上部面に対するワイヤボンド、ＡＣＦ等の必要性を排除することにより、相互接続処理を簡単化する役割を果たす。最終的に、本発明に従った相互接続方法は、本発明のシステムＩ／Ｏが音響素子を回避するようにＡＳＩＣの上部エッジに巻き付ける必要がないため、３列以上のＡＳＩＣを配置する必要がある、マイクロビーム形成アレイについてのインターポーザーの必要性を排除することが可能である。
図示している例示としての実施形態においては、リジッド−フレックス相互接続５８０が備えられている。図５に例示として示している相互接続５８０は、当業者が知っている接触ボール５９０を用いて、ＡＳＩＣ５００に結合されている。更に、相互接続５８０は、ＡＳＩＣ５００にフリップチップマウントされることが可能である。
有利であることに、本発明に従った相互接続システムは、改善された熱的性能、改善された音響的性能、処理の簡便さ、相互接続の改善及び相互接続の簡単化のうちの１つ又はそれ以上を備えている。
勿論、上記実施形態又は処理の何れかの１つは、本発明に従って更なる改善を適用するように、他の実施形態の１つと若しくは１つ又はそれ以上と組み合わされることが可能であることが理解される必要がある。
最後に、上の説明は、単なる本発明の例示であるように意図され、何れかの特定の実施形態又は実施形態の群に同時提出の特許請求の範囲を限定するとして解釈されるべきではない。それ故、本発明は、特定の例示としての実施形態（例えば、ＡＳＩＣ、音響素子等）を参照して特に詳細に説明していて、また、請求項に記載している本発明の広範に意図された主旨及び範囲から逸脱することなく、多くの修正及び変形の実施形態を当業者が案出することが可能である。従って、本明細書及び図は、例示であるとみなされ、特許請求の範囲における範囲を限定するように意図されていない。
特許請求の範囲の解釈においては、次の事項について理解する必要がある。
ａ）用語“を有する”は、所定の請求項において列挙されている要素又は段階以外の要素又は段階の存在を排除するものではない。
ｂ）要素の単数表現は、その要素の複数の存在を排除するものではない。
ｃ）用語“手段”は、同じアイテム、ハードウェア、又はソフトウェアにより実施される構造又は機能により表されることが可能である。
ｄ）開示されている要素の何れかは、ハードウェア部分（例えば、別個の及び統合された電気回路）、ソフトウェア部分（例えば、コンピュータプログラム）及び何れかのそれらの組み合わせを有することが可能である。
ｅ）ハードウェア部分は、アナログ部分及びディジタル部分の一又は両方を有することが可能である。
ｆ）開示されている複数の装置又はそれらの装置の一部の何れかは、特に但し書きがない場合、一緒に組み合わされる、又は更なる部分に分離されることが可能である。
ｇ）特定の一連の段階は、特に但し書きがない場合、必要であると意図されていない。

Claims (16)

  1. ２次元パターンをした導電性ビアを有する集積回路パッケージであって、前記導電性ビアは、該集積回路パッケージの基板の上部側のみに位置する活性な熱発生回路部分から該集積回路パッケージの底部を貫くように構成され、前記底部は、該集積回路パッケージの前記基板の底部側である、集積回路パッケージ；及び
    前記基板の前記底部側に位置付けられて前記導電性ビアに電気的に結合された音響素子の２次元アレイであって、前記ビアは、該音響素子の２次元アレイに前記集積回路パッケージの前記活性な熱発生回路部分を電気的に結合するように構成されている、音響素子の２次元アレイ；
    を有する音響アセンブリ。
  2. 請求項１に記載の音響アセンブリであって、前記音響素子は音響積層構造の一部であり、当該音響アセンブリは、前記音響積層構造を貫通して前記基板内までダイシングされている、音響アセンブリ。
  3. 請求項１に記載の音響アセンブリであって、前記音響素子は、反転フリップチップ相互接続により前記ビアに結合されている、音響アセンブリ。
  4. 請求項１に記載の音響アセンブリであって、前記音響素子は、導電性接着剤により前記ビアに結合されている、音響アセンブリ。
  5. 請求項１に記載の音響アセンブリであって、前記活性な熱発生回路部分に近接して前記集積回路パッケージの上部側に位置付けられ、前記集積回路パッケージのシステム入力／出力接続に電気的に結合されている相互接続装置を有する、音響アセンブリ。
  6. 請求項５に記載の音響アセンブリであって、前記相互接続装置は、フリップチップ相互接続により前記システム入力／出力接続に結合されている、音響アセンブリ。
  7. 請求項５に記載の音響アセンブリであって、前記相互接続装置は、プリント回路基板を有するフレキシブル回路である、音響アセンブリ。
  8. 請求項１に記載の音響アセンブリであって、前記集積回路パッケージはマイクロビームフォーマＡＳＩＣである、音響アセンブリ。
  9. 音響アセンブリを形成する方法であって：
    マイクロビームフォーマ集積回路パッケージを備える段階；
    前記集積回路パッケージ内に２次元パターンをした導電性ビアを形成する段階であって、前記導電性ビアは、前記集積回路パッケージの基板の上部側のみに位置する活性部分から前記集積回路パッケージの底部を貫き、前記底部は、前記集積回路パッケージの前記基板の底部側である、段階；及び
    前記基板の前記底部側に音響積層構造を位置付ける段階；及び
    前記ビアを介して前記集積回路パッケージの前記活性部分に前記音響積層構造を電気的に結合する段階；
    を有する方法。
  10. 請求項９に記載の方法であって、前記音響積層構造及び前記基板の一部を貫通して前記音響アセンブリをダイシングする段階を有する、方法。
  11. 請求項９に記載の方法であって、前記結合する段階は、反転フリップチップ結合処理を実行する段階を有する、方法。
  12. 請求項９に記載の方法であって：
    前記活性部分に近接する前記集積回路パッケージの上部側をエッチングして、システム入力／出力接続を露出させる段階；
    前記システム入力／出力接続に電気的に結合する結合パッドを備える段階；
    を有する、方法。
  13. 請求項１２に記載の方法であって：
    前記上部側に相互接続装置を位置付ける段階；
    前記システム入力／出力接続に前記相互接続装置を電気的に結合させる段階；
    を有する、方法。
  14. 請求項１３に記載の方法であって、前記のシステム入力／出力接続に前記相互接続装置を電気的に結合させる段階は、フリップチップ結合処理を実行する段階を有する、方法。
  15. 請求項１３に記載の方法であって、前記相互接続装置は、プリント回路基板を有するフレキシブル回路である、方法。
  16. 請求項１５に記載の方法であって、前記集積回路パッケージはマイクロビームフォーマＡＳＩＣである、方法。
JP2009528836A 2006-09-25 2007-09-18 フリップチップ相互接続貫通チップビア Active JP5175853B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US82681506P 2006-09-25 2006-09-25
US60/826,815 2006-09-25
PCT/IB2007/053771 WO2008038183A1 (en) 2006-09-25 2007-09-18 Flip-chip interconnection through chip vias

Publications (2)

Publication Number Publication Date
JP2010504639A JP2010504639A (ja) 2010-02-12
JP5175853B2 true JP5175853B2 (ja) 2013-04-03

Family

ID=39060260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009528836A Active JP5175853B2 (ja) 2006-09-25 2007-09-18 フリップチップ相互接続貫通チップビア

Country Status (9)

Country Link
US (1) US8242665B2 (ja)
EP (1) EP2070114B1 (ja)
JP (1) JP5175853B2 (ja)
CN (1) CN101517737B (ja)
AT (1) ATE454713T1 (ja)
DE (1) DE602007004242D1 (ja)
RU (1) RU2449418C2 (ja)
TW (1) TW200826209A (ja)
WO (1) WO2008038183A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10080544B2 (en) * 2008-09-15 2018-09-25 Teratech Corporation Ultrasound 3D imaging system
US20120179044A1 (en) 2009-09-30 2012-07-12 Alice Chiang Ultrasound 3d imaging system
US12102479B2 (en) 2008-09-15 2024-10-01 Teratech Corporation Ultrasound 3D imaging system
US8207652B2 (en) * 2009-06-16 2012-06-26 General Electric Company Ultrasound transducer with improved acoustic performance
US8659148B2 (en) 2010-11-30 2014-02-25 General Electric Company Tileable sensor array
US8575558B2 (en) 2010-11-30 2013-11-05 General Electric Company Detector array with a through-via interposer
CN106269451B (zh) 2011-02-15 2020-02-21 富士胶卷迪马蒂克斯股份有限公司 使用微圆顶阵列的压电式换能器
CN103501922B (zh) * 2011-03-22 2016-08-17 皇家飞利浦有限公司 具有至衬底的受抑声耦合的超声波cmut
US9230908B2 (en) 2011-10-17 2016-01-05 Koninklijke Philips N.V. Through-wafer via device and method of manufacturing the same
US8659212B2 (en) * 2012-02-16 2014-02-25 General Electric Company Ultrasound transducer and method for manufacturing an ultrasound transducer
US8742646B2 (en) * 2012-03-29 2014-06-03 General Electric Company Ultrasound acoustic assemblies and methods of manufacture
KR102414070B1 (ko) 2013-03-15 2022-06-29 버터플라이 네트워크, 인크. 모놀리식 초음파 이미징 디바이스, 시스템 및 방법
US9667889B2 (en) 2013-04-03 2017-05-30 Butterfly Network, Inc. Portable electronic devices with integrated imaging capabilities
AU2014293274B2 (en) 2013-07-23 2018-11-01 Butterfly Network, Inc. Interconnectable ultrasound transducer probes and related methods and apparatus
WO2015161157A1 (en) 2014-04-18 2015-10-22 Butterfly Network, Inc. Architecture of single substrate ultrasonic imaging devices, related apparatuses, and methods
CN106456115B (zh) 2014-04-18 2020-03-20 蝴蝶网络有限公司 超声成像压缩方法及设备
EP3028772B1 (en) * 2014-12-02 2022-12-28 Samsung Medison Co., Ltd. Ultrasonic probe and method of manufacturing the same
KR102373132B1 (ko) * 2014-12-26 2022-03-11 삼성메디슨 주식회사 초음파 프로브 장치 및 초음파 촬영 장치
JP5923205B1 (ja) * 2015-07-07 2016-05-24 日立アロカメディカル株式会社 超音波探触子
CN105097747B (zh) * 2015-09-01 2018-07-06 上海伊诺尔信息技术有限公司 智能卡芯片封装结构及封装方法
US11471911B2 (en) * 2016-05-16 2022-10-18 Baker Hughes, A Ge Company, Llc Phased array ultrasonic transducer and method of manufacture
JP6681784B2 (ja) * 2016-05-20 2020-04-15 新光電気工業株式会社 バッキング部材及びその製造方法と超音波探触子
KR102227329B1 (ko) * 2016-07-26 2021-03-12 지멘스 메디컬 솔루션즈 유에스에이, 인크. 초음파 트랜스듀서 및 그 제조 방법
JP6825290B2 (ja) * 2016-09-29 2021-02-03 Tdk株式会社 圧電素子
CN106558649B (zh) * 2016-11-08 2019-11-26 广东奥迪威传感科技股份有限公司 超声波传感器及其制造方法
US11498096B2 (en) * 2018-11-06 2022-11-15 Siemens Medical Solutions Usa, Inc. Chip-on-array with interposer for a multidimensional transducer array
US10499509B1 (en) * 2018-12-31 2019-12-03 General Electric Company Methods and systems for a flexible circuit
CN114126772B (zh) * 2019-07-24 2023-08-04 维蒙股份公司 板式换能器规模封装及其制造方法
CN111359861A (zh) * 2020-01-15 2020-07-03 中国科学院微电子研究所 一种超声换能器阵列
US11656355B2 (en) * 2020-07-15 2023-05-23 Siemens Medical Solutions Usa, Inc. Direct chip-on-array for a multidimensional transducer array

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744898A (en) * 1992-05-14 1998-04-28 Duke University Ultrasound transducer array with transmitter/receiver integrated circuitry
JP3288815B2 (ja) * 1993-06-30 2002-06-04 株式会社東芝 ２次元アレイ超音波プローブ
US5655538A (en) * 1995-06-19 1997-08-12 General Electric Company Ultrasonic phased array transducer with an ultralow impedance backfill and a method for making
US6015652A (en) * 1998-02-27 2000-01-18 Lucent Technologies Inc. Manufacture of flip-chip device
US6605043B1 (en) 1998-11-19 2003-08-12 Acuson Corp. Diagnostic medical ultrasound systems and transducers utilizing micro-mechanical components
US6491634B1 (en) * 2000-10-13 2002-12-10 Koninklijke Philips Electronics N.V. Sub-beamforming apparatus and method for a portable ultrasound imaging system
GB2368123A (en) * 2000-10-14 2002-04-24 Jomed Imaging Ltd Electrostrictive ultrasonic transducer array suitable for catheter
US6669644B2 (en) * 2001-07-31 2003-12-30 Koninklijke Philips Electronics N.V. Micro-machined ultrasonic transducer (MUT) substrate that limits the lateral propagation of acoustic energy
US6784600B2 (en) * 2002-05-01 2004-08-31 Koninklijke Philips Electronics N.V. Ultrasonic membrane transducer for an ultrasonic diagnostic probe
US6859984B2 (en) * 2002-09-05 2005-03-01 Vermon Method for providing a matrix array ultrasonic transducer with an integrated interconnection means
US7053530B2 (en) * 2002-11-22 2006-05-30 General Electric Company Method for making electrical connection to ultrasonic transducer through acoustic backing material
CN100435741C (zh) * 2002-12-11 2008-11-26 皇家飞利浦电子股份有限公司 小型化超声换能器
RU2248644C1 (ru) * 2003-11-28 2005-03-20 Закрытое акционерное общество "Матричные технологии" Способ изготовления индиевых микросфер для сборки интегральных схем
WO2005053863A1 (en) * 2003-12-04 2005-06-16 Koninklijke Philips Electronics, N.V. Ultrasound transducer and method for implementing flip-chip two dimensional array technology to curved arrays
WO2006018805A1 (en) 2004-08-18 2006-02-23 Koninklijke Philips Electronics N.V. Two-dimensional ultrasound transducer arrays
WO2006054260A1 (en) * 2004-11-22 2006-05-26 Koninklijke Philips Electronics, N.V. Hybrid ic for ultrasound beamformer probe
US7518251B2 (en) * 2004-12-03 2009-04-14 General Electric Company Stacked electronics for sensors
JP4016984B2 (ja) * 2004-12-21 2007-12-05 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路基板、及び電子機器
EP1838462B1 (en) * 2005-01-11 2018-08-08 Koninklijke Philips N.V. Redistribution interconnect for microbeamformer(s) and a medical ultrasound system
US7449821B2 (en) * 2005-03-02 2008-11-11 Research Triangle Institute Piezoelectric micromachined ultrasonic transducer with air-backed cavities
WO2007017780A2 (en) * 2005-08-05 2007-02-15 Koninklijke Philips Electronics N.V. Curved two-dimensional array transducer

Also Published As

Publication number Publication date
US20100025785A1 (en) 2010-02-04
EP2070114A1 (en) 2009-06-17
RU2449418C2 (ru) 2012-04-27
ATE454713T1 (de) 2010-01-15
DE602007004242D1 (de) 2010-02-25
WO2008038183A1 (en) 2008-04-03
JP2010504639A (ja) 2010-02-12
US8242665B2 (en) 2012-08-14
EP2070114B1 (en) 2010-01-06
CN101517737A (zh) 2009-08-26
CN101517737B (zh) 2012-10-31
TW200826209A (en) 2008-06-16
RU2009115685A (ru) 2010-11-10

Similar Documents

Publication Publication Date Title
JP5175853B2 (ja) フリップチップ相互接続貫通チップビア
JP5371300B2 (ja) 改良形超音波トランスデューサ、バッキングおよびバッキング作製方法
JP5042591B2 (ja) 半導体パッケージおよび積層型半導体パッケージ
JP5955537B2 (ja) タイリング可能なセンサアレイ
US8742646B2 (en) Ultrasound acoustic assemblies and methods of manufacture
US20080315331A1 (en) Ultrasound system with through via interconnect structure
JP5535494B2 (ja) 半導体装置
KR20130012500A (ko) 칩 패키지 구조물 및 그 제조 방법
JP2011078755A (ja) 大面積のモジュール式センサアレイ組立体および同組立体を作製する方法
JP2021511750A (ja) 超音波オンチップをパッケージする方法及び装置
JP5298762B2 (ja) 積層型半導体装置、積層型半導体装置の製造方法及び半導体基板
EP1668685A1 (en) Integrated electronic chip and interconnect device and process for making the same
TW202040701A (zh) 用於超音波晶片裝置的封裝結構和封裝方法
CN113948505A (zh) 用于多维换能器阵列的直接阵列上芯片
US10335830B2 (en) Ultrasonic probe
US20130020907A1 (en) Wire bond free connection of high frequency piezoelectric ultrasound transducer arrays
EP2036125B1 (en) Flip-chip interconnection with formed couplings
WO2008001282A2 (en) Flip-chip interconnection with a small passivation layer opening
JP5454890B2 (ja) 超音波プローブ及び超音波プローブの製造方法
JP2011114304A (ja) 半導体装置内蔵基板及びその製造方法
TW587317B (en) Construction and manufacturing of a chip package
JP5349141B2 (ja) 超音波プローブ
US20240215951A1 (en) Connection for a multi-dimensional matrix transducer
JP2010135545A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130107

R150 Certificate of patent or registration of utility model

Ref document number: 5175853

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250