CN113948505A - 用于多维换能器阵列的直接阵列上芯片 - Google Patents

Abstract

针对用于多维换能器阵列（10）的直接阵列上芯片，通常刚性且导电的去匹配层（12）延伸超出换能器阵列（10）的占用空间。ASIC（26）在一侧上直接连接到去匹配层（12），而另一侧提供了去往阵列（10）的元件（20）的电连接、以及用于去往超声成像系统的连接（例如，柔性到去匹配层（12））的I/O焊盘。通过使用去匹配层（12）刚性，可以在声学堆叠的形成期间保护ASIC（26）。通过使用去匹配层（12）导电性，任何未对准由通过去匹配层（12）的路由来补偿，和/或为I/O提供了大的平坦区域，从而允许良好的低温粗糙接触连接，该连接具有比倒装芯片焊料凸块更大的面积。通过在去匹配层（12）的与ASIC（26）不同的一侧上提供用于系统连接的I/O，可以避免由于底部填充剂所致的大的禁止进入距离。

Description

用于多维换能器阵列的直接阵列上芯片

背景技术

本实施例涉及多维换能器阵列与电子器件的互连。实现声学阵列与相关联的发射和/或接收电子器件之间的互连是针对多维（矩阵）换能器的技术挑战。在两个维度（方位（azimuth）和俯仰（elevation））中分布的数百或数千个（例如，直到10000个）不同的元件需要沿着z轴（深度或范围）的互连，该互连至少针对被其他元件所围绕的元件。由于这些元件较小（例如，100-500μm），因此用于去往每个元件的单独电连接的空间有限。

典型的超声成像系统具有从64个直到256个的有限数量的通道，该有限数量是由线缆数量确定的，该系统通过这些通道与超声换能器进行通信。有限数量的线缆不能够将电压从该系统传输到矩阵换能器中的所有声学元件，并且然后从这些元件接收回信号。为了减少信号数量，使用微型波束形成专用集成电路（ASIC）以在换能器探头中进行波束形成。ASIC被放置得尽可能靠近声学元件。在阵列上芯片（chip-on-array，COA）方法中，声学阵列被直接构建在ASIC芯片的输入/输出（I/O）上，诸如使用倒装芯片（flip-chip）连接。COA方法包含两个关键的互连：（1）ASIC的中间区域中的ASIC到声学元件I/O；以及（2）ASIC的外围区域中的柔性到ASIC（flex-to-ASIC）互连。用于ASIC到声学I/O的1:1直接互连通常由倒装芯片技术制成。柔性到ASIC互连用于在换能器与超声系统之间来回地（back andforth）发送/接收电源/接地（power/ground）、波束形成的输出和控制信号。

在声学堆叠仅被构建在ASIC的一部分中，而ASIC芯片的外周周围的区域被保留用于柔性到ASIC连接的情况下，在将若干个声学层层压在一起时所施加的压力可能会损坏ASIC的有源晶体管电路，诸如在其中声学堆叠结束并且外围的柔性到ASIC键合区开始的边界线处使该芯片破裂。包含关键有源电路的ASIC的正面在整个换能器形成过程中直接暴露于机械应力、各种化学品（环氧树脂、底部填充剂（underfill）、助焊剂（solder flux）等）和静电放电（ESD）。由于管芯贴装（die attach）机器的能力和管芯贴装材料的流动性，因此在芯片铺瓦（tiling）（或管芯贴装）过程期间可能无法避免芯片移位或偏移，这可能导致跨用于柔性到ASIC连接的铺瓦芯片（tiled chip）的不一致的电气间距（pitch）。

该柔性到ASIC连接是在完成声学构建过程之后进行的，因此用于形成该阵列的环氧树脂、以及压电体的居里温度将该连接过程限制到100℃或更低，然而ASIC具有不平整的表面，该表面在使用更高温度过程的情况下被最好地电连接。该柔性到ASIC连接需要较大的禁止进入距离（keep-out distance），以避免用于ASIC到声学元件I/O的倒装芯片连接中使用的底部填充剂所造成的污染。与其中声学堆叠和ASIC两者都是刚性且尺寸稳定的ASIC到声学I/O连接相比，由于柔性电路的尺寸不稳定性，柔性到ASIC接头可能需要更大的焊盘来获得可靠的电连接。当针对ASIC到声学堆叠和柔性到ASIC连接两者都考虑焊料接头（solder joint）时，使不同大小的焊料凸块（solder bump）在一个晶圆上生长是不容易的，这是因为不同的焊盘大小会改变凸块镀覆（plating）过程条件。

发明内容

作为介绍，下面描述的优选实施例包括用于多维换能器阵列的直接COA的方法、系统、换能器探头、以及组件。通常刚性且导电的去匹配层（dematching layer）延伸超出换能器阵列的占用空间（footprint）。ASIC在一侧上直接连接到去匹配层，而另一侧提供了去往该阵列的元件的电连接、以及用于去往超声成像系统的连接（例如，柔性到去匹配层）的I/O焊盘。通过使用去匹配层刚度（rigidness），可以在声学堆叠的形成期间保护ASIC。通过使用去匹配层导电性，任何未对准可以由通过去匹配层的路由（routing）来补偿。通过使用去匹配层导电性，为I/O提供了大的平坦区域，从而允许良好的低温粗糙接触连接，该连接具有比倒装芯片焊料凸块更大的面积。通过在去匹配层的与ASIC不同的一侧上提供用于系统连接的I/O，可以避免由于底部填充剂所致的大的禁止进入距离。

在第一方面，提供了一种多维换能器阵列系统。声学阵列具有分布在第一和第二维度上的网格中的换能器元件。声学阵列具有沿着第一维度的换能器元件的第一区间（extent）。去匹配层与声学堆叠中的声学阵列连接。去匹配层在第一侧上支撑换能器元件，并且沿着第一维度以第二区间延伸。第二区间大于第一区间。专用集成电路的芯片直接键合到去匹配层的第二侧。第二侧与第一侧相对。柔性电路在第一侧上连接到去匹配层。

在第二方面，提供了一种超声换能器探头。提供了电连接到多维换能器阵列的半导体芯片的阵列上芯片布置。多维换能器阵列是具有去匹配层的四分之一波长换能器。半导体芯片通过去匹配层电连接到多维换能器阵列。接触焊盘在去匹配层上，以用于从半导体芯片到超声成像系统的信令和接地。去匹配层提供了从接触焊盘到半导体芯片以及从半导体芯片到多维换能器阵列的信号路由。

在第三方面，提供了一种用于将电子器件与声学元件阵列进行连接的方法。集成电路直接连接到声学元件的去匹配层的第一表面。导体连接到去匹配层的第二表面。第二表面与第一表面相对。导体连接到在声学元件的去匹配层上的占用空间之外的第二表面上的焊盘。

本发明由所附权利要求限定，并且本部分中的任何内容均不应当视为对这些权利要求的限制。下面结合优选实施例来讨论本发明的另外的方面和优点，并且可以稍后独立地或以组合的形式来要求保护这些另外的方面和优点。不同的实施例可以实现或未能实现不同的目的或优点。

附图说明

组件和附图不一定按比例绘制，而是将重点置于说明本发明的原理上。此外，在附图中，相同的附图标记遍及不同的视图表示对应的部分。

图1A和图1B分别是声学阵列与集成电路的阵列上芯片互连的一个实施例的一部分的截面图和顶部区域视图；

图2A和图2B分别是图1B和图1A的阵列上芯片互连的实施例的顶部区域视图和截面图；

图3A和图3B分别是使用去匹配层以用于与多个ASIC连接的超声换能器系统的顶部区域视图和截面图；

图4示出了由于使用中间去匹配层而允许的芯片移位的示例；

图5图示了在去匹配层的表面上提供的粗糙接触的示例；

图6图示了由于使用去匹配层以用于信号路由而提供的示例接地路径；

图7图示了另一个示例接地路径；以及

图8是用于将电子器件与声学元件阵列进行连接的方法的一个实施例的流程图。

具体实施方式

声学堆叠的去匹配层使得能够实现四分之一波长声学设计。该去匹配层被延伸以覆盖超过换能器元件，诸如被延伸以覆盖一个或多个ASIC的整个区域。去匹配层是刚性基板，其充当用于附接到ASIC以及声学堆叠的其余部分的机械支撑物，从而允许使用更薄的ASIC。去匹配层还充当电气路由层，用于发送和/或接收信号和接地，诸如提供从ASIC到单颗化（singulate）元件的直接连接，以及在去匹配层的延伸超出声学堆叠的其余部分的区域中将信号和接地从柔性电路路由到ASIC。由于ASIC键合到去匹配层的底部，并且柔性电路连接到去匹配层的顶部，因此柔性到ASIC键合更加独立于倒装芯片过程、以及由去匹配层所形成的更大焊盘。通过将柔性电路连接到延伸的去匹配层，可以将低温粗糙键合（asperity bonding）用于柔性到ASIC电连接。由于去匹配层的硬度，因此可以在探头损害接触焊盘的风险较小的情况下测试ASIC和/或声学堆叠。

图1A和图1B示出了COA互连的示意性概念的一个实施例。去匹配层12——其是声学堆叠（例如，去匹配层12、压电体14、一个或多个匹配层16、18、以及电极24）的最底层——延伸以覆盖ASIC 26的整个区域。用于声学元件和外围连接两者的所有ASIC I/O直接连接到去匹配层12的底部，使得ASIC 26的所有有源电路通过用去匹配层12的基板支撑和/或用其保护而被很好地固定。在声学堆叠的单颗化或切割（dicing）期间，所有ASIC I/O（例如，倒装芯片接头34）通过去匹配层中的切缝（kerf）而变得电分离。去匹配层12的外围区域（即，延伸超出声学堆叠的占用空间或区40的区域38）中的所分离的I/O与柔性电路30连接。柔性电路30被电连接以在换能器与超声系统之间来回地发送和/或接收各种信号。通过去匹配层而路由的示例信号包括：电源、接地、波束形成的输出信号、数字输入和/或输出、数字时钟和/或温度传感器信号。

去匹配层12不仅使得能够实现四分之一波长声学设计，而且还充当用于ASIC 26和声学堆叠的机械支撑物。去匹配层12甚至充当电气路由层，以朝向柔性电路30发送和/或接收信号和接地。用于从柔性电路30到去匹配层12的元件或I/O焊盘的连接的接合过程受去匹配层12的相对侧上的倒装芯片接头较少地影响。由于去匹配层12提供了非常平坦的表面，因此可以利用作为一种低温键合过程（~60℃）的环氧树脂粗糙键合，而不是倒装芯片或引线键合（wirebonding）焊盘，该倒装芯片或引线键合焊盘在焊盘周围具有受ASIC上的钝化层所保护的形貌（topography）。取决于换能器，可以使用典型的倒装芯片选项，诸如焊料、铜柱和金柱、ACF、NCF、NCP和银浆（Ag paste）。

图1A是多维换能器阵列系统的一个实施例的截面图。该系统用于超声换能器探头，诸如在用于从患者或内腔（intra-cavity）的外部进行扫描的手持式探头（例如，经胸或经食道换能器探头）、或用于从患者体内进行扫描的基于导管的探头中。该系统是阵列上芯片布置，其中半导体芯片（例如，ASIC 26）直接电连接到多维换能器阵列10的去匹配层12。由于低寄生、短的电连接，可以为医学诊断提供在超声下改进的扫描和成像。去匹配层12被延伸以提供去往柔性电路30的电连接以及保护半导体芯片。

该阵列系统和对应的探头是使用图8的方法或另一种方法而形成的。该阵列系统包括由声学堆叠、ASIC 26形成的阵列10、以及柔性电路30。可以提供附加的、不同的或更少的组件。例如，用于吸收声能的声学背衬（backing）28被添加到ASIC 26的背部。作为另一个示例，不提供柔性电路30，诸如在ASIC 26与超声成像系统或扫描仪之间提供了引线键合或其他电连接的情况下。

声学阵列10具有分布在两个维度上的网格中的换能器元件20。多维换能器阵列10是压电或微机电（电容隔膜，capacitive membrane）元件20的阵列。本文中使用了压电示例。阵列10是平坦的、凹的或凸的。元件20沿着方位和俯仰维度而分布。元件20沿着两个维度以完全采样的间隔、以各种间距中的任何间距而分布，诸如每100、150、200、250、400或500微米而分布。在图1A和图1B中，换能器元件20的间距被示为与倒装芯片接头34相同的间距（例如，中心到中心间距）。可以使用其他间距、或根据位置而变化的间距。间距在不同方向或维度上可以相同或不同，诸如沿着俯仰是300微米，并且在方位上是600微米。提供了元件20的放置的完全采样或稀疏采样。

阵列10和对应的换能器元件20包括一个或多个阻抗匹配层16、18、压电层14、以及去匹配层12。阵列10的每一个元件20包括至少两个电极。元件20在电能与声能之间进行转换。可以提供附加的、不同的或更少的层。例如，背衬块28可以被定位在阵列10的一侧上，以用于限制来自在不期望的方向上传输的能量的声学反射。可以包括透镜、窗口、或其他现在已知或以后开发的多维换能器阵列组件。

匹配层16、18是材料的1/4波长厚度层。该材料具有在患者与压电层14的阻抗之间的声学阻抗。可以使用用于声学阻抗中的逐渐改变的多个层，诸如利用高和低的匹配层16、18所示的那样。可以仅使用一个匹配层16、18。

压电层14是压电材料的厚板（slab）或板（plate）。可以使用固态压电体（例如，单晶PZT）。可以使用单晶或多晶压电材料。在其他实施例中，使用压电和环氧树脂或另一种聚合物的复合物。

接地平面可以形成一个电极。该接地平面可以由导电匹配层16、18来提供。匹配层16、18中的任一个或两者可以是导电的，诸如提供接地平面以及阻抗匹配。替代地或附加地，提供分离的金属化层或箔层（foil layer）作为阵列10的接地平面。导体薄片被放置或沉积在匹配层16、18中的一个之上、之内或之下，诸如匹配层16、18之间的接地返回层（ground return layer）32，如图1A所示。

另一个导体薄片提供了用于形成信号电极的导体。可以使用被沉积在去匹配层12或压电层14上的导体。替代地，使用被放置或形成在去匹配层12与压电层14之间的导体。在又是其他的实施例中，导体由去匹配层12的导电材料形成。一旦被切割或分离，导体薄片就为换能器元件20提供分离的信号电极。为每个换能器元件20提供电分离的信号电极。

声学堆叠形成四分之一波长换能器。阵列10的元件20包括去匹配层12，去匹配层12允许基于四分之一波长设计的压电层14的厚度。可以在ASIC 26后面添加声学背衬28。

换能器元件20包括去匹配层12。将元件20分离的切缝22（切割切口）延伸穿过去匹配层12。在声学堆叠中，阵列10的换能器元件20具有连接到或堆叠在去匹配层12的一侧上的压电层14。去匹配层12支撑换能器元件20。面向去匹配层12的表面的顶部或换能器接触信号电极和/或压电层14，而面向去匹配层12的表面的底部或后部接触ASIC 26。

去匹配层12是材料的1/4波长厚度层。可以使用任何材料，诸如碳化钨，其中该材料提供了比元件20的压电体14更大的声学阻抗。去匹配层12提供了钳制（clamped）边界条件，从而导致超声换能器中的更好的灵敏度和更宽的带宽。

参考图1B、图2A和图2B，声学堆叠52的元件20覆盖阵列区40。元件20在阵列区40上沿着方位和俯仰维度而分布，从而形成阵列10的占用空间。去匹配层12沿着至少一个维度具有更大的区间（extent）。例如，图1B示出了覆盖声学堆叠区40和仅去匹配层区38两者的去匹配层12。去匹配层12具有更大的面积，并且延伸以沿着俯仰或方位维度具有更大的长度，而不是具有与声学堆叠相同的占用空间。作为另一个示例，图2A和图2B示出了去匹配层12，该去匹配层12沿着一个维度（例如，俯仰）具有比声学堆叠52略微更大的区间，并且沿着另一个维度（例如，俯仰）具有比声学堆叠52显著更大（至少10%）的区间。阵列10在方位和/或俯仰上具有比去匹配层12更小的区间。

在一个实施例中，去匹配层12具有与ASIC 26相同的面积或大小和形状。ASIC 26具有比声学堆叠52更大的占用空间，因此沿着一个或两个维度延伸到比阵列10更大的区间。去匹配层12在配对或接触的表面上可以具有比ASIC更小或更大的面积。图2A和图2B将ASIC 26示为具有比声学堆叠52更大的面积（例如，长度和宽度），并且将去匹配层12示为具有比ASIC 26更大的面积（长度和宽度）。

去匹配层12是刚性的，诸如具有大于400 GPa的硬度或弹性模量（例如，在弹性模量方面>530 GPa）。去匹配层12是导电的、和/或被镀覆、或具有在其中形成的用于导电的通孔。去匹配层12不仅贯穿将ASIC 26连接到声学元件20（即，将ASIC 26连接到声学堆叠52）的倒装芯片过程、而且还在阵列层压过程期间充当刚性且尺寸上稳定的基板。ASIC 26通过各种倒装芯片选项之一而附接到去匹配层12的下表面，这些倒装芯片选项包括焊料、铜柱和金柱、环氧树脂粗糙键合、ACF、NCF、NCP和银浆。在倒装芯片过程期间，整个ASIC 26由该刚性基板（即，去匹配层12）很好地支撑。虽然声学层（例如，压电体14、接地返回、屏蔽层（shield layer）、以及匹配层16、18）在去匹配层12的上表面上被层压在一起，但是层压压力通过该延伸的刚性去匹配层12良好地分布在ASIC 26上，而没有应力集中点。去匹配层12所提供的刚性基板支撑了ASIC 26的整个芯片区域，从而允许更薄的ASIC 26，以避免来自该芯片的任何不想要的超声波反射。

ASIC 26是半导体芯片。半导体芯片包括用于信号处理的集成电路。芯片内提供了基于晶体管或基于开关的器件。集成电路可以是ASIC 26。在其他实施例中，芯片或集成电路包括：模拟电路、数字电路、开关、多路复用器、控制器、处理器、数字信号处理器、现场可编程门阵列、或其他现在已知或以后开发的有源电子组件。集成电路或其他电路可以采用作为电路的半导体芯片形式。

半导体或有源电子器件包括用于利用声学阵列10进行超声扫描的发射和/或接收电路。例如，多个发射电路、多个接收电路、和/或控制器被提供作为半导体芯片。发射组件与接收组件分离或者可以与接收组件集成。发射组件包括：高电压脉冲发生器、滤波器、存储器、延迟器、相位旋转器、乘法器、它们的组合、或其他现在已知或以后开发的发射波束形成器组件。接收组件包括：滤波器、放大器、延迟器、加法器、它们的组合、或其他现在已知或以后开发的接收波束形成器组件。由于接收波束形成器组件可以在比发射组件更低的电压下运行，因此接收和发射组件处于分离的器件或芯片上，但是可以提供用于发射和接收操作的组合器件。集成电路包括：发射波束形成器、脉冲发生器、接收波束形成器、放大器、相位旋转器、延迟器、加法器、或用于超声扫描的其他有源电子器件的全部或部分。例如，ASIC26是部分波束形成器，其用于组合来自不同元件组的信号，并且将针对不同接收孔径（aperture）的一定数量的部分波束形成的信号输出到柔性电路30上的对应数量的迹线、以及将探头连接到超声系统和其中的波束形成器的线缆。

在一个实施例中，如图2A和图2B所示，提供了单个有源电子组件，诸如单个芯片或ASIC 26。更大数量的声学元件20和对应的孔径导致了更大大小的ASIC芯片以处理声学信号。更大的ASIC芯片会更加昂贵，这是因为更大的芯片更有可能在半导体处理期间出现缺陷。为了减小集成电路的大小，可以对两个或更多个集成电路进行铺瓦。图3A和图3B示出了其中四个半导体芯片或集成电路被铺瓦的示例。两个或更多个半导体芯片可以彼此邻近地被铺瓦或放置。每个半导体或集成电路被定位成邻近于去匹配层12。代替于单个较大的ASIC芯片，两个或更多个较小大小的芯片被安装到去匹配层12上。每个集成电路与换能器元件20的不同子集电连接。例如，四个ASIC 26电连接到四组元件20，其中每个元件20仅在一个组中。无论是否被铺瓦，去匹配层12都充当用于ASIC 26和声学堆叠的附接的机械支撑物、以及用于朝向柔性电路30发送/接收信号和接地的电气路由层。

随着更多的ASIC 26以增大的声学孔径被安装在声学堆叠下方，间距的连续性更有可能由于跨铺瓦芯片的芯片移位而被破坏。图4示出了如下示例：其中用虚线示出了两个ASIC 26的轮廓。如所铺瓦的这些ASIC 26相对于彼此和去匹配层12而移位。由于如所切开的去匹配层12形成了更大表面积的焊盘或信号路径，因此可以提供一些移位，同时仍然将倒装芯片接头34连接到正确的元件20、以及由去匹配层12形成的用于与柔性电路30连接的焊盘。尽管有ASIC 26的移位，但是去匹配层12提供了与柔性电路焊盘和声学元件20相对应的一致间距。尽管在ASIC铺瓦期间存在管芯贴装移位，但是针对柔性到ASIC输入/输出和元件到ASIC输入/输出的间距可以被重置并且通过作为输入/输出元件的去匹配层12是连续的。

参考图1A和图1B，半导体芯片（例如，ASIC 26）包括输入/输出焊盘。半导体芯片包括暴露在最大表面上、或暴露在要抵靠去匹配层12而放置的表面上的输入/输出导体。在替代实施例中，焊盘沿着边缘离开该芯片，并且通过包括顺序沉积的金属迹线和电介质的引线键合或再分布层而被布线到最大表面上的分布。为了连接到去匹配层12，在输入/输出焊盘上形成倒装芯片接头34。倒装芯片接头34是焊球、铜柱、金凸块、银浆、或各向异性导电膜（ACF）。

半导体芯片（例如，ASIC 26）被直接地倒装芯片键合到去匹配层12。该芯片抵靠去匹配层12而放置，使得倒装芯片接头34在没有中间层的情况下接触去匹配层12。这种直接连接可以包括用于支持倒装芯片键合的底部填充剂36。施加热量，从而形成从该芯片（例如，从ASIC 26的输入/输出焊盘）到去匹配层12的直接的物理和电连接。半导体芯片被直接键合到去匹配层12的与压电层14相对的底部或侧面。可以在堆叠声学堆叠层的其余部分之前执行这种键合。

如图2A和图2B所示，半导体芯片（例如，ASIC 26）具有比阵列10的占用空间更大的表面积。形成阵列10的元件20的声学堆叠52具有连接到去匹配层12的给定大小的表面。半导体芯片具有连接到去匹配层12的更大大小的表面。该芯片沿着至少一个维度（诸如，沿着方位或俯仰）较大。该芯片可以沿着方位和俯仰两者较大。该芯片与去匹配层12具有相同的大小（例如，相同的表面积）和形状。替代地，并且如图2A和图2B所示，该芯片的接触表面小于去匹配层12的接触表面。

在一个实施例中，去匹配层12、声学阵列10（例如，没有去匹配层12的声学堆叠52）和芯片（例如，ASIC 26）沿着俯仰维度具有在彼此的5%以内的区间（即，最短者沿着俯仰在最长者的5%以内）。可以使用其他相对大小，诸如相等、2%以内或10%以内。去匹配层12和芯片沿着方位维度比声学堆叠52的长度大至少10％。可以使用其他相对大小，诸如5%、15%或20%。代替于方位或除了方位之外，去匹配层12可以在俯仰上延伸。去匹配层12和芯片沿着方位和/或俯仰维度具有在彼此的5%以内的区间，并且沿着一个或两个维度比声学堆叠52的区间大至少10%。可以使用其他相对大小。

参考图1A和图1B，倒装芯片接头34被定位成将ASIC 26的输入/输出焊盘连接到元件20。分离的倒装芯片接头34与声学堆叠区40中的分离的元件20连接。在仅去匹配层区38（即，没有压电层14或在阵列10的占用空间之外）中，其他倒装芯片接头34被定位成进行连接以用于与超声扫描仪的通信或信号。例如，分离的倒装芯片接头34通过去匹配层12将电源、接地、波束形成输出和时钟信号电连接到柔性电路30。可以针对相同的信号来连接倒装芯片接头34中的一些，诸如两个或更多个倒装芯片接头34处于ASIC 26的相同输入/输出焊盘上、或处于ASIC的用于共同信号的不同输入/输出焊盘上。如图1B所示，一些倒装芯片接头34可以针对声学堆叠的边缘元件20而连接到地，并且一些倒装芯片接头34可以针对柔性电路30而连接到地。

由于去匹配层12是导电的，因此去匹配层12充当电气路由层，以从元件20和柔性电路30接收信号和接地以及发送信号和接地。可以对去匹配层12进行镀覆以帮助电连接。去匹配层12提供了从柔性电路30的接触焊盘到半导体芯片（例如，ASIC 26）、以及从半导体芯片到多维换能器阵列10的信号路由。去匹配层12提供了焊盘再分布，从而充当再分布层。半导体芯片（例如，ASIC 26）通过去匹配层12电连接到多维换能器阵列10（即，电连接到元件20）并且电连接到柔性电路30。

在去匹配层12中形成切缝22（例如，单颗化或切割切口）。声学堆叠的层被添加到去匹配层12。一旦被添加，就切割包括去匹配层12的该堆叠。一个或多个匹配层16、18和/或接地返回层32可以不被切割。对于声学堆叠，该切割和所得的切缝22将阵列10的声学元件20分离。切缝22延伸穿过去匹配层12，使得为元件20提供了来自ASIC 26和倒装芯片接头34的分离的电连接。信号传递通过所分离的导电去匹配层12。由切割切缝22形成的换能器元件20沿着一个或两个维度具有第一间距。该间距沿着方位和俯仰是相等的，但是可以提供不同的间距。

该切割还在其中没有压电层14（即，在阵列10的占用空间之外）的去匹配层区38中形成切缝22。在延伸超出换能器元件12的区域中穿过去匹配层12的这些切缝22形成了用于柔性电路30的接触焊盘。切缝22和所得接触焊盘沿着一个或多个维度的间距与元件20的间距相同或不同。例如，针对从去匹配层12形成的至少一些焊盘，间距沿着方位维度是双倍的。

在一个实施例中，由切缝22对去匹配层12的分离形成了一个或多个接地焊盘42、电源焊盘、控制信号焊盘、部分波束形成器输出焊盘、和/或发射信号焊盘。切缝22形成了用于柔性电路30的接触焊盘。虽然声学元件20是通过根据ASIC间距对层压声学层进行单颗化/切割而创建的，但是仅去匹配层区38的外围区域也被切割，这将进而创建接触焊盘或输入/输出元件。ASIC外围输入/输出通过这些基于去匹配层的输入/输出而连接到柔性电路30上的焊盘。单颗化/切割足够深以便切割穿过去匹配层12，但是没有到达ASIC顶表面。

通过切割去匹配层12而形成的接触焊盘大于倒装芯片接头34。去匹配层12的所分离的部分本身是用于柔性电路30和元件20的接触焊盘。去匹配层12上的金属化可以用于形成更好的导电键合。用于与柔性电路30连接的接触焊盘（例如，42、44、45、46）与声学堆叠处于去匹配层12的相同表面上，该表面与去匹配层12的用于倒装芯片键合的表面相对。

切缝22将去匹配层12分离，以提供用于在半导体芯片与超声成像系统之间的信令和接地的焊盘。可以使用不同的布置来形成焊盘。图1B示出了一些示例，诸如形成为与倒装芯片接头34连接的接地焊盘42，倒装芯片接头34连接到ASIC 26的接地。在另一个示例中，倒装芯片接头34中的一个或多个是伪（dummy）输入/输出。可以通过将相同的ASIC输入/输出合并在一起、或者在ASIC 26上并入一些伪输入/输出来增加焊盘大小（例如，焊盘44）。去匹配层12的所得焊盘连接到ASIC 26的一个或多个伪输入/输出、以及一个或多个信号输入/输出。由去匹配层12中的切缝22所形成的焊盘可以具有各种大小中的任何大小，诸如对应于倒装芯片接头34或元件20的间距的原始焊盘大小46、或作为具有扩大的焊盘区域45的双倍焊盘大小。在图1B的示例中，最外面的焊盘45通过使用比ASIC 26的输入/输出焊盘的间距略微更大的去匹配层大小而进一步延伸超出ASIC输入/输出。更大大小的焊盘可以连接到一个、两个或更多个倒装芯片接头34。虽然从去匹配层12形成的接触焊盘的大小和间距可以对应于ASIC 26的输入/输出焊盘，但是该大小和/或间距可以不同和/或变化。可以在去匹配层12中定义半再分布层，这取决于切割切口和所得切缝22的位置。该再分布在与柔性电路30的ASIC接合过程中提供了间距和焊盘大小的灵活度。

柔性电路30在与压电层14的相同侧以及与ASIC 26的相对侧上连接到去匹配层12。柔性电路30是电绝缘或介电材料。在一个实施例中，柔性电路30是聚酰亚胺的柔性薄片。柔性电路30上和/或柔性电路30中可以包括迹线或其他导体，诸如沉积和/或蚀刻的铜迹线。无源和/或有源电子器件可能会或可能不会被附接。迹线在ASIC 26与超声扫描仪或成像系统之间路由信号。例如，柔性电路30与换能器探头的线缆连接，该线缆与超声扫描仪连接。

参考图5，柔性电路30具有与在去匹配层12上形成或由去匹配层12形成的接触焊盘连接的迹线或接触焊盘。图5示出了对穿过柔性电路30的通孔的使用，以用于从去匹配层12的一些接触焊盘进行信号路由。

柔性电路30被键合到去匹配层12。可以使用用于键合的任何材料。在一个实施例中，该材料是低温可固化的聚合物，诸如环氧树脂、聚氨酯、聚酯、银浆、或其他基于聚合物的材料。低温是相对于换能器元件20的。压电层14的居里温度可以在80-120℃之间。例如，二元单压电晶体具有80℃的居里温度，并且三元单压电晶体具有120℃的居里温度。可以提供其他居里温度。可以使用与声学堆叠中的任何层的击穿（breakdown）或操作改变有关的其他温度。在形成COA换能器系统时，不期望达到或超过该温度。用于键合或其他互连的材料允许在不超过该低温的情况下进行连接。

在一个实施例中，提供了粗糙接触和键合。在形成切缝22之后，柔性电路30与去匹配层12堆叠、或者抵靠去匹配层12而放置。用于键合的材料被添加到堆叠或在堆叠期间被添加。该材料可以在室温或低于居里温度或其他击穿温度的升高温度下固化。例如，两个金属焊盘彼此紧密接触，并且然后通过固化的环氧树脂、通过这两个焊盘或在这两个焊盘上键合在一起。使用大约~60℃的低温键合过程。柔性电路30通过粗糙接触连接到接触焊盘，从而形成电极之间的用于导电性的紧密接触。替代地，倒装芯片选项（诸如，焊料、铜柱和金柱、ACF、NCF、NCP和银浆）可以用于将柔性电路30连接到匹配层12。

高温（例如，>120℃）互连可以用于倒装芯片连接，这是通过在连接声学堆叠或柔性电路30之前执行这种连接来进行的。高温可靠电互连（>120℃）包括铅和无铅焊料（> 180℃）、具有焊料帽（solder cap）的铜柱（> 250℃）、以及高温各向异性导电膜（ACF）（>120℃）。

由于柔性电路30连接是去往制成了倒装芯片接头34的地方的背面上的去匹配层12，因此该柔性电路接合过程不太受正面的ASIC倒装芯片过程所影响。背面焊盘在倒装芯片过程期间具有较少机会被在正面中分配的底部填充剂36流所污染，并且它们的焊盘冶金或精加工过程（finish process）不需要与该正面兼容。另外，不需要用于防止外围焊盘被底部填充剂36流污染的任何禁止进入区。此外，独立于ASIC倒装芯片接头36，可以使用特别适用于柔性电路到去匹配层连接的各种接头选项，诸如环氧树脂粗糙键合。由于与其中钝化层可能干扰的ASIC 26上的接触焊盘相比，去匹配层12提供了平坦的表面，因此粗糙接触更有可能是足够的。

如图1A、图2B、图3B、图6和图7所示，柔性电路30可以连接到与声学堆叠邻近的去匹配层12。由于底部填充剂36在去匹配层12的相对侧上，因此不需要允许底部填充剂36流的任何区。柔性电路30、以及柔性电路30的一个或多个接触焊盘可以在声学堆叠的一个元件宽度内连接到去匹配层12。可以提供与柔性电路30和压电层14的更大或更小的分离，诸如彼此邻接或接触。

由于去匹配层12的导电性，可以形成从柔性电路30到声学堆叠的接地返回层32的一个或多个接地路径。一个接地路径可以不传递通过半导体芯片（ASIC 26）。图1B示出了从去匹配层12形成接地焊盘42。柔性电路30的接地迹线连接到接地焊盘42。阵列10的接地连接也连接到接地焊盘42，诸如通过在边缘元件20的一侧上形成的金属电极24而连接到接地焊盘42。图6用虚线示出了两个接地路径。一个接地路径从接地返回层32通过导电匹配层18、沿着边缘元件20的一侧上的电极24、通过去匹配层12、并且到达柔性电路30。另一个路径通过一个或多个倒装芯片接头34、通过ASIC 26、往回通过一个或多个其他倒装芯片接头34、通过去匹配层12、并且到达柔性电路30。

在声学堆叠中，通过在底部电极上供应电源并且在顶部电极上返回接地路径来操作压电元件——两个金属电极以及所述电极之间的压电体的三明治结构。电源由ASIC 26通过去匹配层12来提供。许多接地路径通过柔性电路30并且然后通过同轴线缆而直接链接到超声系统。

图7示出了替代或附加的接地路径。由于柔性电路30可以靠近声学堆叠而定位，因此可以从接地返回层32或由接地返回层32形成到柔性电路30的桥。该接地路径不传递通过去匹配层12或ASIC 26。接地返回层直接连接到柔性电路30。ASIC 26的接地输入/输出可以通过去匹配层12被路由到柔性电路30。

图8示出了用于将电子器件与声学元件阵列进行连接的方法的一个实施例。去匹配层——其延伸超出压电层和/或声学堆叠的剩余部分——用于直接连接到集成电路以及用以形成接触焊盘，该接触焊盘用于与柔性电路或其他导体连接，以用于与扫描仪进行电通信。

该方法被实现为对阵列系统和/或探头的制造。技术人员或机器人诸如使用导柱（guide post）或框架来进行堆叠和对准。使用烘箱、烙铁（iron）、感应焊接机或波浴（wavebath）来进行键合或互连。使用框架、壳体或支架以在探头壳体中成形和定位。可以使用压力机来添加用于键合或层压的压力。

可以使用附加的、不同的或更少的动作。例如，在换能器叠层先前被切开的情况下不执行用于切割的动作84。作为另一个示例，在创建了子组装件的情况下不执行动作86。

动作按所示次序（即，数字次序或从上到下的次序）或其他次序来执行。例如，在动作84或动作86之后执行动作80。

在动作80中，将集成电路直接连接到声学元件的去匹配层的一个表面。该连接是利用倒装芯片键合进行的，但是也可以使用其他连接，诸如粗糙接触。该连接是在没有中间层的情况下进行的。集成电路作为芯片利用倒装芯片接头在物理上连接到去匹配层。例如，在集成电路上提供铜柱。铜柱要被用于将该芯片连接到去匹配层，诸如连接到去匹配层的沉积的电极薄片。

可以施加热量来形成物理和电连接。对于焊料，热量由烙铁、感应焊料、烘箱或波浴生成。对于VCF或聚合物，可以使用烘箱或烙铁。热量形成了互连。可以使用比声学模块所允许的温度更高的温度，诸如在高于120℃的温度下形成可靠的电键合。可以使用高于声学模块的任何组件的居里温度或击穿温度的温度。在更高温度下形成互连。可以使用更低温度。

在动作82中，将其他声学层堆叠在去匹配层上。压电层、一个或多个匹配层和/或接地箔被堆叠。使用柱和/或框架，声学模块的层被对准并且抵靠着彼此而定位。换能器的层被堆叠在一起，但尚未键合在一起。

换能器的层被堆叠在去匹配层的与集成电路相对的一侧上。去匹配层可以在声学堆叠的形成期间保护集成电路。

用于键合的聚合物、浆状物或其他材料被添加到堆叠，诸如添加在堆叠的层之间和/或周围。例如，换能器的底层（例如，去匹配层）被涂覆有环氧树脂。可以使用低温（例如，低于声学模块的一部分的居里温度或击穿温度）可固化的聚合物。

堆叠被台钳（vise）压在一起，以形成用于电连接的粗糙接触。经压缩的堆叠被加热，诸如定位在烘箱中。烘箱的温度低于堆叠的任何组件的居里温度或击穿温度的最低值。该热量增加了键合的速率和/或强度。热量可以激活键合。

在一个实施例中，接地箔和/或一个或多个匹配层在动作84中的切割之后被堆叠。接地箔和/或一个或多个匹配层在切割之后被堆叠，并且然后被键合到已经键合和切割的堆叠的其余部分。

在动作84中，对换能器堆叠进行切割。使用锯或激光在堆叠中形成切缝，从而将堆叠分离成换能器元件。该切割从压电厚板形成了声学元件阵列。

该切割延伸穿过去匹配层。该切割形成了阵列的分离元件。还沿着去匹配层的延伸超出声学元件或阵列的占用空间的一部分来切割去匹配层。去匹配层的该部分用于与超声扫描仪连接。该切割将去匹配层分离，以形成用于连接的接触焊盘。集成电路连接到阵列的占用空间中的去匹配层，以用于从这些元件接收和传输信号。集成电路连接到阵列的占用空间之外的去匹配层，以用于通过由经切割的去匹配层所形成的接触焊盘与超声扫描仪进行通信。

在动作86中，将用于与超声扫描仪进行通信的导体连接到去匹配层。例如，柔性电路上的迹线连接到去匹配层。

该连接处于去匹配层的在阵列的占用空间之外的部分上。该连接与压电体处于去匹配层的同一侧（与集成电路连接到的一侧相对的一侧）上。去匹配层的在声学元件的占用空间之外延伸的部分（与集成电路相对的一侧）被用于与导体的连接。

该连接是通过粗糙接触进行的。例如，应用环氧树脂。导体（例如，具有迹线的柔性电路）被压到去匹配层上，并且环氧树脂被固化。可以施加热量。可以在也形成声学堆叠时形成该连接（即，同时键合）。替代地，不使用任何热量、或使用少于用于声学堆叠的环氧树脂的熔化温度的热量来稍后形成该连接。

对于这种COA类型超声换能器，可以用避免更换某些昂贵零件的方式来提供测试。该测试在动作86的连接之前执行（即，在将声学堆叠和集成电路与昂贵组件集成之前执行，该昂贵组件诸如包含FPGA（现场可编程门阵列）、MUX（多路复用器）和SMT（表面安装技术）组件的柔性电路以及甚至是同轴线缆）。铝焊盘或焊料非常柔软，因此在测试探测期间可能很容易被损坏。通过使用由去匹配层形成的更硬且更坚硬的焊盘（例如，在维氏硬度方面，碳化钨（WC）的硬度分别是铝和焊料的硬度的24倍和260倍）进行测试，不太可能在测试期间创建可能影响接头形成的探测标记。

虽然上面已经参考各种实施例描述了本发明，但是在不脱离本发明的范围的情况下可以做出许多改变和修改。因此，前述详细描述意图被视为说明性的而非限制性的，并且要理解的是，意图定义本发明的精神和范围的是包括所有等同物的所附权利要求。

Claims (10)

1.一种多维换能器阵列（10）系统，所述系统包括：

声学阵列（10），其具有分布在第一和第二维度上的网格中的换能器元件（20），所述声学阵列（10）具有沿着第一维度的所述换能器元件（20）的第一区间；

去匹配层（12），其与声学堆叠中的所述声学阵列（10）连接，所述去匹配层（12）在第一侧上支撑所述换能器元件（20），并且沿着第一维度以第二区间延伸，所述第二区间大于所述第一区间；

专用集成电路的芯片（26），其直接键合到所述去匹配层（12）的第二侧，所述第二侧与所述第一侧相对；以及

柔性电路（30），其在所述第一侧上连接到所述去匹配层（12）。

2.根据权利要求1所述的多维换能器阵列（10）系统，其中所述声学堆叠包括至少一个匹配层（16、18）、所述换能器元件（20）、以及所述去匹配层（12），并且其中将所述换能器元件（20）分离的切缝（22）也将所述去匹配层（12）分离，其中所述芯片（26）具有沿着第一维度的第三区间，所述第三区间等于所述第二区间或比所述第二区间更长，其中所述专用集成电路包括波束形成电路，其中所述芯片（26）与倒装芯片接头直接键合，分离的倒装芯片接头与所述换能器元件（20）中的分离的换能器元件电连接，并且其中另外的分离的倒装芯片接头通过所述去匹配层（12）将电源、接地、波束形成的输出、以及时钟信号电连接到所述柔性电路（30）。

3.根据权利要求1所述的多维换能器阵列（10）系统，其中所述柔性电路（30）利用粗糙键合连接到所述去匹配层（12），所述粗糙键合将所述柔性电路（30）电连接到所述去匹配层（12），该去匹配层（12）电连接到所述专用集成电路。

4.根据权利要求1所述的多维换能器阵列（10）系统，其中将所述换能器元件（20）分离的第一切割切缝（22）延伸穿过所述去匹配层（12），由所述切割切缝（22）形成的所述换能器元件（20）具有沿着第一维度的第一间距，并且其中，在沿着第一维度延伸超出所述换能器元件（20）的区域中穿过所述去匹配层（12）的第二切割切缝（22）形成了用于所述柔性电路（30）的接触焊盘，所述接触焊盘具有大于所述第一间距的第二间距。

5.根据权利要求1所述的多维换能器阵列（10）系统，其中所述柔性电路（30）在沿着所述声学阵列（10）的第一维度的一个元件（20）宽度内电连接到所述去匹配层（12）。

6.根据权利要求1所述的多维换能器阵列（10）系统，其中从所述声学阵列（10）到所述柔性电路（30）的第一接地路径在不传递通过所述芯片（26）的情况下通过所述去匹配层（12）而连接。

7.一种超声换能器探头，其包括：

电连接到多维换能器阵列（10）的半导体芯片（26）的阵列（10）上芯片（26）布置，所述多维换能器阵列（10）包括具有去匹配层（12）的四分之一波长换能器，所述半导体芯片（26）通过所述去匹配层（12）电连接到所述多维换能器阵列（10）；以及

接触焊盘，其形成在所述去匹配层（12）上，以用于从所述半导体芯片（26）到超声成像系统的信令和接地，所述去匹配层（12）提供了从所述接触焊盘到所述半导体芯片（26）以及从所述半导体芯片（26）到所述多维换能器阵列（10）的信号路由。

8.根据权利要求7所述的超声换能器探头，其中所述多维换能器阵列（10）的换能器元件（20）连接到所述去匹配层（12）的第一表面，其中所述接触焊盘形成在所述去匹配层（12）的所述第一表面上，其中所述半导体芯片（26）是在与所述第一表面相对的第二表面上被安装到所述去匹配层（12）的倒装芯片，其中第一切缝（22）将所述多维换能器阵列（10）的元件（20）分离并且延伸穿过所述去匹配层（12），并且其中第二切缝（22）形成了所述接触焊盘并且延伸穿过所述去匹配层（12），所述第一和第二切缝（22）将所述去匹配层（12）的部分进行分离以用于信号路由，并且进一步包括通过粗糙接触连接到所述接触焊盘的柔性电路（30）材料。

9.一种用于将电子器件与声学元件（20）的阵列（10）进行连接的方法，所述方法包括：

将集成电路（26）直接连接（80）到所述声学元件（20）的去匹配层（12）的第一表面；以及

将导体连接（86）到所述去匹配层（12）的第二表面，所述第二表面与所述第一表面相对，所述导体连接到在所述声学元件（20）的去匹配层（12）上的占用空间之外的所述第二表面上的焊盘。

10.根据权利要求9所述的方法，其中所述去匹配层（12）的一部分在所述声学元件（20）的占用空间之外延伸，其中所述集成电路在所述占用空间之外沿着所述第一表面延伸，其中连接（86）所述导体包括：将柔性电路（30）上的迹线连接（86）到所述去匹配层（12）的在所述占用空间之外延伸的所述部分，并且其中连接（80）所述集成电路包括：利用倒装芯片键合并且在没有中间层的情况下进行连接（80）。

Images