JP2004266146A - はんだバンプの形成方法、半導体装置及び半導体装置の実装方法 - Google Patents
はんだバンプの形成方法、半導体装置及び半導体装置の実装方法 Download PDFInfo
- Publication number
- JP2004266146A JP2004266146A JP2003055847A JP2003055847A JP2004266146A JP 2004266146 A JP2004266146 A JP 2004266146A JP 2003055847 A JP2003055847 A JP 2003055847A JP 2003055847 A JP2003055847 A JP 2003055847A JP 2004266146 A JP2004266146 A JP 2004266146A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- conductor layer
- solder
- electroplating
- solder bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
- H01L2224/11462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Electroplating Methods And Accessories (AREA)
Abstract
【課題】はんだバンプの形成方法、半導体装置及び半導体装置の実装方法に関し、電気めっきによってはんだバンプを形成する際、めっき用の導体層の電流密度を均一にでき、それによって高さの揃ったはんだバンプを形成することができるようにすることを目的とする。
【解決手段】半導体基板１０の電極を含む表面にめっき用の第１の導体層１４を形成し、該めっき用の第１の導体層に通電して電気めっきを行い、めっき用の第２の導体層２０を形成し、該めっき用の第２の導体層の上に該電極の位置に開口部２２を有するマスク２４を形成し、該めっき用の第２の導体層に通電して電気めっきを行い、はんだ金属層３０を形成し、該マスク、及びめっき用の第１及び第２の導体層の該電極のまわりの部分を除去する構成とする。
【選択図】 図１
【解決手段】半導体基板１０の電極を含む表面にめっき用の第１の導体層１４を形成し、該めっき用の第１の導体層に通電して電気めっきを行い、めっき用の第２の導体層２０を形成し、該めっき用の第２の導体層の上に該電極の位置に開口部２２を有するマスク２４を形成し、該めっき用の第２の導体層に通電して電気めっきを行い、はんだ金属層３０を形成し、該マスク、及びめっき用の第１及び第２の導体層の該電極のまわりの部分を除去する構成とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は電気めっき法によるはんだバンプの形成方法、半導体装置および半導体装置の実装方法に関する。
【０００２】
【従来の技術】
半導体装置（例えばＬＳＩベアチップ）を回路配線基板に実装する際、半導体装置に多数の微小なはんだバンプ（はんだ突起電極）を形成しておき、半導体装置のはんだバンプをその融点以上の温度で回路配線基板の電極に突き当て、半導体装置のはんだバンプを回路配線基板の電極に接合する。これによって、半導体装置は機械的及び電気的に回路配線基板に接続される。この場合、はんだバンプは半導体装置の表面に対して同じ高さで形成されていることが必要である。
【０００３】
従来のはんだバンプはしばしば鉛成分を含む金属材料で形成されている。近年、鉛成分を含む金属材料の代わりに、鉛成分を含まない金属材料を使用してはんだバンプを形成する提案がある（例えば、非特許文献１参照）。
【０００４】
この方法では、次の手順でＬＳＩウエハにはんだバンプを形成している。図６を参照してまずＬＳＩウエハ１の表面にスパッタ法によってＴｉ膜を形成し、次いでＮｉ又はＣｕの膜を形成し、めっき用の導体層２とする。それからこのめっき用の導体層の上に液状の感光性レジスト４をスピンコートし、フォトリソ法により感光性レジストの所望の位置に開口部を設ける。それから、このＬＳＩウエハを電気めっき浴に浸漬し、めっき用の導体層２に通電して電気めっきを行い、Ｓｎ−Ａｇはんだバンプ５を形成する。その後、感光性レジストを剥離液で除去し、めっき用の導体層をエッチングにより除去する。
【０００５】
電気めっきによりはんだバンプを形成する場合、ＬＳＩウエハに高さの揃ったはんだバンプを形成するためには、めっき用の導体層の電流密度を均一にする必要がある。しかし、ＬＳＩウエハの大口径化に伴って、めっき用の導体層の電流密度を均一にすることが困難になりつつある。そのため、図６（Ｆ）の様にＬＳＩウエハの表面に形成されたはんだバンプの高さが不均一になりやすいという問題がある。
【０００６】
また、高集積のＬＳＩデバイスは多種多様な材料によって構成されており、内部構造が複雑でしかも微細であることから、応力を受けると不具合や損傷を生じることが懸念される。特に、ＬＳＩベアチップをはんだバンプによってプリント配線基板に実装する場合、両者の線膨張係数の差が大きいと、はんだ付けした後に室温まで温度降下する過程でかなりの応力が生じる。このようなことから、バンプ接合プロセスでの熱応力によるＬＳＩ回路の破損を防止するために、低加熱温度で接合することができるようにすることが求められている。
【０００７】
【非特許文献１】
新井進他２名、「電気めっき法による鉛フリーはんだバンプの作製」、雑誌「エレクトロニクス実装技術」、Ｖｏｌ．１７ Ｎｏ１２号、２００１年１２月、ｐ．４４−４９
【０００８】
【発明が解決しようとする課題】
本発明の目的は、半導体基板に電気めっきによってはんだバンプを形成する際、めっき用の導体層の電流密度を均一にでき、それによって高さの揃ったはんだバンプを形成することができるようにしたはんだバンプの形成方法およびそのようにして形成されたはんだバンプを有する半導体装置を提供することである。
【０００９】
また、本発明の目的は、低加熱温度で接合することができるようにした半導体装置の実装方法を提供することである。
【００１０】
【課題を解決するための手段】
本発明によるバンプの形成方法は、半導体基板の電極を含む表面にめっき用の第１の導体層を形成し、該めっき用の第１の導体層に通電して電気めっきを行い、該めっき用の第１の導体層の上にめっき用の第２の導体層を形成し、該めっき用の第２の導体層の上に該電極の位置に開口部を有するマスクを形成し、該めっき用の第２の導体層に通電して電気めっきを行い、該めっき用の第２の導体層の該マスクの開口部から露出した表面にはんだ金属層を形成し、該マスクを除去し、該めっき用の第１及び第２の導体層の該電極のまわりの部分を除去することを特徴とするものである。
【００１１】
本発明による半導体装置は、半導体基板の電極の上に形成された第１の導体層と、該第１の導体層の上に電気めっきによって形成された第２の導体層と、該第２の導体層の上に電気めっきによって形成されたはんだ金属層とを含むはんだバンプを備えることを特徴とするものである。
【００１２】
上記構成によれば、めっき用の第２の導体層を用いて電気めっきを行い、はんだバンプを形成する。めっき用の第２の導体層は電気めっきによって形成されたものであり、スパッタリングや蒸着によって形成されためっき用の導体層よりも容易に厚く形成することができる。また、めっき用の第１及び第２の導体層からなる積層体はより厚くなる。大きな半導体基板に電気めっきを行ってはんだバンプを形成する場合に、薄いめっき用の導体層を使用すると、電荷が導体層の周辺部に集まり、電荷が導体層の中央部で少なくなる傾向があるので、電流密度が均一になりにくいが、厚いめっき用の導体層を使用すると電流密度が均一になる。従って、電気めっきにより形成した厚いめっき用の第２の導体層に通電して電気めっきを行うことにより、高さの揃ったはんだバンプを形成することができる。
【００１３】
本発明による半導体装置の実装方法は、半導体基板のはんだバンプを該はんだバンプの融点以下の温度で回路配線基板の電極に突き当てて加圧し、該はんだバンプを樹脂封止することを特徴とするものである。
【００１４】
この構成によれば、半導体基板と回路配線基板とを低加熱温度で接合することができるので、バンプ接合プロセスでの熱応力によるＬＳＩ回路の破損を防止することができる。
【００１５】
【発明の実施の形態】
以下本発明の実施例について図面を参照して説明する。
【００１６】
図１は本発明の実施例によるはんだバンプの形成方法及びそれによって得られた半導体装置を示す図である。図１（Ａ）において、ＬＳＩウエハ（半導体基板）１０を準備する。図２及び図３はＬＳＩウエハ１０を示している。ＬＳＩウエハ１０には集積回路製造プロセスがすでに行われており、集積回路（図示せず）が形成されている。図３においては、ＬＳＩウエハ１０には表面に電極（例えばアルミ電極）１２が形成されており、電極１２は公知のようにして集積回路に接続されている。
【００１７】
図１（Ｂ）において、ＬＳＩウエハ１０の電極１２を含む表面にめっき用の第１の導体層１４を形成する。めっき用の第１の導体層１４はスパッタリング、蒸着、又は無電解めっきによって形成することができる。例えば、８インチのシリコンウエハに、５０００オングストロームの厚さのＴｉ膜をスパッタリングにより形成する。図３に、めっき用の第１の導体層１４が破線で示されている。
【００１８】
図１（Ｃ），（Ｄ）において、ＬＳＩウエハ１０をめっき槽１６に入れ、電気めっきを行う。このとき、めっき用の第１の導体層１４ともう一つのめっき用の導体１８との間に通電して電気めっきを行う。従って、めっき用の第１の導体層１４の上にめっき用の第２の導体層２０を形成する。例えば、めっき槽１６はＮｉめっきを行うのに適しためっき液を含み、めっき用の第２の導体層２０として厚さ４μｍのＮｉめっき膜を得ることができる。めっき終了後、ＬＳＩウエハ１０をめっき槽１６から取り出す。
【００１９】
めっき用の第２の導体層２０は電気めっきによって形成されたものであり、スパッタリングや蒸着によって形成されためっき用の第１の導体層１４よりも容易に厚く形成することができる。
【００２０】
図１（Ｅ）において、めっき用の第２の導体層２０の上に電極１２の位置に開口部２２を有するマスク２４を形成する。マスク２４は感光性ドライレジストフィルムからなり、感光性ドライレジストフィルムをめっき用の第２の導体層２０に貼り付けた後、フォトリソグラフプロセスにより開口部２２を形成する。開口部２２はその他の手段、例えばレーザー加工によって形成することもできる。実施例においては、マスク２４に開口部２２を設けた後、酸素プラズマ処理を行って、開口部２２の内部のＮｉ面を清浄にした。そして、再度開口部２２の内部のみに５０００オングストロームの厚さのＮｉ電気めっき膜（図示せず）を形成した。
【００２１】
図１（Ｆ）において、ＬＳＩウエハ１０をめっき槽２６に入れ、電気めっきを行う。このとき、めっき用の第２の導体層２０ともう一つのめっき用の導体２８との間に通電して電気めっきを行う。こうして、めっき用の第２の導体層２０に通電して電気めっきを行い、めっき用の第２の導体層２０のマスク２４の開口部２２から露出した表面にはんだ金属層３０を形成する。例えば、めっき槽２６はＩｎのはんだを形成するのに適しためっき液を含み、厚さ１００μｍの柱状のはんだ金属層３０が形成される。めっき終了後、ＬＳＩウエハ１０をめっき槽２６から取り出す。
【００２２】
この場合、めっき用の第２の導体層２０とめっき用の第１の導体層１４を用いて電気めっきを行い、はんだ金属層３０を形成する。
【００２３】
電気めっきにより形成した厚いめっき用の第２の導体層２０とめっき用の第１の導体層１４に通電して電気めっきを行うことにより、半導体基板全面で電流密度が均一となるため高さの揃ったはんだバンプを形成することができる。
【００２４】
また、はんだ金属層３０は純Ｉｎ、ＩｎとＳｎとの合金、ＩｎとＢｉとの合金、ＩｎとＡｇとの合金、ＩｎとＣｕとの合金を含むグループの中の一つからなるのが好ましい。Ｉｎを含むはんだはＳｎ−Ａｇはんだと比べて融点が低く、且つ弾性率が小さい（軟らかい）。従って、後ではんだバンプを有する半導体装置を回路配線基板に実装するときに、低い加熱温度で半導体装置を回路配線基板に接合することができる。
【００２５】
図１（Ｇ）において、感光性ドライフィルムレジストからなるマスク２４をアルカリ剥離液で溶解除去する。図１（Ｈ）において、めっき用の第１の導体層（Ｔｉスパッタ膜）１４及びめっき用の第２の導体層（Ｎｉめっき膜）２０をエッチング液で溶解除去する。こうして、柱状のはんだバンプ３２が形成される。
【００２６】
その結果、はんだバンプ３２を有するＬＳＩウエハ１０が得られた。はんだバンプ３２は、半導体基板（ＬＳＩウエハ１０）の電極の上に形成された第１の導体層（めっき用の第１の導体層１４の部分）と、第１の導体層の上に電気めっきによって形成された第２の導体層（めっき用の第２の導体層２０の部分）と、第２の導体層の上に電気めっきによって形成されたはんだ金属層３０とを含む。
【００２７】
そして、柱状のはんだバンプ（Ｉｎバンプ）３２にフラックスを塗布し、Ｉｎの融点以上である１８０℃に加熱してバンプ形状を半球状にした。それから、ＬＳＩウエハ１０をダイシングして多数のＬＳＩチップに分離する。図４ははんだバンプ３２を有するＬＳＩチップ３４を示す図である。
【００２８】
なお、上記した実施例は種々に修正することができる。例えば、上記実施例においては、めっき用の第１の導体層１４はＴｉスパッタ膜で形成されているが、めっき用の第１の導体層１４は１０００オングストロームの厚さのＴｉスパッタ膜と５０００オングストロームの厚さのＮｉスパッタ膜とからなるものとすることができる。あるいは、めっき用の第１の導体層１４は５０００オングストロームの厚さのＣｕ無電解めっき膜とすることができる。
【００２９】
また、はんだバンプ３２にフラックスを塗布して加熱した後に、マスク２４を除去して第一、第二の導体層１４，２０をエッチング除去するという手順にすると、バンプ形状を柱状にでき、背高のバンプを得ることができる。
【００３０】
図５はこうして形成されたはんだバンプ３２を有するＬＳＩチップ（半導体基板）３４を電極３６を有するプリント配線基板３８に実装する例を示す図である。４０は加熱ステージを示す。
【００３１】
図５（Ａ），（Ｂ）において、ＬＳＩチップ３４とプリント配線基板３８とを位置合わせして、ＬＳＩチップ３４をプリント配線基板３８に向かって押しつける。このとき、ＬＳＩチップ３４及びプリント配線基板３８又はその一方を加熱ステージ４０で加熱する。加熱温度ははんだバンプ３２の融点以下の温度とし、はんだバンプ３２をプリント配線基板３８の電極３２に突き当てて加圧する。このとき、はんだバンプ３２がＩｎ又はＩｎ合金を含むはんだ材料で作られていると、はんだバンプ３２は比較的に低い温度で軟らかくなり、はんだバンプ３２の頭頂部が潰れながらはんだバンプ３２が電極３６に接合される。こうして、全てのはんだバンプ３２がプリント配線基板の電極３６に確実に接触する。
【００３２】
図５（Ｃ）において、はんだバンプ３２がプリント配線基板の電極３６に押しつけられている状態で、アンダーフィル材４２をＬＳＩチップ３４とプリント配線基板３８との間ではんだバンプ３２と電極３６との接合部を含む領域に充填する。つまり、はんだバンプ３２及び電極３６を樹脂封止する。はんだバンプ３２と電極３６とは温度及び圧力をかけた接合により機械的及び電気的に接続されるが、接合部を樹脂封止することにより、はんだバンプ３２と電極３６との機械的な接続はより強化される。
【００３３】
このようにしてＬＳＩチップ３４をプリント配線基板３８に実装することにより、はんだバンプ３２と電極３６との接合時の加熱温度及び荷重を低く抑えることができ、熱的な歪みを低減することができるとともに、歪みをアンダーフィル材４２で吸収緩和するため、ＬＳＩ回路にダメージが生じることもない。従って、ＬＳＩチップ３４をプリント配線基板３８に信頼性よく接続することができる。
【００３４】
以上説明した例は、下記の特徴を含む。
【００３５】
（付記１）半導体基板の電極を含む表面にめっき用の第１の導体層を形成し、
該めっき用の第１の導体層に通電して電気めっきを行い、該めっき用の第１の導体層の上にめっき用の第２の導体層を形成し、
該めっき用の第２の導体層の上に該電極の位置に開口部を有するマスクを形成し、
該めっき用の第２の導体層に通電して電気めっきを行い、該めっき用の第２の導体層の該マスクの開口部から露出した表面にはんだ金属層を形成し、
該マスクを除去し、
該めっき用の第１及び第２の導体層の該電極のまわりの部分を除去することを特徴とするはんだバンプの形成方法。（１）
（付記２）該はんだ金属層の厚さは該めっき用の第２の導体層の厚さより厚く、該めっき用の第２の導体層の厚さは該めっき用の第１の導体層の厚さより厚いことを特徴とする付記１に記載のはんだバンプの形成方法。（２）
（付記３）該めっき用の第１の導体層は半導体基板の表面にスパッタリング、蒸着、無電解メッキの１つによって形成されることを特徴とする付記１に記載のはんだバンプの形成方法。
【００３６】
（付記４）該マスクが感光性ドライレジストフィルムからなることを特徴とする付記１に記載のはんだバンプの形成方法。
【００３７】
（付記５）半導体基板の電極の上に形成された第１の導体層と、該第１の導体層の上に電気めっきによって形成された第２の導体層と、該第２の導体層の上に電気めっきによって形成されたはんだ金属層とを含むはんだバンプを備えることを特徴とする半導体装置。（３）
（付記６）該はんだ金属層が、Ｉｎ、ＩｎとＳｎとの合金、ＩｎとＢｉとの合金、ＩｎとＡｇとの合金、ＩｎとＣｕとの合金を含むグループの中の一つからなることを特徴とする付記５に記載の半導体装置。（４）
（付記７）半導体基板のはんだバンプを該はんだバンプの融点以下の温度で回路配線基板の電極に突き当てて加圧し、
該はんだバンプ及び該電極を樹脂封止し、該はんだバンプを該電極に接合することを特徴とする半導体装置の実装方法。（５）
【００３８】
【発明の効果】
以上説明したように、本発明によれば、電気めっきにより形成された厚いめっき用の第２の導体層に通電して電気めっきを行うことにより、集積回路及び電極を有する半導体基板全面で電流密度を均一にすることができるため、高さの揃ったはんだバンプを形成することができる。よって、はんだバンプを有する半導体基板を電極を有する回路配線基板に信頼性よく接続することができる。
【００３９】
また、Ｓｎ−Ａｇに比べて融点が低く、且つ弾性率が低い材料をはんだバンプに用いることで、接合プロセスでの加熱温度荷重を低く抑えることができ、且つ発生する熱的な歪みをアンダーフィル剤で吸収緩和するため、ＬＳＩ回路にダメージを与えることが無い。
【図面の簡単な説明】
【図１】図１は本発明の実施例によるはんだバンプの形成方法及びそれによって得られた半導体装置を示す図である。
【図２】図２は図１のＬＳＩウエハを示す斜視図である。
【図３】図３は図１のＬＳＩウエハを示す部分拡大断面図である。
【図４】図４ははんだバンプを有するＬＳＩチップを示す図である。
【図５】図５ははんだバンプを有するＬＳＩチップを電極を有するプリント配線基板に実装する例を示す図である。
【図６】図６は従来技術を示す図である。
【符号の説明】
１０…ＬＳＩウエハ
１２…電極
１４…めっき用の第１の導体層
１６…めっき槽
１８…めっき用の導体
２０…めっき用の第２の導体層
２２…開口部
２４…マスク
２６…めっき
２８…めっき用の導体
３０…はんだ金属層
３２…はんだバンプ
３４…ＬＳＩチップ
３６…電極
３８…プリント配線基板
４０…加熱ステージ
４２…アンダーフィル材
【発明の属する技術分野】
本発明は電気めっき法によるはんだバンプの形成方法、半導体装置および半導体装置の実装方法に関する。
【０００２】
【従来の技術】
半導体装置（例えばＬＳＩベアチップ）を回路配線基板に実装する際、半導体装置に多数の微小なはんだバンプ（はんだ突起電極）を形成しておき、半導体装置のはんだバンプをその融点以上の温度で回路配線基板の電極に突き当て、半導体装置のはんだバンプを回路配線基板の電極に接合する。これによって、半導体装置は機械的及び電気的に回路配線基板に接続される。この場合、はんだバンプは半導体装置の表面に対して同じ高さで形成されていることが必要である。
【０００３】
従来のはんだバンプはしばしば鉛成分を含む金属材料で形成されている。近年、鉛成分を含む金属材料の代わりに、鉛成分を含まない金属材料を使用してはんだバンプを形成する提案がある（例えば、非特許文献１参照）。
【０００４】
この方法では、次の手順でＬＳＩウエハにはんだバンプを形成している。図６を参照してまずＬＳＩウエハ１の表面にスパッタ法によってＴｉ膜を形成し、次いでＮｉ又はＣｕの膜を形成し、めっき用の導体層２とする。それからこのめっき用の導体層の上に液状の感光性レジスト４をスピンコートし、フォトリソ法により感光性レジストの所望の位置に開口部を設ける。それから、このＬＳＩウエハを電気めっき浴に浸漬し、めっき用の導体層２に通電して電気めっきを行い、Ｓｎ−Ａｇはんだバンプ５を形成する。その後、感光性レジストを剥離液で除去し、めっき用の導体層をエッチングにより除去する。
【０００５】
電気めっきによりはんだバンプを形成する場合、ＬＳＩウエハに高さの揃ったはんだバンプを形成するためには、めっき用の導体層の電流密度を均一にする必要がある。しかし、ＬＳＩウエハの大口径化に伴って、めっき用の導体層の電流密度を均一にすることが困難になりつつある。そのため、図６（Ｆ）の様にＬＳＩウエハの表面に形成されたはんだバンプの高さが不均一になりやすいという問題がある。
【０００６】
また、高集積のＬＳＩデバイスは多種多様な材料によって構成されており、内部構造が複雑でしかも微細であることから、応力を受けると不具合や損傷を生じることが懸念される。特に、ＬＳＩベアチップをはんだバンプによってプリント配線基板に実装する場合、両者の線膨張係数の差が大きいと、はんだ付けした後に室温まで温度降下する過程でかなりの応力が生じる。このようなことから、バンプ接合プロセスでの熱応力によるＬＳＩ回路の破損を防止するために、低加熱温度で接合することができるようにすることが求められている。
【０００７】
【非特許文献１】
新井進他２名、「電気めっき法による鉛フリーはんだバンプの作製」、雑誌「エレクトロニクス実装技術」、Ｖｏｌ．１７ Ｎｏ１２号、２００１年１２月、ｐ．４４−４９
【０００８】
【発明が解決しようとする課題】
本発明の目的は、半導体基板に電気めっきによってはんだバンプを形成する際、めっき用の導体層の電流密度を均一にでき、それによって高さの揃ったはんだバンプを形成することができるようにしたはんだバンプの形成方法およびそのようにして形成されたはんだバンプを有する半導体装置を提供することである。
【０００９】
また、本発明の目的は、低加熱温度で接合することができるようにした半導体装置の実装方法を提供することである。
【００１０】
【課題を解決するための手段】
本発明によるバンプの形成方法は、半導体基板の電極を含む表面にめっき用の第１の導体層を形成し、該めっき用の第１の導体層に通電して電気めっきを行い、該めっき用の第１の導体層の上にめっき用の第２の導体層を形成し、該めっき用の第２の導体層の上に該電極の位置に開口部を有するマスクを形成し、該めっき用の第２の導体層に通電して電気めっきを行い、該めっき用の第２の導体層の該マスクの開口部から露出した表面にはんだ金属層を形成し、該マスクを除去し、該めっき用の第１及び第２の導体層の該電極のまわりの部分を除去することを特徴とするものである。
【００１１】
本発明による半導体装置は、半導体基板の電極の上に形成された第１の導体層と、該第１の導体層の上に電気めっきによって形成された第２の導体層と、該第２の導体層の上に電気めっきによって形成されたはんだ金属層とを含むはんだバンプを備えることを特徴とするものである。
【００１２】
上記構成によれば、めっき用の第２の導体層を用いて電気めっきを行い、はんだバンプを形成する。めっき用の第２の導体層は電気めっきによって形成されたものであり、スパッタリングや蒸着によって形成されためっき用の導体層よりも容易に厚く形成することができる。また、めっき用の第１及び第２の導体層からなる積層体はより厚くなる。大きな半導体基板に電気めっきを行ってはんだバンプを形成する場合に、薄いめっき用の導体層を使用すると、電荷が導体層の周辺部に集まり、電荷が導体層の中央部で少なくなる傾向があるので、電流密度が均一になりにくいが、厚いめっき用の導体層を使用すると電流密度が均一になる。従って、電気めっきにより形成した厚いめっき用の第２の導体層に通電して電気めっきを行うことにより、高さの揃ったはんだバンプを形成することができる。
【００１３】
本発明による半導体装置の実装方法は、半導体基板のはんだバンプを該はんだバンプの融点以下の温度で回路配線基板の電極に突き当てて加圧し、該はんだバンプを樹脂封止することを特徴とするものである。
【００１４】
この構成によれば、半導体基板と回路配線基板とを低加熱温度で接合することができるので、バンプ接合プロセスでの熱応力によるＬＳＩ回路の破損を防止することができる。
【００１５】
【発明の実施の形態】
以下本発明の実施例について図面を参照して説明する。
【００１６】
図１は本発明の実施例によるはんだバンプの形成方法及びそれによって得られた半導体装置を示す図である。図１（Ａ）において、ＬＳＩウエハ（半導体基板）１０を準備する。図２及び図３はＬＳＩウエハ１０を示している。ＬＳＩウエハ１０には集積回路製造プロセスがすでに行われており、集積回路（図示せず）が形成されている。図３においては、ＬＳＩウエハ１０には表面に電極（例えばアルミ電極）１２が形成されており、電極１２は公知のようにして集積回路に接続されている。
【００１７】
図１（Ｂ）において、ＬＳＩウエハ１０の電極１２を含む表面にめっき用の第１の導体層１４を形成する。めっき用の第１の導体層１４はスパッタリング、蒸着、又は無電解めっきによって形成することができる。例えば、８インチのシリコンウエハに、５０００オングストロームの厚さのＴｉ膜をスパッタリングにより形成する。図３に、めっき用の第１の導体層１４が破線で示されている。
【００１８】
図１（Ｃ），（Ｄ）において、ＬＳＩウエハ１０をめっき槽１６に入れ、電気めっきを行う。このとき、めっき用の第１の導体層１４ともう一つのめっき用の導体１８との間に通電して電気めっきを行う。従って、めっき用の第１の導体層１４の上にめっき用の第２の導体層２０を形成する。例えば、めっき槽１６はＮｉめっきを行うのに適しためっき液を含み、めっき用の第２の導体層２０として厚さ４μｍのＮｉめっき膜を得ることができる。めっき終了後、ＬＳＩウエハ１０をめっき槽１６から取り出す。
【００１９】
めっき用の第２の導体層２０は電気めっきによって形成されたものであり、スパッタリングや蒸着によって形成されためっき用の第１の導体層１４よりも容易に厚く形成することができる。
【００２０】
図１（Ｅ）において、めっき用の第２の導体層２０の上に電極１２の位置に開口部２２を有するマスク２４を形成する。マスク２４は感光性ドライレジストフィルムからなり、感光性ドライレジストフィルムをめっき用の第２の導体層２０に貼り付けた後、フォトリソグラフプロセスにより開口部２２を形成する。開口部２２はその他の手段、例えばレーザー加工によって形成することもできる。実施例においては、マスク２４に開口部２２を設けた後、酸素プラズマ処理を行って、開口部２２の内部のＮｉ面を清浄にした。そして、再度開口部２２の内部のみに５０００オングストロームの厚さのＮｉ電気めっき膜（図示せず）を形成した。
【００２１】
図１（Ｆ）において、ＬＳＩウエハ１０をめっき槽２６に入れ、電気めっきを行う。このとき、めっき用の第２の導体層２０ともう一つのめっき用の導体２８との間に通電して電気めっきを行う。こうして、めっき用の第２の導体層２０に通電して電気めっきを行い、めっき用の第２の導体層２０のマスク２４の開口部２２から露出した表面にはんだ金属層３０を形成する。例えば、めっき槽２６はＩｎのはんだを形成するのに適しためっき液を含み、厚さ１００μｍの柱状のはんだ金属層３０が形成される。めっき終了後、ＬＳＩウエハ１０をめっき槽２６から取り出す。
【００２２】
この場合、めっき用の第２の導体層２０とめっき用の第１の導体層１４を用いて電気めっきを行い、はんだ金属層３０を形成する。
【００２３】
電気めっきにより形成した厚いめっき用の第２の導体層２０とめっき用の第１の導体層１４に通電して電気めっきを行うことにより、半導体基板全面で電流密度が均一となるため高さの揃ったはんだバンプを形成することができる。
【００２４】
また、はんだ金属層３０は純Ｉｎ、ＩｎとＳｎとの合金、ＩｎとＢｉとの合金、ＩｎとＡｇとの合金、ＩｎとＣｕとの合金を含むグループの中の一つからなるのが好ましい。Ｉｎを含むはんだはＳｎ−Ａｇはんだと比べて融点が低く、且つ弾性率が小さい（軟らかい）。従って、後ではんだバンプを有する半導体装置を回路配線基板に実装するときに、低い加熱温度で半導体装置を回路配線基板に接合することができる。
【００２５】
図１（Ｇ）において、感光性ドライフィルムレジストからなるマスク２４をアルカリ剥離液で溶解除去する。図１（Ｈ）において、めっき用の第１の導体層（Ｔｉスパッタ膜）１４及びめっき用の第２の導体層（Ｎｉめっき膜）２０をエッチング液で溶解除去する。こうして、柱状のはんだバンプ３２が形成される。
【００２６】
その結果、はんだバンプ３２を有するＬＳＩウエハ１０が得られた。はんだバンプ３２は、半導体基板（ＬＳＩウエハ１０）の電極の上に形成された第１の導体層（めっき用の第１の導体層１４の部分）と、第１の導体層の上に電気めっきによって形成された第２の導体層（めっき用の第２の導体層２０の部分）と、第２の導体層の上に電気めっきによって形成されたはんだ金属層３０とを含む。
【００２７】
そして、柱状のはんだバンプ（Ｉｎバンプ）３２にフラックスを塗布し、Ｉｎの融点以上である１８０℃に加熱してバンプ形状を半球状にした。それから、ＬＳＩウエハ１０をダイシングして多数のＬＳＩチップに分離する。図４ははんだバンプ３２を有するＬＳＩチップ３４を示す図である。
【００２８】
なお、上記した実施例は種々に修正することができる。例えば、上記実施例においては、めっき用の第１の導体層１４はＴｉスパッタ膜で形成されているが、めっき用の第１の導体層１４は１０００オングストロームの厚さのＴｉスパッタ膜と５０００オングストロームの厚さのＮｉスパッタ膜とからなるものとすることができる。あるいは、めっき用の第１の導体層１４は５０００オングストロームの厚さのＣｕ無電解めっき膜とすることができる。
【００２９】
また、はんだバンプ３２にフラックスを塗布して加熱した後に、マスク２４を除去して第一、第二の導体層１４，２０をエッチング除去するという手順にすると、バンプ形状を柱状にでき、背高のバンプを得ることができる。
【００３０】
図５はこうして形成されたはんだバンプ３２を有するＬＳＩチップ（半導体基板）３４を電極３６を有するプリント配線基板３８に実装する例を示す図である。４０は加熱ステージを示す。
【００３１】
図５（Ａ），（Ｂ）において、ＬＳＩチップ３４とプリント配線基板３８とを位置合わせして、ＬＳＩチップ３４をプリント配線基板３８に向かって押しつける。このとき、ＬＳＩチップ３４及びプリント配線基板３８又はその一方を加熱ステージ４０で加熱する。加熱温度ははんだバンプ３２の融点以下の温度とし、はんだバンプ３２をプリント配線基板３８の電極３２に突き当てて加圧する。このとき、はんだバンプ３２がＩｎ又はＩｎ合金を含むはんだ材料で作られていると、はんだバンプ３２は比較的に低い温度で軟らかくなり、はんだバンプ３２の頭頂部が潰れながらはんだバンプ３２が電極３６に接合される。こうして、全てのはんだバンプ３２がプリント配線基板の電極３６に確実に接触する。
【００３２】
図５（Ｃ）において、はんだバンプ３２がプリント配線基板の電極３６に押しつけられている状態で、アンダーフィル材４２をＬＳＩチップ３４とプリント配線基板３８との間ではんだバンプ３２と電極３６との接合部を含む領域に充填する。つまり、はんだバンプ３２及び電極３６を樹脂封止する。はんだバンプ３２と電極３６とは温度及び圧力をかけた接合により機械的及び電気的に接続されるが、接合部を樹脂封止することにより、はんだバンプ３２と電極３６との機械的な接続はより強化される。
【００３３】
このようにしてＬＳＩチップ３４をプリント配線基板３８に実装することにより、はんだバンプ３２と電極３６との接合時の加熱温度及び荷重を低く抑えることができ、熱的な歪みを低減することができるとともに、歪みをアンダーフィル材４２で吸収緩和するため、ＬＳＩ回路にダメージが生じることもない。従って、ＬＳＩチップ３４をプリント配線基板３８に信頼性よく接続することができる。
【００３４】
以上説明した例は、下記の特徴を含む。
【００３５】
（付記１）半導体基板の電極を含む表面にめっき用の第１の導体層を形成し、
該めっき用の第１の導体層に通電して電気めっきを行い、該めっき用の第１の導体層の上にめっき用の第２の導体層を形成し、
該めっき用の第２の導体層の上に該電極の位置に開口部を有するマスクを形成し、
該めっき用の第２の導体層に通電して電気めっきを行い、該めっき用の第２の導体層の該マスクの開口部から露出した表面にはんだ金属層を形成し、
該マスクを除去し、
該めっき用の第１及び第２の導体層の該電極のまわりの部分を除去することを特徴とするはんだバンプの形成方法。（１）
（付記２）該はんだ金属層の厚さは該めっき用の第２の導体層の厚さより厚く、該めっき用の第２の導体層の厚さは該めっき用の第１の導体層の厚さより厚いことを特徴とする付記１に記載のはんだバンプの形成方法。（２）
（付記３）該めっき用の第１の導体層は半導体基板の表面にスパッタリング、蒸着、無電解メッキの１つによって形成されることを特徴とする付記１に記載のはんだバンプの形成方法。
【００３６】
（付記４）該マスクが感光性ドライレジストフィルムからなることを特徴とする付記１に記載のはんだバンプの形成方法。
【００３７】
（付記５）半導体基板の電極の上に形成された第１の導体層と、該第１の導体層の上に電気めっきによって形成された第２の導体層と、該第２の導体層の上に電気めっきによって形成されたはんだ金属層とを含むはんだバンプを備えることを特徴とする半導体装置。（３）
（付記６）該はんだ金属層が、Ｉｎ、ＩｎとＳｎとの合金、ＩｎとＢｉとの合金、ＩｎとＡｇとの合金、ＩｎとＣｕとの合金を含むグループの中の一つからなることを特徴とする付記５に記載の半導体装置。（４）
（付記７）半導体基板のはんだバンプを該はんだバンプの融点以下の温度で回路配線基板の電極に突き当てて加圧し、
該はんだバンプ及び該電極を樹脂封止し、該はんだバンプを該電極に接合することを特徴とする半導体装置の実装方法。（５）
【００３８】
【発明の効果】
以上説明したように、本発明によれば、電気めっきにより形成された厚いめっき用の第２の導体層に通電して電気めっきを行うことにより、集積回路及び電極を有する半導体基板全面で電流密度を均一にすることができるため、高さの揃ったはんだバンプを形成することができる。よって、はんだバンプを有する半導体基板を電極を有する回路配線基板に信頼性よく接続することができる。
【００３９】
また、Ｓｎ−Ａｇに比べて融点が低く、且つ弾性率が低い材料をはんだバンプに用いることで、接合プロセスでの加熱温度荷重を低く抑えることができ、且つ発生する熱的な歪みをアンダーフィル剤で吸収緩和するため、ＬＳＩ回路にダメージを与えることが無い。
【図面の簡単な説明】
【図１】図１は本発明の実施例によるはんだバンプの形成方法及びそれによって得られた半導体装置を示す図である。
【図２】図２は図１のＬＳＩウエハを示す斜視図である。
【図３】図３は図１のＬＳＩウエハを示す部分拡大断面図である。
【図４】図４ははんだバンプを有するＬＳＩチップを示す図である。
【図５】図５ははんだバンプを有するＬＳＩチップを電極を有するプリント配線基板に実装する例を示す図である。
【図６】図６は従来技術を示す図である。
【符号の説明】
１０…ＬＳＩウエハ
１２…電極
１４…めっき用の第１の導体層
１６…めっき槽
１８…めっき用の導体
２０…めっき用の第２の導体層
２２…開口部
２４…マスク
２６…めっき
２８…めっき用の導体
３０…はんだ金属層
３２…はんだバンプ
３４…ＬＳＩチップ
３６…電極
３８…プリント配線基板
４０…加熱ステージ
４２…アンダーフィル材
Claims (5)
- 半導体基板の電極を含む表面にめっき用の第１の導体層を形成し、
該めっき用の第１の導体層に通電して電気めっきを行い、該めっき用の第１の導体層の上にめっき用の第２の導体層を形成し、
該めっき用の第２の導体層の上に該電極の位置に開口部を有するマスクを形成し、
該めっき用の第２の導体層に通電して電気めっきを行い、該めっき用の第２の導体層の該マスクの開口部から露出した表面にはんだ金属層を形成し、
該マスクを除去し、
該めっき用の第１及び第２の導体層の該電極のまわりの部分を除去することを特徴とするはんだバンプの形成方法。 - 該はんだ金属層の厚さは該めっき用の第２の導体層の厚さより厚く、該めっき用の第２の導体層の厚さは該めっき用の第１の導体層の厚さより厚いことを特徴とする請求項１に記載のはんだバンプの形成方法。
- 半導体基板の電極の上に形成された第１の導体層と、該第１の導体層の上に電気めっきによって形成された第２の導体層と、該第２の導体層の上に電気めっきによって形成されたはんだ金属層とを含むはんだバンプを備えることを特徴とする半導体装置。
- 該はんだ金属層が、Ｉｎ、ＩｎとＳｎとの合金、ＩｎとＢｉとの合金、ＩｎとＡｇとの合金、ＩｎとＣｕとの合金を含むグループの中の一つからなることを特徴とする請求項３に記載の半導体装置。
- 半導体基板のはんだバンプを該はんだバンプの融点以下の温度で回路配線基板の電極に突き当てて加圧し、
該はんだバンプ及び該電極を樹脂封止し、該はんだバンプを該電極に接合することを特徴とする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003055847A JP2004266146A (ja) | 2003-03-03 | 2003-03-03 | はんだバンプの形成方法、半導体装置及び半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003055847A JP2004266146A (ja) | 2003-03-03 | 2003-03-03 | はんだバンプの形成方法、半導体装置及び半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004266146A true JP2004266146A (ja) | 2004-09-24 |
Family
ID=33119740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003055847A Pending JP2004266146A (ja) | 2003-03-03 | 2003-03-03 | はんだバンプの形成方法、半導体装置及び半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004266146A (ja) |
-
2003
- 2003-03-03 JP JP2003055847A patent/JP2004266146A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4568337B2 (ja) | 集積半導体装置 | |
| TW494557B (en) | Flip chip type semiconductor device and method of manufacturing the same | |
| US7098126B2 (en) | Formation of electroplate solder on an organic circuit board for flip chip joints and board to board solder joints | |
| US7863741B2 (en) | Semiconductor chip and manufacturing method thereof | |
| JP4504434B2 (ja) | 集積半導体装置 | |
| JPH11340265A (ja) | 半導体装置及びその製造方法 | |
| JP2007317979A (ja) | 半導体装置の製造方法 | |
| JP2007157844A (ja) | 半導体装置、および半導体装置の製造方法 | |
| TW200428608A (en) | Semiconductor device and manufacturing method thereof | |
| TWI380423B (en) | Substrate structure and manufacturing method thereof | |
| JP2005019830A (ja) | 半導体装置の製造方法 | |
| JP2008277733A (ja) | 半導体装置 | |
| JPH07201864A (ja) | 突起電極形成方法 | |
| JP2004363573A (ja) | 半導体チップ実装体およびその製造方法 | |
| JP2011100793A (ja) | 半導体パッケージの製造方法 | |
| US10256117B2 (en) | Manufacturing method and wiring substrate with through electrode | |
| JP2006114827A (ja) | 半導体装置 | |
| JP2005057264A (ja) | パッケージ化された電気構造およびその製造方法 | |
| JP2005109171A (ja) | 半導体装置およびその製造方法 | |
| JP3457926B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11145174A (ja) | 半導体装置およびその製造方法 | |
| JP2002231765A (ja) | 半導体装置 | |
| JP2005268442A (ja) | 半導体装置およびその製造方法 | |
| JP2004266146A (ja) | はんだバンプの形成方法、半導体装置及び半導体装置の実装方法 | |
| EP1322146A1 (en) | Method of electroplating solder bumps on an organic circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080516 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080610 |