JPH0150119B2 - - Google Patents

Info

Publication number
JPH0150119B2
JPH0150119B2 JP62106531A JP10653187A JPH0150119B2 JP H0150119 B2 JPH0150119 B2 JP H0150119B2 JP 62106531 A JP62106531 A JP 62106531A JP 10653187 A JP10653187 A JP 10653187A JP H0150119 B2 JPH0150119 B2 JP H0150119B2
Authority
JP
Japan
Prior art keywords
metal
ceramic
pattern
mlc
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP62106531A
Other languages
English (en)
Other versions
JPS6399596A (ja
Inventor
Uin Heron Resutaa
Oteisu Rasoo Robaato
Uorufu Nyuufuaa Robaato
Shuwarutsu Baanaado
Akosera Jon
Enu Redei Suriniuasa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6399596A publication Critical patent/JPS6399596A/ja
Publication of JPH0150119B2 publication Critical patent/JPH0150119B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0156Temporary polymeric carrier or foil, e.g. for processing or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Description

【発明の詳細な説明】 A 産業上の利用分野 本発明は、半導体チツプを載置し相互接続する
のに特に適した多層セラミツク基板に関する。
本発明が最大の用途を有する適用分野はデータ
処理装置に使用される複数チツプ・モジユールに
ある。この適用分野と多層セラミツク(MLC)
基板については、IBMジヤーナル・オブ・リサ
ーチ・アンド・デベロツプメント(Journal of
Research and Development)Vol.26、No.1、
1982年1月、30ページ以下の“高性能多層セラミ
ツク・パツケージ(A High Performance
Multi―layer Ceramic Package)”と題する、
A.J.ブロジエツト(Blodgett)及びD.R.バーバー
(Barbour)による論文に記載されている。
また、IBMジヤーナル・オブ・リサーチ・ア
ンド・デベロツプメントVol.27、No.1、11ペー
ジ以下にW.G.バーガー(Berger)及びC.W.ワイ
ゲル(Weigel)によつて多層セラミツク基板製
造に関するさらなる研究報告がなされている。
B 従来技術 チツプ中のデイスクリート回路素子の回路密度
及び数は増大し続けており、このことがチツプの
動作速度の向上をもたらす。これに伴つて、チツ
プのいわゆる“足跡”(footprint)密度、すなわ
ち多層セラミクス(MLC)基板に接続をはかる
ための単位面積あたりのチツプ回路パツドの数が
増加しつつある。これにより、MLC基板の相補
的なパツド・パターンの“足跡”密度がそれに対
応して必要となる。また、チツプ毎のパツドの数
の増加は、チツプ間導電体の数の増加を要請す
る。さて、より複雑な相互接続金属パターンを与
えるために、MLC基板の層の数を増加させるこ
とはできるけれども、それには何らかの不都合が
伴なわないではいない。すなわち、導電体の長さ
が増大すると、回路遅延が高まる。また、層を追
加すると、製造上の困難も高まる。ゆえに、
MLC基板上に、微細で間隔の狭いメタライゼー
シヨン・パターンを付着するための手段が見出さ
れないなら、“足跡”の密度の問題は解決されな
い。
従来技術のMLC基板は、選択された位置で層
体を貫通するバイア・ホール中の焼結金属によつ
て相互接続された個々の層体上の焼結金属パター
ンを利用していた。これらの金属パターンは、ス
クリーニング処理によつてグリーンシート層体上
に付着されたものであつた。しかしこの処理は、
きわめて細く間隔の狭い導電体を形成することは
できず、また最近の進歩したチツプに対応する相
補的な足跡パターンを形成することができない。
仮にもしそれが可能であるとしても、焼結金属は
微小面積の導電体として使用するには電気抵抗率
が大きすぎる。
この抵抗率の問題は、米国特許第3852877で部
分的にとり扱われている。すなわち、この特許に
おいては、焼かれたMLC基板中に、焼結された
金属で線続きされた穴(burrow)を形成し、そ
の後その穴を銅などの高導電性の溶融金属で充填
して相互接続金属パターンが形成された。この特
許には、「この発明の本質は、多層セラミツク回
路ボード内にメタライズされた毛細管
(capillary)を形成することにあり、その毛細管
は後で高導電性金属で充填される。」という記載
がある。
これにおいては、毛細管が耐比金属で線引きさ
れ基板が焼かれた後に溶融金属で充填されるの
で、導電性回路網は固体金属と焼結耐火金属とか
らなる。こうして、導電性回路網の密度は、スク
リーニング処理のみならず、後で溶融金属が流さ
れる毛細管を線引きするという必要性によつても
制限される。これの一実施例においては、バイ
ア・ホールと金属ペースト・パターンは10ミル
(約0.25mm)である。その別の実施例においては、
線引きされた毛細管とは逆に、多孔性の毛細管が
溶融金属を受け入れる。
もし微細で間隔の狭い非焼結金属導電体を
MLC基板中で使用すべき場合には、その金属は
スクリーニン以外の処理によつて付着されなくて
はならず、また金属は、セラミツクの焼結温度よ
りも高い融点を有するものでなくてはならない。
その金属の抵抗率は低くなくてはならない。ま
た、選択されたセラミツクは、焼き入れ時に収縮
しないかまたは収縮を制限されていなくてはなら
ない。
MLC基板のために高導電性金属の融点以下の
温度で焼入れすることができるガラス・セラミツ
クを使用することは、米国特許4234367号、米国
特許第4301324号、米国特許第4340436号及び米国
特許第4413061号に述べられている。ガラス・セ
ラミツクはこの望ましい性質を有するのみなら
ず、誘電率が低く、曲げ強度が大きく、熱膨張率
が小さいという性質をも有し、これらはすべて高
速動作の電子回路技術にはきわめて望ましいもの
である。
半導体チツプ上に顕微鏡的に小さいメタライゼ
ーシヨン・パターンを形成するための技術はこの
分野でよく知られている。もしこれらの技術を、
MLC層体上に金属パターンを形成するために適
用できたなら、稠密な足跡パターンのみならず微
細で間隔の狭い導電体を達成することができよ
う。しかし、これらの半導体デバイスのメタライ
ゼーシヨン処理は、MLC基板のグリーンシート
層体を直接メタライズするのには適していない。
グリーンシートは、十分になめらかな表面を有さ
ないので、厳密さが要求される導電体間の間隔を
変更あるいは破壊するおそれなくして微細で幅の
狭い金属パターンを直接その表面に付着させるこ
とはできないのである。また、大気圧以下でのメ
タライゼーシヨン処理は、バインダ材料の有機ガ
ス放出によつて相当に影響され、これによりグリ
ーンシートの組成が変化したり(例えば、グリー
ンシートが硬化する)、処理システムが汚染され
たりする。
C 発明が解決しようとする問題点 本発明の目的は、十分に高い精度で微細な導電
体パターンをグリーンシート上に付着する方法を
提供することにある。
D 問題点を解決するための手段 この発明によれば、複数の裏打ち(backing)
シートの各々に固体金属導電体の予定のパターン
を付着し、その各々のパターンを個々の未焼入セ
ラミツク・グリーンシートに転写し、それらのグ
リーンシートを互いに整合するように重ね合わ
せ、その重ね合わせたグリーンシートを金属導電
体の融点よりも低い温度で焼結するとともに重ね
合わせたセラミツクのX及びY方向の収縮を制限
することによつて、電子デバイスの載置及び相互
接続に使用される多層セラミツク基板が製造され
る。
本発明によれば、金属パターンが予定形状のグ
リーンシートに転写され、裏打シートが剥離され
る。
本発明によれば、グリーンシートを金属パター
ンを予め形成された裏打シート上に押しつけて裏
打シートを剥離することにより金属パターンが転
写される。
さらに、本発明によれば、焼結セラミツク基板
中に封入された固体金属非焼結導電体パターンの
複数の相互接続層のみからなる、その外面に複数
の電子デバイスを載置し相互接続するのに適した
埋込まれ露出された導電部材をもつ多層セラミツ
ク基板が提供される。
E 実施例 E1 発明の概要 個々のチツプ及び複数のチツプ・モジユールの
必要な機能ブロツクにおける回路は、チツプと、
ピンまたは他の外部モジユール接点への接続点と
の間の相互接続を必要とする。そして、各チツプ
の“足跡”が、チツプが接続されるべきMLC基
板上の相補的パツドの幾何形状を規定する。これ
らの予備的な必要条件は相互接続されるべきもの
と幾何形状を指示するが、相互結線が従わなくて
はならない経路は指示しない。
回路設計者は、所望のインピーダンス整合をは
かり、信号線間の混線を最小限に抑え、動作速度
を最大にするためにチツプに電力を分配し信号を
搬送する導電体を構成するべく、基板内の相互接
続金属パターンの最適な構成を決定する。導電体
の長さが増大すると、間隔が密の回路の抵抗キヤ
パシタンスがともに増大するということは公理的
である。それゆえ、設計基準は、導電体の長さを
低減することにある。導電体の混線の低減により
抵抗が増大され、キヤパシタンスが減少される。
導電体間の間隔を低減することは抵抗には影響は
及ぼさないが、導電体間のキヤパシタンスは増加
させる。しかし、導電体の間隔の低減は、もしメ
タライゼーシヨン密度の全体的な増加をもたらす
ならば、導電体の長さに、それを補う低減をもた
らし、これにより回路のRC時定数が減少される。
固体金属導電体は、それとほぼ等しい断面積の
焼結金属導電体よりも単位長さあたりの抵抗が小
さい。それゆえ、もし微細近接間隔導電体を使用
するなら、好適には銅からなる固体金属導電体が
必要である。
回路設計者は、相互に相入れない現象に妥協を
はかるべくコンピユータ支援設計技術を用いて必
要条件を達成するために最適な構造を開発する。
しかし、回路設計者の構造は、材料適合性、温度
適合性、製造の経済性、歩どまり及び他の要因な
どのMLC基板を製造するための処理条件にその
構造が適合するように変更を受けなくてはならな
い。これには、回路設計者とMLC処理及び材料
の専門家との間のおびただしい協力が必要であ
る。
さて、導電体用に選択された金属は、MLC材
料の焼結温度よりも低い温度で溶融してはならな
い。MLC材料は低抗率が高く誘電率が低くなく
てはならず、必要な物理的性質を備えていなくて
はならない。また、金属パターンが微細であるた
めに、MLC材料は、金属導電体を破壊したり、
例えば導電体間の間隔を歪ませることによつて、
回路設計者によつて注意深く選択された回路パラ
メータを変更したりすることがないように、焼結
の間にX及びY方向に収縮してはならない。
MLC基板自体は、導電体を電気的に相互接続
するための手段(すなわちバイア)をもち焼結セ
ラミツク基板中に封入された固体非多孔性金属導
電体を有すると要約することができる。この固体
非多孔性導電体はほぼ均質であり、以て、その導
電体の大部分の電気的且つ機械的性質が変化され
ないままに保持される。一般的には、層間接続バ
イアは依然として複合焼結導電体として形成され
ているが、選択されたバイアは固体非多孔性均質
導電体から成つていてもよい。このMLC基板の
ための材料は、使用される特定のセラミツク材料
の焼結温度が、パツケージ中に使用される金属導
電体、すなわち銅、金、銀または他の導電材料
(すなわち、抵抗率が2×10-16オーム・cm以下の
もの)あるいは合金の融点よりも低い。さらに詳
しく述べると、セラミツク材料は典型的には焼結
温度が1000℃より低いので、利用される金属導電
体の融点は100℃より高くなくてはならない。
本発明に従つて製造された典型的なMLC構造
上の金属のパターンは、半導体チツプの露出され
たI/Oパツドに相補的である上面上にパツドを有
する。導電体の典型的な寸法は、幅約0.5〜4ミ
ル、間隔は約1〜16ミルである。他の寸法も利用
可能であり、例えば、線幅が約2〜10μmの範囲
にあるような微細線の応用技術も考えられる。金
属パターン間の層間接続は、厚い固体金属スタツ
ド、導電ペーストまたは、スタツドとそれに接続
されたパターンの間に介在配置された金属の合金
でコーテイングされたスタツドでよい。この介在
配置された金属は、選択されたセラミツクの焼結
温度にほぼ等しい融点をもつ。
MLC基板を製造する方法は、なめらかな寸法
的に安定な裏打シートの離散領域上に金属を付着
して個々の平坦な金属導電体パターンを形成し、
各々の金属パターンを、個々のグリーンシート層
体に転写し、それらのグリーンシートを互いに整
合して重ね合わせ、その重ね合わせた構造を、収
縮及びゆがみがないように焼結する工程として要
約することができる。
焼結の間に、重ね合わせたグリーンシートは横
方向の収縮と縦方向の非平坦変形を抑えるように
制限を受ける。収縮を防止することは、固体金属
パターンを歪めたり、セラミツクを変形したり亀
裂を生じることなく首尾よく本発明の構造を形成
するための重要なポイントである。収縮及び変形
を防止するための好適な方法は、グリーンシート
の積金ねられたスタツクを、各々がグリーンシー
トよりも高い焼結温度を有する2個の多孔性のプ
ラテンの間に挟み、プラテンに押圧力を加えるこ
とである。
ゼロ収縮をさらに保証する方法としては、
MLC構造の横方向の寸法と同じ拡がりをもつ構
造でプラテン及び基板をとり囲むようにすること
がある。
E2 具体例 互いに離隔する平坦な金属パターンの各々のた
めの金属導電層は、離型材でコーテイングされた
なめらかで寸法的に安定したシート(好適にはポ
リビニル・ブチラールでコーテイングされたポリ
エチレン・テレフタレート(PET)シート上に
付着され、フオトリソグラフ的にパターンに形成
される。このシートは典型的には、他の安定な有
機ポリマ・フイルム(例えばポリイミド)、金属
シート、あるいはそれらの組み合せでもよい。コ
ーテイングはまた典型的には、アルフアーメチ
ル・スチレン、ポリイソブチレンまたはポリメチ
ルメタクリレート(PMMA)から成つていても
よい。この付着処理は、必要とされる微細近接間
隔金属導電体を形成し得る任意の方法でよい。
次にガラス・セラミツク・グリーンシートが、
米国特許第4301324号及び米国特許第4234367号の
教示に従い、バイア・ホールのパンチ及びスクリ
ーニングを含む処理により用意される。バイア・
ホールは典型的には慣用的な技術によつて、ガラ
ス・セラミツクの焼結温度と両立する温度で焼結
可能な導電金属ペーストにより充填される。固体
銅導電体に使用するのに好適なバイヤ充填用ペー
ストは銅ペーストである。後述する例で示すこと
であるが、パターン化された金属平面間の相互接
続は、メタライゼーシヨン・スタツドまたは合金
被覆スタツドによつて形成することができる。
各々の金属パターンは次に、予めパンチされたバ
イアに充填されたグリーンシートに精密に整合す
るように重ね合わされる。
整合金属パターン及び裏打ちシートをもつ各グ
リーンシートは次に、導電体をグリーンシート材
料中に埋込むために加熱プレス中に配置される。
裏打シートは次に、今やメタライズされたグリー
ンシートから剥離され、個々のグリーンシートの
層体は精密に整合して積重ねられ、米国特許第
4234367号に号に記載されるような方法で積層さ
れる。
こうして積層されたMLCが焼結されるとき、
離型層すなわちブチラールが焼却され、バイア・
ペーストをメタライズする銅が、固体金属パター
ンを導電的に接続するように焼結される。焼結の
間に、後で述べるように、ガラス・セラミツクは
X−Y方向の収縮を防止するように制限され、Z
方向のみの収縮変位を許容される。
充填バイアを使用する代りに使用することので
きる代替方法は、コーテイングされたPET基板
上に平らな金属パターンを付着し、その後平坦な
パターンの選択された領域中に余剰の付着により
スタツドを形成することである。この際、パター
ンを、隣接するシートのパターンの領域に接続す
ることが必要である。このことは、隣接パターン
の相互接続のために充填バイアに代わるものであ
る。
この隆起スタツドは次に、そのスタツドを次に
続くメタライゼーシヨン層中の任意の当接金属に
接合するために、後の焼結サイクルの間に溶融す
ることになる被覆金属を被せられる。次にグリー
ンシート・スラリーが、前にスラリーがPET裏
打シート上に流し込まれたのと同様の方法で直
線、メタライズされたパターン化裏打シート上に
流し込まれる。このような導電体の周囲へのスラ
リーの流し込みは、きわめて有効に導電体をグリ
ーンシートに埋設することになり、しかも導電体
を変形しない。このグリーンシートの厚さは、隆
起スタツドが、乾燥後グリーンシートの表面から
わずかに突出するように制御される。慣用的な乾
燥の後、依然としてブチラールまたはPMMAな
どで被覆されている埋設金属パターンを露出させ
るためにPET裏打シートが剥離される。露出さ
れたスタツドの上部は焼結温度に等しい融点をも
つ合金で被覆され、この合金は溶融したとき当接
パターンとスタツドとを導電経路を形成するよう
に溶かすことになる。
グリーンシートは次に整合して積重ねられ、積
層されて焼結され、その間にスタツド上の被覆金
属が溶融してスタツドと、次のメタライゼーシヨ
ン層の当接領域の間に接着性の橋絡部を与える。
焼結の間に、MLC積層体は横方向の収縮と縦方
向の屈曲を制限され、ブチラール、PMMAなど
が焼却される。第1図を参照すると、このことを
実行するための典型的な焼結装置が、気圧制御炉
10中に置かれている様子が示されている。第1
図において、積層体15は2個の多孔性アルミ
ナ・タイル13,14間に配置し、側壁移動を防
止する保持具12中に配置することができる。保
持具16は、バインダの焼却効率を高めるために
積層体15に酸素を到達させるとともに、均一な
押圧力を加える役目を果たす。
上述の処理は、以下のような一連の工程により
実行される。
例 1 この例は、固体金属でメタライズされた裏打シ
ートと組合せて使用されるパンチされスクリーン
されたペースト・バイアを有するグリーンシート
の使用を示すものである。第2A″図はこのタイ
プの構を示す。
工程 1 PET裏打シートが、スプレーまたはロール・
コーテイグによつてポリメチルメタクリレートの
薄い層で被覆される。
工程 2 所望の厚さの固体金属の層が、裏打シート24
に付着される。この付着、シートに金属をロール
積層するかまたは、金属のスパツタリングまたは
蒸着によつて所望の厚さの金属を形成することに
よつて行なわれる。
工程 3 そのシートによつて支持されている金属層には
次に標準的なフオトリソグラフ及びエツチング処
理が施され、所望の導電金属パターン26が残さ
れる。このとき、もしリフトオフまたは他の薄膜
技術が使用されるなら、線を約3〜6μmの範囲
に形成できることに注意されたい。細線はまた、
MLC構造上に薄膜再分配層を形成することに関
する米削特許第4221047号に記載されているよう
なパツケージング構造に使用することもできる。
工程 4 現在の標準的なパッケージの場合、これらのパ
ターンは典型的には幅約2ミル、高さ約1ミル及
び線間間隔約2ミルの導電体である。そして、米
国特許第4301324号によつて教示されるような複
数のガラス−セラミツク・グリーンシート22が
慣用的な方法で個別のPETシート上に流し込ま
れて乾燥され、所定のサイズに栽断されて整合孔
及びバイア開孔をあけられ、こうして個別の
MLC層体が与えられる。
工程 5 このようにして処理されたシートは、第2
A″図の参照番号26Cで示されるように、導電
性銅ペーストで充填されている。尚、第2A図及
び第2A′図にそれぞれ図示されているバイア2
6A及び2Bは後の例2で記述される処理中でバ
イア26Cの代わりに使用される固体金属導電体
をあらわす。
工程 6 各裏打シート24とそれに伴う金属パターン2
6は、個々のグリーンシート22と正確に整合し
て重ねられ、圧力約300プサイ、温度約75〜95℃、
時間約2分間プレス中で押圧され、これによりグ
リーンシート中に導電体が接着される。尚、必要
とされる厳密な圧力は、そのセラミツク・グリー
ンシートの平坦度の関数であり、必要とされる厳
密な圧力は、そのセラミツク・グリーンシートの
平坦度の関数であり、必要とされる厳密な温度
は、裏打シート及び使用される離型剤の関数であ
る。
工程 7 次にPET裏打シートが剥離されて、各セラミ
ツク・グリーンシート22上には金属パターン2
6が残される。
工程 8 次にグリーンシートは、予めあけられた位置決
め孔によつて正確に整合して積重ねられ、高圧で
薄板化(laminate)される。このときの厳密な
圧力は、導電体の幾何形状と、グリーンシートの
厚さと、基板全体の厚さに依存し、少くとも約
300プサイである。この薄板化の目的は、固体金
属導電体パターンをセラミツク・グリーンシート
中に埋込み、且つ自己接着的な一体構造を与える
ことにある。
工程 9 こうして薄板化された構造体15は、第1図に
示すようなプレス中で焼結される。このプレスは
直方体形のキヤビテイ12を有し、そのキヤビテ
イ12のX及びY方向はMLC最終製品のX及び
Y方向寸法に等しく、そのキヤビテイの底には孔
があけられている。このキヤビテイは、層状体構
造が、縦方向の圧力の下で膨れるのを制限する。
また、キヤビテイと等しいX−Y寸法をもつ上下
のプラテン13及び14が、その間にMLC層状
体15を挟み込む。
プラテン13及び14は剛性の金属プラテン1
6及びキヤビテイ12の底面によつて裏打ちされ
ており、金属プラテン16とキヤビテイ12の底
面にはともに、焼結の間にガスが放出できるよう
にするために孔があけられている。
プラテン13及び14は、ガラス−セラミツク
層状体構造よりも高い焼結温度をもつ部分的に非
焼結の多孔性セラミツクから製造され、従つて処
理の間プラテン13及び14は焼却されず、よつ
て収縮しない。
これらのプラテンは好適には予め焼結された多
孔性Al2O3とガラス基体とから成り、それらは、
層状化されたガラス―セラミツク構造に押しつけ
られたときに、X−Y方向の収縮とZ方向の歪を
部止する摩擦保持力を与える。
層状化構造のプレス中での焼結(第1図参照)
は、次のような温度と、押圧力と、雰囲気圧と時
間で行なわれる。
(a) Z方向の稠密化を行いつつ焼結の間のX−Y
収縮を防止するために圧力を加える(すなわち
1〜200プサイ)。
(b) 窒素雰囲気中で、約1〜4℃/分の割合で、
約720〜740℃まで温度を上昇させる。
(c) H2/H2O雰囲気中に約720〜740℃で約30時間
保持する。
(d) 約2℃/分の割合で約965℃まで温度を上昇
させ、窒素雰囲気中、その温度で約2時間保持
する。
(e) 約5℃/分で窒温まで温度を下降させる。
例 2 この例は、メタライズされたグリーンシート層
を形成するために、後でガラス・セラミツク・ス
ラリーで被覆されるスタツド(固体金属)バイア
をもつメタライズ(固体金属)された裏打シート
の使用を例示する。このことは第2A図中で最も
良く見てとれる。
工程 1 例1の工程1及び2と同様にして平坦な固体金
属パターン26が用意される。ただし、ここでは
典型的にはより厚い金属層が使用される点で例1
とは異なる。
工程 2 シートによつて支持されているこの金属パター
ンには次に2段階のフオトリソグラフイツク/エ
ツチング処理が施される。その第1の段階では線
パターンがエツチングされ、第2の段階ではスタ
ツド・パターン(第2A図のスタツド26Aを参
照)がエツチングされる。露出されたスタツドの
表面は最適には融点900℃の銅−銀合金を形成す
る銀で被覆することができる。この合金は、溶融
したときに、スタツドと、次の上層平坦パターン
の間に導電性接続を与える。このことは、被覆さ
れたスタツドが参照番号26Bで示されている第
2A′図で見てとれる。
工程 3 次に、平坦金属パターン上にガラス―セラミツ
ク・スラリーがスタツドの高さまで流し込まれ
る。こうして出来上がつた構造20は第2A図ま
たは第2A′図に図式的に示されている。セラミ
ツク・スラリー22は、上面に平坦な金属パター
ン26が付着されている被覆されたPET裏打シ
ート24上に直接流し込まれる。グリーンシー
ト・スラリーを乾燥した後、整合孔があけられ、
裏打シートが剥離される。スタツド26A及び2
6Bは、第2A図及び第2A′図に図示されてい
るように、結果として得られたグリーンシート2
2の上面と同じ高さである。
工程 4 グリーンシートの表面と露出されたスタツドか
ら余剰のグリーンシート材料が除去清浄される。
工程 5 グリーンシートは次に整合孔を用いて整合関係
に積重ねられる。この積重ねられた構造体は第2
B図に図式的に示されており、そこには固体金属
スタツト26Aが示されている。これはまた、合
金でキヤツプされたバイア26Bであることに注
意されたい。薄板体20(第2図参照)は、薄板
体30及び40の間に挟まれており、スタツド2
6Aまたは26Bは平坦なパターン46の底面に
当接する。その下方のレベルでは、スタツド36
Aが中間レベル28の平坦なパターン26と接続
している。
これらの図面は、相互接続の原理を例示するた
めの図式的なものである。従つて、例えば、2個
またはそれ以上の非隣接薄板体の間に接続をはか
ることが要望されるなら、パツドが付着されその
上にスタツドが付着されることになる。このパツ
ドは、裏打シートが剥離されるときに位置を保つ
ように十分な面積と接着性を有することになる。
工程 6 この工程6は、例1の工程8と同一である。唯
一の相違点は、バイア中の焼結金属を相互接続に
用いる代わりに、スタツドのチツプ上の合金が溶
融して次の隣接する薄板体の当接するメタライゼ
ーシヨンに至るスタツドに溶けて融合することで
ある。これによりいくらかZ方向の収縮が許容さ
れる。合金チツプをもつスタツドは第2A′図中
で参照番号26Bとして図示されている。
F 発明の効果 上記例1及び2の上述のような段階によれば、
裏打シート上に付着される平坦な固体金属パター
ンは、細く間隔の狭い導電体であることができ、
これにより、集積度の高いチツプを接続し、モジ
ユール毎に多くのチツプを相互接続するために必
要な薄板体の数が低減される。また、挟み込み手
段による焼結の間の収縮及び屈曲の制限により、
金属パターンが歪から保護され、その付着された
ままの状態の幾何形状が維持される。このとき金
属の実質的な幾何形状の変化は要望されないの
で、特定のパツケージを形成するために選択され
た金属及びセラミツクは、蒸発または変形するこ
となくセラミツク焼結温度に耐えるものでなくて
はならない。結果として得られた固体導電体は実
質的な非多孔性且つ均質であり、以て使用される
導電体の大部分の特性が保持される。また、X−
Y方向のゼロ収縮は、固体金属パターンまたはセ
ラミツクの歪みなくセラミツク及び固体金属パタ
ーンを稠密化させることを可能ならしめる。
【図面の簡単な説明】
第1図は、本発明のセラミツク基板の焼結に使
用される焼結装置の概要図、第2A図は、裏打シ
ート上の、スタツドをもつ固体金属パターンを示
す図、第2B図は、合金でキヤツプされたスタツ
ドを示す図、第2C図は、グリーンシートのバイ
アと整合された裏打シート上の金属パターンを示
す図、第2D図は、裏打シートが除去された後の
層状体の一部を示す図である。 22……グリーンシート、24……裏打シー
ト、26……金属導電パターン。

Claims (1)

  1. 【特許請求の範囲】 1 (a) 固体で非多孔性の実質的に均質な金属導
    電体の複数のパターンを裏打シート上に付着
    し、 (b) 上記パターンをそれぞれ、複数の未焼成のグ
    リーンシート上に移し、 (c) 上記クリーンシートを互いに整合するように
    重ね合せ、 (d) 上記グリーンシートを、上記固体金属導電体
    の融点よりも低いが上記グリーンシートを均質
    な固まりに融合させるに十分な温度で焼結する
    工程を含む、 多層セラミツク基板の形成方法。
JP62106531A 1986-05-02 1987-05-01 多層セラミツク基板の形成方法 Granted JPS6399596A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/859,092 US4753694A (en) 1986-05-02 1986-05-02 Process for forming multilayered ceramic substrate having solid metal conductors
US859092 1986-05-02

Publications (2)

Publication Number Publication Date
JPS6399596A JPS6399596A (ja) 1988-04-30
JPH0150119B2 true JPH0150119B2 (ja) 1989-10-27

Family

ID=25330009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62106531A Granted JPS6399596A (ja) 1986-05-02 1987-05-01 多層セラミツク基板の形成方法

Country Status (4)

Country Link
US (1) US4753694A (ja)
EP (1) EP0244696B1 (ja)
JP (1) JPS6399596A (ja)
DE (1) DE3787399T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007049458A1 (ja) * 2005-10-26 2007-05-03 Murata Manufacturing Co., Ltd. 積層型電子部品、電子装置および積層型電子部品の製造方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63240096A (ja) * 1987-03-27 1988-10-05 富士通株式会社 グリ−ンシ−ト多層法
JPH0272695A (ja) * 1988-09-07 1990-03-12 Toshiba Lighting & Technol Corp 混成集積回路
US5085720A (en) * 1990-01-18 1992-02-04 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of green ceramic bodies
US5292548A (en) * 1990-04-03 1994-03-08 Vistatech Corporation Substrates used in multilayered integrated circuits and multichips
DE4113483C2 (de) * 1990-05-12 1995-10-26 Du Pont Deutschland Verfahren zur Erzeugung feiner Leiterbahnen auf einem keramischen Träger
KR100200902B1 (ko) * 1990-09-19 1999-06-15 가나이 쓰도무 다층세라믹 소결체 및 그 제조방법
US6007652A (en) * 1990-11-05 1999-12-28 Murata Manufacturing Co., Ltd. Method of preparing metal thin film having excellent transferability
US5211786A (en) * 1990-12-21 1993-05-18 W. R. Grace & Co.-Conn. Use of permeable materials to improve hot pressing process
US5338900A (en) * 1991-03-06 1994-08-16 International Business Machines Corporation Structures for electrically conductive decals filled with inorganic insulator material
US5116459A (en) * 1991-03-06 1992-05-26 International Business Machines Corporation Processes for electrically conductive decals filled with organic insulator material
US5108541A (en) * 1991-03-06 1992-04-28 International Business Machines Corp. Processes for electrically conductive decals filled with inorganic insulator material
JP3223199B2 (ja) * 1991-10-25 2001-10-29 ティーディーケイ株式会社 多層セラミック部品の製造方法および多層セラミック部品
US5370759A (en) * 1992-05-20 1994-12-06 Matsushita Electric Industrial Co., Ltd. Method for producing multilayered ceramic substrate
US5470412A (en) * 1992-07-30 1995-11-28 Sumitomo Metal Ceramics Inc. Process for producing a circuit substrate
US5456778A (en) * 1992-08-21 1995-10-10 Sumitomo Metal Ceramics Inc. Method of fabricating ceramic circuit substrate
US5662755A (en) * 1993-10-15 1997-09-02 Matsushita Electric Industrial Co., Ltd. Method of making multi-layered ceramic substrates
JPH09510949A (ja) * 1994-04-05 1997-11-04 ザ・ユニバーシティ・オブ・クイーンズランド 基体の被覆
KR100231356B1 (ko) 1994-09-12 1999-11-15 모리시타요이찌 적층형 세라믹칩 인덕터 및 그 제조방법
US6911887B1 (en) 1994-09-12 2005-06-28 Matsushita Electric Industrial Co., Ltd. Inductor and method for producing the same
KR100276052B1 (ko) * 1994-10-04 2000-12-15 모리시타 요이찌 전사도체의 제조방법 및 적층용 그린시트의 제조방법
DE19509554A1 (de) * 1995-03-16 1996-09-19 Bosch Gmbh Robert Verfahren zur Herstellung einer Multilayerschaltung
US5707480A (en) * 1995-09-19 1998-01-13 International Business Machines Corporation Apparatus for forming multiple cavity products
US5707476A (en) * 1995-09-19 1998-01-13 International Business Machines Corporation Method for forming multiple cavity products
US5635000A (en) * 1995-12-22 1997-06-03 International Business Machines Corporation Method for screening using electrostatic adhesion
US6042667A (en) * 1996-03-13 2000-03-28 Sumotomo Metal Electronics Devices, Inc. Method of fabricating ceramic multilayer substrate
DE19758797B4 (de) * 1996-03-13 2008-05-08 Murata Mfg. Co., Ltd., Nagaokakyo Verfahren zum Herstellen eines Keramikmehrschichtsubstrats
JP3771099B2 (ja) 1999-01-27 2006-04-26 松下電器産業株式会社 グリーンシート及びその製造方法、多層配線基板の製造方法、両面配線基板の製造方法
US6139666A (en) * 1999-05-26 2000-10-31 International Business Machines Corporation Method for producing ceramic surfaces with easily removable contact sheets
JP2002305123A (ja) * 2001-04-06 2002-10-18 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法及び積層インダクタの製造方法
US6627020B2 (en) * 2001-08-31 2003-09-30 International Business Machines Corporation Method for sinter distortion control
JP4770095B2 (ja) * 2001-09-12 2011-09-07 大日本印刷株式会社 多層配線基板の製造方法
CN1878670B (zh) * 2003-12-05 2012-05-30 国际商业机器公司 热压制陶瓷扭曲控制
US7332805B2 (en) * 2004-01-06 2008-02-19 International Business Machines Corporation Electronic package with improved current carrying capability and method of forming the same
US9206086B2 (en) 2012-04-18 2015-12-08 Nitto Denko Corporation Method and apparatus for sintering flat ceramics
US9205571B2 (en) 2012-04-18 2015-12-08 Nitto Denko Corporation Method and apparatus for sintering flat ceramics

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3059320A (en) * 1958-06-23 1962-10-23 Ibm Method of making electrical circuit
US3852877A (en) * 1969-08-06 1974-12-10 Ibm Multilayer circuits
US3879509A (en) * 1971-09-07 1975-04-22 Gilbert James Elderbaum Method of producing thin ceramic sheets with minimal distortion
FR2163443B1 (ja) * 1971-12-13 1976-06-04 Ibm
US3948706A (en) * 1973-12-13 1976-04-06 International Business Machines Corporation Method for metallizing ceramic green sheets
US3899554A (en) * 1973-12-14 1975-08-12 Ibm Process for forming a ceramic substrate
JPS511503A (ja) * 1974-06-27 1976-01-08 Ngk Insulators Ltd Tasoseramitsukukibanno seizoho
DE3064555D1 (en) * 1979-02-26 1983-09-22 Nat Res Dev Method of incorporating a distributed microwave circuit element in a microwave integrated circuit
US4221047A (en) * 1979-03-23 1980-09-09 International Business Machines Corporation Multilayered glass-ceramic substrate for mounting of semiconductor device
US4340436A (en) * 1980-07-14 1982-07-20 International Business Machines Corporation Process for flattening glass-ceramic substrates
JPS6014494A (ja) * 1983-07-04 1985-01-25 株式会社日立製作所 セラミツク多層配線基板およびその製造方法
NL8303447A (nl) * 1983-10-07 1985-05-01 Philips Nv Werkwijze voor het maken van meerlaags condensatoren.
US4510000A (en) * 1983-11-30 1985-04-09 International Business Machines Corporation Method for palladium activating molybdenum metallized features on a ceramic substrate
US4555285A (en) * 1983-12-14 1985-11-26 International Business Machines Corporation Forming patterns in metallic or ceramic substrates
US4521449A (en) * 1984-05-21 1985-06-04 International Business Machines Corporation Process for forming a high density metallurgy system on a substrate and structure thereof
JPS60254697A (ja) * 1984-05-31 1985-12-16 富士通株式会社 多層セラミック回路基板および製法
US4584039A (en) * 1984-12-26 1986-04-22 Hughes Aircraft Co. Fine line flexible cable fabrication process
JPH0634452B2 (ja) * 1985-08-05 1994-05-02 株式会社日立製作所 セラミツクス回路基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007049458A1 (ja) * 2005-10-26 2007-05-03 Murata Manufacturing Co., Ltd. 積層型電子部品、電子装置および積層型電子部品の製造方法
US7903426B2 (en) 2005-10-26 2011-03-08 Murata Manufacturing Co., Ltd. Multilayer electronic component, electronic device, and method for producing multilayer electronic component

Also Published As

Publication number Publication date
EP0244696A3 (en) 1988-11-09
DE3787399D1 (de) 1993-10-21
US4753694A (en) 1988-06-28
DE3787399T2 (de) 1994-04-21
EP0244696B1 (en) 1993-09-15
JPS6399596A (ja) 1988-04-30
EP0244696A2 (en) 1987-11-11

Similar Documents

Publication Publication Date Title
JPH0150119B2 (ja)
US4879156A (en) Multilayered ceramic substrate having solid non-porous metal conductors
US4645552A (en) Process for fabricating dimensionally stable interconnect boards
CA1123116A (en) Multi-layered glass-ceramic substrate for mounting of semiconductor device
US4799983A (en) Multilayer ceramic substrate and process for forming therefor
JP3173410B2 (ja) パッケージ基板およびその製造方法
US6432239B1 (en) Method of producing ceramic multilayer substrate
US4806188A (en) Method for fabricating multilayer circuits
US5116459A (en) Processes for electrically conductive decals filled with organic insulator material
EP0165427B1 (en) Semiconductor package substrate and manufacturing process
EP0163172B1 (en) Process for forming a top surface metallurgy pattern on a ceramic substrate
JPH04355086A (ja) 電気接続要素の製造方法
US6607780B1 (en) Process of forming a ceramic structure using a support sheet
JP3351043B2 (ja) 多層セラミック基板の製造方法
US4562513A (en) Process for forming a high density metallurgy system on a substrate and structure thereof
US5306872A (en) Structures for electrically conductive decals filled with organic insulator material
US5292624A (en) Method for forming a metallurgical interconnection layer package for a multilayer ceramic substrate
JP3085649B2 (ja) 転写シート及びそれを用いた配線基板の製造方法
JP3994795B2 (ja) 積層型セラミック電子部品およびその製造方法
JPH1027959A (ja) 多層配線基板の製造方法
JPH06164143A (ja) 多層ハイブリッド回路の製造方法
JPH0537156A (ja) 多層回路基板及びその製造方法
JPS62185351A (ja) 多層配線基板
JP2001015916A (ja) 導体回路パターン付グリーンシート及びそれを用いたセラミック多層配線基板の製造方法
JPH0222555B2 (ja)