JPH06164143A - 多層ハイブリッド回路の製造方法 - Google Patents
多層ハイブリッド回路の製造方法Info
- Publication number
- JPH06164143A JPH06164143A JP5181230A JP18123093A JPH06164143A JP H06164143 A JPH06164143 A JP H06164143A JP 5181230 A JP5181230 A JP 5181230A JP 18123093 A JP18123093 A JP 18123093A JP H06164143 A JPH06164143 A JP H06164143A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- plate
- films
- plates
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000000919 ceramic Substances 0.000 claims abstract description 158
- 238000000034 method Methods 0.000 claims abstract description 37
- 239000004020 conductor Substances 0.000 claims abstract description 24
- 238000010304 firing Methods 0.000 claims description 29
- 239000002245 particle Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 125000006850 spacer group Chemical group 0.000 claims description 9
- 238000005266 casting Methods 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 238000007650 screen-printing Methods 0.000 claims description 3
- 238000005245 sintering Methods 0.000 abstract description 7
- 239000011230 binding agent Substances 0.000 description 13
- 238000000926 separation method Methods 0.000 description 6
- 239000007788 liquid Substances 0.000 description 3
- 229940112824 paste Drugs 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 241000365446 Cordierites Species 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000002485 combustion reaction Methods 0.000 description 2
- 239000010795 gaseous waste Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000002923 metal particle Substances 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 229940022504 aluminum oxide paste Drugs 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052878 cordierite Inorganic materials 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 少なくとも２枚の生のセラミックフィルムに
導体路及びスルーホールコンタクトを設け、該生のセラ
ミックフィルムを上下に整合して、スルーホールコンタ
クトにより導体路の間で電気的接続が行われるように、
１つの積層体に配置し、該セラミックフィルムを焼成す
ることにより多層ハイブリッド回路を製造する新規方法
を提供する。 【構成】 該方法は、焼成の際に収縮しない少なくとも
１枚のセラミックプレート（６〜８）にスルーホールコ
ンタクト（１０）を設け、かつ該セラミックプレート
（６〜８）を生のセラミックフィルム（１〜５，１３，
１４）の積層体（１７）内に、該セラミックプレート
（６〜８）のスルーホールコンタクト（１０）により導
体路（１）の間の電気接続が行われるように配置するこ
とよりなる。 【効果】 焼成工程でＸ−Ｙ面内の生のセラミックフィ
ルムの収縮が完全に抑制される。
導体路及びスルーホールコンタクトを設け、該生のセラ
ミックフィルムを上下に整合して、スルーホールコンタ
クトにより導体路の間で電気的接続が行われるように、
１つの積層体に配置し、該セラミックフィルムを焼成す
ることにより多層ハイブリッド回路を製造する新規方法
を提供する。 【構成】 該方法は、焼成の際に収縮しない少なくとも
１枚のセラミックプレート（６〜８）にスルーホールコ
ンタクト（１０）を設け、かつ該セラミックプレート
（６〜８）を生のセラミックフィルム（１〜５，１３，
１４）の積層体（１７）内に、該セラミックプレート
（６〜８）のスルーホールコンタクト（１０）により導
体路（１）の間の電気接続が行われるように配置するこ
とよりなる。 【効果】 焼成工程でＸ−Ｙ面内の生のセラミックフィ
ルムの収縮が完全に抑制される。
Description
【０００１】
【産業上の利用分野】本発明は、少なくとも２つの生の
セラミックフィルムに導体路及びスルーホールコンタク
トを設け、該生のセラミックフィルムを上下に整合し
て、スルーホールコンタクトにより導体路の間で電気的
接続が行われるように、１つの積層体に配置し、該セラ
ミックフィルムを焼成することにより多層ハイブリッド
回路を製造する方法に関する。
セラミックフィルムに導体路及びスルーホールコンタク
トを設け、該生のセラミックフィルムを上下に整合し
て、スルーホールコンタクトにより導体路の間で電気的
接続が行われるように、１つの積層体に配置し、該セラ
ミックフィルムを焼成することにより多層ハイブリッド
回路を製造する方法に関する。
【０００２】
【従来の技術】一般に、多層ハイブリッド回路を製造す
ることは公知である、該製造方法は、いわゆる生のセラ
ミックフィルム、即ち未焼成のセラミックフィルムに導
体路及びスルーホールコンタクトを設け、該生のセラミ
ックフィルムを整合して重ね合わせて１つの積層体に配
置し、次いで該積層体を焼成することよりなる。この製
造方法での問題点は、セラミックフィルムが生の状態か
ら焼成された状態に移行する際に約１５〜２９％収縮す
ることにある。この収縮は、多層ハイブリッド回路を製
造する際に再現性ないしは寸法及び平坦性の低下と結び
付いている。既に、この問題点を軽減させる種々の方法
が公知である。
ることは公知である、該製造方法は、いわゆる生のセラ
ミックフィルム、即ち未焼成のセラミックフィルムに導
体路及びスルーホールコンタクトを設け、該生のセラミ
ックフィルムを整合して重ね合わせて１つの積層体に配
置し、次いで該積層体を焼成することよりなる。この製
造方法での問題点は、セラミックフィルムが生の状態か
ら焼成された状態に移行する際に約１５〜２９％収縮す
ることにある。この収縮は、多層ハイブリッド回路を製
造する際に再現性ないしは寸法及び平坦性の低下と結び
付いている。既に、この問題点を軽減させる種々の方法
が公知である。
【０００３】米国特許第４２５９０６１号明細書では、
収縮過程の再現性を、セラミックフィルムを焼成工程で
２つのセッタープレート（setterplate：とち板）の間
で圧縮することにより高める。このセッタープレートは
金属からなりかつその表面が薄いセラミックフィルムで
被覆されている。
収縮過程の再現性を、セラミックフィルムを焼成工程で
２つのセッタープレート（setterplate：とち板）の間
で圧縮することにより高める。このセッタープレートは
金属からなりかつその表面が薄いセラミックフィルムで
被覆されている。
【０００４】米国特許第４６４５５５２号明細書では、
個々のセラミックフィルムに、焼成の際に収縮しないセ
ラミックプレートを結合させることにより、セラミック
フィルムのＸ−Ｙ収縮を間接的に阻止する。該方法は、
通常の支持体板から出発し、該支持体板に第１のセラミ
ックフィルムを施し、次いで焼成する。その際には、こ
の基板と既に焼成したセラミックフィルムとの複合体
が、焼成の際にもはや収縮しない支持体を再び形成す
る。この新たな支持体に、次いで、別のセラミックフィ
ルムを施し、再び焼成する。この方法を、所望の数のセ
ラミックフィルムが上下に配置されるまで繰り返す。
個々のセラミックフィルムに、焼成の際に収縮しないセ
ラミックプレートを結合させることにより、セラミック
フィルムのＸ−Ｙ収縮を間接的に阻止する。該方法は、
通常の支持体板から出発し、該支持体板に第１のセラミ
ックフィルムを施し、次いで焼成する。その際には、こ
の基板と既に焼成したセラミックフィルムとの複合体
が、焼成の際にもはや収縮しない支持体を再び形成す
る。この新たな支持体に、次いで、別のセラミックフィ
ルムを施し、再び焼成する。この方法を、所望の数のセ
ラミックフィルムが上下に配置されるまで繰り返す。
【０００５】米国特許第５０８５７２０号明細書によれ
ば、個々のセラミックフィルムの水平方向の収縮は、こ
のセラミックフィルムの片面に分離層を結合し、焼成過
程でプレスしかつ最後に分離層を取り除くことにより阻
止される。この方法により、Ｘ−Ｙ収縮は抑制されかつ
セラミックフィルムの収縮はＺ方向でのみ行われる。
ば、個々のセラミックフィルムの水平方向の収縮は、こ
のセラミックフィルムの片面に分離層を結合し、焼成過
程でプレスしかつ最後に分離層を取り除くことにより阻
止される。この方法により、Ｘ−Ｙ収縮は抑制されかつ
セラミックフィルムの収縮はＺ方向でのみ行われる。
【０００６】
【発明の構成】特許請求の範囲の請求項１の特徴部に記
載の本発明の方法は、前記の従来の方法に比較して、Ｘ
−Ｙ面内の収縮が特に簡単な手段で抑制されるという利
点を有する。更に、本発明の方法はセラミックフィルム
の積層体のために考慮されたものである、即ちこの方法
を用いた多層ハイブリッド回路の製造は特に簡単であ
る。本発明の方法は問題なく多層ハイブリッド回路の通
常の製造工程に組み入れられるので、本発明の方法を実
施するために、製造ラインの著しい変更は不必要であ
る。
載の本発明の方法は、前記の従来の方法に比較して、Ｘ
−Ｙ面内の収縮が特に簡単な手段で抑制されるという利
点を有する。更に、本発明の方法はセラミックフィルム
の積層体のために考慮されたものである、即ちこの方法
を用いた多層ハイブリッド回路の製造は特に簡単であ
る。本発明の方法は問題なく多層ハイブリッド回路の通
常の製造工程に組み入れられるので、本発明の方法を実
施するために、製造ラインの著しい変更は不必要であ
る。
【０００７】請求項２以降記載の手段により、請求項１
記載の方法の有利な実施態様及び改良が可能である。
記載の方法の有利な実施態様及び改良が可能である。
【０００８】セラミックプレートの材料は、焼成したセ
ラミックフィルムの材料又は別の高焼結する材料から選
択することができる。セラミックプレートはその厚さが
ほぼセラミックフィルムに相当する場合には、該セラミ
ックプレートはセラミックフィルムと同じ手段で加工す
ることができる。焼成の際に２枚の多孔性セッタープレ
ートの間で積層体を圧縮することにより、多層ハイブリ
ッド回路の平坦性が著しく改良される。焼成後のセッタ
ープレートと多層ハイブリッド回路との簡単な分離を保
証するために、セッタープレート又は積層体に分離層を
施すことができる。この分離層は、特に簡単には、鋳造
成形又はペーストのシルクスクリン印刷により施される
酸化アルミニウム粒子からなる。セッタープレートが第
１焼成工程でスペーサによりセラミックフィルムから分
離されている場合には、生のセラミックフィルムの有機
成分の特に良好な焼却が達成される。低融点の又は燃焼
する材料からなるスペーサを使用することにより、特に
簡単な手段で、有機バインダーの焼却後に、多層ハイブ
リッド回路の良好な平坦性を保証するために、セッター
プレートを積層体に圧着することができる。
ラミックフィルムの材料又は別の高焼結する材料から選
択することができる。セラミックプレートはその厚さが
ほぼセラミックフィルムに相当する場合には、該セラミ
ックプレートはセラミックフィルムと同じ手段で加工す
ることができる。焼成の際に２枚の多孔性セッタープレ
ートの間で積層体を圧縮することにより、多層ハイブリ
ッド回路の平坦性が著しく改良される。焼成後のセッタ
ープレートと多層ハイブリッド回路との簡単な分離を保
証するために、セッタープレート又は積層体に分離層を
施すことができる。この分離層は、特に簡単には、鋳造
成形又はペーストのシルクスクリン印刷により施される
酸化アルミニウム粒子からなる。セッタープレートが第
１焼成工程でスペーサによりセラミックフィルムから分
離されている場合には、生のセラミックフィルムの有機
成分の特に良好な焼却が達成される。低融点の又は燃焼
する材料からなるスペーサを使用することにより、特に
簡単な手段で、有機バインダーの焼却後に、多層ハイブ
リッド回路の良好な平坦性を保証するために、セッター
プレートを積層体に圧着することができる。
【０００９】セラミックプレートに対するセラミックフ
ィルムの特別の配置により、収縮が特に良好に抑制され
かつ多層ハイブリッド回路の特に良好な平坦性が達成さ
れる。この平坦性は例えばセラミックプレートの両面に
対してセラミックフィルムを対称的に配置することによ
り達成することができる。複数のセラミックプレートを
使用して、互い違いに積み重ねることにより、焼成の際
の収縮はほとんど完全に抑制され、しかもそれにより可
能な配線面の数は減少することはない。
ィルムの特別の配置により、収縮が特に良好に抑制され
かつ多層ハイブリッド回路の特に良好な平坦性が達成さ
れる。この平坦性は例えばセラミックプレートの両面に
対してセラミックフィルムを対称的に配置することによ
り達成することができる。複数のセラミックプレートを
使用して、互い違いに積み重ねることにより、焼成の際
の収縮はほとんど完全に抑制され、しかもそれにより可
能な配線面の数は減少することはない。
【００１０】
【実施例】次に、図面を参照して実施例により本発明を
詳細に説明する。
詳細に説明する。
【００１１】図１には、１枚のセラミックプレート６と
２枚のセラミックフィルム１及び２からなる積層体１７
が示されている。セラミックプレート６及び生のセラミ
ックフィルム１，２の寸法は、Ｘ−Ｙ面では例えば１５
ｃｍ及びＺ方向では１０分の数ミリメータの程度であ
る。明瞭にするために、積層体１７の個々の面は互いに
引き離して図示されている。セラミックプレート６に
は、スルーホールコンタクト１０が、生のセラミックフ
ィルム１，２にはスルーホールコンタクト１０及び導体
路１１が設けられている。
２枚のセラミックフィルム１及び２からなる積層体１７
が示されている。セラミックプレート６及び生のセラミ
ックフィルム１，２の寸法は、Ｘ−Ｙ面では例えば１５
ｃｍ及びＺ方向では１０分の数ミリメータの程度であ
る。明瞭にするために、積層体１７の個々の面は互いに
引き離して図示されている。セラミックプレート６に
は、スルーホールコンタクト１０が、生のセラミックフ
ィルム１，２にはスルーホールコンタクト１０及び導体
路１１が設けられている。
【００１２】積層体１７において、セラミックフィルム
１，２はなお生の状態で存在する。焼成、即ち高温への
加熱により、生のセラミックフィルムから焼成されたセ
ラミックフィルムが生じる。生のセラミックフィルム
は、微細に粉砕したセラミック粒子、無機バインダー及
び有機バインダーからなる。これらの３つの成分のため
の適当な材料は、例えば米国特許第５０８５７２０号明
細書に記載されている。焼成工程で、第１段階で有機バ
インダー、一般にプラスチックは、熱分解される、即ち
残渣無く焼却される。温度が第１段階の温度を上回る第
２段階で、焼結過程でセラミック粒子が相互に結合され
る。その際、無機バインダー、一般にガラスは、セラミ
ック粒子を一緒に結合するマトリックスとして作用す
る。
１，２はなお生の状態で存在する。焼成、即ち高温への
加熱により、生のセラミックフィルムから焼成されたセ
ラミックフィルムが生じる。生のセラミックフィルム
は、微細に粉砕したセラミック粒子、無機バインダー及
び有機バインダーからなる。これらの３つの成分のため
の適当な材料は、例えば米国特許第５０８５７２０号明
細書に記載されている。焼成工程で、第１段階で有機バ
インダー、一般にプラスチックは、熱分解される、即ち
残渣無く焼却される。温度が第１段階の温度を上回る第
２段階で、焼結過程でセラミック粒子が相互に結合され
る。その際、無機バインダー、一般にガラスは、セラミ
ック粒子を一緒に結合するマトリックスとして作用す
る。
【００１３】生の状態で、セラミックフィルムは特に簡
単に加工することができる。特に、スルーホールコンタ
クト１０のための孔をセラミックフィルム内に設けるの
が極めて簡単である。更に、生のセラミックフィルムに
は、導体路を例えばシルクスクリン印刷で特に大きな精
度をもって製造することができる。というのも、導体路
ペーストの溶剤が生のセラミックフィルム内に拡散侵入
し、そうして印刷された導体路の流転が回避されるから
である。生のセラミックフィルムには、採算の合う費用
で幅約５０ミクロン及び相互間隔約５０ミクロンを有す
る導体路を製造することできる。
単に加工することができる。特に、スルーホールコンタ
クト１０のための孔をセラミックフィルム内に設けるの
が極めて簡単である。更に、生のセラミックフィルムに
は、導体路を例えばシルクスクリン印刷で特に大きな精
度をもって製造することができる。というのも、導体路
ペーストの溶剤が生のセラミックフィルム内に拡散侵入
し、そうして印刷された導体路の流転が回避されるから
である。生のセラミックフィルムには、採算の合う費用
で幅約５０ミクロン及び相互間隔約５０ミクロンを有す
る導体路を製造することできる。
【００１４】セラミックプレート６のためには、生のセ
ラミックプレート１，２を焼成する温度で十分に形状安
定である材料を選択する。該セラミックプレート６に、
生のセラミックプレート１，２の、セラミックプレート
６に向かい合った面上の導体路１１を互いに結合させる
ことができるように、スルーホールコンタクト１０を設
ける。セラミックプレート６は生のセラミックではない
ので、スルーホールコンタクト１０のための孔を製造す
るのは、生のセラミックフィルム１，２におけるよりも
幾分かめんどうである。生のセラミックフィルムの場合
には、スルーホールコンタクトのために孔は一般に打ち
抜きによって設けられるが、セラミックプレートの場合
には、該孔は個々に超音波工具又はレーザビームにより
切り抜く。セラミックプレート６は、生のセラミックフ
ィルム１，２の焼結温度よりも高い融点範囲を有するセ
ラミック材料からなる。しかしながら、セラミックプレ
ート６のためには、焼成した状態でセラミックフィルム
１，２と同じ組成を有する焼成セラミックフィルムを使
用することもできる。セラミックプレート６を生のセラ
ミックフィルムの焼成により製造する場合には、スルー
ホールコンタクト１０のための孔は、焼成工程で、セラ
ミックプレート６の歪みが生じないことが保証されれ
ば、生の状態で設けることもできる。このためには、例
えば冒頭に記載した特許の方法を使用することができ
る。選択的に、スルーホールコンタクト１０の位置許容
誤差を適当に拡大した導体路１１で捕捉するように設計
することができる。
ラミックプレート１，２を焼成する温度で十分に形状安
定である材料を選択する。該セラミックプレート６に、
生のセラミックプレート１，２の、セラミックプレート
６に向かい合った面上の導体路１１を互いに結合させる
ことができるように、スルーホールコンタクト１０を設
ける。セラミックプレート６は生のセラミックではない
ので、スルーホールコンタクト１０のための孔を製造す
るのは、生のセラミックフィルム１，２におけるよりも
幾分かめんどうである。生のセラミックフィルムの場合
には、スルーホールコンタクトのために孔は一般に打ち
抜きによって設けられるが、セラミックプレートの場合
には、該孔は個々に超音波工具又はレーザビームにより
切り抜く。セラミックプレート６は、生のセラミックフ
ィルム１，２の焼結温度よりも高い融点範囲を有するセ
ラミック材料からなる。しかしながら、セラミックプレ
ート６のためには、焼成した状態でセラミックフィルム
１，２と同じ組成を有する焼成セラミックフィルムを使
用することもできる。セラミックプレート６を生のセラ
ミックフィルムの焼成により製造する場合には、スルー
ホールコンタクト１０のための孔は、焼成工程で、セラ
ミックプレート６の歪みが生じないことが保証されれ
ば、生の状態で設けることもできる。このためには、例
えば冒頭に記載した特許の方法を使用することができ
る。選択的に、スルーホールコンタクト１０の位置許容
誤差を適当に拡大した導体路１１で捕捉するように設計
することができる。
【００１５】スルホールコンタクト１０は、まず孔を生
のセラミックフィルム１，２及びセラミックプレート６
に設け、次いで該孔にいわゆる導電性ペーストを充填す
るようにして製造する。導電性ペーストは、有機バイン
ダーと金属粒子からなる。焼成の際に、有機バインダー
は残渣無く焼却され、かつ金属粒子は互いに焼結される
ので、スルホールコンタクトの一方の面からスルホール
コンタクトの他方に面への貫通した電流パッドが形成さ
れる。
のセラミックフィルム１，２及びセラミックプレート６
に設け、次いで該孔にいわゆる導電性ペーストを充填す
るようにして製造する。導電性ペーストは、有機バイン
ダーと金属粒子からなる。焼成の際に、有機バインダー
は残渣無く焼却され、かつ金属粒子は互いに焼結される
ので、スルホールコンタクトの一方の面からスルホール
コンタクトの他方に面への貫通した電流パッドが形成さ
れる。
【００１６】焼結の際に、生のセラミックフィルムは１
５〜２０％程度収縮せしめられる。例えば約１５ｃｍを
有するＸ−Ｙ方向における横方向寸法は、導体路の大き
さ（約１００ミクロン）に比して極めて大きいので、す
べての収縮はＺ方向のみで行われるのが望ましい。この
ことはここに提案する方法において、セラミックプレー
ト６が焼結の際に収縮しないことにより達成される。既
に低い温度でセラミックプレート６上でのセラミックフ
ィルム１，２の良好な付着が行われるので、セラミック
フィルム１，２のＸ−Ｙ方向での収縮は、ほとんど完全
に抑制される。生のセラミックフィルムは、ラミネーシ
ョンにより、即ち圧力及び熱を使用して結合させること
もできる。この場合、圧力は例えばローラにより生ぜし
め、温度は有機バインダーが焼却される温度未満に維持
する。
５〜２０％程度収縮せしめられる。例えば約１５ｃｍを
有するＸ−Ｙ方向における横方向寸法は、導体路の大き
さ（約１００ミクロン）に比して極めて大きいので、す
べての収縮はＺ方向のみで行われるのが望ましい。この
ことはここに提案する方法において、セラミックプレー
ト６が焼結の際に収縮しないことにより達成される。既
に低い温度でセラミックプレート６上でのセラミックフ
ィルム１，２の良好な付着が行われるので、セラミック
フィルム１，２のＸ−Ｙ方向での収縮は、ほとんど完全
に抑制される。生のセラミックフィルムは、ラミネーシ
ョンにより、即ち圧力及び熱を使用して結合させること
もできる。この場合、圧力は例えばローラにより生ぜし
め、温度は有機バインダーが焼却される温度未満に維持
する。
【００１７】図２には、図１からの積層体１７の焼成に
より生じた多層ハイブリッド回路が示されている。セラ
ミックフィルム１，２はセラミックプレート６と強固に
結合されている。多層ハイブリッド回路１２の上面に、
シリコンチップ２４が示されており、該シリコンチップ
はボンディングワイヤ２５により導体路１１と接続され
ている。導体路１１及びスルホールコンタクト１０によ
り、該多層ハイブリッド回路１２は、シリコンチップを
相互にかつコンデンサ又は抵抗のような別の素子と結合
する結合線の回路網を有する。セラミックプレート６を
使用することにより、多層ハイブリッド回路１２の可能
な配線面の数は減少しない。ここで図２に示した構造の
場合には、２枚のセラミックフィルム１，２及びセラミ
ックプレート６から形成される３層の場合、４つの配線
面が可能である。これらの配線面１５のそれぞれに、導
体路１１は、導体路１１を生のセラミックフィルム上に
製造することができる高い精度を有する。
より生じた多層ハイブリッド回路が示されている。セラ
ミックフィルム１，２はセラミックプレート６と強固に
結合されている。多層ハイブリッド回路１２の上面に、
シリコンチップ２４が示されており、該シリコンチップ
はボンディングワイヤ２５により導体路１１と接続され
ている。導体路１１及びスルホールコンタクト１０によ
り、該多層ハイブリッド回路１２は、シリコンチップを
相互にかつコンデンサ又は抵抗のような別の素子と結合
する結合線の回路網を有する。セラミックプレート６を
使用することにより、多層ハイブリッド回路１２の可能
な配線面の数は減少しない。ここで図２に示した構造の
場合には、２枚のセラミックフィルム１，２及びセラミ
ックプレート６から形成される３層の場合、４つの配線
面が可能である。これらの配線面１５のそれぞれに、導
体路１１は、導体路１１を生のセラミックフィルム上に
製造することができる高い精度を有する。
【００１８】図３〜５には、簡明化の理由からそれぞれ
導体路を備えていないセラミックプレート６，７，８及
びセラミックフィルム１〜５，１３，１４が示されてい
る。
導体路を備えていないセラミックプレート６，７，８及
びセラミックフィルム１〜５，１３，１４が示されてい
る。
【００１９】図３には、３つのセラミックフィルム３，
４，５及び２つのセラミックプレート７，８から形成さ
れる積層体１７が示されている。該積層体は２枚のセッ
タープレートの間に配置されている。積層体１７とセッ
タープレート２０，２１との間に、分離層２２が配置さ
れている。両者のセッタープレート２０，２１により、
積層体１７は焼成の際にプレスされる。プレスの際の圧
力は、セッタープレート２０，２１の重量によってのみ
発生させることができるか、又はセッタープレート２
０，２１をおもり又はプレス装置により圧縮することも
できる。
４，５及び２つのセラミックプレート７，８から形成さ
れる積層体１７が示されている。該積層体は２枚のセッ
タープレートの間に配置されている。積層体１７とセッ
タープレート２０，２１との間に、分離層２２が配置さ
れている。両者のセッタープレート２０，２１により、
積層体１７は焼成の際にプレスされる。プレスの際の圧
力は、セッタープレート２０，２１の重量によってのみ
発生させることができるか、又はセッタープレート２
０，２１をおもり又はプレス装置により圧縮することも
できる。
【００２０】分離層２２は、セッタープレート２０，２
１を焼成後に問題無く多層ハイブリッド回路の表面から
分離するために必要になる。このために適当な分離層２
２は、例えば微細に粉砕したアルミニウム粒子から形成
することができる。これらは例えば鋳造成形により、即
ちキャリヤ液中の微細に粉砕したアルミニウム粒子の懸
濁液からセッタープレート２０，２１又は積層体１７に
塗布する。キャリヤ液の蒸発後に、セラミック粒子の薄
い層が生じるが、該層は低い安定性を有するにすぎな
い。選択的に、塗布は酸化アルミニウムペーストのシル
クスクリン印刷を介しても可能である。セラミック粒子
は生のセラミックフィルムの焼成温度で互いに焼結しな
いので、焼成後に問題無く多層ハイブリッド回路から除
去することができる。
１を焼成後に問題無く多層ハイブリッド回路の表面から
分離するために必要になる。このために適当な分離層２
２は、例えば微細に粉砕したアルミニウム粒子から形成
することができる。これらは例えば鋳造成形により、即
ちキャリヤ液中の微細に粉砕したアルミニウム粒子の懸
濁液からセッタープレート２０，２１又は積層体１７に
塗布する。キャリヤ液の蒸発後に、セラミック粒子の薄
い層が生じるが、該層は低い安定性を有するにすぎな
い。選択的に、塗布は酸化アルミニウムペーストのシル
クスクリン印刷を介しても可能である。セラミック粒子
は生のセラミックフィルムの焼成温度で互いに焼結しな
いので、焼成後に問題無く多層ハイブリッド回路から除
去することができる。
【００２１】生のセラミックフィルム３，４，５の有機
バインダーは焼成の際に分解しかつその際生じるガス状
廃物は飛散させる必要があるので、分離層２２並びにセ
ッタープレート２０，２１も通気性である。このことは
特に分離層並びにまたセッタープレート２０，２１の適
当な多孔質により達成することができる。ここに示され
ているように生のセラミックフィルム４が２つのセラミ
ックプレート７，８の間に位置する場合には、これらの
セラミックプレート７，８も最初の焼成工程で通気性な
いしは多孔質であるべきである。
バインダーは焼成の際に分解しかつその際生じるガス状
廃物は飛散させる必要があるので、分離層２２並びにセ
ッタープレート２０，２１も通気性である。このことは
特に分離層並びにまたセッタープレート２０，２１の適
当な多孔質により達成することができる。ここに示され
ているように生のセラミックフィルム４が２つのセラミ
ックプレート７，８の間に位置する場合には、これらの
セラミックプレート７，８も最初の焼成工程で通気性な
いしは多孔質であるべきである。
【００２２】ここに示すように、積層体１７においてセ
ラミックフィルム３，４，５とセラミックプレート７，
８は、生のセラミックフィルム３，４，５の収縮の特に
良好な阻止を保証するために、常に交互に配置されてい
る。更に、この構造によりセラミックプレート７，８は
また、生のセラミックフィルム３，４，５の収縮により
生じる応力で均一に、即ち対称的に負荷される。それに
より、このセラミックフィルム３，４，５及びセラミッ
クプレート７，８の交互の配置によりまた多層ハイブリ
ッド回路１２の平坦性も改善される。
ラミックフィルム３，４，５とセラミックプレート７，
８は、生のセラミックフィルム３，４，５の収縮の特に
良好な阻止を保証するために、常に交互に配置されてい
る。更に、この構造によりセラミックプレート７，８は
また、生のセラミックフィルム３，４，５の収縮により
生じる応力で均一に、即ち対称的に負荷される。それに
より、このセラミックフィルム３，４，５及びセラミッ
クプレート７，８の交互の配置によりまた多層ハイブリ
ッド回路１２の平坦性も改善される。
【００２３】セッタープレート２０，２１を有する積層
体１７の圧縮により、完成した多層ハイブリッド回路１
２の大きな平坦性が達成される。多層ハイブリッド回路
１２の大きな平坦性は、多層ハイブリッド回路１２の表
面への構成素子の精確なマウンティングを可能にするた
めに望ましい。このことは特に、構成素子の接続部分が
多層ハイブリッド回路に直面しかつ導体路１１と構成素
子との間の直接結合を行うの場合に当てはまる（フリッ
プ・チップ・ボンディング）。
体１７の圧縮により、完成した多層ハイブリッド回路１
２の大きな平坦性が達成される。多層ハイブリッド回路
１２の大きな平坦性は、多層ハイブリッド回路１２の表
面への構成素子の精確なマウンティングを可能にするた
めに望ましい。このことは特に、構成素子の接続部分が
多層ハイブリッド回路に直面しかつ導体路１１と構成素
子との間の直接結合を行うの場合に当てはまる（フリッ
プ・チップ・ボンディング）。
【００２４】図４には、生のセラミックフィルム３，
５，１３，１４及びセラミックプレート７からなる積層
体１７を、分離層２２で被覆された２つのセッタープレ
ート２０，２１の間に配置するもう１つの実施例が示さ
れている。セッタープレート２０，２１と積層体１７と
の間に、スペーサ２３が配置されている。該スペーサ
は、生のセラミックフィルム３，５，１３，１４の有機
バインダーが焼却ないしは分解される温度よりも幾分か
高い焼成温度で焼却ないしは分解される材料からなる。
このようにセッタープレート２０，２１の間に配置され
た積層体１７を焼成すると、加熱の際にまず有機バイン
ダーのみが生のセラミックフィルム３，５，１３，１４
が追い出される。該積層体は上及び下に向かってスペー
サ２３によりセッタープレート２０，２１によって分離
されているので、この場合に生じるガスは問題無く飛散
することができる。次いで、更に加熱するとスペーサ２
３が分解し、それによりセッタープレート２０，２１は
直接積層体１７に圧着する。積層体１７は焼成過程の高
温範囲内で両者のセッタープレート２０，２１の間に圧
縮されるので、このプロセスによっても完成した多層ハ
イブリッド回路１２の高い平坦性が達成される。しかし
ながら、この工程では有機バインダーの焼却の際のガス
状廃棄生成物は特に良好に導出されるのが有利である。
それというのも、ガス状燃焼生成物の導出はもはやセッ
タープレート２０，２１もしくは分離層２２の多孔質か
らは測定されないからである。特に、積層体１７はこの
工程で特に急速に加熱することができ、そのようして生
のセラミックフィルムの焼成のために必要な時間を短縮
することができる。
５，１３，１４及びセラミックプレート７からなる積層
体１７を、分離層２２で被覆された２つのセッタープレ
ート２０，２１の間に配置するもう１つの実施例が示さ
れている。セッタープレート２０，２１と積層体１７と
の間に、スペーサ２３が配置されている。該スペーサ
は、生のセラミックフィルム３，５，１３，１４の有機
バインダーが焼却ないしは分解される温度よりも幾分か
高い焼成温度で焼却ないしは分解される材料からなる。
このようにセッタープレート２０，２１の間に配置され
た積層体１７を焼成すると、加熱の際にまず有機バイン
ダーのみが生のセラミックフィルム３，５，１３，１４
が追い出される。該積層体は上及び下に向かってスペー
サ２３によりセッタープレート２０，２１によって分離
されているので、この場合に生じるガスは問題無く飛散
することができる。次いで、更に加熱するとスペーサ２
３が分解し、それによりセッタープレート２０，２１は
直接積層体１７に圧着する。積層体１７は焼成過程の高
温範囲内で両者のセッタープレート２０，２１の間に圧
縮されるので、このプロセスによっても完成した多層ハ
イブリッド回路１２の高い平坦性が達成される。しかし
ながら、この工程では有機バインダーの焼却の際のガス
状廃棄生成物は特に良好に導出されるのが有利である。
それというのも、ガス状燃焼生成物の導出はもはやセッ
タープレート２０，２１もしくは分離層２２の多孔質か
らは測定されないからである。特に、積層体１７はこの
工程で特に急速に加熱することができ、そのようして生
のセラミックフィルムの焼成のために必要な時間を短縮
することができる。
【００２５】図５には、３枚のセラミックフィルム１，
２，３と２枚のセラミックプレート６，８から形成され
た積層体１７が示されている。該積層体１７は、２枚の
セッタープレート２０，２１の間に配置されている。該
セラミックプレート６，８は、積層体１７内に、該セラ
ミックプレートが積層体１７の上面及び下面を形成する
ように配置されている。この両者のセラミックプレート
６，８の配置により、積層体１７の特に対称的構造が達
成され、そうして焼成の際に高い形状安定性及び平坦性
が保証される。このようにして製造された多層ハイブリ
ッド回路の平坦性は、なお両者のセッタープレート２
０，２１の間の焼成によっても向上せしめられる。図３
及び図４のセッタープレートとは異なり、この場合のセ
ッタープレートは分離層を備えていない。それというの
も、該セッタープレート２０，２１が既に焼成したセラ
ミックプレート６，８と結合されるような危険は全く生
じないからである。焼成工程での生のセラミックフィル
ム１，２，３の有機バインダーの良好な、即ち残渣の無
い焼却を保証するために、セラミックプレート６，８及
びまたセッタープレート２０，２１は、ガス状燃焼生成
物の妨害の無い通過を可能にする多孔質材料からなって
いる。適当なセラミックプレートは、例えばコージライ
ト(Cordierit: Mg2Al4Si5O18)からなる。後での作動の
際にこのようにして製造された多層ハイブリッド回路内
に液体が多孔質セラミックプレート６，８を経て多層ハ
イブリッド回路内に侵入するのを阻止するために、セラ
ミックプレート６，８の表面になお後から、該孔を有効
に閉塞する薄いガラス層を施すことができる。
２，３と２枚のセラミックプレート６，８から形成され
た積層体１７が示されている。該積層体１７は、２枚の
セッタープレート２０，２１の間に配置されている。該
セラミックプレート６，８は、積層体１７内に、該セラ
ミックプレートが積層体１７の上面及び下面を形成する
ように配置されている。この両者のセラミックプレート
６，８の配置により、積層体１７の特に対称的構造が達
成され、そうして焼成の際に高い形状安定性及び平坦性
が保証される。このようにして製造された多層ハイブリ
ッド回路の平坦性は、なお両者のセッタープレート２
０，２１の間の焼成によっても向上せしめられる。図３
及び図４のセッタープレートとは異なり、この場合のセ
ッタープレートは分離層を備えていない。それというの
も、該セッタープレート２０，２１が既に焼成したセラ
ミックプレート６，８と結合されるような危険は全く生
じないからである。焼成工程での生のセラミックフィル
ム１，２，３の有機バインダーの良好な、即ち残渣の無
い焼却を保証するために、セラミックプレート６，８及
びまたセッタープレート２０，２１は、ガス状燃焼生成
物の妨害の無い通過を可能にする多孔質材料からなって
いる。適当なセラミックプレートは、例えばコージライ
ト(Cordierit: Mg2Al4Si5O18)からなる。後での作動の
際にこのようにして製造された多層ハイブリッド回路内
に液体が多孔質セラミックプレート６，８を経て多層ハ
イブリッド回路内に侵入するのを阻止するために、セラ
ミックプレート６，８の表面になお後から、該孔を有効
に閉塞する薄いガラス層を施すことができる。
【図１】セラミックフィルムとセラミックプレートから
なる積層体の解体した状態の側面図である。
なる積層体の解体した状態の側面図である。
【図２】多層ハイブリッド回路の側面図である。
【図３】２枚のセッタープレートの間の積層体の側面図
である。
である。
【図４】スペーサを有する２枚のセッタープレートの間
の積層体の側面図である。
の積層体の側面図である。
【図５】上面と下面にそれぞれ１枚のセラミックプレー
トを有する積層体の側面図である。
トを有する積層体の側面図である。
１〜５，１３，１４ セラミックフィルム、 ６〜８
セラミックプレート、１０ スルホールコンタクト、
１１ 導体路、 １２ 多層ハイブリッド回路、 １７
積層体、 ２０，２１ セッタープレート
セラミックプレート、１０ スルホールコンタクト、
１１ 導体路、 １２ 多層ハイブリッド回路、 １７
積層体、 ２０，２１ セッタープレート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西垣 進 愛知県名古屋市緑区篠の風１−1607 (72)発明者 ヴァルター レートリングスヘーファー ドイツ連邦共和国 ロイトリンゲン ケー ニッヒシュトレースレ 129 (72)発明者 ギュンター シュテッヒャー ドイツ連邦共和国 レオンベルク ヘッケ ンヴェーク 37
Claims (13)
- 【請求項１】 少なくとも２つの生のセラミックフィル
ム（１〜５，１３，１４）に導体路(１１)及びスルーホ
ールコンタクト（１０）を設け、該生のセラミックフィ
ルム（１〜５，１３，１４）を上下に整合して、スルー
ホールコンタクト（１０）により導体路(１１)の間で電
気的接続が行われるように、１つの積層体（１７）に配
置し、該セラミックフィルム（１〜５，１３，１４）を
焼成することにより多層ハイブリッド回路を製造する方
法において、焼成の際に収縮しない少なくとも１枚のセ
ラミックプレート（６〜８）にスルーホールコンタクト
（１０）を設け、かつ該セラミックプレート（６〜８）
を生のセラミックフィルム（１〜５，１３，１４）の積
層体（１７）内に、該セラミックプレート（６〜８）の
スルーホールコンタクト（１０）により導体路（１）の
間の電気接続が行われるように配置することを特徴とす
る、多層ハイブリッド回路の製造方法。 - 【請求項２】 セラミックプレート（６〜８）のため
に、実質的に、焼成したセラミックフィルム（１〜５，
１３，１４）の材料を選択する、請求項１記載の方法。 - 【請求項３】 セラミックプレート（６〜８）のため
に、実質的に、焼成したセラミックフィルム（１〜５，
１３，１４）とは別の材料、特に高い融点範囲を有する
材料を選択する、請求項１記載の方法。 - 【請求項４】 セラミックプレート(６〜８)を、焼成し
たセラミックフィルム（１〜５，１３，１４）とほぼ同
じ厚さに選択する、請求項１記載の方法。 - 【請求項５】 セラミックフィルム（１〜５，１３，１
４）及びセラミックプレート（６〜８）からなる積層体
（１７）を焼成の際に多孔質セッタープレート（２０，
２１）の間で圧縮する、請求の範囲第１項から第４項ま
でのいずれか１項記載の方法。 - 【請求項６】 セッタープレート（２０，２１）と積層
体（１７）の間に分離層を間挿する、請求項５記載の方
法。 - 【請求項７】 分離層（２２）がセラミック粒子を有
し、該セラミック粒子を鋳造成形により施す、請求項７
記載の方法。 - 【請求項８】 分離層が、セラミック粒子を充填したペ
ーストのシルクスクリン印刷により施されている、請求
項７記載の方法。 - 【請求項９】 セッタープレート（２０，２１）をスペ
ーサ（２３）によりまず所定の温度まで積層体（１７）
から分離し、該スペーサ（２３）を所定の温度で分解
し、かつその後初めてセッタープレート（２０，２１）
をセラミックフィルム（１〜５，１３，１４）及びセラ
ミックプレート（６〜８）からなる積層体（１７）に圧
着する、請求の範囲第５項から第８までのいずれか１項
記載の方法。 - 【請求項１０】 ２枚より多いセラミックフィルム（１
〜５，１３，１４）及び１枚より多いセラミックプレー
ト（６〜８）を使用し、その際セラミックフィルム（１
〜５，１３，１４）及びセラミックプレート（６〜８）
を交互に積み重ねる、請求の範囲第１項から第９項まで
のいずれか１項記載の方法。 - 【請求項１１】 少なくとも１枚のセラミックプレート
（６）を積層体（１７）の上面に、１枚のセラミックプ
レート（９）を下面に配置する、請求の範囲第１項から
第１０項までのいずれか１項記載の方法。 - 【請求項１２】 セラミックプレート（６〜８）をセラ
ミックフィルム（１〜５，１３，１４）の数よりも１枚
だけ少なく選択する、請求の範囲第１項から第１１項ま
でのいずれか１項記載の方法。 - 【請求項１３】 セラミックプレート（６〜８）の両面
に同じ数のセラミックフィルム（１〜５，１３，１４）
を配置する、請求の範囲第１項から第１２項までのいず
れか１項記載の方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4224313 | 1992-07-23 | ||
| DE4309005.2 | 1993-03-20 | ||
| DE4224313.0 | 1993-03-20 | ||
| DE4309005A DE4309005A1 (de) | 1992-07-23 | 1993-03-20 | Verfahren zur Herstellung von Mehrlagen-Hybriden |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06164143A true JPH06164143A (ja) | 1994-06-10 |
Family
ID=25916862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5181230A Pending JPH06164143A (ja) | 1992-07-23 | 1993-07-22 | 多層ハイブリッド回路の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH06164143A (ja) |
| DE (1) | DE4309005A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008060602A (ja) * | 1999-08-19 | 2008-03-13 | Seiko Epson Corp | 配線基板の製造方法及び電子部品の製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19615787A1 (de) * | 1996-04-20 | 1997-10-23 | Bosch Gmbh Robert | Verfahren zur Herstellung eines keramischen Multilayer-Substrats |
| EP0924755A3 (en) * | 1997-12-19 | 1999-12-29 | CTS Corporation | Method of fabricating a multilayer circuit board |
| DE19848474C1 (de) | 1998-10-21 | 2000-01-13 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Herstellung keramischer Formkörper mittels Setterplatten und Verendung des Verfahrens zur Herstellung keramischer Mehrschichthybride |
| JP3687484B2 (ja) * | 1999-06-16 | 2005-08-24 | 株式会社村田製作所 | セラミック基板の製造方法および未焼成セラミック基板 |
| DE19928225B4 (de) * | 1999-06-19 | 2006-08-31 | Robert Bosch Gmbh | Verfahren zur Herstellung von Mehrlagen-Hybriden |
-
1993
- 1993-03-20 DE DE4309005A patent/DE4309005A1/de not_active Ceased
- 1993-07-22 JP JP5181230A patent/JPH06164143A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008060602A (ja) * | 1999-08-19 | 2008-03-13 | Seiko Epson Corp | 配線基板の製造方法及び電子部品の製造方法 |
| JP4662079B2 (ja) * | 1999-08-19 | 2011-03-30 | セイコーエプソン株式会社 | 配線基板の製造方法及び電子部品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4309005A1 (de) | 1994-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4430690A (en) | Low inductance MLC capacitor with metal impregnation and solder bar contact | |
| US4753694A (en) | Process for forming multilayered ceramic substrate having solid metal conductors | |
| US6815046B2 (en) | Method of producing ceramic multilayer substrate | |
| US4879156A (en) | Multilayered ceramic substrate having solid non-porous metal conductors | |
| KR960004401B1 (ko) | 대형 세라믹 그린시이트 제품, 대형 세라믹 기판 제품 및 그의 제조방법 | |
| EP0163172B1 (en) | Process for forming a top surface metallurgy pattern on a ceramic substrate | |
| JP3547327B2 (ja) | セラミック多層基板の製造方法 | |
| EP0285873B1 (en) | Method of producing a multi-layered ceramic capacitor | |
| KR20020070483A (ko) | 세라믹 다층 기판의 제조방법 및 미소성의 복합 적층체 | |
| US5302219A (en) | Method for obtaining via patterns in ceramic sheets | |
| US20020026978A1 (en) | Multilayer ceramic substrate and manufacturing method therefor | |
| US5655209A (en) | Multilayer ceramic substrates having internal capacitor, and process for producing same | |
| JPH06164143A (ja) | 多層ハイブリッド回路の製造方法 | |
| JP3793547B2 (ja) | 積層セラミック回路基板の製造方法 | |
| JP4284782B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JPH06100377A (ja) | 多層セラミック基板の製造方法 | |
| US20020092600A1 (en) | Multi-level web structure in use for thin sheet processing | |
| US6846375B2 (en) | Method of manufacturing multilayer ceramic wiring board and conductive paste for use | |
| JP2004179628A (ja) | 配線基板およびその製造方法 | |
| US7378049B2 (en) | Method for producing ceramic substrate and electronic component module using ceramic substrate | |
| EP0983843A2 (en) | Low temperature co-fired ceramic | |
| JPH04125990A (ja) | 多層セラミックス回路基板およびその製造方法 | |
| JPS63239999A (ja) | セラミツク多層積層体の製造方法 | |
| JP4038610B2 (ja) | セラミックス基板の製造方法 | |
| KR20000045202A (ko) | 저온동시소성세라믹의 내장 커패시터 제조방법 |