JPS6399596A - 多層セラミツク基板の形成方法 - Google Patents

多層セラミツク基板の形成方法

Info

Publication number
JPS6399596A
JPS6399596A JP62106531A JP10653187A JPS6399596A JP S6399596 A JPS6399596 A JP S6399596A JP 62106531 A JP62106531 A JP 62106531A JP 10653187 A JP10653187 A JP 10653187A JP S6399596 A JPS6399596 A JP S6399596A
Authority
JP
Japan
Prior art keywords
metal
pattern
ceramic
sheet
mlc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62106531A
Other languages
English (en)
Other versions
JPH0150119B2 (ja
Inventor
レスター・ウイン・ヘロン
ロバート・オティス・ラソー
ロバート・ウオルフ・ニューファー
バーナード・シュワルツ
ジョン・アコセラ
スリニヴアサ・エヌ・レデイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6399596A publication Critical patent/JPS6399596A/ja
Publication of JPH0150119B2 publication Critical patent/JPH0150119B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/685Shapes or dispositions thereof comprising multiple insulating layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0156Temporary polymeric carrier or foil, e.g. for processing or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体チップを載置し相互接続するのに特に
適した多層セラミック基板に関する。
本発明が最大の用途を有する適用分野はデータ処理装置
に使用される複数チップ・モジュールにある。この適用
分野と多層セラミック(MLC)基板については、IB
Mジャーナル・オブ・リサーチ・アンド・デベロップソ
フト(Journal ofResearch and
 Development) Vol、 26. No
、 1.1982年1月、30ページ以下の“高性能多
層セラミック・パッケージ(A High Perfo
rmance Multi−1ayer Cerami
c Package)”と題する、A、 J、プロジェ
ット(Blodgett)及びり、 R,バーバー(B
arbour)による論文に記載されている。
また、IBMジャーナル・オブ・リサーチ・アンド・デ
ベロップソフトVo1.27. No、 1.11ペー
ジ以下にL G、バーガー(Berger)及びC,W
ワイゲル(Weigel)によって多層セラミック基板
製造に関するさらなる研究報告がなされている。
B、従来技術 チップ中のディスクリート回路素子の回路密度及び数は
増大し続けており、このことがチップの動作速度の向上
をもたらす。これに伴って、チップのいわゆる″足跡”
  (footprint)密度、すなわち多層セラミ
ク+(MLC)基板に接続をはかるための単位面積あた
りのチップ回路パッドの数が増加しつつある。これによ
り、MLC基板の相補的なパッド・パターンの11足跡
”密度がそれに対応して必要となる。また、チップ毎の
パッドの数の増加は、チップ間導電体の数の増加を要請
する。 さて、より複雑な相互接続金属パターンを与え
るために、MLC基板の層の数を増加させることはでき
るけれども、それには何らかの不都合が伴なわないでは
いない。すなわち、導電体の長さが増大すると、回路遅
延が高まる。また、層を追加すると、製造上の困難も高
まる。ゆえに、MLC基板上に、微細で間隔の狭いメタ
ライゼーション・パターンを付着するための手段が見出
されないなら、″足跡″の密度の問題は解決されない。
従来技術のMLC基板は1選択された位置で履体を貫通
するバイア・ホール中の焼結金属によって相互接続され
た個々の履体上の焼結金属パターンを利用していたにれ
らの金属パターンは、スクリーニング処理によってグリ
ーンシート層体上に付着されたものであった。しかしこ
の処理は、きわめて細く間隔の狭い導電体を形成するこ
とはできず、また最近の進歩したチップに対応する相補
的な足跡パターンを形成することができない。
仮にもしそれが可能であるとしても、焼結金属は微小面
積の導電体として使用するには電気抵抗率が大きすぎる
この抵抗率の問題は、米国特許第3852877で部分
的にとり扱われている。すなわち、この特許においては
、焼かれたMLC基板中に、焼結された金属で線続きさ
れた穴(burrow)を形成し、その後その穴を銅な
どの高導電性の溶融金属で充填して相互接続金属パター
ンが形成された。この特許には、「この発明の本質は、
多層セラミック回路ボード内にメタライズされた毛細管
(capillary)を形成することにあり、その毛
細管は後で高導電性金属で充填される。」という記載が
ある。
これにおいては、毛細管が1比金属で線引きされ基板が
焼かれた後に溶融金属で充填されるので。
導電性回路網は固体金属と焼結耐火金属とからなる。こ
うして、導電性回路網の密度は、スクリーニング処理の
みならず、後で溶融金属が流される毛細管を線引きする
という必要性によっても制限される。これの−実施例に
おいては、バイア・ホールと金属ペースト・パターンは
10ミル(約0゜25mm)である。その別の実施例に
おいては、線引きされた毛細管とは逆に、多孔性の毛細
管が溶融金属を受は入れる。
もし微細で間隔の狭い非焼結金属導電体をMLC基板中
で使用すべき場合には、その金属はスクリーニング以外
の処理によって付着されなくてはならず、また金属は、
セラミックの焼結温度よりも高い融点を有するものでな
くてはならない。その金属の抵抗率は低くなくてはなら
ない。また、選択されたセラミックは、焼き入れ時に収
縮しないかまたは収縮を制限されていなくてはならない
MLC基板のために高導電性金属の融点以下の温度で焼
入れすることができるガラス・セラミックを使用するこ
とは、米国特許第4234367号、米国特許第430
1324号、米国特許第4340436号及び米国特許
第4413061号に述べられている。ガラス・セラミ
ックはこの望ましい性質を有するのみならず、誘電率が
低く、曲げ強度が大きく、熱膨張率が小さいという性質
をも有し、これらはすべて高速動作の電子回路技術には
きわめて望ましいものである。
半導体チップ上に顕微鏡的に小さいメタライゼーション
・パターンを形成するための技術はこの分野でよく知ら
れている。もしこれらの技術を、MLC層体上に金属パ
ターンを形成するために適用できたなら、稠密な足跡パ
ターンのみならず微細で間隔の狭い導電体を達成するこ
とができよう。
しかし、これらの半導体デバイスのメタライゼーション
処理は、MLC基板のグリーンシート層体を直接メタラ
イズするのには適していない。グリーンシートは、十分
になめらかな表面を有さないので、厳密さが要求される
導電体間の間隔を変更あるいは破壊するおそれなくして
微細で幅の狭い金属パターンを直接その表面に付着させ
ることばできないのである。また、大気圧以下でのメタ
ライゼーション処理は、バインダ材料の有機ガス放出に
よって相当に影響され、これによりグリーンシートの組
成が変化したり(例えば、グリーンシートが硬化する)
、処理システムが汚染されたりする。
C9発明が解決しようとする問題点 本発明の目的は、十分に高い精度で微細な導電体パター
ンをグリーンシート上に付着する方法を提供することに
ある。
D9問題点を解決するための手段 この発明によれば、複数の裏打ち(backing)シ
ートの各々に固体金属導電体の予定のパターンを付着し
、その各々のパターンを個々の未焼入セラミック・グリ
ーンシートに転写し、それらのグリーンシートを互いに
整合するように重ね合わせ、その重ね合わせたグリーン
シートを金属8重体の融点よりも低い温度で焼結すると
ともに重ね合わせたセラミックのX及びY方向の収縮を
制限することによって、電子デバイスの載置及び相互接
続に使用される多層セラミック基板が製造される。
本発明によれば、金属パターンが予定形状のグリーンシ
ートに転写され、裏打シートが剥離される。
本発明によれば、グリーンシートを金属パターンを予め
形成された裏打シート上に押しつけて裏打シートを剥離
することにより金属パターンが転写される。
さらに、本発明によれば、焼結セラミック基板中に封入
された固体金属非焼結導電体パターンの複数の相互接続
層のみからなる、その外面に複数の電子デバイスを載置
し相互接続するのに適した埋込まれ露出された導電部材
をもつ多層セラミック基板が提供される。
E、実施例 El、発明の概要 個々のチップ及び複数のチップ・モジュールの必要な機
能ブロックにおける回路は、チップと、ピンまたは他の
外部モジュール接点への接続点との間の相互接続を必要
とする。そして、各チップの″足跡″が、チップが接続
されるべきMLC基板上の相補的パッドの幾何形状を規
定する。これらの予備的な必要条件は相互接続されるべ
きものと幾何形状を指示するが、相互結線が従わなくて
はならない経路は指示しない。
回路設計者は、所望のインピーダンス整合をは  □か
り、信号線間の混線を最小限に抑え、動作速度を最大に
するためにチップに電力を分配し信号を搬送する導電体
を構成するべく、基板内の相互接続金属パターンの最適
な構成を決定する。導電体の長さが増大すると、間隔が
密の回路の抵抗キャパシタンスがともに増大するという
ことは公理的である。それゆえ、設計基準は、導電体の
長さを低減することにある。導電体の混線の低減により
抵抗が増大され、キャパシタンスが減少される。
導電体間の間隔を低減することは抵抗には影響は及ぼさ
ないが、導電体間のキャパシタンスは増加させる。しか
し、導電体の間隔の低減は、もしメタライゼーション密
度の全体的な増加をもたらすならば、導電体の長さに、
それを補う低減をもたらし、これにより回路のRC時定
数が減少される。
固体金属導電体は、それとほぼ等しい断面積の焼結金属
導電体よりも単位長さあたりの抵抗が小さい。それゆえ
、もし微細近接間隔導電体を使用するなら、好適には銅
からなる固体金属導電体が必要である。
回路設計者は、相互に摺入れない現象に妥協をはかるべ
くコンピュータ支援設計技術を用いて必要条件を達成す
るために最適な構造を開発する。
しかし、回路設計者の構造は、材料適合性、温度適合性
、製造の経済性、歩どまり及び他の要因などのMLC基
板を製造するための処理条件にその構造が適合するよう
に変更を受けなくてはならない。これには1回路設計者
とMLC処理及び材料の専門家との間のおびただしい協
力が必要である。
さて、導電体用に選択された金属は、MLC材料の焼結
温度よりも低い温度で溶融してはならない。MLC材料
は低抗率が高く誘電率が低くなくてはならず、必要な物
理的性質を備えていなくてはならない。また、金属パタ
ーンが微細であるために、MLC材料は、金属導電体を
破壊したり、例えば導電体間の間隔を歪ませることによ
って、回路設計者によって注意深く選択された回路パラ
メータを変更したりすることがないように、焼結の間に
X及びY方向に収縮してはならない。
MLC基板自体は、導電体を電気的に相互接続するため
の手段(すなわちバイア)をもち焼結セラミック基板中
に封入された固体非多孔性金属導電体を有すると要約す
ることができる。この固体非多孔性導電体はほぼ均質で
あり、以て、その導電体の大部分の電気的且つ機械的性
質が変化されないままに保持される。一般的には、層間
接続バイアは依然として複合焼結導電体として形成され
ているが、選択されたバイアは固体非多孔性均質導電体
から成っていてもよい。このMLC基板のための材料は
、使用される特定のセラミック材料の焼結温度が、パッ
ケージ中に使用される金属導電体、すなわち銅、金、銀
または他の導電材料(すなわち、抵抗率が2 X 10
−1Gオーム・G以下のもの)あるいは合金の融点より
も低い。さらに詳しく述べると、セラミック材料は典型
的には焼結温度が1000℃より低いので、利用される
金属感電体の融点は100’Cより高くなくてはならな
い。
本発明に従って製造された典型的なMLC構造上の金属
のパターンは、半導体チップの露出されたI10パッド
に相補的である上面上にパッドを有する。導電体の典型
的な寸法は、幅約0.5〜4ミル、間隔は約1〜16ミ
ルである。他の寸法も利用可能であり、例えば、線幅が
約2〜10μmの範囲にあるような微細線の応用技術も
考えられる。金属パターン間の層間接続は、厚い固体金
属スタッド、導電ペーストまたは、スタッドとそれに接
続されたパターンの間に介在配置された金属の合金でコ
ーティングされたスタッドでよい。この介在配置された
金属は、選択されたセラミックの焼結温度にほぼ等しい
融点をもつ。
MI、C基板を製造する方法は、なめらがな寸法的に安
定な裏打シートの離散領域上に金属を付着して個々の平
坦な金属導電体パターンを形成し、各々の金属パターン
を、個々のグリーンシート層体に転写し、それらのグリ
ーンシートを互いに整合して重ね合わせ、その重ね合わ
せた構造を、収縮及びゆがみがないように焼結する工程
として要約することができる。
焼結の間に、重ね合わせたグリーンシートは横方向の収
縮と縦方向の非平坦変形を抑えるように制限を受ける。
収縮を防止することは、固体金属パターンを歪めたり、
セラミックを変形したり亀裂を生じることなく首尾よく
本発明の構造を形成するための重要なポイントである。
収縮及び変形を防止するための好適な方法は、グリーン
シートの積金ねられたスタックを、各々がグリーンシー
よりも高い焼結温度を有する2個の多孔性のプラテンの
間に挟み、プラテンに押圧力を加えることである。
ゼロ収縮をさらに保証する方法としては、MLC構造の
横方向の寸法と同じ拡がりをもつ構造でプラテン及び基
板をとり囲むようにすることがある。
E2.具体例 互いに離隔する平坦な金属パターンの各々のための金属
導電層は、離型材でコーティングされたなめらかで寸法
的に安定したシート(好適にはポリビニル・ブチラール
でコーティングされたポリエチレン・テレフタレート(
PET)シート)上に付着され、フォトリソグラフ的に
パターンに形成される。このシートは典型的には、他の
安定な有機ポリマ・フィルム(例えばポリイミド)、金
属シート、あるいはそれらの組み合せでもよい。
コーティングはまた典型的には、アルファーメチル・ス
チレン、ポリイソブチレンまたはポリメチルメタクリレ
ート(PMMA)から成っていてもよい。この付着処理
は、必要とされる微細近接間隔金属導電体を形成し得る
任意の方法でよい。
次にガラス・セラミック・グリーンシートが、米国特許
第4301324号及び米国特許第4234367号の
教示に従い、バイア・ホールのパンチ及びスクリーニン
グを含む処理により用意される。バイア・ホールは典型
的には慣用的な技術によって、ガラス・セラミックの焼
結温度と両立する敲度で焼結可能な導電金属ペーストに
より充填される。固体銅導電体に使用するのに好適なバ
イヤ充填用ペーストは銅ペーストである。後述する例で
示すことであるが、パターン化された金属平面間の相互
接続は、メタライゼーション・スタッドまたは合金被覆
スタッドによって形成することができる。各々の金属パ
ターンは次に、予めパンチされたバイアに充填されたグ
リーンシートに精密に整合するように重ね合わされる。
整合金属パターン及び裏打ちシートをもつ各グリーン・
シートは次に、導電体をグリーンシート材料中に埋込む
ために加熱プレス中に配置される。
裏打シートは次に、今やメタライズされたグリーンシー
トから剥離され、個々のグリーンシートの履体は精密に
整合して積重ねられ、米国特許第4234367号に号
に記載されるような方法で積層される。
こうして積層されたMLCが焼結されるとき、離型層す
なわちブチラールが焼却され、バイア・ペーストをメタ
ライズする銅が、固体金属パターンを導電的に接続する
ように焼結される。焼結の間に、後で述べるように、ガ
ラス・セラミックはX−Y方向の収縮を防止するように
制限され、Z方向のみの収縮変位を許容される。
充填バイアを使用する代りに使用することのできる代替
方法は、コーティングされたPET基板上に平らな金属
パターンを付着し、その後平坦なパターンの選択された
領域中に余剰の付着によりスタッドを形成することであ
る。この際、パターンを、隣接するシートのパターンの
領域に接続することが必要である。このことは、隣接パ
ターンの相互接続のために充填バイアに代わるものであ
る。
この隆起スタッドは次に、そのスタッドを次に続くメタ
ライゼーション層中の任意の当接金属に接合するために
、後の焼結サイクルの間に溶融することになる被覆金属
を被せられる。次にグリーンシート・スラリーが、前に
スラリーがPET裏打シート上に流し込まれたのと同様
の方法で直接、=15− メタライズされたパターン化裏打シート上に流し込まれ
る。このような導電体の周囲へのスラリーの流し込みは
、きわめて有効に導電体をグリーンシートに埋設するこ
とになり、しかも導電体を変形しない。このグリーンシ
ートの厚さは、隆起スタッドが、乾燥後グリーンシート
の表面かられずかに突出するように制御される。慣用的
な乾燥の後、依然としてブチラールまたはPMMAなど
で被覆されている埋設金属パターンを露出させるために
PET裏打シートが剥離される。露出されたスタッドの
上部は焼結温度に等しい融点をもつ合金で被覆され、こ
の合金は溶融したとき当接パターンとスタッドとを導電
経路を形成するように溶かすことになる。
グリーンシートは次に整合して積重ねられ、積層されて
焼結され、その間にスタッド上の被覆金属が溶融してス
タッドと、次のメタライゼーション層の当接領域の間に
接着性の橋絡部を与える。
焼結の間に、MLC積層体は横方向の収縮と縦方向の屈
曲を制限され、ブチラール、PMMAなどが焼却される
。第1図を参照すると、このことを実行するための典型
的な焼結装置が、気圧制御炉10中に置かれている様子
が示されている。第1図ニオいて、積層体15は2個の
多孔性アルミナ・タイル13.14間に配置し、側壁移
動を防止する保持具12中に配置することができる。保
持具16は、バインダの焼却効率を高めるために積層体
15に酸素を到達させるとともに、均一な押圧力を加え
る役目を果たす。
上述の処理は、以下のような一連の工程により実行され
る。
肛 この例は、固体金属でメタライズされた裏打シートと組
合せて使用されるパンチされスクリーンされたペースト
・バイアを有するグリーンシートの使用を示すものであ
る。第2A’図はこのタイプの構造を示す。
工」す、− PET裏打シートが、スプレーまたはロール・コーティ
ングによってポリメチルメタクリレートの薄い層で被覆
される。
工1に 所望の厚さの固体金属の層が、裏打シート24に付着さ
れる。この付着は、シートに金属をロール積層するかま
たは、金属のスパッタリングまたは蒸着によって所望の
厚さの金属を形成することによって行なわれる。
工棗y そのシートによって支持されている金属層には次に標準
的なフォトリソグラフ及びエツチング処理が施され、所
望の導電金属パターン26が残される。このとき、もし
リフトオフまたは他の薄膜技術が使用されるなら、線を
約3〜6μmの範囲に形成できることに注意されたい。
細線はまた、MLC構造上に薄膜再分配層を形成するこ
とに関する米国特許第4221047号に記載されてい
るようなパッケージング構造に使用することもできる。
工程4 現在の標準的なパッケージの場合、これらのパターンは
典型的には幅約2ミル、高さ約1ミル及び線間間隔約2
ミルの導電体である。そして、米国特許第430132
4号によって教示されるような複数のガラス−セラミッ
ク・グリーンシート22が慣用的な方法で個別のPET
シート上に流し込まれて乾燥され、所定のサイズに裁断
されて整合孔及びバイア開孔をあけられ、こうして個別
のMLC層体履体えられる。
工程5 このようにして処理されたシートは、第2A’図の参照
番号26Gで示されるように、導電性銅ペーストで充填
されている。尚、第2A図及び第2A’図にそれぞれ図
示されているバイア26A及び2Bは後の例2で記述さ
れる処理中でバイア26Cの代わりに使用される固体金
属導電体をあられす。
工程6 各裏打シート24とそれトこ伴う金属パターン26は、
個々のグリーンシート22と正確に整合して重ねられ、
圧力約300プサイ、温度約75〜95℃、時間約2分
間プレス中で押圧され、これによりグリーンシート中に
導電体が接着される。
尚、必要とされる厳密な圧力は、そのセラミック・グリ
ーンシートの平坦度の関数であり、必要とされる厳密な
圧力は、そのセラミック・グリーンシートの平坦度の関
数であり、必要とされる厳密な温度は、裏打シート及び
使用される離型剤の関数である。
工程7 次にPET裏打シートが剥離されて、各セラミック・グ
リーンシート22上には金属パターン26が残される。
工程8 次にグリーンシートは、予めあけられた位置決め孔によ
って正確に整合して積重ねられ、高圧で薄板化(lam
inata)される。このときの厳密な圧力は、導電体
の幾何形状と、グリーンシートの厚さと、基板全体の厚
さに依存し、少くとも約300プサイである。この薄板
化の目的は、固体金属導電体パターンをセラミック・グ
リーンシート中に埋込み、且つ自己接着的な一体構造を
与えることにある。
工程9 こうして薄板化された構造体15は、第1図に示すよう
なプレス中で焼結される。このプレスは直方体形のキャ
ビティ12を有し、そのキャビティ12のX及びY方向
はMLC最終製品のX及びY方向寸法に等しく、そのキ
ャビティの底には孔があけられているにのキャビティは
、層状体構造が、縦方向の圧力の下で膨れるのを制限す
る。
また、キャビティと等しいX−7寸法をもつ上下のプラ
テン13及び14が、その間にMLC層状体15を挟み
込む。
プラテン13及び14は剛性の金属プラテン16及びキ
ャビティ12の底面によって裏打ちされており、金属プ
ラテン16とキャビティ12の底面にはともに、焼結の
間にガスが放出できるようにするために孔があけられて
いる。
プラテン13及び14は、ガラス−セラミック層状体構
造よりも高い焼結温度をもつ部分的に非焼結の多孔性セ
ラミックから製造され、従って処理の間プラテン13及
び14は焼結されず、よって収縮しない。
これらのプラテンは好適には予め焼結された多孔性AQ
20.とガラス基体とから成り、それらは、層状化され
たガラス−セラミック構造に押しつけられたときに、X
−Y方向の収縮と2方向の歪を部止する摩擦保持力を与
える。
層状化構造のプレス中での焼結(第1図参照)は、次の
ような温度と、押圧力と、雰囲気圧と時間で行なわれる
(a)Z方向の稠密化を行いつつ焼結の間のX−Y収縮
を防止するために圧力を加える(すなわち1〜200プ
サイ)。
(b)窒素雰囲気中で、約1〜b 約720〜740”Cまで温度を上昇させる。
(c ) H2/ H20雰囲気中に約7.20−74
0℃で約30時間保持する。
(d)約り℃/分の割合で約965℃まで温度を上昇さ
せ、窒素雰囲気中、その温度で約2時間保持する。
(e)約り℃/分で室温まで温度を下降させる。
態A この例は、メタライズされたグリーンシート層を形成す
るために、後でガラス・セラミック・スラリーで被覆さ
れるスタッド(固体金属)バイアをもつメタライズ(固
体金l1II)された裏打シートの使用を例示する。こ
のことは第2八図中で最も良く見てとれる。
1劃V 例1の工程1及び2と同様にして平坦な固体金属パター
ン26が用意される。ただし、ここでは典型的にはより
厚い金属層が使用される点で例]−とは異なる。
工l又 シートによって支持されているこの金属パターンには次
に2段階のフォトリソグラフィック/エツチング処理が
施される。その第1の段階では線パターンがエツチング
され、第2の段階ではスタッド・パターン(第2A図の
スタッド26Aを参照)がエツチングされる。露出され
たスタッドの表面は最適には融点900℃の銅−銀合金
を形成する銀で被覆することができる。この合金は、溶
融したときに、スタッドと、次の上層平坦パターンの間
に導電性接続を与える。このことは、被覆されたスタッ
ドが参照番号26Bで示されている第2A’図で見てと
れる。
↓鼻−≦− 次に、平坦金属パターン上にガラス−セラミック・スラ
リーがスタッドの高さまで流し込まれる。
こうして出来上がった構造20は第2A図または第2A
’図に図式的に示されている。セラミック・スラリー2
2は、上面に平坦な金属パターン26が付着されている
被覆されたPET裏打シート24上に直接流し込まれる
。グリーンシート・スラリーを乾燥した後、整合孔があ
けられ、裏打シートが剥離される。スタッド28A及び
26Bは、第2A図及び第2A’図に図示されているよ
うに、結果として得られたグリーンシート22の上面と
同じ高さである。
24一 工程4 グリーンシートの表面と露出されたスタッドから余剰の
グリーンシート材料が除去清浄される。
孟秋) グリーンシートは次に整合孔を用いて整合関係に積重ね
られる。この積重ねられた構造体は第2B図に図式的に
示されており、そこには固体金属スタット26Aが示さ
れている。これはまた、合金でキャップされたバイア2
6Bであることに注意されたい。薄板体20(第2図参
照)は、薄板体30及び40の間に挟まれており、スタ
ッド26Aまたは26Bは平坦なパターン46の底面に
当接する。その下方のレベルでは、スタッド36Aが中
間レベル28の平坦なパターン26と接続している。
これらの図面は、相互接続のJX理を例示するための図
式的なものである。従って、例えば、2個またはそれ以
上の非隣接薄板体の間に接続をはかることが要望される
なら、パッドが付着されその上にスタッドが付着される
ことになる。このパッドは、裏打シートが剥離されると
きに位置を保つように十分な面積と接着性を有すること
になる。
工程に の工程6は、例1の工程8と同一である。唯一の相違点
は、バイア中の焼結金属を相互接続に用いる代わりに、
スタッドのチップ上の合金が溶融して次の隣接する薄板
体の当接するメタライゼーションに至るスタッドに溶け
て融合することである。これによりいくらかZ方向の収
縮が許容される。合金チップをもつスタッドは第2A’
図中で参照番号26Bとして図示されている。
F0発明の効果 上記例1及び2の上述のような段階によれば、裏打シー
ト上に付着される平坦な固体金属パターンは、細く間隔
の狭い導電体であることができ、これにより、集積度の
高いチップを接続し、モジュール毎に多くのチップを相
互接続するために必要な薄板体の数が低減される。また
、挟み込み手段による焼結の間の収縮及び屈曲の制限に
より、金属パターンが歪から保護され、その付着された
ままの状態の幾何形状が維持される。このとき金属の実
質的な幾何形状の変化は要望されないので。
特定のパッケージを形成するために選択された金属及び
セラミックは、蒸発または変形することなくセラミック
焼結温度に耐えるものでなくてはならない。結果として
得られた固体湛電体は実質的な非多孔性且つ均質であり
、以て使用される導電体の大部分の特性が保持される。
また、X−Y方向のゼロ収縮は、固体金属パターンまた
はセラミックの歪みなくセラミック及び固体金属パター
ンを稠密化させることを可能ならしめる。
【図面の簡単な説明】
第1図は、本発明のセラミック基板の焼結に使用される
焼結装置の概要図、 第2A図は、裏打シート上の、スタッドをもつ固体金属
パターンを示す図、 第2A’図は、合金でキャップされたスタッドを示す図
、 第2A’図は、グリーンシートのバイアと整合された裏
打シート上の金属パターンを示す図、=27− 第2B図は、裏打シートが除去された後の層状体の一部
を示す図である。 22・・・・グリーンシート、24・・・・裏打シート
、26・・・・金属導電パターン。 出願人  インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人  弁理士  山  本  仁  朗(外1名)

Claims (1)

  1. 【特許請求の範囲】 (a)固体で非多孔性の実質的に均質な金属導電体の複
    数のパターンを裏打シート上に付着し、(b)上記パタ
    ーンをそれぞれ、複数の未焼成のグリーンシート上に移
    し、 (c)上記グリーンシートを互いに整合するように重ね
    合せ、 (d)上記グリーンシートを、上記固体金属導電体の融
    点よりも低いが上記グリーンシートを均質な固まりに融
    合させるに十分な温度で焼結する工程を含む、 多層セラミック基板の形成方法。
JP62106531A 1986-05-02 1987-05-01 多層セラミツク基板の形成方法 Granted JPS6399596A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/859,092 US4753694A (en) 1986-05-02 1986-05-02 Process for forming multilayered ceramic substrate having solid metal conductors
US859092 2001-05-16

Publications (2)

Publication Number Publication Date
JPS6399596A true JPS6399596A (ja) 1988-04-30
JPH0150119B2 JPH0150119B2 (ja) 1989-10-27

Family

ID=25330009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62106531A Granted JPS6399596A (ja) 1986-05-02 1987-05-01 多層セラミツク基板の形成方法

Country Status (4)

Country Link
US (1) US4753694A (ja)
EP (1) EP0244696B1 (ja)
JP (1) JPS6399596A (ja)
DE (1) DE3787399T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086946A (ja) * 2001-09-12 2003-03-20 Dainippon Printing Co Ltd 多層配線基板およびその製造方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63240096A (ja) * 1987-03-27 1988-10-05 富士通株式会社 グリ−ンシ−ト多層法
JPH0272695A (ja) * 1988-09-07 1990-03-12 Toshiba Lighting & Technol Corp 混成集積回路
US5085720A (en) * 1990-01-18 1992-02-04 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of green ceramic bodies
US5292548A (en) * 1990-04-03 1994-03-08 Vistatech Corporation Substrates used in multilayered integrated circuits and multichips
DE4113483C2 (de) * 1990-05-12 1995-10-26 Du Pont Deutschland Verfahren zur Erzeugung feiner Leiterbahnen auf einem keramischen Träger
KR100200902B1 (ko) * 1990-09-19 1999-06-15 가나이 쓰도무 다층세라믹 소결체 및 그 제조방법
US6007652A (en) * 1990-11-05 1999-12-28 Murata Manufacturing Co., Ltd. Method of preparing metal thin film having excellent transferability
US5211786A (en) * 1990-12-21 1993-05-18 W. R. Grace & Co.-Conn. Use of permeable materials to improve hot pressing process
US5116459A (en) * 1991-03-06 1992-05-26 International Business Machines Corporation Processes for electrically conductive decals filled with organic insulator material
US5338900A (en) * 1991-03-06 1994-08-16 International Business Machines Corporation Structures for electrically conductive decals filled with inorganic insulator material
US5108541A (en) * 1991-03-06 1992-04-28 International Business Machines Corp. Processes for electrically conductive decals filled with inorganic insulator material
JP3223199B2 (ja) * 1991-10-25 2001-10-29 ティーディーケイ株式会社 多層セラミック部品の製造方法および多層セラミック部品
DE69328390T2 (de) * 1992-05-20 2000-12-07 Matsushita Electric Industrial Co., Ltd. Verfahren zur Herstellung eines mehrlagigen Substrats
US5470412A (en) * 1992-07-30 1995-11-28 Sumitomo Metal Ceramics Inc. Process for producing a circuit substrate
US5456778A (en) * 1992-08-21 1995-10-10 Sumitomo Metal Ceramics Inc. Method of fabricating ceramic circuit substrate
US5662755A (en) * 1993-10-15 1997-09-02 Matsushita Electric Industrial Co., Ltd. Method of making multi-layered ceramic substrates
KR100363546B1 (ko) * 1994-04-05 2003-01-24 더 유니버서티 어브 퀸슬랜드 기재의피복방법
KR100231356B1 (ko) 1994-09-12 1999-11-15 모리시타요이찌 적층형 세라믹칩 인덕터 및 그 제조방법
US6911887B1 (en) 1994-09-12 2005-06-28 Matsushita Electric Industrial Co., Ltd. Inductor and method for producing the same
US5647966A (en) * 1994-10-04 1997-07-15 Matsushita Electric Industrial Co., Ltd. Method for producing a conductive pattern and method for producing a greensheet lamination body including the same
DE19509554A1 (de) * 1995-03-16 1996-09-19 Bosch Gmbh Robert Verfahren zur Herstellung einer Multilayerschaltung
US5707476A (en) * 1995-09-19 1998-01-13 International Business Machines Corporation Method for forming multiple cavity products
US5707480A (en) * 1995-09-19 1998-01-13 International Business Machines Corporation Apparatus for forming multiple cavity products
US5635000A (en) * 1995-12-22 1997-06-03 International Business Machines Corporation Method for screening using electrostatic adhesion
DE19758797B4 (de) * 1996-03-13 2008-05-08 Murata Mfg. Co., Ltd., Nagaokakyo Verfahren zum Herstellen eines Keramikmehrschichtsubstrats
US6042667A (en) * 1996-03-13 2000-03-28 Sumotomo Metal Electronics Devices, Inc. Method of fabricating ceramic multilayer substrate
JP3771099B2 (ja) 1999-01-27 2006-04-26 松下電器産業株式会社 グリーンシート及びその製造方法、多層配線基板の製造方法、両面配線基板の製造方法
US6139666A (en) * 1999-05-26 2000-10-31 International Business Machines Corporation Method for producing ceramic surfaces with easily removable contact sheets
JP2002305123A (ja) * 2001-04-06 2002-10-18 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法及び積層インダクタの製造方法
US6627020B2 (en) * 2001-08-31 2003-09-30 International Business Machines Corporation Method for sinter distortion control
CN1878670B (zh) * 2003-12-05 2012-05-30 国际商业机器公司 热压制陶瓷扭曲控制
US7332805B2 (en) * 2004-01-06 2008-02-19 International Business Machines Corporation Electronic package with improved current carrying capability and method of forming the same
WO2007049458A1 (ja) * 2005-10-26 2007-05-03 Murata Manufacturing Co., Ltd. 積層型電子部品、電子装置および積層型電子部品の製造方法
TW201345869A (zh) 2012-04-18 2013-11-16 Nitto Denko Corp 用於燒結平面陶瓷之方法及裝置
US9205571B2 (en) 2012-04-18 2015-12-08 Nitto Denko Corporation Method and apparatus for sintering flat ceramics

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3059320A (en) * 1958-06-23 1962-10-23 Ibm Method of making electrical circuit
US3852877A (en) * 1969-08-06 1974-12-10 Ibm Multilayer circuits
US3879509A (en) * 1971-09-07 1975-04-22 Gilbert James Elderbaum Method of producing thin ceramic sheets with minimal distortion
FR2163443B1 (ja) * 1971-12-13 1976-06-04 Ibm
US3948706A (en) * 1973-12-13 1976-04-06 International Business Machines Corporation Method for metallizing ceramic green sheets
US3899554A (en) * 1973-12-14 1975-08-12 Ibm Process for forming a ceramic substrate
JPS511503A (ja) * 1974-06-27 1976-01-08 Ngk Insulators Ltd Tasoseramitsukukibanno seizoho
DE3064555D1 (en) * 1979-02-26 1983-09-22 Nat Res Dev Method of incorporating a distributed microwave circuit element in a microwave integrated circuit
US4221047A (en) * 1979-03-23 1980-09-09 International Business Machines Corporation Multilayered glass-ceramic substrate for mounting of semiconductor device
US4340436A (en) * 1980-07-14 1982-07-20 International Business Machines Corporation Process for flattening glass-ceramic substrates
JPS6014494A (ja) * 1983-07-04 1985-01-25 株式会社日立製作所 セラミツク多層配線基板およびその製造方法
NL8303447A (nl) * 1983-10-07 1985-05-01 Philips Nv Werkwijze voor het maken van meerlaags condensatoren.
US4510000A (en) * 1983-11-30 1985-04-09 International Business Machines Corporation Method for palladium activating molybdenum metallized features on a ceramic substrate
US4555285A (en) * 1983-12-14 1985-11-26 International Business Machines Corporation Forming patterns in metallic or ceramic substrates
US4521449A (en) * 1984-05-21 1985-06-04 International Business Machines Corporation Process for forming a high density metallurgy system on a substrate and structure thereof
JPS60254697A (ja) * 1984-05-31 1985-12-16 富士通株式会社 多層セラミック回路基板および製法
US4584039A (en) * 1984-12-26 1986-04-22 Hughes Aircraft Co. Fine line flexible cable fabrication process
JPH0634452B2 (ja) * 1985-08-05 1994-05-02 株式会社日立製作所 セラミツクス回路基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086946A (ja) * 2001-09-12 2003-03-20 Dainippon Printing Co Ltd 多層配線基板およびその製造方法

Also Published As

Publication number Publication date
DE3787399T2 (de) 1994-04-21
EP0244696B1 (en) 1993-09-15
JPH0150119B2 (ja) 1989-10-27
EP0244696A3 (en) 1988-11-09
EP0244696A2 (en) 1987-11-11
DE3787399D1 (de) 1993-10-21
US4753694A (en) 1988-06-28

Similar Documents

Publication Publication Date Title
JPS6399596A (ja) 多層セラミツク基板の形成方法
US4879156A (en) Multilayered ceramic substrate having solid non-porous metal conductors
CA1123116A (en) Multi-layered glass-ceramic substrate for mounting of semiconductor device
US4806188A (en) Method for fabricating multilayer circuits
US4645552A (en) Process for fabricating dimensionally stable interconnect boards
US4880684A (en) Sealing and stress relief layers and use thereof
JP3173410B2 (ja) パッケージ基板およびその製造方法
EP0165427B1 (en) Semiconductor package substrate and manufacturing process
US4799983A (en) Multilayer ceramic substrate and process for forming therefor
JPH04355086A (ja) 電気接続要素の製造方法
US5302219A (en) Method for obtaining via patterns in ceramic sheets
US4562513A (en) Process for forming a high density metallurgy system on a substrate and structure thereof
JP3351043B2 (ja) 多層セラミック基板の製造方法
US5292624A (en) Method for forming a metallurgical interconnection layer package for a multilayer ceramic substrate
JP3994795B2 (ja) 積層型セラミック電子部品およびその製造方法
US6245185B1 (en) Method of making a multilayer ceramic product with thin layers
JPH1027959A (ja) 多層配線基板の製造方法
JPS63239999A (ja) セラミツク多層積層体の製造方法
CN119400705A (zh) 一种陶瓷芯封装基板及其制备方法
JPH0537156A (ja) 多層回路基板及びその製造方法
JPH0222555B2 (ja)
JPH0758456A (ja) セラミック回路基板の製造方法
JPS62185351A (ja) 多層配線基板
JPH09270578A (ja) 多層配線基板の製造方法
JPH0637206A (ja) 薄膜多層基板およびその製造方法