JP4770095B2 - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法 Download PDFInfo
- Publication number
- JP4770095B2 JP4770095B2 JP2001276083A JP2001276083A JP4770095B2 JP 4770095 B2 JP4770095 B2 JP 4770095B2 JP 2001276083 A JP2001276083 A JP 2001276083A JP 2001276083 A JP2001276083 A JP 2001276083A JP 4770095 B2 JP4770095 B2 JP 4770095B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- thin film
- transfer plate
- wiring board
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、多層配線基板とその製造方法に係り、特に半導体チップを搭載するための超高密度配線がなされた多層配線基板と、このような多層配線基板を製造するための製造方法に関する。
【０００２】
【従来の技術】
近年、半導体素子は、ますます高集積化、高性能化の一途をたどってきており、その端子数の増加も著しい。例えば、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）のような表面実装パッケージでは、外部端子ピッチを狭めることにより、パッケージサイズを大きくすることなく多端子化に対応してきた。しかし、外部端子の狭ピッチ化に伴い、外部端子自体の幅が細くなって強度が低下するため、フォーミング等の後工程における外部端子のスキュー対応や、平坦性維持が難しくなり、実装に際しては、半導体パッケージの搭載精度の維持が難しくなるという問題があった。すなわち、ＱＦＰでも、更なる多端子化への対応は困難となっている。
【０００３】
これに対応するために、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）に代表される多層樹脂プリント基板をインターポーザとするパッケージが開発されてきた。このＢＧＡは、通常、両面基板の片面に半導体チップを搭載し、他方の面に球状の半田ボールを外部端子として備え、半導体チップの端子と外部端子（半田ボール）との導通をとったものであり、実装性の向上を図ったパッケージである。
【０００４】
また、最近では、パッケージを持たないチップ（ベアチップ）を直接に多層配線基板上の実装するベアチップ実装法が提案されている。ベアチップ実装法では、予め多層配線基板上に形成された配線の接続パッド部に、ボンディング・ワイヤ、ハンダや金属球等からなるバンプ、異方性導電膜、導電性接着剤、光収縮性樹脂等の接続手段を用いて半導体デバイス・チップが実装される。チップがパッケージに封入されていない分、多層配線基板上の配線とチップとの間の接続経路を単純化かつ短縮することができ、また実装密度が向上できる分、他チップとの間の距離も短縮することができる。したがって、小型軽量化はもちろん、信号処理の高速化も期待することができる。
このようなベアチップ実装法では、半導体チップが搭載される多層配線基板の最表面層が超高密度配線であること、例えば、ラインアンドスペースが２０μｍ／２０μｍ以下、ビア径が１００μｍ以下であることが要求される。
【０００５】
【発明が解決しようとする課題】
上記のようなベアチップ実装法に対応できる多層配線基板は、通常、サブトラクティブ法等で作製した低密度配線を有する両面基板をコア基板とし、このコア基板の両面にビルドアップ法により高密度配線を形成して作製されている。
しかしながら、ラインアンドスペースが２０μｍ／２０μｍ以下、ビア径が１００μｍ以下であるような超高密度の多層配線基板を従来のビルドアップ法により作製することは困難である。すなわち、従来のビルドアップ法では、樹脂層表面を粗化し、無電解めっきで給電層を形成するが、２０μｍ／２０μｍ以下のラインアンドスペースで信頼性を確保するためには、マイグレーションの点から、通常使用されるエポキシ系材料は不適切であり、ポリイミドやＢＣＢ（ベンゾシクロブテン）等を使用する必要がある。しかし、これらの樹脂材料は、表面粗化が困難であり、また、粗化された表面の凹凸が激しくて微細パターンを形成できないという問題があった。一方、スパッタリング法により給電層を形成することも可能であるが、コア基板にエポキシ系樹脂を使用しているため、真空プロセスは不向きであるという問題があった。
【０００６】
さらに、従来のビルドアップ法で作製された多層配線基板は、図４に示されるように、下層５１の配線５２との導通をとるためのビア部５６が最表面層５５に凹部として存在するため、半導体チップの搭載位置に制限があり、実装密度の向上に支障を来たしていた。また、従来のビルドアップ法で作製された多層配線基板は、最表面層の平坦性が悪く、半導体チップの搭載精度の維持が難しくなるという問題があった。
【０００７】
本発明は、上記のような実情に鑑みてなされたものであり、最表面層に超高密度配線を備えた多層配線基板と、このような多層配線基板を簡便に製造するための製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
このような目的を達成するために、本発明の多層配線基板の製造方法は、金属基材の一方の面に金属薄膜を形成し、該金属薄膜上に所定のパターンで配線を形成し、次いで、該配線の所定部位にビア部となる円柱形状あるいは角柱形状のバンプを形成し、その後、前記配線を覆い、かつ、前記バンプの頂部が露出するように有機絶縁材料を塗布し、所望の粘着性を示す程度に該有機絶縁材料を硬化させて絶縁性接着層を形成して、転写版を作製する転写版作製工程と、コア基板上の配線の所定部位に前記バンプ頂部が接合するようにして前記転写版の絶縁性接着層をコア基板に接着し、前記絶縁性接着層をさらに硬化させ、その後、前記金属基材と前記金属薄膜を除去して配線を露出させる転写工程と、を有するような工程とした。
本発明の好ましい態様として、前記転写版作製工程において複数種の転写版を作製し、前記転写工程において複数の転写版を所望の順序で用いて転写を行うような構成とした。
【００１０】
本発明の好ましい態様として、前記転写版作製工程において前記絶縁性接着層上に所定のパターンで配線を形成するような構成とした。
本発明の好ましい態様として、前記転写版作製工程において導電ペーストを用いた印刷法により前記バンプを形成するような構成とした。
また、本発明の好ましい態様として、前記転写版作製工程において前記バンプ表面に電解めっきによって金めっき層を形成するような構成とした。
本発明の好ましい態様として、前記転写版作製工程において前記金属基材の材質を銅とし、前記金属薄膜の材質をニッケルとし、前記転写工程において前記金属基材と前記金属薄膜をそれぞれエッチングで除去するような構成、あるいは、前記転写版作製工程において前記金属基材の材質をステンレス鋼とし、前記金属薄膜の材質をニッケルあるいは銅とし、前記転写工程において前記金属薄膜と前記配線との間で剥離することにより前記金属基材と前記金属薄膜を除去するような構成とした。
【００１１】
上記のように、配線が金属薄膜上に形成されるので微細パターン化が可能であり、この配線とバンプとが絶縁性接着層を介して転写された表面は平坦性の高いものであり、したがって、多層積層された最表面層の平坦性も良好なものとなり、また、最表面層に露出するビア部は平坦なものとなる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
多層配線基板
図１は、本発明の多層配線基板の一実施形態を示す部分縦断面図である。図１において、本発明の多層配線基板１は、コア基板２と、このコア基板２の一方の面に形成された配線層３とを備えている。配線層３は、電気絶縁層７を介してコア基板２上に配設された配線４と、この配線４と下層であるコア基板２の配線（図示せず）の所定の部位との接続をとるためのビア部５とを備え、ビア部５は電気絶縁層７内に配設されたバンプ６により構成されている。この多層配線基板１では、上述の配線層３が最表面層となる。
【００１３】
また、図２は、本発明の多層配線基板の他の実施形態を示す部分縦断面図である。図２において、本発明の多層配線基板１１は、コア基板１２と、このコア基板１２の一方の面に積層された２層の配線層１３，２３とを備えている。配線層１３は電気絶縁層１７を介してコア基板１２上に配設された配線１４と、この配線１４とコア基板１２の配線（図示せず）の所定の部位との接続をとるためのビア部１５とを備え、ビア部１５は電気絶縁層１７内に配設されたバンプ１６により構成されている。また、配線層２３は電気絶縁層２７を介して配線層１３上に配設された配線２４と、この配線２４と下層である配線層１３の配線１４の所定の部位との接続をとるためのビア部２５とを備え、このビア部２５は電気絶縁層２７内に配設されたバンプ２６により構成されている。この多層配線基板１１では、上述の配線層２３が最表面層となる。
【００１４】
上述のような本発明の多層配線基板１，１１は、最表面層３，２３の表面が平坦なものであり、多層配線基板１，１１上にベアチップを実装する際の搭載精度維持が容易なものとなる。また、多層配線基板１，１１では、最表面層３，２３のビア部５，２５を構成するバンプ６，２６の径が１００μｍ以下であり、ビア部５，２５表面（配線４，２４のうち、バンプ６，２６と接続されている配線４ａ，２４ａの表面）が平坦であり、凹部が存在しない形状となっている。さらに、最表面層の配線４，２４の最密部のラインアンドスペースが５μｍ／５μｍ〜２０μｍ／２０μｍの範囲である。ビア部５，２５と配線４，２４が上記の条件を満足することにより、ビア部５，２５上への半導体チップの搭載も可能となるので、チップ搭載可能位置の範囲が広くなり実装密度が向上する。
【００１５】
上記の最表面層、ビア部が平坦であることをより具体的に説明すると、最表面層３の配線４、最表面層２３の配線２４の平坦性は、０．１〜２μｍ、好ましくは０．１〜１μｍの範囲であることが望ましい。また、ビア部５，２５表面（配線４，２４のうち、バンプ６，２６と接続されている配線４ａ，２４ａの表面）の平坦性は、０．１〜５μｍ、好ましくは０．１〜２μｍの範囲であることが望ましい。ここで、平坦性とは、触針式表面粗さ計で１ｍｍ走査した時のＲｍａｘである。
【００１６】
本発明の多層配線基板１，１１を構成するコア基板２，１２は、公知のサブトラクティブ法等で作製した両面配線基板である。通常、コア基板２，１２は、配線のラインアンドスペースが７５μｍ／７５μｍ以上である低密度配線を有するものであるが、配線密度、層構成の数には特に制限はない。また、コア基板２，１２は、通常、ガラス／エポキシ系多層基板を用いるが、セラミックス多層基板やシリコン基板であってもよい。
【００１７】
多層配線基板１，１１を構成する配線層４，１４，２４は、銅、銀、金等の従来公知の導電材料を用いて形成することができる。このような配線４，１４，２４は、配線幅が小さいほど高密度に配線を引きまわすことができるが、配線幅が５μｍ未満になると電気抵抗が大きくなるので、配線幅は５μｍ以上であることが好ましい。また、配線幅の上限は、高密度化を考慮して３０μｍ程度が好ましいものとなる。そして、本発明では、上述のように、配線４，２４のうち、バンプ６，２６と接続されてビア部５，２５の表面をなす配線４ａ，２４ａは、その表面が平坦であり、凹部は存在しない形状となっている。尚、本発明では、配線４ａ，２４ａ以外の配線４，２４も、その表面が平坦であり、また、配線１４のうち、バンプ１６と接続されてビア部１５の表面をなす配線１４ａも、その表面が平坦である。
【００１８】
また、多層配線基板１，１１のビア部５，１５，２５を構成するバンプ６，１６，２６は、径が１０〜１００μｍであり、高さ（積層方向）が１０〜５０μｍ程度のほぼ円柱形状であるが、角柱形状等の他の形状であってもよい。このバンプ６，１６，２６は、銅、銀、金等の導電材料を用いて電解めっきにより形成したもの、あるいは、上記の導電材料を含有した導電ペーストを用いて形成したもの等、いずれであってもよい。
多層配線基板１，１１を構成する電気絶縁層７，１７，２７は、エポキシ樹脂等の熱硬化型、放射線硬化型の有機絶縁性材料、これらの有機材料とガラス繊維等を組み合わせたものを用いて形成することができる。また、電気絶縁層７，１７，２７の厚みは、上記のバンプ６，１６，２６の高さに応じて適宜設定することができる。
【００１９】
上述の実施形態では、コア基板２，１２の一方の面に配線層３や、配線層１３，２３が形成されているが、本発明ではコア基板の両面に配線層が形成されたものであってもよい。また、コア基板に形成する配線層の積層数には制限はない。
また、本発明の多層配線基板は、最表面層の配線を、半導体チップ搭載用の端子パッドを有するパターンとすることができる。このような端子パッドは、その表面に半田層を備えるものであってもよく、この場合、半田層の厚みは１〜２０μｍ程度が好ましい。
【００２０】
多層配線基板の製造方法
次に、本発明の多層配線基板の製造方法を図面を参照しながら説明する。
図３は、上述の多層配線基板１を例とした本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
本発明の多層配線基板の製造方法では、まず、転写版作製工程において所望の転写版を作製する。すなわち、図３において、金属基材３２の一方の面に金属薄膜３３を形成し、この金属薄膜３３上に配線３４を形成する（図３（Ａ））。金属基材３２は、銅、ステンレス鋼等を使用することができ、厚みは１００〜５００μｍ程度が好ましい。また、金属薄膜３３は、後述の転写工程において、配線、バンプを剥離転写するためのものである。金属基材３２の材質が銅の場合、金属薄膜３３の材質はニッケルが好ましく、また、金属基材３２の材質がステンレス鋼の場合、金属薄膜３３の材質はニッケルあるいは銅が好ましい。このような金属薄膜３３は、例えば、電解めっきにより形成することができ、厚みは０．５〜１μｍ程度とすることができる。
【００２１】
配線３４は、例えば、感光性レジストを用いて所望のレジストパターンを形成し、露出している金属薄膜３３上に電解めっきにより銅、銀、金等の公知の導電材料からなる導電層を形成し、その後、レジストパターンを除去することにより形成することができる。本発明の製造方法では、平坦な金属薄膜３３上に配線３４を形成するので、ラインアンドスペースが５μｍ／５μｍ〜２０μｍ／２０μｍの範囲にある微細パターンを安定して形成することができる。
【００２２】
次に、上記の配線３４の所定部位にビア部となるバンプ３６を形成し、このバンプ３６の頂部３６ａが露出するように絶縁性接着層３７を形成して、転写版３１を得る（図３（Ｂ））。バンプ３６は、下層との導通をとるビア部を構成するものであり、径が１０〜１００μｍであり、高さが１０〜５０μｍ程度である。このようなバンプ３６は、銅、銀、金等の導電材料を含有した導電ペーストを用いてスクリーン印刷等の印刷法により形成することができる。また、バンプ３６は、例えば、感光性レジストを用いて所望のレジストパターンを形成し、露出している配線３４上に電解めっきにより銅、銀、金等の導電材料を析出させ、その後、レジストパターンを除去することにより形成することもできる。
【００２３】
絶縁性接着層３７は、後述する転写工程において、コア基板や下層に対して転写版３１を接着する作用と、硬化処理後に電気絶縁層の役割を果たすものである。このような絶縁性接着層３７は、エポキシ樹脂、ポリイミド樹脂、フルオレン樹脂、ベンゾシクロブテン樹脂等の熱硬化型、放射線硬化型の有機絶縁性材料を塗布して形成したり、塗布後に所望の粘着性を示す程度に硬化させて形成することができる。また、絶縁性接着層３７は、ガラス繊維等の繊維に上述のような有機材料を含浸されたプリプレグを配線３４上に重ね合わせる。
本実施形態では、上述のような転写版作製工程で作製する転写版は１個であるが、本発明では、製造する多層配線基板のコア基板上への積層数に応じて転写版を作製する。
【００２４】
次に、転写版３１のバンプ３６の頂部３６ａがコア基板２の配線の所定部位に接合するように位置合わせを行い、転写版３１の絶縁性接着層３７をコア基板２に接着し、絶縁性接着層３７に硬化処理を施す（図３（Ｃ））。次いで、金属基材３２と金属薄膜３３を除去して配線３４を露出させ、本発明の多層配線基板１を得る（図３（Ｄ））。例えば、金属基材３２の材質が銅であり、金属薄膜３３の材質がニッケルの場合、金属基材３２と金属薄膜３３をそれぞれエッチングで除去することができる。また、金属基材３２の材質がステンレス鋼であり金属薄膜３３の材質がニッケルあるいは銅の場合、金属薄膜３３と配線３４との間で剥離することにより除去することができる。
【００２５】
上記のような転写工程により形成された配線３４（４）およびバンプ３６（６）からなる最表面層は、金属基材３２の平面性がそのまま反映された平坦なものとなる。
また、上記の転写版作製工程にて２種以上の転写版を作製し、転写工程において転写版を所望の順序で用いて２層以上の多層を積層することにより、図２に示されるような２層、あるいは、３層以上を転写形成した多層配線基板を製造することができる。この場合も、各層が上記のように平坦性に優れるものであるため、最表面層の平坦性は良好なものとなる。
【００２６】
尚、本発明の製造方法では、絶縁性接着層３７上に所望の配線を形成して転写版としてもよく、この場合、転写工程では、転写版３１のバンプ３６の頂部３６ａと、上記の配線とがコア基板２の配線の所定部位に接合するように位置合わせを行う。このような絶縁性接着層上への配線形成は、図２に示されるような２層、あるいは、３層以上を転写形成した多層配線基板を製造する場合にも適用することができる。
【００２７】
【実施例】
次に、具体的実施例を挙げて本発明を更に詳細に説明する。
［実施例１］
【００２８】
（１）転写版作製工程
金属基材として、０．１ｍｍ厚のステンレス板を準備し、このステンレス板の一方の面全域に電解めっき法によりニッケル薄膜（厚み１μｍ）を形成した。
次に、このニッケル薄膜上に感光性レジスト（東京応化工業（株）製ＬＡ９００）を塗布し、配線用のフォトマスクを介して露光、現像することによりレジストパターンを形成した。その後、このレジストパターンをマスクとしてニッケル薄膜上に電解めっきによって銅めっき層（厚み５μｍ）を形成し、レジストパターンをアセトンを用いて除去して、ラインアンドスペースが５μｍ／５μｍである配線を形成した。
【００２９】
次に、下記の組成の導電ペーストを用いて、スクリーン印刷により配線上の所望の部位にバンプ用のパターンを形成し、その後、２００℃で硬化して、高さ３０μｍ、直径１００〜１２０μｍのほぼ円柱形状のバンプを形成した。
（導電ペースト）
・銀粉末 … ８０重量部
・エポキシ樹脂 … ５重量部
・エチルカルビトール … １５重量部
次に、ガラス繊維にエポキシ樹脂を含浸させたプリプレグを配線上に載置し、絶縁性接着層を形成して、転写版Ａとした。
また、配線パターンとバンプ形成部位を変更した他は、上記の転写版Ａと同様にして転写版Ｂを作製した。
【００３０】
（２）転写工程
サブトラクティブ法で作製した低密度配線（ラインアンドスペースが７５μｍ／７５μｍ以上）を有する両面配線基板をコア基板として準備した。次に、転写版Ａのバンプの頂部がコア基板の配線の所定部位に接合するように位置合わせを行い、転写版Ａの絶縁性接着層をコア基板に接着した。次いで、絶縁性接着層に硬化処理（２５０℃、１時間）を施して電気絶縁層とし、その後、ステンレス板をニッケル薄膜とともに剥離した。これにより、１層目の配線層を形成した。
【００３１】
次に、転写版Ｂのバンプの頂部が１層目の配線層の配線の所定部位に接合するように位置合わせを行い、転写版Ｂの絶縁性接着層を１層目の配線層に接着した。その後、絶縁性接着層に硬化処理（２５０℃、１時間）を施して電気絶縁層とし、ステンレス板をニッケル薄膜とともに剥離した。これにより、２層目の配線層を形成した。
上記のように２層の配線層を転写形成して多層配線基板を得た。この多層配線基板について、最表面層の平坦性を測定した結果、０．５μｍであり、平坦性が極めて良好であることが確認された。また、最表面層のビア部表面、配線も平坦であった。
【００３２】
［実施例２］
（１）転写版作製工程
金属基材として、０．２ｍｍ厚の銅板を準備し、この銅板の一方の面全域に電解めっき法によりニッケル薄膜（厚み１μｍ）を形成した。
次に、このニッケル薄膜上に感光性レジスト（東京応化工業（株）製ＯＦＰＲ８０）を塗布し、配線用のフォトマスクを介して露光、現像することによりレジストパターンを形成した。その後、このレジストパターンをマスクとしてニッケル薄膜上に電解めっきによって銅めっき層（厚み３μｍ）を形成し、レジストパターンをアセトンを用いて除去して、ラインアンドスペースが５μｍ／５μｍである配線を形成した。
【００３３】
次に、配線を覆うように感光性レジスト（東京応化工業（株）製ＬＡ９００）を塗布し、バンプ形成用のフォトマスクを介して露光、現像することによりレジストパターンを形成した。次いで、このレジストパターンをマスクとして配線の所望に部位に電解めっきによって銅めっき層（厚み２０μｍ）を形成し、この銅めっき層上に電解めっきによって金めっき層（厚み１μｍ）を形成し、その後、レジストパターンをアセトンを用いて除去して、高さ２１μｍ、直径３０〜５０μｍのほぼ円柱形状のバンプを形成した。
次に、配線上に感光性絶縁樹脂組成物（新日鉄化学（株）製エスパネックス）をラミネータにより塗布し絶縁性接着層を形成して、転写版Ｉとした。
また、配線パターンとバンプ形成部位を変更した他は、上記の転写版Ｉと同様にして転写版IIを作製した。
【００３４】
（２）転写工程
サブトラクティブ法で作製した低密度配線（ラインアンドスペースが７５μｍ／７５μｍ以上）を有する両面配線基板をコア基板として準備した。次に、転写版Ｉのバンプの頂部がコア基板の配線の所定部位に接合するように位置合わせを行い、転写版Ｉの絶縁性接着層をコア基板に接着した。次いで、絶縁性接着層に硬化処理（２５０℃、１時間）を施して電気絶縁層とした。その後、銅板を塩化鉄によりエッチング除去し、次いで、ニッケル薄膜をソフトエッチングにより除去した。これにより、１層目の配線層を形成した。
【００３５】
次に、転写版IIのバンプの頂部が１層目の配線層の配線の所定部位に接合するように位置合わせを行い、転写版IIの絶縁性接着層を１層目の配線層に接着した。その後、絶縁性接着層に硬化処理（２５０℃、１時間）を施して電気絶縁層とした。次いで、銅板を塩化鉄によりエッチング除去し、次いで、ニッケル薄膜をソフトエッチングにより除去した。これにより、２層目の配線層を形成した。
上記のように２層の配線層を転写形成して多層配線基板を得た。この多層配線基板について、最表面層の平坦性を測定した結果、０．５μｍであり、平坦性が極めて良好であることが確認された。また、最表面層のビア部表面、配線も平坦であった。
【００３６】
【発明の効果】
以上詳述したように、本発明によればコア基板上に電気絶縁層を介して形成された配線を備える多層配線基板であって、最表面層の表面が平坦であり、最表面層のビア部を構成するバンプの径が１００μｍ以下であり、かつ、ビア部表面が平坦であり、最表面層の配線の最密部のラインアンドスペースが５μｍ／５μｍ〜２０μｍ／２０μｍの範囲であるため、パッケージを持たないチップ（ベアチップ）を直接に多層配線基板上の実装するベアチップ実装において、半導体チップの搭載精度維持が容易であり、かつ、ビア部上へも接続できるので、チップ搭載可能位置の範囲が広くなり、したがって、実装密度が向上するという効果を奏する。また、本発明の製造方法では、配線が金属薄膜上に形成されるので微細パターン化が可能であり、この配線とバンプとが絶縁性接着層を介して転写された表面は平坦性の高いものであり、したがって、多層積層された最表面層の平坦性も良好なものとなり、また、最表面層に露出するビア部は平坦なものとなり、本発明の多層配線基板は、転写版を用いた本発明の製造方法によって容易に製造することができる。
【図面の簡単な説明】
【図１】本発明の多層配線基板の一実施形態を示す部分縦断面図である。
【図２】本発明の多層配線基板の他の実施形態を示す部分縦断面図である。
【図３】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図４】従来のビルドアップ法で作製された多層配線基板の部分縦断面図である。
【符号の説明】
１，１１…多層配線基板
２，１２…コア基板
３，１３，２３…配線層
４，１４，２４…配線
５，１５，２５…ビア部
６，１６，２６…バンプ
７，１７，２７…電気絶縁層
３１…転写版
３２…金属基材
３３…金属薄膜
３４…配線
３６…バンプ
３７…絶縁性接着層
【発明の属する技術分野】
本発明は、多層配線基板とその製造方法に係り、特に半導体チップを搭載するための超高密度配線がなされた多層配線基板と、このような多層配線基板を製造するための製造方法に関する。
【０００２】
【従来の技術】
近年、半導体素子は、ますます高集積化、高性能化の一途をたどってきており、その端子数の増加も著しい。例えば、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）のような表面実装パッケージでは、外部端子ピッチを狭めることにより、パッケージサイズを大きくすることなく多端子化に対応してきた。しかし、外部端子の狭ピッチ化に伴い、外部端子自体の幅が細くなって強度が低下するため、フォーミング等の後工程における外部端子のスキュー対応や、平坦性維持が難しくなり、実装に際しては、半導体パッケージの搭載精度の維持が難しくなるという問題があった。すなわち、ＱＦＰでも、更なる多端子化への対応は困難となっている。
【０００３】
これに対応するために、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）に代表される多層樹脂プリント基板をインターポーザとするパッケージが開発されてきた。このＢＧＡは、通常、両面基板の片面に半導体チップを搭載し、他方の面に球状の半田ボールを外部端子として備え、半導体チップの端子と外部端子（半田ボール）との導通をとったものであり、実装性の向上を図ったパッケージである。
【０００４】
また、最近では、パッケージを持たないチップ（ベアチップ）を直接に多層配線基板上の実装するベアチップ実装法が提案されている。ベアチップ実装法では、予め多層配線基板上に形成された配線の接続パッド部に、ボンディング・ワイヤ、ハンダや金属球等からなるバンプ、異方性導電膜、導電性接着剤、光収縮性樹脂等の接続手段を用いて半導体デバイス・チップが実装される。チップがパッケージに封入されていない分、多層配線基板上の配線とチップとの間の接続経路を単純化かつ短縮することができ、また実装密度が向上できる分、他チップとの間の距離も短縮することができる。したがって、小型軽量化はもちろん、信号処理の高速化も期待することができる。
このようなベアチップ実装法では、半導体チップが搭載される多層配線基板の最表面層が超高密度配線であること、例えば、ラインアンドスペースが２０μｍ／２０μｍ以下、ビア径が１００μｍ以下であることが要求される。
【０００５】
【発明が解決しようとする課題】
上記のようなベアチップ実装法に対応できる多層配線基板は、通常、サブトラクティブ法等で作製した低密度配線を有する両面基板をコア基板とし、このコア基板の両面にビルドアップ法により高密度配線を形成して作製されている。
しかしながら、ラインアンドスペースが２０μｍ／２０μｍ以下、ビア径が１００μｍ以下であるような超高密度の多層配線基板を従来のビルドアップ法により作製することは困難である。すなわち、従来のビルドアップ法では、樹脂層表面を粗化し、無電解めっきで給電層を形成するが、２０μｍ／２０μｍ以下のラインアンドスペースで信頼性を確保するためには、マイグレーションの点から、通常使用されるエポキシ系材料は不適切であり、ポリイミドやＢＣＢ（ベンゾシクロブテン）等を使用する必要がある。しかし、これらの樹脂材料は、表面粗化が困難であり、また、粗化された表面の凹凸が激しくて微細パターンを形成できないという問題があった。一方、スパッタリング法により給電層を形成することも可能であるが、コア基板にエポキシ系樹脂を使用しているため、真空プロセスは不向きであるという問題があった。
【０００６】
さらに、従来のビルドアップ法で作製された多層配線基板は、図４に示されるように、下層５１の配線５２との導通をとるためのビア部５６が最表面層５５に凹部として存在するため、半導体チップの搭載位置に制限があり、実装密度の向上に支障を来たしていた。また、従来のビルドアップ法で作製された多層配線基板は、最表面層の平坦性が悪く、半導体チップの搭載精度の維持が難しくなるという問題があった。
【０００７】
本発明は、上記のような実情に鑑みてなされたものであり、最表面層に超高密度配線を備えた多層配線基板と、このような多層配線基板を簡便に製造するための製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
このような目的を達成するために、本発明の多層配線基板の製造方法は、金属基材の一方の面に金属薄膜を形成し、該金属薄膜上に所定のパターンで配線を形成し、次いで、該配線の所定部位にビア部となる円柱形状あるいは角柱形状のバンプを形成し、その後、前記配線を覆い、かつ、前記バンプの頂部が露出するように有機絶縁材料を塗布し、所望の粘着性を示す程度に該有機絶縁材料を硬化させて絶縁性接着層を形成して、転写版を作製する転写版作製工程と、コア基板上の配線の所定部位に前記バンプ頂部が接合するようにして前記転写版の絶縁性接着層をコア基板に接着し、前記絶縁性接着層をさらに硬化させ、その後、前記金属基材と前記金属薄膜を除去して配線を露出させる転写工程と、を有するような工程とした。
本発明の好ましい態様として、前記転写版作製工程において複数種の転写版を作製し、前記転写工程において複数の転写版を所望の順序で用いて転写を行うような構成とした。
【００１０】
本発明の好ましい態様として、前記転写版作製工程において前記絶縁性接着層上に所定のパターンで配線を形成するような構成とした。
本発明の好ましい態様として、前記転写版作製工程において導電ペーストを用いた印刷法により前記バンプを形成するような構成とした。
また、本発明の好ましい態様として、前記転写版作製工程において前記バンプ表面に電解めっきによって金めっき層を形成するような構成とした。
本発明の好ましい態様として、前記転写版作製工程において前記金属基材の材質を銅とし、前記金属薄膜の材質をニッケルとし、前記転写工程において前記金属基材と前記金属薄膜をそれぞれエッチングで除去するような構成、あるいは、前記転写版作製工程において前記金属基材の材質をステンレス鋼とし、前記金属薄膜の材質をニッケルあるいは銅とし、前記転写工程において前記金属薄膜と前記配線との間で剥離することにより前記金属基材と前記金属薄膜を除去するような構成とした。
【００１１】
上記のように、配線が金属薄膜上に形成されるので微細パターン化が可能であり、この配線とバンプとが絶縁性接着層を介して転写された表面は平坦性の高いものであり、したがって、多層積層された最表面層の平坦性も良好なものとなり、また、最表面層に露出するビア部は平坦なものとなる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
多層配線基板
図１は、本発明の多層配線基板の一実施形態を示す部分縦断面図である。図１において、本発明の多層配線基板１は、コア基板２と、このコア基板２の一方の面に形成された配線層３とを備えている。配線層３は、電気絶縁層７を介してコア基板２上に配設された配線４と、この配線４と下層であるコア基板２の配線（図示せず）の所定の部位との接続をとるためのビア部５とを備え、ビア部５は電気絶縁層７内に配設されたバンプ６により構成されている。この多層配線基板１では、上述の配線層３が最表面層となる。
【００１３】
また、図２は、本発明の多層配線基板の他の実施形態を示す部分縦断面図である。図２において、本発明の多層配線基板１１は、コア基板１２と、このコア基板１２の一方の面に積層された２層の配線層１３，２３とを備えている。配線層１３は電気絶縁層１７を介してコア基板１２上に配設された配線１４と、この配線１４とコア基板１２の配線（図示せず）の所定の部位との接続をとるためのビア部１５とを備え、ビア部１５は電気絶縁層１７内に配設されたバンプ１６により構成されている。また、配線層２３は電気絶縁層２７を介して配線層１３上に配設された配線２４と、この配線２４と下層である配線層１３の配線１４の所定の部位との接続をとるためのビア部２５とを備え、このビア部２５は電気絶縁層２７内に配設されたバンプ２６により構成されている。この多層配線基板１１では、上述の配線層２３が最表面層となる。
【００１４】
上述のような本発明の多層配線基板１，１１は、最表面層３，２３の表面が平坦なものであり、多層配線基板１，１１上にベアチップを実装する際の搭載精度維持が容易なものとなる。また、多層配線基板１，１１では、最表面層３，２３のビア部５，２５を構成するバンプ６，２６の径が１００μｍ以下であり、ビア部５，２５表面（配線４，２４のうち、バンプ６，２６と接続されている配線４ａ，２４ａの表面）が平坦であり、凹部が存在しない形状となっている。さらに、最表面層の配線４，２４の最密部のラインアンドスペースが５μｍ／５μｍ〜２０μｍ／２０μｍの範囲である。ビア部５，２５と配線４，２４が上記の条件を満足することにより、ビア部５，２５上への半導体チップの搭載も可能となるので、チップ搭載可能位置の範囲が広くなり実装密度が向上する。
【００１５】
上記の最表面層、ビア部が平坦であることをより具体的に説明すると、最表面層３の配線４、最表面層２３の配線２４の平坦性は、０．１〜２μｍ、好ましくは０．１〜１μｍの範囲であることが望ましい。また、ビア部５，２５表面（配線４，２４のうち、バンプ６，２６と接続されている配線４ａ，２４ａの表面）の平坦性は、０．１〜５μｍ、好ましくは０．１〜２μｍの範囲であることが望ましい。ここで、平坦性とは、触針式表面粗さ計で１ｍｍ走査した時のＲｍａｘである。
【００１６】
本発明の多層配線基板１，１１を構成するコア基板２，１２は、公知のサブトラクティブ法等で作製した両面配線基板である。通常、コア基板２，１２は、配線のラインアンドスペースが７５μｍ／７５μｍ以上である低密度配線を有するものであるが、配線密度、層構成の数には特に制限はない。また、コア基板２，１２は、通常、ガラス／エポキシ系多層基板を用いるが、セラミックス多層基板やシリコン基板であってもよい。
【００１７】
多層配線基板１，１１を構成する配線層４，１４，２４は、銅、銀、金等の従来公知の導電材料を用いて形成することができる。このような配線４，１４，２４は、配線幅が小さいほど高密度に配線を引きまわすことができるが、配線幅が５μｍ未満になると電気抵抗が大きくなるので、配線幅は５μｍ以上であることが好ましい。また、配線幅の上限は、高密度化を考慮して３０μｍ程度が好ましいものとなる。そして、本発明では、上述のように、配線４，２４のうち、バンプ６，２６と接続されてビア部５，２５の表面をなす配線４ａ，２４ａは、その表面が平坦であり、凹部は存在しない形状となっている。尚、本発明では、配線４ａ，２４ａ以外の配線４，２４も、その表面が平坦であり、また、配線１４のうち、バンプ１６と接続されてビア部１５の表面をなす配線１４ａも、その表面が平坦である。
【００１８】
また、多層配線基板１，１１のビア部５，１５，２５を構成するバンプ６，１６，２６は、径が１０〜１００μｍであり、高さ（積層方向）が１０〜５０μｍ程度のほぼ円柱形状であるが、角柱形状等の他の形状であってもよい。このバンプ６，１６，２６は、銅、銀、金等の導電材料を用いて電解めっきにより形成したもの、あるいは、上記の導電材料を含有した導電ペーストを用いて形成したもの等、いずれであってもよい。
多層配線基板１，１１を構成する電気絶縁層７，１７，２７は、エポキシ樹脂等の熱硬化型、放射線硬化型の有機絶縁性材料、これらの有機材料とガラス繊維等を組み合わせたものを用いて形成することができる。また、電気絶縁層７，１７，２７の厚みは、上記のバンプ６，１６，２６の高さに応じて適宜設定することができる。
【００１９】
上述の実施形態では、コア基板２，１２の一方の面に配線層３や、配線層１３，２３が形成されているが、本発明ではコア基板の両面に配線層が形成されたものであってもよい。また、コア基板に形成する配線層の積層数には制限はない。
また、本発明の多層配線基板は、最表面層の配線を、半導体チップ搭載用の端子パッドを有するパターンとすることができる。このような端子パッドは、その表面に半田層を備えるものであってもよく、この場合、半田層の厚みは１〜２０μｍ程度が好ましい。
【００２０】
多層配線基板の製造方法
次に、本発明の多層配線基板の製造方法を図面を参照しながら説明する。
図３は、上述の多層配線基板１を例とした本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
本発明の多層配線基板の製造方法では、まず、転写版作製工程において所望の転写版を作製する。すなわち、図３において、金属基材３２の一方の面に金属薄膜３３を形成し、この金属薄膜３３上に配線３４を形成する（図３（Ａ））。金属基材３２は、銅、ステンレス鋼等を使用することができ、厚みは１００〜５００μｍ程度が好ましい。また、金属薄膜３３は、後述の転写工程において、配線、バンプを剥離転写するためのものである。金属基材３２の材質が銅の場合、金属薄膜３３の材質はニッケルが好ましく、また、金属基材３２の材質がステンレス鋼の場合、金属薄膜３３の材質はニッケルあるいは銅が好ましい。このような金属薄膜３３は、例えば、電解めっきにより形成することができ、厚みは０．５〜１μｍ程度とすることができる。
【００２１】
配線３４は、例えば、感光性レジストを用いて所望のレジストパターンを形成し、露出している金属薄膜３３上に電解めっきにより銅、銀、金等の公知の導電材料からなる導電層を形成し、その後、レジストパターンを除去することにより形成することができる。本発明の製造方法では、平坦な金属薄膜３３上に配線３４を形成するので、ラインアンドスペースが５μｍ／５μｍ〜２０μｍ／２０μｍの範囲にある微細パターンを安定して形成することができる。
【００２２】
次に、上記の配線３４の所定部位にビア部となるバンプ３６を形成し、このバンプ３６の頂部３６ａが露出するように絶縁性接着層３７を形成して、転写版３１を得る（図３（Ｂ））。バンプ３６は、下層との導通をとるビア部を構成するものであり、径が１０〜１００μｍであり、高さが１０〜５０μｍ程度である。このようなバンプ３６は、銅、銀、金等の導電材料を含有した導電ペーストを用いてスクリーン印刷等の印刷法により形成することができる。また、バンプ３６は、例えば、感光性レジストを用いて所望のレジストパターンを形成し、露出している配線３４上に電解めっきにより銅、銀、金等の導電材料を析出させ、その後、レジストパターンを除去することにより形成することもできる。
【００２３】
絶縁性接着層３７は、後述する転写工程において、コア基板や下層に対して転写版３１を接着する作用と、硬化処理後に電気絶縁層の役割を果たすものである。このような絶縁性接着層３７は、エポキシ樹脂、ポリイミド樹脂、フルオレン樹脂、ベンゾシクロブテン樹脂等の熱硬化型、放射線硬化型の有機絶縁性材料を塗布して形成したり、塗布後に所望の粘着性を示す程度に硬化させて形成することができる。また、絶縁性接着層３７は、ガラス繊維等の繊維に上述のような有機材料を含浸されたプリプレグを配線３４上に重ね合わせる。
本実施形態では、上述のような転写版作製工程で作製する転写版は１個であるが、本発明では、製造する多層配線基板のコア基板上への積層数に応じて転写版を作製する。
【００２４】
次に、転写版３１のバンプ３６の頂部３６ａがコア基板２の配線の所定部位に接合するように位置合わせを行い、転写版３１の絶縁性接着層３７をコア基板２に接着し、絶縁性接着層３７に硬化処理を施す（図３（Ｃ））。次いで、金属基材３２と金属薄膜３３を除去して配線３４を露出させ、本発明の多層配線基板１を得る（図３（Ｄ））。例えば、金属基材３２の材質が銅であり、金属薄膜３３の材質がニッケルの場合、金属基材３２と金属薄膜３３をそれぞれエッチングで除去することができる。また、金属基材３２の材質がステンレス鋼であり金属薄膜３３の材質がニッケルあるいは銅の場合、金属薄膜３３と配線３４との間で剥離することにより除去することができる。
【００２５】
上記のような転写工程により形成された配線３４（４）およびバンプ３６（６）からなる最表面層は、金属基材３２の平面性がそのまま反映された平坦なものとなる。
また、上記の転写版作製工程にて２種以上の転写版を作製し、転写工程において転写版を所望の順序で用いて２層以上の多層を積層することにより、図２に示されるような２層、あるいは、３層以上を転写形成した多層配線基板を製造することができる。この場合も、各層が上記のように平坦性に優れるものであるため、最表面層の平坦性は良好なものとなる。
【００２６】
尚、本発明の製造方法では、絶縁性接着層３７上に所望の配線を形成して転写版としてもよく、この場合、転写工程では、転写版３１のバンプ３６の頂部３６ａと、上記の配線とがコア基板２の配線の所定部位に接合するように位置合わせを行う。このような絶縁性接着層上への配線形成は、図２に示されるような２層、あるいは、３層以上を転写形成した多層配線基板を製造する場合にも適用することができる。
【００２７】
【実施例】
次に、具体的実施例を挙げて本発明を更に詳細に説明する。
［実施例１］
【００２８】
（１）転写版作製工程
金属基材として、０．１ｍｍ厚のステンレス板を準備し、このステンレス板の一方の面全域に電解めっき法によりニッケル薄膜（厚み１μｍ）を形成した。
次に、このニッケル薄膜上に感光性レジスト（東京応化工業（株）製ＬＡ９００）を塗布し、配線用のフォトマスクを介して露光、現像することによりレジストパターンを形成した。その後、このレジストパターンをマスクとしてニッケル薄膜上に電解めっきによって銅めっき層（厚み５μｍ）を形成し、レジストパターンをアセトンを用いて除去して、ラインアンドスペースが５μｍ／５μｍである配線を形成した。
【００２９】
次に、下記の組成の導電ペーストを用いて、スクリーン印刷により配線上の所望の部位にバンプ用のパターンを形成し、その後、２００℃で硬化して、高さ３０μｍ、直径１００〜１２０μｍのほぼ円柱形状のバンプを形成した。
（導電ペースト）
・銀粉末 … ８０重量部
・エポキシ樹脂 … ５重量部
・エチルカルビトール … １５重量部
次に、ガラス繊維にエポキシ樹脂を含浸させたプリプレグを配線上に載置し、絶縁性接着層を形成して、転写版Ａとした。
また、配線パターンとバンプ形成部位を変更した他は、上記の転写版Ａと同様にして転写版Ｂを作製した。
【００３０】
（２）転写工程
サブトラクティブ法で作製した低密度配線（ラインアンドスペースが７５μｍ／７５μｍ以上）を有する両面配線基板をコア基板として準備した。次に、転写版Ａのバンプの頂部がコア基板の配線の所定部位に接合するように位置合わせを行い、転写版Ａの絶縁性接着層をコア基板に接着した。次いで、絶縁性接着層に硬化処理（２５０℃、１時間）を施して電気絶縁層とし、その後、ステンレス板をニッケル薄膜とともに剥離した。これにより、１層目の配線層を形成した。
【００３１】
次に、転写版Ｂのバンプの頂部が１層目の配線層の配線の所定部位に接合するように位置合わせを行い、転写版Ｂの絶縁性接着層を１層目の配線層に接着した。その後、絶縁性接着層に硬化処理（２５０℃、１時間）を施して電気絶縁層とし、ステンレス板をニッケル薄膜とともに剥離した。これにより、２層目の配線層を形成した。
上記のように２層の配線層を転写形成して多層配線基板を得た。この多層配線基板について、最表面層の平坦性を測定した結果、０．５μｍであり、平坦性が極めて良好であることが確認された。また、最表面層のビア部表面、配線も平坦であった。
【００３２】
［実施例２］
（１）転写版作製工程
金属基材として、０．２ｍｍ厚の銅板を準備し、この銅板の一方の面全域に電解めっき法によりニッケル薄膜（厚み１μｍ）を形成した。
次に、このニッケル薄膜上に感光性レジスト（東京応化工業（株）製ＯＦＰＲ８０）を塗布し、配線用のフォトマスクを介して露光、現像することによりレジストパターンを形成した。その後、このレジストパターンをマスクとしてニッケル薄膜上に電解めっきによって銅めっき層（厚み３μｍ）を形成し、レジストパターンをアセトンを用いて除去して、ラインアンドスペースが５μｍ／５μｍである配線を形成した。
【００３３】
次に、配線を覆うように感光性レジスト（東京応化工業（株）製ＬＡ９００）を塗布し、バンプ形成用のフォトマスクを介して露光、現像することによりレジストパターンを形成した。次いで、このレジストパターンをマスクとして配線の所望に部位に電解めっきによって銅めっき層（厚み２０μｍ）を形成し、この銅めっき層上に電解めっきによって金めっき層（厚み１μｍ）を形成し、その後、レジストパターンをアセトンを用いて除去して、高さ２１μｍ、直径３０〜５０μｍのほぼ円柱形状のバンプを形成した。
次に、配線上に感光性絶縁樹脂組成物（新日鉄化学（株）製エスパネックス）をラミネータにより塗布し絶縁性接着層を形成して、転写版Ｉとした。
また、配線パターンとバンプ形成部位を変更した他は、上記の転写版Ｉと同様にして転写版IIを作製した。
【００３４】
（２）転写工程
サブトラクティブ法で作製した低密度配線（ラインアンドスペースが７５μｍ／７５μｍ以上）を有する両面配線基板をコア基板として準備した。次に、転写版Ｉのバンプの頂部がコア基板の配線の所定部位に接合するように位置合わせを行い、転写版Ｉの絶縁性接着層をコア基板に接着した。次いで、絶縁性接着層に硬化処理（２５０℃、１時間）を施して電気絶縁層とした。その後、銅板を塩化鉄によりエッチング除去し、次いで、ニッケル薄膜をソフトエッチングにより除去した。これにより、１層目の配線層を形成した。
【００３５】
次に、転写版IIのバンプの頂部が１層目の配線層の配線の所定部位に接合するように位置合わせを行い、転写版IIの絶縁性接着層を１層目の配線層に接着した。その後、絶縁性接着層に硬化処理（２５０℃、１時間）を施して電気絶縁層とした。次いで、銅板を塩化鉄によりエッチング除去し、次いで、ニッケル薄膜をソフトエッチングにより除去した。これにより、２層目の配線層を形成した。
上記のように２層の配線層を転写形成して多層配線基板を得た。この多層配線基板について、最表面層の平坦性を測定した結果、０．５μｍであり、平坦性が極めて良好であることが確認された。また、最表面層のビア部表面、配線も平坦であった。
【００３６】
【発明の効果】
以上詳述したように、本発明によればコア基板上に電気絶縁層を介して形成された配線を備える多層配線基板であって、最表面層の表面が平坦であり、最表面層のビア部を構成するバンプの径が１００μｍ以下であり、かつ、ビア部表面が平坦であり、最表面層の配線の最密部のラインアンドスペースが５μｍ／５μｍ〜２０μｍ／２０μｍの範囲であるため、パッケージを持たないチップ（ベアチップ）を直接に多層配線基板上の実装するベアチップ実装において、半導体チップの搭載精度維持が容易であり、かつ、ビア部上へも接続できるので、チップ搭載可能位置の範囲が広くなり、したがって、実装密度が向上するという効果を奏する。また、本発明の製造方法では、配線が金属薄膜上に形成されるので微細パターン化が可能であり、この配線とバンプとが絶縁性接着層を介して転写された表面は平坦性の高いものであり、したがって、多層積層された最表面層の平坦性も良好なものとなり、また、最表面層に露出するビア部は平坦なものとなり、本発明の多層配線基板は、転写版を用いた本発明の製造方法によって容易に製造することができる。
【図面の簡単な説明】
【図１】本発明の多層配線基板の一実施形態を示す部分縦断面図である。
【図２】本発明の多層配線基板の他の実施形態を示す部分縦断面図である。
【図３】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図４】従来のビルドアップ法で作製された多層配線基板の部分縦断面図である。
【符号の説明】
１，１１…多層配線基板
２，１２…コア基板
３，１３，２３…配線層
４，１４，２４…配線
５，１５，２５…ビア部
６，１６，２６…バンプ
７，１７，２７…電気絶縁層
３１…転写版
３２…金属基材
３３…金属薄膜
３４…配線
３６…バンプ
３７…絶縁性接着層
Claims (7)
- 金属基材の一方の面に金属薄膜を形成し、該金属薄膜上に所定のパターンで配線を形成し、次いで、該配線の所定部位にビア部となる円柱形状あるいは角柱形状のバンプを形成し、その後、前記配線を覆い、かつ、前記バンプの頂部が露出するように有機絶縁材料を塗布し、所望の粘着性を示す程度に該有機絶縁材料を硬化させて絶縁性接着層を形成して、転写版を作製する転写版作製工程と、
コア基板上の配線の所定部位に前記バンプ頂部が接合するようにして前記転写版の絶縁性接着層をコア基板に接着し、前記絶縁性接着層をさらに硬化させ、その後、前記金属基材と前記金属薄膜を除去して配線を露出させる転写工程と、を有することを特徴とする多層配線基板の製造方法。 - 前記転写版作製工程において複数種の転写版を作製し、前記転写工程において複数の転写版を所望の順序で用いて転写を行うことを特徴とする請求項１に記載の多層配線基板の製造方法。
- 前記転写版作製工程において前記絶縁性接着層上に所定のパターンで配線を形成することを特徴とする請求項１または請求項２に記載の多層配線基板の製造方法。
- 前記転写版作製工程において導電ペーストを用いた印刷法により前記バンプを形成することを特徴とする請求項１乃至請求項３のいずれかに記載の多層配線基板の製造方法。
- 前記転写版作製工程において前記バンプ表面に電解めっきによって金めっき層を形成することを特徴とする請求項１乃至請求項４のいずれかに記載の多層配線基板の製造方法。
- 前記転写版作製工程において前記金属基材の材質を銅とし、前記金属薄膜の材質をニッケルとし、前記転写工程において前記金属基材と前記金属薄膜をそれぞれエッチングで除去することを特徴とする請求項１乃至請求項５のいずれかに記載の多層配線基板の製造方法。
- 前記転写版作製工程において前記金属基材の材質をステンレス鋼とし、前記金属薄膜の材質をニッケルあるいは銅とし、前記転写工程において前記金属薄膜と前記配線との間で剥離することにより前記金属基材と前記金属薄膜を除去することを特徴とする請求項１乃至請求項５のいずれかに記載の多層配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001276083A JP4770095B2 (ja) | 2001-09-12 | 2001-09-12 | 多層配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001276083A JP4770095B2 (ja) | 2001-09-12 | 2001-09-12 | 多層配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003086946A JP2003086946A (ja) | 2003-03-20 |
| JP4770095B2 true JP4770095B2 (ja) | 2011-09-07 |
Family
ID=19100840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001276083A Expired - Fee Related JP4770095B2 (ja) | 2001-09-12 | 2001-09-12 | 多層配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4770095B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4530789B2 (ja) * | 2004-09-30 | 2010-08-25 | 帝国通信工業株式会社 | 回路基板の製造方法及び回路基板 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4753694A (en) * | 1986-05-02 | 1988-06-28 | International Business Machines Corporation | Process for forming multilayered ceramic substrate having solid metal conductors |
| JP3469620B2 (ja) * | 1992-11-06 | 2003-11-25 | 大日本印刷株式会社 | 多層プリント配線板およびその製造方法 |
| JPH1079578A (ja) * | 1996-09-04 | 1998-03-24 | Oki Electric Ind Co Ltd | 配線基板の製造方法 |
| JP4043115B2 (ja) * | 1998-09-24 | 2008-02-06 | イビデン株式会社 | 多数個取り多層プリント配線板 |
| JP4287000B2 (ja) * | 1999-07-07 | 2009-07-01 | 大日本印刷株式会社 | 多層配線基板とその製造方法 |
| JP2001237542A (ja) * | 2000-02-24 | 2001-08-31 | Matsushita Electric Ind Co Ltd | 配線基板 |
-
2001
- 2001-09-12 JP JP2001276083A patent/JP4770095B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003086946A (ja) | 2003-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100338908B1 (ko) | 인쇄회로기판및그의제조방법과전자구성부품패키지및그의제조방법 | |
| TWI436717B (zh) | 可內設功能元件之電路板及其製造方法 | |
| JP5326281B2 (ja) | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ | |
| JP5864180B2 (ja) | 半導体パッケージ及びその製造方法 | |
| TW448709B (en) | Low-thermal expansion circuit board and multilayer circuit board | |
| JP5300558B2 (ja) | 半導体装置の製造方法 | |
| JP2006049819A (ja) | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ | |
| JPWO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
| JPS62252952A (ja) | 相互配線回路素子の製作方法および該方法により製作した集積回路製品 | |
| TW201405745A (zh) | 晶片封裝基板、晶片封裝結構及其製作方法 | |
| KR100257926B1 (ko) | 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지 | |
| JP2013069807A (ja) | 半導体パッケージ及びその製造方法 | |
| US6936927B2 (en) | Circuit device having a multi-layer conductive path | |
| CN111564414A (zh) | 部件承载件及制造部件承载件的方法 | |
| JP2003007918A (ja) | 回路装置の製造方法 | |
| WO2007066563A1 (ja) | 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器 | |
| JP4694007B2 (ja) | 三次元実装パッケージの製造方法 | |
| JP2003007922A (ja) | 回路装置の製造方法 | |
| JP2004119729A (ja) | 回路装置の製造方法 | |
| JP2007096337A (ja) | 半導体搭載用配線基板、半導体パッケージ、及びその製造方法 | |
| JP2013219204A (ja) | 配線基板製造用コア基板、配線基板 | |
| JP4770095B2 (ja) | 多層配線基板の製造方法 | |
| JP2009004813A (ja) | 半導体搭載用配線基板 | |
| JP5371834B2 (ja) | 配線回路構造体およびそれを用いた半導体装置の製造方法 | |
| JP2008098202A (ja) | 多層配線基板、多層配線基板構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080416 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110606 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4770095 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |