JP2010278444A - プリント配線板の製造方法 - Google Patents

プリント配線板の製造方法 Download PDF

Info

Publication number
JP2010278444A
JP2010278444A JP2010124063A JP2010124063A JP2010278444A JP 2010278444 A JP2010278444 A JP 2010278444A JP 2010124063 A JP2010124063 A JP 2010124063A JP 2010124063 A JP2010124063 A JP 2010124063A JP 2010278444 A JP2010278444 A JP 2010278444A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
layer
protective layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010124063A
Other languages
English (en)
Other versions
JP4988900B2 (ja
Inventor
Hung-Lin Chang
宏麟 張
Chen-Chuan Chang
振銓 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Publication of JP2010278444A publication Critical patent/JP2010278444A/ja
Application granted granted Critical
Publication of JP4988900B2 publication Critical patent/JP4988900B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0361Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/072Electroless plating, e.g. finish plating or initial plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】金属保護層によりキャビティ内の配線及び非配線区域を保護する、プリント配線板の製造方法の提供。
【解決手段】プリント配線板の製造方法であって、第1表面を含む基板を用意する、基板に対して第1回路パターン形成プロセスを行う、第1表面上にベース配線を形成する、ベース配線上に金属保護層を形成する、金属保護層に対して第2回路パターン形成プロセスを行う、パターン形成金属配線保護層を形成する、基板に対してビルドアッププロセスを行い、ベース配線及びパターン形成金属配線保護層上に第1ビルドアップ層を形成する、第1ビルドアップ層に対して第3回路パターン形成プロセスを行い、第1ビルドアップ層配線を形成する、第1ビルドアップ層配線に対してレーザープロセスを行い、キャビティ構造を形成する、パターン形成金属配線保護層を除去する、という工程を含む。
【選択図】図13

Description

本発明はプリント配線板の製造方法に関し、特にレーザープロセスでキャビティを製作するとき、金属保護層を利用してキャビティ内の配線及び非配線区域を保護する、プリント配線板の製造方法に関する。
現在の配線板プロセスにおいて、例えばレーザー切断やレーザー穴あけなど、経常的にレーザー(炭酸ガスレーザーなど)を使用して加工が行われ、従来の機械加工と比較して、レーザーは高い加工速度及び高精度という利点を具えている。現在の配線板製品において、一般に、キャビティ(cavity)箇所に配線を行うことはないため、レーザーを用いてキャビティを製作することができる。しかしながら、キャビティ内に配線を行いたい場合、キャビティ内の非金属配線箇所がレーザーを使用してキャビティを製作するときに破壊されてしまう。
現行の技術では、先にキャビティを形成したい最下層に保護マスク(PMF、Protection Mask Film)を貼り付け、保護マスクの区域にパターンを形成し、キャビティの配線を保護することができる。しかしながら、保護マスクの材料は高分子材料(フェノール樹脂など)であり、レーザーの高温には耐えることができないため、キャビティ形成時、保護マスクがレーザーによって破壊され、且つキャビティ付近の配線もレーザーに破壊されてしまう。また、保護マスクを貼り付ける工程において、手作業で貼付が行われており、且つキャビティ形成後に残留した保護マスクの除去も手作業で行われるため、非常に人力と時間がかかるだけでなく、コストも大幅に増加してしまう。
日本の特許公報特開平10−22645号はキャビティ付きプリント配線板の製造方法を開示しており、その製造方法は基板上に有機硬化材料層またはテフロン(登録商標)層(Teflon)を形成した後、パターンを形成する保護層を形成しているが、その回路パターン形成プロセスにおいて従来のカッターを用いて回路パターンを完成しているため、高い精度を達成することはできず、且つレーザープロセスを使用すると、有機材料層がレーザーの高温に耐えることができずにキャビティ付近の配線が破壊されることがある。
このため、上述の問題を改善するプリント配線板の製造方法を提供する必要がある。
特許公報特開平10-22645号明細書
本発明の主な目的は、金属保護層によりキャビティ内の配線及び非配線区域を保護する効果を達する、プリント配線板の製造方法を提供することにある。
上述の目的を達するため、本発明のプリント配線板の製造方法は、第1表面を含む基板を用意する、基板に対して第1回路パターン形成プロセスを行い、第1表面上にベース配線を形成する、ベース配線上に金属保護層を形成する、金属保護層に対して第2回路パターン形成プロセスを行い、パターン形成金属配線保護層を形成する、基板に対してビルドアッププロセスを行い、ベース配線及びパターン形成金属配線保護層上に第1ビルドアップ層を形成する、第1ビルドアップ層に対して第3回路パターン形成プロセスを行い、第1ビルドアップ層配線を形成する、第1ビルドアップ層配線に対してレーザープロセスを行い、キャビティ構造を形成する、パターン形成金属配線保護層を除去する、という工程を含む。
本発明の実施例において、金属保護層の厚さは実質上1ミクロン(μm)〜10ミクロン(μm)の間であり、且つ金属保護層は実質上金、銀、銅、ニッケル、錫、チタニウム、アルミニウム及びその合金から構成される材料群から選択した少なくとも1種類の材料とする。
本発明のプリント配線板の製造方法の実施例の工程を示すフローチャートである。 本発明のプリント配線板の製造方法の実施例の概略図1である。 本発明のプリント配線板の製造方法の実施例の概略図2である。 本発明のプリント配線板の製造方法の実施例の概略図3である。 本発明のプリント配線板の製造方法の実施例の概略図4である。 本発明のプリント配線板の製造方法の実施例の概略図5である。 本発明のプリント配線板の製造方法の実施例の概略図6である。 本発明のプリント配線板の製造方法の実施例の概略図7である。 本発明のプリント配線板の製造方法の実施例の概略図8である。 本発明のプリント配線板の製造方法の実施例の概略図9である。 本発明のプリント配線板の製造方法の実施例の概略図10である。 本発明のプリント配線板の製造方法の実施例の概略図11である。 本発明のプリント配線板の製造方法の実施例の概略図12である。
本発明の上述及びその其他目的、特徴、利点をよりはっきりと示すため、以下最良の実施例を挙げ、図面を参照して詳細に説明する。
以下、図1の本発明のプリント配線板の製造方法の実施例の工程のフローチャート及び図2から図13の本発明のプリント配線板の製造方法の実施例の概略図を参照する。そのうち、図2から図13の実施例は4層プリント配線板を例としているが、本発明はこれに限定されず、本発明はさらに多層のプリント配線板に用いることもできる。また、本発明の実施例の概略図は簡略化した後の概略図であり、概略を示す方式で本発明のプリント配線板の製造方法を説明しており、示された部材は実際の実施時の態様ではなく、その実際の実施時の部材数、形状、寸法比率は選択的な設計であり、且つその部材の配置形態はより複雑にすることができることに注意が必要である。
図1に示すように、本発明はまず工程S701で基板を用意する。
図2に示すように、本発明の実施例において、基板100は2層のコア基板であり、基板100は第1表面110及び第2表面120を含み、第1表面110及び第2表面120は基板100の上下両側にそれぞれ位置し、第1表面110及び第2表面120は銅層であるが、本発明はこれに限定されない。本発明の実施例において、基板100はすでに配線が完了した2層または多層プリント配線板としてもよい(図示しない)。
続いて工程S702では、基板に第1導電孔を形成する。
本発明の実施例において、工程S702はさらに工程S7021及び工程S7022を含む。
工程S7021では穴あけを行う。
図3に示すように、本発明の実施例において、基板100の2箇所に穴あけを行い、基板100を貫通する2つの貫通孔510を形成する。そのうち、穴あけ方式はレーザープロセス、エッチングプロセス、機械プロセス等を使用できるが、本発明はこれらに限定されず、且つ穴あけの数も実際の必要に応じるものとし、2個に限定されない。
工程S7022では導電層を形成する。
図4に示すように、本発明の実施例において、第1表面110、第2表面120及び貫通孔510の内壁表面に導電層511を形成し、貫通孔510に第1表面110及び第2表面120を電気的に導通する第1導電孔512を形成させる。そのうち、導電層511の形成方式は化学銅めっきと電気銅めっきとすることができるが、本発明はこれらに限定されない。本発明の実施例において、導電層511を形成した後、第1導電孔512は続けて電気めっきの方式で充填を行うか、充填剤5121で充填することができるが、本発明はこれらに限定されない。
続いて工程S703では、基板に対して第1回路パターン形成プロセスを行う。
図5に示すように、本発明の実施例において、基板100に対して第1回路パターン形成プロセスを行い、第1表面110にベース配線111を形成し、且つ第2表面120に第2表面配線121を形成する。そのうち、回路パターン形成プロセスは、表面洗浄、フォトレジスト塗布、露光、現像、エッチング、フォトレジスト剥離等の工程を含むが、回路パターン形成プロセスは従来の技術であり、本発明の重点ではないため、ここでは説明を省略する。
続いて工程S704では、ベース配線上に金属保護層を形成する。
図6に示すように、本発明の実施例において、ベース配線111上に金属保護層200を形成する。そのうち、金属保護層200の形成方式は、化学気相成長(CVD、Chemical Vapor Deposition)プロセス、物理気相成長(PVD、Physical Vapor Deposition) プロセス、スパッタリング(Sputter)プロセス、化学めっきプロセス等とすることができるが、本発明はこれらに限定されない。本発明の実施例において、金属保護層200の厚さは実質上0.075ミクロン(μm)〜10ミクロン(μm)の間とするが、本発明はこれに限定されない。最良の実施例において、金属保護層200の厚さは実質上3ミクロン(μm)〜5ミクロン(μm)の間である。本発明の実施例において、第2表面配線121上に金属保護層200を形成する。
本発明の実施例において、金属保護層200は実質上、金、銀、銅、ニッケル、錫、チタニウム、アルミニウム及びその合金から構成される材料群から選択した少なくとも1つの材料、または例えばニッケル/金層など、2種類以上の材料から構成される複合層とするが、本発明はこれらに限定されない。最良の実施例において、金属保護層200は金または銅から構成される。本発明の別の実施例において、金属保護層200はステンレス層または導電性高分子層とすることもできる。
続いて工程S705では、金属保護層に対して第2回路パターン形成プロセスを行う。
図7に示すように、本発明の実施例において、金属保護層200に対し第2回路パターン形成プロセスを行い、金属保護層200にパターン形成金属配線保護層210を形成させる。本発明の実施例において、パターン形成金属配線保護層210の位置は保護したいキャビティ周囲の配線の位置である。そのうち、回路パターン形成プロセスは表面洗浄、フォトレジスト塗布、露光、現像、エッチング、フォトレジスト剥離等の工程を含むが、回路パターン形成プロセスは従来の技術であり、本発明の重点でないため、ここでは説明を省略する。
続いて工程S706では、基板に対してビルドアッププロセスを行う。
図8に示すように、本発明の実施例において、基板100にビルドアッププロセスを行い、ベース配線111及びパターン形成金属配線保護層210上に第1ビルドアップ層300を形成する。そのうち第1ビルドアップ層300は第3表面310を含み、且つ第3表面310は銅層であるが、本発明はこれに限定されない。例えば、第2表面配線121にビルドアッププロセスを行ってもよい。上述のビルドアッププロセスは多層プリント配線板の製作方法の1つであり、且つ従来の技術であり、また本発明の重点でないため、ここでは説明を省略する。
続いて工程S707では、第1ビルドアップ層に第2導電孔を形成する。
本発明の実施例において、工程S707はさらに工程S7071及び工程S7072を含む。
工程S7071では穴あけを行う。
図9に示すように、本発明の実施例において、第1ビルドアップ層300の4箇所に穴あけを行い、第1ビルドアップ層300を貫通する4つの貫通孔520を形成する。穴あけ方式はレーザープロセスやエッチングプロセス等を使用できるが、本発明はこれらに限定されない。
工程S7072では導電層を形成する。
図10に示すように、本発明の実施例において、貫通孔520の内壁表面に導電層521を形成し、貫通孔520に第1ビルドアップ層300の上と下表面を導通する第2導電孔522を形成させる。そのうち、導電層521の形成方式は化学銅めっきと電気銅めっきとすることができるが、本発明はこれらに限定されない。本発明の実施例において、導電層521を形成した後、第2導電孔522は続けて電気めっきの方式で充填を行うか、充填剤5221で充填することができるが、本発明はこれらに限定されない。
続いて工程S708では、第1ビルドアップ層に対し第3回路パターン形成プロセスを行う。
図11に示すように、本発明の実施例において、第1ビルドアップ層300に対し第3回路パターン形成プロセスを行い、第3表面310に第1ビルドアップ層配線311を形成する。
続いて工程S709では、第1ビルドアップ層配線に対しレーザープロセスを行う。
図12に示すように、本発明の実施例において、第1ビルドアップ層配線311に対しレーザープロセスを行い、キャビティ構造400、401を形成する。本発明の実施例において、レーザーは炭酸ガスレーザーまたは紫外光レーザーとすることができるが、本発明はこれらに限定されない。ただし、第1ビルドアップ層配線311に対しレーザープロセスを行うときは、実際の必要に応じて、深さ及び幅が異なるキャビティ構造400、401を形成することができるが、本発明はこれに限定されないことに注意が必要である。
最後に工程S710では、パターン形成金属配線保護層を除去する。
図13に示すように、パターン形成金属配線保護層210の除去方式は、エッチングプロセスまたはフラッシュエッチングプロセス(flash etching)とすることができ、パターン形成金属配線保護層210の厚さは実質上僅か1ミクロン(μm)〜10ミクロン(μm)の間であるため、エッチングプロセスを行う時間は非常に短く、その他箇所の配線を破壊してしまうことがない。また、金属保護層210を除去した後のキャビティ構造400、401内の配線上端は円弧状である。
上述をまとめると、本発明はその目的、手段、効果のいずれも従来技術とは異なる特徴を示しており、審査官殿にはご明察の上、早期に特許を許可していただき、社会に本発明の恩恵をもたらすことができるよう望むものである。上述の多くの実施例は単に説明のために例を挙げたのみであり、本発明の主張する権利範囲は特許請求の範囲に準じるものとし、上述の実施例のみに限定されないことに注意が必要である。
100 基板
110 第1表面
111 ベース配線
120 第2表面
121 第2表面配線
200 金属保護層
210 パターン形成金属配線保護層
300 第1ビルドアップ層
310 第3表面
311 第1ビルドアップ層配線
400、401 キャビティ構造
510、520 貫通孔
511、521 導電層
512 第1導電孔
5121、5221 充填剤
522 第2導電孔

Claims (10)

  1. プリント配線板の製造方法であって、
    第1表面を含む基板を用意する、
    前記基板に対して第1回路パターン形成プロセスを行い、前記第1表面上にベース配線を形成する、
    前記ベース配線上に金属保護層を形成する、
    前記金属保護層に対して第2回路パターン形成プロセスを行い、パターン形成金属配線保護層を形成する、
    前記基板に対してビルドアッププロセスを行い、前記ベース配線及び前記パターン形成金属配線保護層上に第1ビルドアップ層を形成する、
    前記第1ビルドアップ層に対して第3回路パターン形成プロセスを行い、第1ビルドアップ層配線を形成する、
    前記第1ビルドアップ層配線に対してレーザープロセスを行い、キャビティ構造を形成する、
    前記パターン形成金属配線保護層を除去する、
    という工程を含むことを特徴とする、プリント配線板の製造方法。
  2. 前記金属保護層の厚さが実質上1ミクロン(μm)から10ミクロン(μm)の間であることを特徴とする、請求項1に記載のプリント配線板の製造方法。
  3. 前記金属保護層が実質上、金、銀、銅、ニッケル、錫、チタニウム、アルミニウム及びその合金から構成される材料群から選択した少なくとも1種類の材料、または2種類以上の材料から構成される複合層であることを特徴とする、請求項1に記載のプリント配線板の製造方法。
  4. 前記金属保護層が、ステンレス層または導電性高分子層であることを特徴とする、請求項1に記載のプリント配線板の製造方法。
  5. 前記基板が、コア基板または多層プリント配線板であることを特徴とする、請求項1に記載のプリント配線板の製造方法。
  6. 前記ベース配線上に前記金属保護層を形成する方法が、化学気相成長プロセス、物理気相成長プロセス、スパッタリングプロセス、化学めっきプロセスのいずれかであることを特徴とする、請求項1に記載のプリント配線板の製造方法。
  7. 前記基板がさらに第2表面を含み、且つ前記基板に対して前記第1回路パターン形成プロセスを行う工程がさらに前記第2表面上に第2表面配線を形成する工程を含むことを特徴とする、請求項1に記載のプリント配線板の製造方法。
  8. さらに、前記基板に少なくとも1つの第1導電孔を形成する、という工程を含むことを特徴とする、請求項1に記載のプリント配線板の製造方法。
  9. さらに、前記第1ビルドアップ層に少なくとも1つの第2導電孔を形成する、という工程を含むことを特徴とする、請求項1に記載のプリント配線板の製造方法。
  10. 前記キャビティ構造内に位置する前記ベース配線の上端が円弧状であることを特徴とする、請求項1に記載のプリント配線板の製造方法。
JP2010124063A 2009-06-01 2010-05-31 プリント配線板の製造方法 Expired - Fee Related JP4988900B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW098118050A TWI393516B (zh) 2009-06-01 2009-06-01 印刷電路板的製造方法
TW098118050 2009-06-01

Publications (2)

Publication Number Publication Date
JP2010278444A true JP2010278444A (ja) 2010-12-09
JP4988900B2 JP4988900B2 (ja) 2012-08-01

Family

ID=43218576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010124063A Expired - Fee Related JP4988900B2 (ja) 2009-06-01 2010-05-31 プリント配線板の製造方法

Country Status (3)

Country Link
US (1) US8296944B2 (ja)
JP (1) JP4988900B2 (ja)
TW (1) TWI393516B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5602584B2 (ja) * 2010-10-28 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法
CN103187311B (zh) * 2011-12-27 2016-02-03 深南电路有限公司 封装基板制作方法
CN103298245B (zh) * 2013-06-14 2015-11-25 东莞生益电子有限公司 高频电路板的制作方法以及该方法制得的电路板
CN104427790B (zh) * 2013-08-29 2017-06-09 北大方正集团有限公司 一种局部凹陷印刷电路板及其制作方法
TWI624205B (zh) * 2016-06-16 2018-05-11 欣興電子股份有限公司 電路板及其製造方法
TWI626872B (zh) * 2017-01-13 2018-06-11 元鼎音訊股份有限公司 印刷電路板製程之方法及其印刷電路板
CN112449478B (zh) * 2019-08-27 2022-03-04 深南电路股份有限公司 线路板及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055618A (ja) * 2002-07-16 2004-02-19 Kanegafuchi Chem Ind Co Ltd 多層プリント配線板の製造方法
JP2005236194A (ja) * 2004-02-23 2005-09-02 Cmk Corp プリント配線板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101222A (ja) * 2001-09-21 2003-04-04 Sony Corp 薄膜回路基板装置及びその製造方法
TW200618705A (en) * 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
IL171378A (en) * 2005-10-11 2010-11-30 Dror Hurwitz Integrated circuit support structures and the fabrication thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055618A (ja) * 2002-07-16 2004-02-19 Kanegafuchi Chem Ind Co Ltd 多層プリント配線板の製造方法
JP2005236194A (ja) * 2004-02-23 2005-09-02 Cmk Corp プリント配線板の製造方法

Also Published As

Publication number Publication date
TW201044938A (en) 2010-12-16
US20100299917A1 (en) 2010-12-02
US8296944B2 (en) 2012-10-30
JP4988900B2 (ja) 2012-08-01
TWI393516B (zh) 2013-04-11

Similar Documents

Publication Publication Date Title
JP4988900B2 (ja) プリント配線板の製造方法
US10827608B2 (en) Conformal 3D non-planar multi-layer circuitry
JP5993378B2 (ja) 印刷回路基板
TWI298613B (en) Method for manufacturing via holes used in printed circuit boards
CN111970841A (zh) 嵌入迹线
KR101019150B1 (ko) 비아-온-패드 구조를 갖는 인쇄회로기판 제조방법
JP6214398B2 (ja) 印刷回路基板
WO2001089276A1 (fr) Procede de fabrication d'une plaquette de circuit imprime
JP2002539630A (ja) 両側に金属層を有する、電気的に絶縁したベース材料にコンタクトホールを設けるための方法
US20160338192A1 (en) Fine line 3d non-planar conforming circuit
WO2015029319A1 (ja) 配線基板及びその製造方法
CN103717014B (zh) 基板结构的制作方法
JP2018019076A (ja) プリント回路基板
JP2008235655A (ja) 基板及びこの基板の製造方法
JP2009176897A (ja) 多層プリント配線板の製造方法、多層プリント配線板
KR20110093406A (ko) 인쇄회로기판 및 그 제조방법
JP2005236194A (ja) プリント配線板の製造方法
KR101231273B1 (ko) 인쇄회로기판 및 그의 제조 방법
CN101925267B (zh) 印刷电路板的制造方法
KR100770168B1 (ko) 회로기판 제조방법
WO2012148332A1 (en) Manufacturing method for printed circuit boards
JP2007288102A (ja) プリント配線板及び多層プリント配線板並びにそれらの製造方法
JP2017147362A (ja) プリント配線板の製造方法
JP4176105B2 (ja) プリント配線板
JP2022093811A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120404

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120426

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4988900

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees