JP2020053621A - 印刷配線板および印刷配線板の製造方法 - Google Patents
印刷配線板および印刷配線板の製造方法 Download PDFInfo
- Publication number
- JP2020053621A JP2020053621A JP2018183606A JP2018183606A JP2020053621A JP 2020053621 A JP2020053621 A JP 2020053621A JP 2018183606 A JP2018183606 A JP 2018183606A JP 2018183606 A JP2018183606 A JP 2018183606A JP 2020053621 A JP2020053621 A JP 2020053621A
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- cavity
- foil
- resin layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
印刷配線板の内部に剥離層を設ける技術では、副資材である剥離層を使用するため、部材コストおよび剥離層の形成コストが増えるという問題がある。また、この技術の場合、剥離層の上層と周辺の層との層構成のコントロールが難しく、さらに絶縁層や配線がたわみ、周囲の板厚も厚くなるという問題もある。また、ダミーパターンを設ける従来の技術では、最終的にダミーパターンをエッチングで除去するため、パッドに接続する配線が形成できず、キャビティに収容する電子部品と底部で回路配線を接続することが困難になる。
まず、図1から図11を参照して一つの実施の形態の印刷配線板の製造方法を説明する。
近年、高密度配線を実現するための薄い金属箔(主に銅箔)の回路形成までのハンドリングを容易にするために、キャリア箔と呼ばれる支持体上に剥離層を形成しその上に薄い金属箔を形成したキャリア箔付き金属箔が利用可能となっている。
本方法は、キャリア箔付き金属箔の金属箔とキャリア箔との剥離機能を利用して上部構造体を分離除去しキャビティを形成する方法である。
図1に示すように、基板10の絶縁樹脂の上面(第1の面)および下面(第2の面)のうち下面(第2の面)にキャリア箔付き金属箔11が設けられたものを準備する。基板10は絶縁樹脂層や配線層が積層された積層基板でもよく、上面(第1の面)および下面(第2の面)は、積層された絶縁樹脂層の表面によるものであってもよい。
上面及び下面にキャリア箔付き金属箔が接合されたものでも構わないが、その場合は上面のキャリア箔を剥がすことが望ましい。本実施形態では、キャリア箔付き金属箔11を構成する箔である金属箔11aとキャリア箔11bのうち金属箔11aが基板10の下面(第2の面)に着設されたものを用いる。上述したようにキャリア箔付き金属箔11の金属箔11aとキャリア箔11bとの剥離機能を利用するだけであり、金属箔11aで配線を形成するわけではないので、どちらの箔を基板10側としても構わない。
キャリア箔付き金属箔11のそれぞれの厚みは12μm以上が好ましい。図3の構成では、キャリア箔11bは、後述のフラッシュ・エッチング可能な厚みである18μm以下が好ましい。両面積層板の上側の銅箔は、極力薄い12μm以下が望ましい。なお、キャリア箔付き銅箔は、後述のフラッシュ・エッチング前に、剥離面の除去が不要なMT−EX(三井金属鉱業株式会社製)が適している。
次に、図2に示すようにキャビティ形成領域C1以外のキャリア箔付き金属箔11を、フォトリソグラフィを用いたマスクパターン形成とエッチング処理により除去する。
続いて、キャリア箔付き金属箔11の一部領域(キャビティ形成領域C1内)の上にフォトリソグラフィを用いてパターンめっきを施して導体層を形成する。
この工程により、図3に示すように基板10の上面、下面の一部領域の上にパターンめっきを施して下面側キャビティ形成領域C1内の導体層12のほか、下面側キャビティ形成領域C1外の導体層13、上面側の導体層14を形成する。このとき、下面側キャビティ形成領域C1内の導体層12は、キャリア箔11b上に形成する。
具体的には、基板10の上面側及び下面側にドライフィルム15をラミネート加工で貼り付けた上で、露光および現像してマスクパターンを形成し、めっき処理を施して導体層12,13,14を形成する。
図ではパッドのみ示すが、配線パターンも任意に形成する。但し、下面側キャビティ形成領域C1内の周縁部C11は、後工程で座繰り加工するので、導体パターンを形成せず、座繰り加工対象の周縁部C11より内側の内側部C12においてキャリア箔11b上の導体パターンを完結する。
次に、図5に示すように、基板10の上面(第1の面)に第1の絶縁樹脂層16を形成し、基板10の下面(第2の面)に第2の絶縁樹脂層17を形成する。第1の絶縁樹脂層16及び第2の絶縁樹脂層17として、それぞれ一層又は任意の複数層を形成する。
ビア18,19の形成は、レーザ加工によって基板10、絶縁樹脂層16,17の所定の領域にビアホール下穴を形成する工程と、ビアホール下穴を含む前記領域にめっきを施す工程を実施して行う。
特に、キャリア箔11b上に形成された導体層12に接続するビア18を、第2の絶縁樹脂層16を貫通したビアホール下穴に形成することで、キャビティ形成領域C1内の導体層12を、キャビティ形成領域C1外に引き出すように回路を形成することができる。
この工程では、まず、図7に示すように多層基板B1の上面、すなわち、第1の絶縁樹脂層16の側からキャリア箔付き金属箔11に向けて積層方向に切削加工してキャリア箔付き金属箔11の途中まで又はキャリア箔付き金属箔11を貫通するまで、キャビティ形成領域C1の輪郭線に沿って切削する。
本実施形態では、キャリア箔付き金属箔11を貫通するまで切削するものとする。また、先端にセンサーが設けられたドリルビットD1を用いることが良い。同センサーにより金属箔11aを信号検知した後、金属箔11aとキャリア箔11bの厚み分を考慮し、金属箔11aの上端から約30μm程ドリルで掘り下げる。これにより、キャリア箔11bまで貫通させる。掘り下げた穴をエンドミルにより横方向に切削してキャビティ形成領域C1の輪郭線に沿って切削する(周縁部C11を切削する。)。
本切削加工により形成した穴内に、金属箔11aとキャリア箔11bとの剥離境界が露出する。
なお、上記切削加工の切削深さは、キャリア箔11bと金属箔11aのうち上部構造体B11に含まれる箔(11a)の層厚を超え、キャビティCの底部に露出させる箔(11b)に到達するまでの深さ範囲とすればよい。この場合であれば、上部構造体B11に含まれる箔(11a)を周辺から分離して、キャビティCの底部に露出させる箔(11b)から剥離することができるからである。
しかし、本実施形態のように比較的厚い絶縁樹脂層17内で切削を止める方が、厳しい切削深さ(位置)精度が求められることもなく、キャリア箔付き金属箔11の切削が不十分となるおそれもなく、容易かつ確実に製造可能である。
この工程では、キャビティCの底部に露出したキャリア箔11bをフラッシュ・エッチングにより除去して、図10に示すように第2の絶縁樹脂層17の面17aと第2の絶縁樹脂層17に埋め込まれた導体層12の面とを内側部C12に露出させる。
絶縁樹脂層17の面の粗度はキャリア箔11bの粗度が転写されるため、樹脂絶縁層17の面の粗度を調整する必要がある場合に、キャリア箔11b側の箔を切り替える。MT−EXのキャリア箔による絶縁樹脂層に転写したRaは280〜400nmで、薄銅箔による絶縁樹脂層に転写したRaは180〜300nmになる。MT−EX以外のキャリア箔付き銅箔を選択することで、更に異なる粗度を実現できる。
この工程では、図11に示すように導体層のコンタクトエリアを残してソルダーレジスト21を形成する。ソルダーレジストは、ドライフィルムタイプ、液状タイプが使用可能である。
この工程以降は、部品実装ランドに段差が必要な場合に行うものとする。
この工程では、キャビティCの底部に露出した導体層12の上にめっきを施して金属めっき層22を形成し、底面から段差を持たせた部品実装ランドである接続パッドを形成する。
以上の製造方法によって製造された本実施形態の印刷配線板B2又はBは、図10又は図11に示すように、絶縁樹脂の基板10の下層に絶縁樹脂により絶縁樹脂層17を積層した多層基板の一部領域(C1)に、基板10側に開口し基板10を貫通し絶縁樹脂層17の面を底面とするキャビティCと、絶縁樹脂層17の面の周縁部C11を除く内側部C12と同等の高さの面を有しその面が前記底面の一部を形成するように絶縁樹脂層17に埋め込まれた導体層12とを備える。
周縁部C11が内側部C12より深く形成されており、導体層12は内側部のみに形成されている。
かかるキャビティCの底面の周縁部C11に溝が形成された構造を有することで、上述したようにキャリア箔付き金属箔11を利用したキャビティCの形成を容易かつ確実にする。
さらに上述したように導体層12が、電子部品との接続パッドを含む。さらに導体層12が当該接続パッドに対して面方向に接続される回路配線を含んでいてもよい。但し、かかる接続パッド及び回路配線は、内側部C12内に収まっている。かかるキャビティの底面の構造により、上述したようにキャリア箔付き金属箔11及び座繰り加工を利用したキャビティCの形成が容易となる。
キャビティCの底部の配線は、途中工程までキャリア箔付き金属箔11に覆われており直接層間絶縁樹脂に触れないため、座繰り加工後でもキャビティCの底部の配線上に樹脂残渣が全く残らない。キャビティCの底部の配線に金めっき処理し、耐腐食試験を行っても、樹脂残渣が皆無であることから、耐腐食性に優れる。
回路基板形成プロセスに用いられるキャリア箔付き金属箔11は耐熱性に優れており、熱処理が含まれたプロセスを経た後も、金属箔11aとキャリア箔11bの剥離性を失わず、キャビティCを形成することができる。
11 キャリア箔付き金属箔
11a 金属箔
11b キャリア箔
12,13,14 導体層
16,17 絶縁樹脂層
18,19 ビア
B1 多層基板(中間体)
B11 上部構造体
B2,B 印刷配線板
C キャビティ
C1 キャビティ形成領域
C11 周縁部
C12 内側部
Claims (8)
- 絶縁樹脂の基板の下層に絶縁樹脂により絶縁樹脂層を積層した多層基板の一部領域に、前記基板側に開口し前記基板を貫通し前記絶縁樹脂層の面を底面とするキャビティと、
前記絶縁樹脂層の面の周縁部を除く内側部と同等の高さの面を有しその面が前記底面の一部を形成するように前記絶縁樹脂層に埋め込まれた導体層と
を備え、
前記周縁部が前記内側部より深く形成されており、前記導体層は前記内側部のみに形成されている印刷配線板。 - 前記キャビティの底面の前記導体層は、前記キャビティの周囲の前記絶縁樹脂層より、キャリア箔付き金属箔の厚さ分低くなっている請求項1に記載の印刷配線板。
- 前記導体層が、電子部品との接続パッドを含む請求項1又は請求項2に記載の印刷配線板。
- 前記導体層が、前記接続パッドに面方向に接続される回路配線を含む請求項3記載の印刷配線板。
- 第1の面および第2の面を有する絶縁樹脂の基板の前記第2の面に設けたキャリア箔付き金属箔の一部領域の上にパターンめっきを施して導体層を形成する工程と、
前記基板の前記第1の面に第1の絶縁樹脂層を形成し、前記基板の前記第2の面に第2の絶縁樹脂層を形成する工程と、
前記第1の絶縁樹脂層の側から前記キャリア箔付き金属箔に向けて積層方向に切削加工して前記キャリア箔付き金属箔の途中まで又は前記キャリア箔付き金属箔を貫通するまで、キャビティ形成領域の輪郭線に沿って切削し、前記キャリア箔付き金属箔のキャリア箔と金属箔とを互いに剥離して前記キャリア箔付き金属箔の剥離面から上の上部構造体を除去してキャビティを形成し、前記キャリア箔付き金属箔を構成する箔を前記キャビティの底部に露出させる工程と、
前記キャビティの底部に露出した前記箔をフラッシュ・エッチングにより除去して、前記第2の絶縁樹脂層の面と前記第2の絶縁樹脂層に埋め込まれた前記導体層の面とを露出させる工程と
を備える印刷配線板の製造方法。 - 前記パターンめっきを、ニッケル、銅の順に連続して行う請求項5に記載の印刷配線板の製造方法。
- 前記パターンめっきを、ニッケル、金、ニッケル、銅の順に連続して行う請求項5に記載の印刷配線板の製造方法。
- 前記第2の絶縁樹脂層の前記導体層に対応する部位にビアホール下穴を形成する工程と、
前記ビアホール下穴を含む前記領域にパターンめっきを施す工程と
を備える請求項5から請求項7のうちいずれか1項に記載の印刷配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018183606A JP6820892B2 (ja) | 2018-09-28 | 2018-09-28 | 印刷配線板および印刷配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018183606A JP6820892B2 (ja) | 2018-09-28 | 2018-09-28 | 印刷配線板および印刷配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020053621A true JP2020053621A (ja) | 2020-04-02 |
JP6820892B2 JP6820892B2 (ja) | 2021-01-27 |
Family
ID=69997780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018183606A Active JP6820892B2 (ja) | 2018-09-28 | 2018-09-28 | 印刷配線板および印刷配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6820892B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3910483A1 (en) | 2020-03-25 | 2021-11-17 | Casio Computer Co., Ltd. | Cache management method, cache management system, and information processing apparatus |
WO2023096462A1 (ko) * | 2021-11-29 | 2023-06-01 | 엘지이노텍 주식회사 | 회로 기판 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008120755A1 (ja) * | 2007-03-30 | 2008-10-09 | Nec Corporation | 機能素子内蔵回路基板及びその製造方法、並びに電子機器 |
JP2012146983A (ja) * | 2011-01-13 | 2012-08-02 | Ibiden Co Ltd | 配線板及びその製造方法 |
WO2015064642A1 (ja) * | 2013-10-30 | 2015-05-07 | 京セラ株式会社 | 配線基板およびこれを用いた実装構造体 |
JP2016149411A (ja) * | 2015-02-10 | 2016-08-18 | イビデン株式会社 | 半導体素子内蔵配線板及びその製造方法 |
JP2016201424A (ja) * | 2015-04-08 | 2016-12-01 | イビデン株式会社 | プリント配線板およびその製造方法 |
-
2018
- 2018-09-28 JP JP2018183606A patent/JP6820892B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008120755A1 (ja) * | 2007-03-30 | 2008-10-09 | Nec Corporation | 機能素子内蔵回路基板及びその製造方法、並びに電子機器 |
JP2012146983A (ja) * | 2011-01-13 | 2012-08-02 | Ibiden Co Ltd | 配線板及びその製造方法 |
WO2015064642A1 (ja) * | 2013-10-30 | 2015-05-07 | 京セラ株式会社 | 配線基板およびこれを用いた実装構造体 |
JP2016149411A (ja) * | 2015-02-10 | 2016-08-18 | イビデン株式会社 | 半導体素子内蔵配線板及びその製造方法 |
JP2016201424A (ja) * | 2015-04-08 | 2016-12-01 | イビデン株式会社 | プリント配線板およびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3910483A1 (en) | 2020-03-25 | 2021-11-17 | Casio Computer Co., Ltd. | Cache management method, cache management system, and information processing apparatus |
WO2023096462A1 (ko) * | 2021-11-29 | 2023-06-01 | 엘지이노텍 주식회사 | 회로 기판 |
Also Published As
Publication number | Publication date |
---|---|
JP6820892B2 (ja) | 2021-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7346982B2 (en) | Method of fabricating printed circuit board having thin core layer | |
KR100990588B1 (ko) | 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법 | |
JP7016256B2 (ja) | 印刷配線板の製造方法 | |
JP2007128970A (ja) | ケーブル部を有する多層配線基板の製造方法 | |
US20240121903A1 (en) | Printed wiring board and manufacturing method for printed wiring board | |
JP2006287034A (ja) | 電解めっきを利用した配線基板の製造方法 | |
JP2016066705A (ja) | プリント配線板およびその製造方法 | |
JP6778709B2 (ja) | 印刷配線板の製造方法 | |
TW201220971A (en) | Build-up multilayer printed wiring board and production method therefor | |
JP2006237088A (ja) | 多層プリント配線板の製造方法 | |
JP6778667B2 (ja) | 印刷配線板およびその製造方法 | |
JP6820892B2 (ja) | 印刷配線板および印刷配線板の製造方法 | |
JP2024123240A (ja) | 印刷配線板および印刷配線板の製造方法 | |
JP2006080349A (ja) | 基板製造方法および回路基板 | |
KR20100061021A (ko) | 2중 시드층을 갖는 인쇄회로기판 및 그 제조방법 | |
KR102531075B1 (ko) | 배선 기판 및 그 제조 방법 | |
KR101170764B1 (ko) | 다층 회로기판 제조방법 | |
KR20100109699A (ko) | 인쇄회로기판의 제조방법 | |
JP2017005168A (ja) | プリント配線板およびその製造方法 | |
TWI715214B (zh) | 印刷配線板及印刷配線板之製造方法 | |
TWI398205B (zh) | 印刷電路基板的製造方法 | |
JP2015220354A (ja) | 配線基板の製造方法 | |
JP4045120B2 (ja) | 多層プリント配線板とその製造方法 | |
JP2004087697A (ja) | 配線基板の製造方法 | |
JP4347143B2 (ja) | 回路基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200526 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6820892 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |