JP2012054296A

JP2012054296A - 配線基板およびその製造方法

Info

Publication number: JP2012054296A
Application number: JP2010193871A
Authority: JP
Inventors: Masaaki Hori; 正明堀
Original assignee: Kyocera SLC Technologies Corp
Current assignee: Kyocera SLC Technologies Corp
Priority date: 2010-08-31
Filing date: 2010-08-31
Publication date: 2012-03-15
Anticipated expiration: 2030-08-31
Also published as: JP5430002B2

Abstract

【課題】半導体集積回路素子と配線基板との間の電気的な接続が絶たれたり、半導体集積回路素子に割れ等が発生したりすることを有効に防止して、搭載する半導体集積回路素子を正常に作動させることが可能な剛性の高い高密度配線の配線基板およびその製造方法を提供すること。
【解決手段】内部がスルーホール導体８で覆われた直径が７５〜１５０μｍのスルーホール７を１５０〜３００μｍのピッチで有するとともに両主面にスルーホール７を覆うようにしてスルーホール導体８に接続されたコア配線導体１０を有する厚みが４００〜６００μｍの２枚のコア絶縁板６を、スルーホール７と一致する位置に直径が５０〜１２０μｍの貫通孔１１を有するとともに貫通孔１１内に導電ペースト１２が充填された厚みが５０〜２００μｍの絶縁接着層５を介して積層して成るコア基板１の上下面にビルドアップ絶縁層２とビルドアップ配線導体３とを形成した。
【選択図】図１

Description

本発明は半導体集積回路素子を搭載するための配線基板およびその製造方法に関し、より詳細には、コア基板の上下面にビルドアップ層を積層して成るビルドアップ型の配線基板およびその製造方法に関するものである。

従来、半導体集積回路素子を搭載するための配線基板として、ビルドアップ法により形成された配線基板が知られている。図８はビルドアップ法により形成された従来の配線基板１００を示す概略断面図である。

図８に示すように、従来の配線基板１００は、コア絶縁板１０２とコア配線導体１０３とを有するコア基板１０１の上下面にビルドアップ絶縁層１０４とビルドアップ配線導体１０５とが交互に積層されている。

コア絶縁板１０２は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。コア絶縁板１０２の上下面には、銅箔や銅めっき層から成るコア配線導体１０３が被着されている。また、コア絶縁板１０２には、その上面から下面にかけて複数のスルーホール１０６が形成されている。スルーホール１０６の内壁には、銅めっき層から成るスルーホール導体１０７が被着されている。コア配線導体１０３は、スルーホール１０６を覆うようにして形成されており、スルーホール導体１０７に接続されている。なお、スルーホール１０６の内部は孔埋め樹脂１０８により充填されている。

ビルドアップ絶縁層１０４は、例えばエポキシ樹脂等の熱硬化性樹脂とシリカ等の無機絶縁フィラーを含有する樹脂系電気絶縁材料から成る。ビルドアップ絶縁層１０４には、それぞれに複数のビアホール１０９が形成されており、ビアホール１０９を含む各ビルドアップ絶縁層１０４の表面には銅めっき層から成るビルドアップ配線導体１０５が被着形成されている。そしてビルドアップ配線導体１０５は、ビアホール１０９を介して上下のものが互い接続されているとともにコア配線導体１０３に電気的に接続している。さらに、このビルドアップ配線導体１０５のうち、上面側における最外層のビルドアップ絶縁層１０４上に被着された一部は、半導体集積回路素子Ｓの電極端子Ｔに導電バンプＢ１を介して電気的に接続される円形の半導体素子接続パッド１０５ａを形成しており、これらの半導体素子接続パッド１０５ａは格子状の並びに多数並んで形成されている。また、下面側における最外層のビルドアップ絶縁層１０４上に被着された一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド１０５ｂであり、この外部接続パッド１０５ｂは格子状の並びに複数並んで形成されている。

さらに、最外層のビルドアップ絶縁層１０４およびその上のビルドアップ配線導体１０５上には、半導体素子接続パッド１０５ａおよび外部接続パッド１０５ｂを露出させるソルダーレジスト層１１０が被着されている。そして、半導体素子接続パッド１０５ａの露出部に半導体集積回路素子Ｓの電極端子Ｔが半田や金等から成る導電バンプＢ１を介して電気的に接続されるとともに外部接続パッド１０５ｂの露出部に図示しない外部電気回路基板の配線導体が半田ボールＢ２を介して電気的に接続される。

このような従来の配線基板１００の製造方法について図９〜図１１を基にして説明する。まず、図９（ａ）に示すように、コア絶縁板１０２用のガラス−樹脂板１２２の上下面にコア配線導体１０３用の銅箔１２３が積層されて成るコア基板１０１用の両面銅張り板１２１を準備する。ガラス−樹脂板１２２の厚みは例えば４００〜８００μｍ程度であり、銅箔１２３の厚みは例えば２〜１８μｍ程度である。

次に、図９（ｂ）に示すように、両面銅張り板１２１の上面から下面にかけてスルーホール１０６をドリル加工により形成する。これによりスルーホール１０６を有するコア絶縁板１０２が形成される。スルーホール１０６の直径は１００〜３００μｍ程度である。

次に、図９（ｃ）に示すように、スルーホール１０６の内壁および銅箔１２３の表面の全面にわたり、無電解銅めっき層および電解銅めっき層を順次被着させて成るめっき導体層１２４を形成する。これにより、スルーホール１０６内にめっき導体層１２４から成るスルーホール導体１０７が形成される。めっき導体層１２４を形成する無電解銅めっき層の厚みは０．１〜１μｍ程度であり、電解銅めっき層の厚みは５〜３０μｍ程度である。

次に、図９（ｄ）に示すように、めっき導体層１２４が被着されたスルーホール１０６内に孔埋め樹脂１０８を充填する。

次に、図９（ｅ）に示すように、孔埋め樹脂１０８の上下端およびめっき導体層１２４の表面を、コア絶縁板１０２の上下面に銅箔１２３の層が残存するように研磨して平坦化する。このとき、コア絶縁板１０２上に残存する銅箔１２３の層の厚みは２〜８μｍ程度とする。

次に、図１０（ｆ）に示すように、残存した銅箔１２３の層の表面およびめっき導体層１２４の端面および孔埋め樹脂１０８の端面の全面にわたり無電解銅めっき層および電解銅めっき層を順次被着させて成るめっき導体層１２５を形成する。めっき導体層１２５を形成する無電解銅めっき層の厚みは０．１〜１μｍ程度であり、電解銅めっき層の厚みは１０〜３０μｍ程度である。

次に、図１０（ｇ）に示すように、めっき導体層１２５におけるスルーホール１０６上およびその周囲に対応する領域を被覆するエッチングレジスト層１３１をめっき導体層１２５の表面に被着形成する。

次に、図１０（ｈ）に示すように、エッチングレジスト層１３１から露出するめっき導体層１２５およびその下の銅箔１２３の層をエッチング除去する。これによりエッチングレジスト層１３１に対応した形状のコア配線導体１０３が形成される。

次に、図１０（ｉ）に示すように、導体層１２５上からエッチングレジスト層１３１を剥離除去する。これにより、スルーホール１０６上を覆う所定パターンのコア配線導体１０３を有するコア基板１０１が形成される。

次に、図１１（ｊ）に示すように、コア基板１０１の上下面にビルドアップ絶縁層１０４用の絶縁樹脂層１２６を積層する。絶縁樹脂層１２６は、例えばエポキシ樹脂等の熱硬化性樹脂とシリカ等の無機絶縁フィラーを含有する樹脂系電気絶縁材料であり、２０〜５０μｍ程度の厚みである。

次に、図１１（ｋ）に示すように、絶縁樹脂層１２６にレーザ加工を施すことによりコア配線導体１０３を底面とするビアホール１０９を形成する。これによりビアホール１０９を有するビルドアップ絶縁層１０４が形成される。

次に、図１１（ｌ）に示すように、ビアホール１０９内およびビルドアップ絶縁層１０４の表面に、コア配線導体１０３に接続するめっき導体層から成るビルドアップ配線導体１０５を形成する。ビルドアップ配線導体１０５は無電解めっき層および電解銅めっき層を順次被着させためっき導体層から成り、公知のセミアディティブ法を用いて形成する。

次に、図１１（ｍ）に示すように、次層のビルドアップ絶縁層１０４およびビルドアップ配線導体１０５を必要に応じて所定層数形成し、最後に図１１（ｎ）に示すように、最表層のビルドアップ絶縁層１０４およびビルドアップ配線導体１０５上にソルダーレジスト層１１０を被着形成して従来の配線基板１００が完成する。

なお近時、電子機器の小型化に伴い、半導体集積回路素子は、その高集積化が急激に進むとともにそのサイズが大型化してきており、これを搭載する配線基板にも高密度な微細配線が要求されるようになってきている。このような高密度な微細配線の要求に答えるために、コア基板におけるスルーホールの直径を例えば７５〜１５０μｍ以下の小さいものとするとともにスルーホールのピッチを１５０〜３００μｍ以下とすることにより、コア基板におけるコア配線導体の配線密度を高める試みがなされている。

しかしながら、コア基板におけるスルーホールの直径を７５〜１５０μｍの小さいものとする場合、スルーホール内にめっき導体層から成るスルーホール導体を良好に被着させるためには、コア基板の厚みを例えば６００μｍ以下の薄いものとする必要がある。スルーホールの直径が７５〜１５０μｍの場合にコア基板の厚みが６００μｍを超えると、スルーホールの内部にめっき液が良好に貫流することができずに、スルーホール内の全面に十分な厚みのめっき導体層を良好に被着できなくなり、スルーホール導体が断線してしまう危険性が大きくなる。

ところが、コア基板の厚みを６００μｍ以下の薄いものとした場合、厚みが薄いためにコア基板の剛性が低いものとなる。コア基板の剛性が低いと、それを用いた配線基板全体の剛性も低いものとなる。そして配線基板の剛性が低いと、その配線基板に半導体集積回路素子を搭載する際や、半導体集積回路素子が搭載された配線基板を外部電気回路基板に実装する際等に加えられる熱応力や外力等により配線基板が大きく撓んでしまいやすくなる。特にそのサイズが大型化した半導体集積回路素子を搭載する場合、その半導体集積回路素子を搭載する際等に大きな応力が加わるので、配線基板も大きく撓みやすくなる。そしてそのような大きな撓みが発生すると、配線基板に搭載された半導体集積回路素子と配線基板との間の電気的な接続が絶たれたり、半導体集積回路素子に割れやクラックが発生したりして、配線基板に搭載する半導体集積回路素子を正常に作動させることができなくなってしまうという問題点を有していた。

特開２００１−１４４４１０号公報

本発明の課題は、半導体集積回路素子を搭載する配線基板において、コア基板に形成されたスルーホール径が小さい場合においても、コア基板の厚みを厚いものとして剛性を高めることができ、それにより、大きなサイズの半導体集積回路素子を搭載した場合であっても半導体集積回路素子を搭載する際や外部電気回路基板に実装する際等に加えられる熱応力や外力により大きく撓むことがなく、配線基板に搭載された半導体集積回路素子と配線基板との間の電気的な接続が絶たれたり、半導体集積回路素子に割れやクラックが発生したりすることを有効に防止して、搭載する半導体集積回路素子を正常に作動させることが可能な剛性の高い高密度配線の配線基板およびその製造方法を提供することにある。

本発明の配線基板は、互いに同じ位置に、内部がスルーホール導体で覆われた直径が７５〜１５０μｍのスルーホールを１５０〜３００μｍのピッチで有するとともに両主面に前記スルーホールを覆うようにして前記スルーホール導体に接続されたコア配線導体を有する厚みが４００〜６００μｍの２枚のコア絶縁板を、前記スルーホールと一致する位置に直径が５０〜１２０μｍの貫通孔を有するとともに該貫通孔内に導電ペーストが充填された厚みが５０〜２００μｍの絶縁接着層を介して積層して成るコア基板の上下面にビルドアップ絶縁層とビルドアップ配線導体とを形成して成ることを特徴とするものである。

本発明の配線基板の製造方法は、互いに同じ位置に、内部がスルーホール導体で覆われた直径が７５〜１５０μｍのスルーホールを１５０〜３００μｍのピッチで有するとともに両主面に前記スルーホールを覆うようにして前記スルーホール導体に接続されたコア配線導体を有する厚みが４００〜６００μｍの２枚のコア絶縁板と、前記スルーホールと一致する位置に直径が５０〜１２０μｍの貫通孔を有するとともに該貫通孔内に導電ペーストが充填されて成る厚みが５０〜２００μｍのプリプレグとを準備する工程と、前記２枚のコア絶縁板同士を、前記スルーホールと前記貫通孔とが上下に重なるように前記プリプレグを間に挟んで積層するとともに加熱加圧して前記プリプレグが硬化して成る絶縁接着層を介して前記２枚のコア絶縁板同士を接着するとともに前記導電ペーストを介して前記２枚のコア絶縁板のコア配線導体同士が電気的に接続されたコア基板を形成する工程と、前記コア基板の上下面にビルドアップ絶縁層とビルドアップ配線導体とを形成する工程と、を行なうことを特徴とするものである。

本発明の配線基板およびその製造方法によれば、コア基板は、厚みが４００〜６００μｍの２枚のコア絶縁板を厚みが５０〜２００μｍの絶縁接着層で接着して成ることから、その厚みが９００〜１４００μｍと厚く、そのため剛性が極めて高いものとなる。さらに、コア基板を構成する各コア絶縁板は、直径が７５〜１５０μｍの小径のスルーホールを１５０〜３００μｍのピッチで有するものの、厚みが４００〜６００μｍと薄いので、スルーホール内にめっき導体層からスルーホール導体を良好に被着させることができる。したがって、大きなサイズの半導体集積回路素子を搭載した場合であっても半導体集積回路素子を搭載する際や外部電気回路基板に実装する際等に加えられる熱応力や外力により大きく撓むことがなく、配線基板に搭載された半導体集積回路素子と配線基板との間の電気的な接続が絶たれたり、半導体集積回路素子に割れやクラックが発生したりすることを有効に防止して、搭載する半導体集積回路素子を正常に作動させることが可能な剛性の高い高密度配線の配線基板およびその製造方法を提供することができる。

図１は、本発明の配線基板における実施形態の一例を示す概略断面図である。（ａ），（ｂ）は、本発明の配線基板の製造方法における実施形態の一例を説明するための概略断面図である。（ｃ），（ｄ）は、本発明の配線基板の製造方法における実施形態の一例を説明するための概略断面図である。（ｅ），（ｆ）は、本発明の配線基板の製造方法における実施形態の一例を説明するための概略断面図である。（ａ）〜（ｄ）は、本発明の配線基板の製造方法における実施形態の一例を説明するための概略断面図である。（ｅ）〜（ｈ）は、本発明の配線基板の製造方法における実施形態の一例を説明するための概略断面図である。（ａ）〜（ｄ）は、本発明の配線基板の製造方法における実施形態の一例を説明するための概略断面図である。従来の配線基板を示す概略断面図である。（ａ）〜（ｅ）は、従来の配線基板の製造方法を説明するための概略断面図である。（ｆ）〜（ｉ）は、従来の配線基板の製造方法を説明するための概略断面図である。（ｊ）〜（ｎ）は、従来の配線基板の製造方法を説明するための概略断面図である。

以下、本発明の配線基板およびその製造方法について、図面を参照して詳細に説明する。
図１は、本発明の配線基板５０の実施形態の一例を示す概略断面図であり、エリアアレイ型の半導体集積回路素子Ｓをフリップチップ接続により搭載する場合を示している。

本例の配線基板５０は、図１に示すように、コア基板１の上下面に複数のビルドアップ絶縁層２とビルドアップ配線導体３と交互に積層されており、その最表面にソルダーレジスト層４が被着されて成る。

コア基板１は、絶縁接着層５で接着された２枚のコア絶縁板６を備えている。コア絶縁板６は、厚みが４００〜６００μｍ程度であり、例えばガラス繊維束を縦横に織ったガラスクロスにビスマレイミドトリアジン樹脂やエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。

２枚のコア絶縁板６には、その上面から下面にかけて直径が７５〜１５０μｍの複数のスルーホール７が１５０〜３００μｍのピッチで同じ位置に形成されている。スルーホール７の内壁には銅めっき等のめっき導体層から成るスルーホール導体８が被着されているとともにスルーホール導体８の内部は孔埋め樹脂９が充填されている。また、それぞれのコア絶縁板６の上下面には、スルーホール７を覆うコア配線導体１０がスルーホール導体８に接続するようにして被着されている。コア配線導体１０は銅箔および銅めっき層から成る。

絶縁接着層５は、例えばガラス繊維束を縦横に織ったガラスクロスにアリル変性ポリフェニレンエーテル樹脂を含浸させた電気絶縁材料から成る。絶縁接着層５の厚みは５０〜２００μｍ程度である。絶縁接着層５には、スルーホール７と一致する位置に貫通孔１１が形成されており、その内部が導電ペースト１２により充填されている。貫通孔１１の直径は５０〜１００μｍ程度である。導電ペースト１２は、例えばビスマスと錫と銀と銅とを含む金属粉末とトリアリルイソシアヌレート等の樹脂成分とを含んでいる。この導電ペースト１２は、周囲のアリル変性ポリフェニレンエーテル樹脂と反応して硬化しており、上下のコア配線導体１０同士を電気的に接続している。

このように、本例の配線基板５０では、コア基板１は、厚みが４００〜６００μｍの２枚のコア絶縁板６を厚みが５０〜２００μｍの絶縁接着層５で接着して成ることから、その厚みが９００〜１４００μｍと厚く、そのため剛性が極めて高いものとなる。また、コア基板１を構成する各コア絶縁板６は、直径が７５〜１５０μｍの小径のスルーホール７を１５０〜３００μｍのピッチで有するものの、厚みが４００〜６００μｍと薄いので、スルーホール７内にめっき導体層からスルーホール導体８を良好に被着させることができる。なお、絶縁接着層５の厚みが５０μｍより薄い場合、２枚のコア絶縁板６を絶縁接着層５で良好に接着することが困難となる傾向にあり、２００μｍを超えると、貫通孔１１内を導電ペースト１２で良好に充填することが困難となる。

ビルドアップ絶縁層２は、厚みが２０〜５０μｍ程度であり、それぞれに直径が５０〜１００μｍ程度の複数のビアホール１３が形成されており、各ビルドアップ絶縁層２の表面およびビアホール１３の内面には、ビルドアップ配線導体３が被着形成されている。そしてビルドアップ配線導体３は、ビアホール１３の一部を介してコア配線導体１０に接続している。さらに、このビルドアップ配線導体３のうち、配線基板５０の上面側における最外層のビルドアップ絶縁層２上に被着された一部は、半導体集積回路素子Ｓの電極端子Ｔに導電バンプＢ１を介してフリップチップ接続により電気的に接続される円形の半導体素子接続パッド３ａを形成しており、これらの半導体接続パッド３ａは格子状の並びに複数並んで形成されている。そして、これらの半導体素子接続パッド３ａはその外周部がソルダーレジスト層４により覆われているとともに上面の中央部がソルダーレジスト層４から露出しており、半導体素子接続パッド３ａの露出部に半導体集積回路素子Ｓの電極端子Ｔが半田や金等から成る導電バンプＢ１を介して電気的に接続される。

他方、配線基板５０の下面側における最外層のビルドアップ絶縁層２上に被着された一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド３ｂであり、この外部接続パッド３ｂは格子状の並びに複数並んで形成されている。この外部接続パッド３ｂはその外周部がソルダーレジスト層４により覆われているとともに、その下面中央部がソルダーレジスト層４から露出しており、外部接続パッド３ｂの露出部に、図示しない外部電気回路基板の配線導体が半田ボールＢ２を介して電気的に接続される。なお、ソルダーレジスト層４は、最外層のビルドアップ配線導体３を保護するとともに、半導体素子接続パッド３ａや外部接続パッド３ｂの露出部を画定する。なお、ソルダーレジスト層４は、アクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂から成る。

次に、このような配線基板５０を製造する本発明の製造方法の実施形態の一例について図２〜図７を基にして説明する。まず、図２（ａ）に示すように、内部がスルーホール導体８で覆われた直径が７５〜１５０μｍのスルーホール７を１５０〜３００μｍのピッチで同じ位置に有するとともに両主面にスルーホール７を覆うようにしてスルーホール導体８に接続されたコア配線導体１０を有する厚みが４００〜６００μｍの２枚のコア絶縁板６と、スルーホール７と一致する位置に直径が５０〜１２０μｍの貫通孔１１を有するとともに貫通孔１１内に未硬化の導電ペースト１２が充填されて成る厚みが５０〜２００μｍのプリプレグ５Ｐとを準備する。

ここで、スルーホール７内にスルーホール導体８を有するとともに上下面にコア配線導体１０を有するコア絶縁板６を準備する方法について説明する。まず、図５（ａ）に示すように、上下面に銅箔２１が被着されているコア絶縁板６用の両面銅張板にドリル加工またはレーザ加工を施すことにより、その上面から下面にかけて複数のスルーホール７が穿孔されコア絶縁板６を作製する。銅箔２１の厚みは２〜１８μｍ程度である。

次に、図５（ｂ）に示すように、スルーホール７の内壁および銅箔２１の表面の全面にわたり、無電解銅めっき層および電解銅めっき層を順次被着させて成るめっき導体層２２を被着する。これによりスルーホール７内にめっき導体層２２から成るスルーホール導体８が形成される。めっき導体層２２を形成する無電解銅めっき層の厚みは０．１〜１μｍ程度であり、電解銅めっき層の厚みは５〜３０μｍ程度である。このとき、コア絶縁板６は、直径が７５〜１５０μｍの小径のスルーホール７を１５０〜３００μｍのピッチで有するものの、厚みが４００〜６００μｍと薄いので、スルーホール７内にめっき導体層２２から成るスルーホール導体８を良好に被着させることができる。

次に、図５（ｃ）に示すように、スルーホール導体８が形成されたスルーホール７内に孔埋め樹脂９を充填する。孔埋め樹脂９は、例えばエポキシ樹脂等の熱硬化性樹脂から成る。このような孔埋め樹脂９は、熱硬化性樹脂を含有する樹脂ペーストをスルーホール７の内部にスクリーン印刷法を採用して充填するとともに、それを熱硬化させることにより形成される。

次に、図５（ｄ）に示すように、孔埋め樹脂９の上下端およびめっき導体層２２の表面を、コア絶縁板６の上下面に銅箔２１の層が残存するように研磨して平坦化する。このとき、コア絶縁板６上に残存する銅箔２１の層の厚みは２〜８μｍ程度とする。

次に、図６（ｅ）に示すように、残存した銅箔２１の層の表面およびスルーホール導体８の端面および孔埋め樹脂９の端面の全面にわたり無電解銅めっき層および電解銅めっき層を順次被着させて成るめっき導体層２３を形成する。めっき導体層２３を形成する無電解銅めっき層の厚みは０．１〜１μｍ程度であり、電解銅めっき層の厚みは１０〜３０μｍ程度である。

次に、図６（ｆ）に示すように、めっき導体層２３におけるスルーホール７上およびその周囲に対応する領域を被覆するエッチングレジスト層３１をめっき導体層２３の表面に被着形成する。

次に、図６（ｇ）に示すように、エッチングレジスト層３１から露出するめっき導体層２３およびその下の銅箔２１の層をエッチング除去する。これによりエッチングレジスト層３１に対応した形状のコア配線導体１０が形成される。

次に、図６（ｈ）に示すように、導体層２３上からエッチングレジスト層３１を剥離除去する。これにより、スルーホール７上を覆う所定パターンのコア配線導体１０を有するコア絶縁板６が形成される。

さらにここで、貫通孔１１を有するとともに貫通孔１１内に導電ペースト１２が充填されて成るプリプレグ５Ｐを準備する方法について説明する。まず、図７（ａ）に示すように、上下面に保護フィルム２４が剥離可能に貼着されたプリプレグ５Ｐを準備する。プリプレグ５Ｐは、ガラスクロスに例えば未硬化のアリル変性ポリフェニレンエーテル樹脂を含浸させて半硬化させたものである。また、保護フィルム２４は、例えばポリエチレンテレフタレートが用いられる。保護フィルム２４の厚みは例えば５〜２５μｍ程度である。

次に、図７（ｂ）に示すように、プリプレグ５Ｐの上面から下面にかけてレーザ加工を施すことにより、複数の貫通孔１１を形成する。

次に、図７（ｃ）に示すように、貫通孔１１内に導電ペースト１２を充填する。導電ペースト１２を充填するには、上面側の保護フィルム２４上に導電ペースト１２を供給するとともに、その上を硬質ゴム製のスキージを導電ペースト１２を掻きながら摺動させることにより充填する方法が採用される。導電ペースト１２は、例えば錫と銀とビスマスと銅との合金から成る金属粉末とトリアリルシアヌレートやトリアリルイソシアヌレート、トリスエポキシプロピルイソシアヌレート、トリス（２−ヒドロキシエチル）イソシアヌレート等のトリアジン系熱硬化性樹脂とを含有している。

次に図７（ｄ）に示すように、プリプレグ５Ｐの上下面から保護フィルム２４を剥離して除去することにより、貫通孔１１内に導電ペースト１２が充填されたプリプレグ５Ｐが形成される。

次に、図２（ｂ）に示すように、２枚のコア絶縁板６同士を、スルーホール７と貫通孔１１とが上下に重なるようにプリプレグ５Ｐを間に挟んで積層するとともに加熱加圧してプリプレグ５Ｐが硬化して成る絶縁接着層５を介して２枚のコア絶縁板６同士を接着するとともに硬化した導電ペースト１２を介して２枚のコア絶縁板６のコア配線導体１０同士が電気的に接続されたコア基板１を得る。

このように、厚みが４００〜６００μｍの２枚のコア絶縁板６を厚みが５０〜２００μｍの絶縁接着層５で接着してコア基板１を得ることから、コア基板１の厚みを９００〜１４００μｍと厚くすることができる。それにより、コア基板１の剛性を極めて高いものとすることができる。

次に、図３（ｃ）に示すように、コア基板１の上下面にビルドアップ絶縁層２用の絶縁樹脂層２５を積層する。絶縁樹脂層２５は、例えばエポキシ樹脂等の熱硬化性樹脂とシリカ等の無機絶縁フィラーを含有する樹脂系電気絶縁材料であり、２０〜５０μｍ程度の厚みである。

次に、図３（ｄ）に示すように、絶縁層２５にレーザ加工を施すことによりコア配線導体１０を底面とするビアホール１３を形成する。これによりビアホール１３を有するビルドアップ絶縁層２が形成される。

次に、図４（ｅ）に示すように、ビアホール１３内およびビルドアップ絶縁層２の表面に、コア配線導体１０に接続するめっき導体層から成るビルドアップ配線導体３を形成する。ビルドアップ配線導体３は厚みが０．１〜１μｍ程度の無電解めっき層および厚みが５〜３０μｍ程度の電解銅めっき層を順次被着させためっき導体層から成り、公知のセミアディティブ法を用いて形成する。

最後に図４（ｆ）に示すように、次層のビルドアップ絶縁層２およびビルドアップ配線導体３を必要に応じて所定層数形成した後、最表層のビルドアップ絶縁層２およびビルドアップ配線導体３上にソルダーレジスト層４を被着形成して本例の配線基板５０が完成する。

かくして、本発明の配線基板およびその製造方法によれば、大きなサイズの半導体集積回路素子を搭載した場合であっても、半導体集積回路素子を搭載する際や外部電気回路基板に実装する際等に加えられる熱応力や外力により大きく撓むことがなく、配線基板に搭載された半導体集積回路素子と配線基板との間の電気的な接続が絶たれたり、半導体集積回路素子に割れやクラックが発生したりすることを有効に防止して、搭載する半導体集積回路素子を正常に作動させることが可能な剛性の高い高密度配線の配線基板およびその製造方法を提供することができる。なお、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能である。

１：コア基板
２：ビルドアップ絶縁層
３：ビルドアップ配線導体
５：絶縁接着層
５Ｐ：プリプレグ
６：コア絶縁板
７：スルーホール
８：スルーホール導体
１０：コア配線導体
１１：貫通孔
１２：導電ペースト

Claims

互いに同じ位置に、内部がスルーホール導体で覆われた直径が７５〜１５０μｍのスルーホールを１５０〜３００μｍのピッチで有するとともに両主面に前記スルーホールを覆うようにして前記スルーホール導体に接続されたコア配線導体を有する厚みが４００〜６００μｍの２枚のコア絶縁板を、前記スルーホールと一致する位置に直径が５０〜１２０μｍの貫通孔を有するとともに該貫通孔内に導電ペーストが充填された絶縁接着層を介して積層して成るコア基板の上下面にビルドアップ絶縁層とビルドアップ配線導体とを形成して成ることを特徴とする配線基板。
互いに同じ位置に、内部がスルーホール導体で覆われた直径が７５〜１５０μｍのスルーホールを１５０〜３００μｍのピッチで有するとともに両主面に前記スルーホールを覆うようにして前記スルーホール導体に接続されたコア配線導体を有する厚みが４００〜６００μｍの２枚のコア絶縁板と、前記スルーホールと一致する位置に直径が５０〜１２０μｍの貫通孔を有するとともに該貫通孔内に導電ペーストが充填されて成るプリプレグとを準備する工程と、前記２枚のコア絶縁板同士を、前記スルーホールと前記貫通孔とが上下に重なるように前記プリプレグを間に挟んで積層するとともに加熱加圧して前記プリプレグが硬化して成る絶縁接着層を介して前記２枚のコア絶縁板同士を接着するとともに前記導電ペーストを介して前記２枚のコア絶縁板のコア配線導体同士が電気的に接続されたコア基板を形成する工程と、前記コア基板の上下面にビルドアップ絶縁層とビルドアップ配線導体とを形成する工程と、を行なうことを特徴とする配線基板の製造方法。