CN104008978A - 一种柔性封装基板制作方法 - Google Patents

一种柔性封装基板制作方法 Download PDF

Info

Publication number
CN104008978A
CN104008978A CN201410180329.0A CN201410180329A CN104008978A CN 104008978 A CN104008978 A CN 104008978A CN 201410180329 A CN201410180329 A CN 201410180329A CN 104008978 A CN104008978 A CN 104008978A
Authority
CN
China
Prior art keywords
layer
conductive layer
same level
different layers
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410180329.0A
Other languages
English (en)
Inventor
尹红桥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201410180329.0A priority Critical patent/CN104008978A/zh
Publication of CN104008978A publication Critical patent/CN104008978A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种柔性封装基板制作方法,包括,提供一卷带式的中心层,在所述中心层一侧形成第一层介质层,在所述第一介质层上制作同一层次导电层、不同层间导电层和第二介质层,去除所述中心层,在所属第二介质层上形成第二同一层次导电层,在所述第一、第二同一层次导电层双面制作不同层间导电层,在所述不同层间导电层双面制作介质层,在所属双面介质层上双面制作同一层次导电层、不同层次导电层,在介质层两侧通过干法或湿法工艺连接不同的同一层次导电层,即不同层次间导电层。

Description

一种柔性封装基板制作方法
技术领域
本发明涉及一种柔性封装基板结构及其制作方法,尤指一种适用于无PTH电镀通孔结构、 可提高线路布线密度的覆晶基板的结构以及减少制程流程的封装基板结构的制作方法,此制作方法更接近于PCB制作方法。 
背景技术
现今,半导体封装产业为了满足各种高密度封装的需求,逐渐发展出各种不同型式的封装构造,其中常见具有基板(substrate)的封装构造包含球栅阵列封装构造(ball grid array, BGA)、针脚阵列封装构造(pin grid array, PGA)、接点阵列封装构造(landgrid array,LGA)或基板上芯片封装构造(board onchip,B0C)等。在上述封装构造中,所述基板的一上表面承载有至少一芯片,并通过打线(wire bonding)或凸块(bumping)程序将芯片的数个接垫电性连接至所述基板的上表面的数个焊垫。同时,所述基板的一下表面亦必需提供大量的焊垫,以焊接数个输出端。通常,所述基板是一多层电路板,其除了在上、下表面提供表面电路层以形成所需焊垫之外,其内部亦具有至少一内电路层及数个导通孔,以重新安排上、下表面的焊垫的连接关系。因此,如何制造具有多层电路的封装用基板,亦为封装产业的一重要关键技术。 
电子工业日趋复杂化和小型化,尤其是在移动设备如移动电话和便携式计算机中,空间非常珍贵。为了满足市场的需求,近年来业界均致力于研发制造重量更轻、体积更小的消费性电子产品,并且在电子装置极度有限的空间中,加入功能更多、线路更复杂的芯片。在半导体芯片的封装制造工艺中,通常将半导体芯片接合于基板上,并经由打线接合(wire bonding)制造工艺,将芯片的电连接点连接至基板上的焊盘,以将内部的微电子元件及电路电连接至外界。随着现今电子产品内芯片线路的复杂化,无论是芯片上的电连接点数目, 或是基板上的针脚密集度,均快速地增加。此外,随着消费性电子产品在市场上广受消费者欢迎,半导体芯片的需求量也呈现倍数增长。 
封装基板可为芯片提供电连接、保护、支撑、散热、组装等功效,以实现多引脚化,缩小封装产品体积、改善电性能及散热性、超高密度或多芯片模块化得目的 
IC通过印刷电路板(PCB, Printed Circuit Board)连接到电源、用户界面和其他元器件。为了便于IC连接到该PCB,需要提供大量的电连接。 为了使IC及其相关的PCB相互连接,所釆用的一般方法是电子基板的使用。该电子基板是IC封装的一部分,并取代传统的引线框架来作为IC和PCB之间的内插板。这样的基板可以包括一个、两个或更多个导体层,导体层之间通过多种介电材料层,如陶瓷或有机材料隔离开来。
当电子产品的体积日趋缩小,所采用的基板结构的体积和线路间的距离也必须随之减小。然而,在目前现有的基板结构和工艺技术能力下,要是基板再薄化和线路间距再缩小的可能性很小,不利于应用在小型尺寸的电子产品上。因此,如何开发出新颖的薄型整合性基板,不但工艺快速简单又适合量产,以符合应用电子产品对于尺寸,外型轻薄化和价格的需求,实为相关业者努力的一大重要目标。在这种技术中,基板的BGA(或PGA、或LGA)侧的中心核心和组合部分均被去掉,从而整个基板只包含一个组合部分,用于将IC连接到PCB。由此,整个基板的厚度大大减少,改善了其热阻抗和电性能。 
很多领域都需要一种能够在更多应用场合使用的低成本、高性能的无芯基板。印刷电路板(PCB)制作工业中所建立并常用的较便宜的材料和工艺。 PCB工业中使用的新型介电材料有的以层压技术的方式被应用,有的以涂覆技术方式被应用,这些材料本身具有较强的自支撑作用。再者,使用相对低成本的、已有的PCB工艺,有望提供经济的多层基板,该基板具有多个、低密度、小脚距的电源层,以及结合有高密度、细脚距的金属信号层的接地金属层。 
本发明优化成本较高工艺,大幅降低生产成本,降低生产难度,其工艺难度与普通PCB制作难度非常接近。 
  
综上所述,我们提出一种克服现有技术中缺点的制作工艺和芯片支撑结构,这种制作工艺和支撑结构由于其高可靠性,高经济效益,为大规模制造提供可能性。
发明内容
本发明的目的是提供一种新型多层柔性封装基板制作技术,这种技术非常经济,而且更接近PCB生产工艺,并特别适合于大规模制造。本发明的另一个目的是提供一种具有高成品率的制作技术,提供一种具有好的平面性和平整度的柔性封装基板制作技术,具有高可靠性的柔性封装基板制作技术,具有相对于现有技术的基板更薄的用于IC的高性能柔性封装基板,该基板具有多个传导电源层和接地金属层以及高密度、细脚距传导信号层,这些层之间通过不同层间导电层互连并被绝缘材料包围;该基板能够最低损耗传输电子信号,且具有最小的热阻抗。这种基板能够适应使用倒装芯片组装工艺和引线键合组装工艺的IC。这种基板也能够在IC组装之前通过单一单元或多单元方式提供, 所述多单元可以通过矩阵阵列或带状阵列的方式布置。 
 第一方面,本发明在于提供通过柔性电子基板的制作方法,该方法包括步骤:(一)提供卷带式中心层,中心层可由铜或铜合金、钢箔或钢合金构成。(二)在所述中心层制作第一介质层,该介质层为热固型有机聚合树脂类绝缘层。(三)第一次制作同一层次导电层和不同层间导电层,同一层次导电层和不同层间导电层被第二介质层包裹,不同层间导电层,贯穿于或埋于第二介质层 (四)去除所述中心层和第一介质层;(五)第二次制作同一层次导电层和不同层间导电层,同一层次导电层和不同层间导电层被第三介质层包裹,不同层间导电层,贯穿于或埋于第三介质层 (六)在介质层两侧通过干法或湿法工艺连接不同的同一层次导电层,即不同层次间导电层。
  同一层次导电层和不同层间导电层一般包括:电镀和化学镀中的技术沉积的铜。步骤(二)中制作的第一介质层,可选用酚醛树脂(Phenolic)、环氧树脂(Epoxy)、聚苯醚(PPO)、双顺丁烯二酸酰亚胺/三嗪树脂(BT Triazine and/or Bismaleimide)、聚酰亚胺(Polyimide)、氰酸酯(Cyanate Ester)、聚四氟乙烯(PTFE,Poly Tetra Fluoro Ethylene, Teflon)、聚烯烃(Hydrocarbon)、聚脂(Polyester)及热塑树脂(Thermoplastics)、通过改变树脂体系,使用非溴基的树脂实现、以及上述材料的混合物,该介质层呈液态,通过涂覆方式填充于同一层次导电层和不同层间导电层。
  步骤(三) 第一次制作同一层次导电层和不同层间导电层,同一层次导电层和不同层间导电层被第二介质层包裹,不同层间导电层,贯穿于或埋于第二介质层,随后为沉积不同层间导电铜的子工艺(2)以及减薄介质层以暴露出第一不同层间导电层(3)。
  子工艺“制作同一层次导电层”包括如下步骤:
   真空喷镀金属合金层;
 沉积同一层次导电层起镀层; 
 在所述起镀层之上粘合干膜; 曝光并显影所述第一层干膜,形成图形;
  在图形中图形电镀铜,形成同一层次导电层;
 剥离第一干膜。 
  子工艺“制作不同层间导电层”包括如下步骤: 
 在所述第一同一层次导电层之上形成第二干膜;  曝光并显影所述第二干膜,形成布同层间导电层图形;以及  在第二干膜中的不同层间导电层图形内电镀铜,形成第一不同层间导电层;  剥离第二干膜;并暴露出所述制作同一层次导电层、不同层间导电层、以及起镀层;  去除暴露出的所述起镀铜,合金层; 
在实施过程中,介质层层还包括至少一种下述材料:酚醛树脂(Phenolic)、环氧树脂(Epoxy)、聚苯醚(PPO)、双顺丁烯二酸酰亚胺/三嗪树脂(BT Triazine and/or Bismaleimide)、聚酰亚胺(Polyimide)、氰酸酯(Cyanate Ester)、聚四氟乙烯(PTFE,Poly Tetra Fluoro Ethylene, Teflon)、聚烯烃(Hydrocarbon)、聚脂(Polyester)及热塑树脂(Thermoplastics)、通过改变树脂体系,使用非溴基的树脂实现、以及上述材料的混合物绝缘层以涂覆方式实现,应用于同一层次导电层和不同层间导电层, 并通过热固化工艺固化。减薄介质层材料以暴露出其下的不同层间导电层的子步骤包括:干法刻蚀、湿法蚀刻、机械磨削、化学机械抛光(CMP)以及上述两种工艺的组合。 
  步骤()和()中的起镀金属层选自列表:铬、以及镍/铬合金。可选地,在结构外表面形成连接的步骤(六)可包括子步骤: (1)蚀刻减薄介质层,以暴露出不同层间导电层末端;(2)在暴露出的末端上真空喷镀起镀层; 
(3)在真空喷镀起镀层上形成干膜; (4)曝光并显影干膜,以提供图形结构; (5)在图形结构中沉积铜,形成铜导线和焊盘; (6)剥离干膜; (7)去除起镀层; (8)根据要求在两侧形成阻焊层; (9)选择性地去除阻焊层,以暴露出铜焊盘;以及 (10) 形成最后涂层,涂层材料选自列表:镍、金、锡、铅、银、耙、以及上述材料的合金或混合物,以及耐变色有机材料。 
  所述柔性电子基板可被配置作为互连集成电路和印刷电路板的互连结构。为了描述一致性,这里所提供的厚度实例,均以微米(nm)为单位。 
  
附图说明
  本发明涉及一种制作电子基板的新型工艺方法以及通过上述方法获得的新型柔性电子基板。.可以很确切地说,当为某一特定产品设计相应的步骤时,本领域技术人员能够对基于例如生产批量、基板复杂程度和元器件分辨率等参数的清楚认识从各种可替换的材料和制作流程中作出合适的选择。
  参照以下步骤,叙述了第一种制作电子基板的工艺方法、以及所形成的中间结构示意图。
   图1为本柔性封装基板实施步骤 
   图2为依据本方法制作封装基板剖面图
   图3为卷带式中心层剖面图,包括中心层和介质层
   图4为制作同一层次导电层、不同层间导电层和介质层剖面图
   图5为去除中心层后剖面图
   图6为减薄第二介质层剖面图
图7为制作第二同一层次导电层剖面图
图8为去除第一介质层剖面图
图9为双面制作不同层间导电层
图10为双面涂覆介质层剖面图
图11为双面减薄介质层剖面图
图12为双面制作同一层次导电层
步骤(一)选择中心层2-1、2-2,中心层包括保护层有机聚合物层2-1和铜或铜合金、钢箔或钢合金2-2,厚度约20-100um,其可在后工序通过湿法工艺蚀刻。介质层2-2为热固型有机聚合树脂类绝缘层,可选用聚四氟乙烯、聚四氟乙烯衍生物、双马来酰亚胺三嗪树脂、环氧树脂、聚酰亚胺树脂、以及上述材料的混合物,呈液态状,可通过涂覆的方式覆盖于中心层上,经烘烤固化,固化后厚度约5-10um,后续经湿法蚀刻工序去除。
步骤(二)沉积同一层次导电铜2-3和不同层间导电铜2-4,涂覆聚合物绝缘层2-5并高温固化。 
包括如下子步骤:(1)在真空喷镀层之上形成第一层干膜(2)曝光并显影所述干膜层,形成同一层次导电层图形;(3)在同一导电层图形内图形电镀铜,形成第一同一层次导电层2-3;(4)剥离第一层干膜;(5)在同一层次导电层2-3之上形成第二层干膜(2)曝光并显影所述第二层干膜层,形成不同层间导电层图形;(3)在不同层间导电层图形内图形电镀铜,形成第一不同层间导电层2-4;(4)剥离第二干膜层;(5)涂覆聚合物绝缘层2-5;(5)高温固化聚合物绝缘层2-5。 
步骤(三)去除中心层层2-1,可通过湿法蚀刻或热分离方式。 
步骤(四)减低聚合物绝缘层2-5,露出不同层间导电层2-4的末端 
        减薄绝缘材料以暴露出其下的铜可通以下方式:烘烤、湿法刻蚀、机械磨削、化学机械抛光(CMP)、上述工艺的组合、以及上述工艺的两阶段工艺的工艺进行减薄。
减薄聚合物绝缘层2-5后使用湿法工序整平聚合物绝缘层2-5,以增加同一层次导电铜2-6和聚合物绝缘层2-5的结合力。 
步骤(五)-绝缘层一侧制作同一层次导电层2-6 
子步骤为:(1)制作真空喷镀层;(2)在真空喷镀层之上形成干膜;(3)曝光并显影所述干膜层,形成同一层次导电层图形;(4)在同一层次导电层图形内图形电镀铜,形成同一层次导电层2-6;(5)剥离干膜层;
步骤(六)去除介质层2-2,真空喷镀层
通过湿法蚀刻工艺去除介质层和真空喷镀层
步骤(七)双面制作不同层间导电层2-7、2-8
(1)       在同一层次导电层之上形成干膜;(2)曝光并显影所述干膜层,形成不同层间导电层图形;(3)在不同层间导电层图形电镀铜,形成不同层间导电层2-7、2-8;(4)剥离干膜层;
步骤(八)-涂覆绝缘聚合物层2-9、2-10
   双面涂覆绝缘聚合物介质层,涂覆厚度根据热固化率确定,一般为83%,高温固化,固化温度为:200-300℃。
步骤(九)最外层通孔层, 通过例如磨削、CMP或刻蚀等减薄过程暴露出各个不同层间导电层,为下一步制作最外层同一层次导电层做准备。 
步骤(十)再次制作同一层次导电层2-11、2-12 
 一个包含在结构外表面(顶部和底部)形成同一层次导电层2-11、2-12包括:通过机械磨削、化学机械抛光(CMP)、或干法刻蚀,减薄基板2-9、2-10两侧;在结构的外层上制作真空喷镀层;在真空喷镀层制作干膜层;曝光并显影干膜层,以提供图形化结构;在图形化结构中沉积铜导线和铜焊盘;(s)去除最外层干膜层,只留下铜结构;(t)去除真空喷镀层;形成阻焊层;选择性地去除阻焊层,以暴露出铜焊盘和;以及在暴露出的铜焊盘'和的连接形成保护膜,保护膜材料可以选自列表:镍、 金、锡、铅、银、钯、以及上述材料的合金和混合物,或者耐变色有机材料。

Claims (11)

1.制作高性能电子封装基板的方法,包括中心层、介质层及同一层次导电层和不同层间导电层的制作等,具体步骤如下。
2.(一)、提供一卷带式的中心层,中心层可由铜或铜合金、钢或钢合金,厚度约20-100um,其可在后工序通过湿法工艺蚀刻;(二)在所述中心层一侧形成第一层介质层;(三)在所述第一介质层上制作同一层次导电层和不同层间导电层,同一层次导电层和不同层间导电层被第二介质层包裹,不同层间导电层贯穿于或埋于第二介质层;(四)去除所述中心层;(五)在所属第二介质层上形成第二同一层次导电层;(六)在所属第一、第二同一层次导电层上双面制作不同层间导电层,并在不同层间导电层上双面制作介质层(七)在介质层两端通过干法或湿法工艺连接不同的同一层次导电层,即不同层次间导电层。
3.根据权利要求所述的方法,中心层包括介质层和铜或铜合金、钢或钢合金,厚度约20-100um,其可在后工序通过湿法工艺蚀刻,其中介质层为热固型有机聚合树脂类绝缘层,可选用可选用酚醛树脂(Phenolic)、环氧树脂(Epoxy)、聚苯醚(PPO)、双顺丁烯二酸酰亚胺/三嗪树脂(BT Triazine and/or Bismaleimide)、聚酰亚胺(Polyimide)、氰酸酯(Cyanate Ester)、聚四氟乙烯(PTFE,Poly Tetra Fluoro Ethylene, Teflon)、聚烯烃(Hydrocarbon)、聚脂(Polyester)及热塑树脂(Thermoplastics)、通过改变树脂体系,使用非溴基的树脂实现、以及上述材料的混合物,呈液态状,可通过涂覆的方式覆盖于中心层上,经烘烤固化,固化后厚度约5-10um,后续经湿法蚀刻工序去除。
4.根据权利要求所述的方法,步骤(一)(二)可选用一侧形成绝缘聚合物层金属,或者通过热压方式贴合的可分离双绝缘聚合物层。
5.且步骤(四)可通过蚀刻金属和介质层或热分离方式完成。
6.根据权利要求所述的方法,其中步骤(二)中的介质层厚度至少为2um且不大于5um。
7.根据权利要求所述的方法,在以上步骤中同一层次导电层和不同层间导电层;包括使用选自电镀或化学镀技术沉积的铜。
8.根据权利要求所述的方法,在以上步骤中同一层次导电层和不同层间导电层贯穿或埋于介质层中;介质层制作使用液态聚合物绝缘层涂覆于同一层次导电层和不同层间导电层之间,经过涂覆、固化途径填充,并使用物理和化学方法减低介质层厚度。
9.根据权利要求所述的方法,所述介质层包括由聚合物树脂构成的基体材料,所述聚合物树脂包括:热塑性塑料、热固性塑料及上述两种塑料的混合物,例如酚醛树脂(Phenolic)、环氧树脂(Epoxy)、聚苯醚(PPO)、双顺丁烯二酸酰亚胺/三嗪树脂(BT Triazine and/or Bismaleimide)、聚酰亚胺(Polyimide)、氰酸酯(Cyanate Ester)、聚四氟乙烯(PTFE,Poly Tetra Fluoro Ethylene, Teflon)、聚烯烃(Hydrocarbon)、聚脂(Polyester)及热塑树脂(Thermoplastics)、通过改变树脂体系,使用非溴基的树脂实现、以及上述材料的混合物。
10.根据权利要求所述的方法,第一、第二、第三介质层通过高温固化方式完成,单纯加热到250℃~300℃完全固化。
11.一种实质上通过权利要求的方法形成的电子封装基板,实质上包括:多层传导层和绝缘层的封装基板;导电层包括金属性材料;介质层包括聚合物基体材料;其中不同层间导电层贯穿介质层,连接同一层次导电层。
CN201410180329.0A 2014-04-27 2014-05-03 一种柔性封装基板制作方法 Pending CN104008978A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410180329.0A CN104008978A (zh) 2014-04-27 2014-05-03 一种柔性封装基板制作方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410170738.2 2014-04-27
CN201410170738 2014-04-27
CN201410180329.0A CN104008978A (zh) 2014-04-27 2014-05-03 一种柔性封装基板制作方法

Publications (1)

Publication Number Publication Date
CN104008978A true CN104008978A (zh) 2014-08-27

Family

ID=51369590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410180329.0A Pending CN104008978A (zh) 2014-04-27 2014-05-03 一种柔性封装基板制作方法

Country Status (1)

Country Link
CN (1) CN104008978A (zh)

Similar Documents

Publication Publication Date Title
JP5290761B2 (ja) 新規の集積回路支持構造体およびその製造
US8945994B2 (en) Single layer coreless substrate
CN106328604B (zh) 芯片封装
US20020020898A1 (en) Microelectronic substrates with integrated devices
US7745933B2 (en) Circuit structure and process thereof
US11862552B2 (en) Methods of embedding magnetic structures in substrates
US20120037411A1 (en) Packaging substrate having embedded passive component and fabrication method thereof
CN102254898A (zh) 一种基于柔性基板封装的屏蔽结构及其制作工艺
US9132494B2 (en) Wiring board and method for manufacturing the same
CN111095549A (zh) 容纳具有不同厚度的嵌入式管芯的贴片
JPH09232503A (ja) 三次元積層モジュール
CN101364586A (zh) 封装基板结构及其制作方法
CN112466833A (zh) 内埋元件封装结构及其制造方法
US20140146504A1 (en) Circuit board, package structure and method for manufacturing same
CN104008978A (zh) 一种柔性封装基板制作方法
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
CN202940236U (zh) 封装基板构造
TWI802135B (zh) 電路板結構及其製造方法
US11558961B2 (en) Printed circuit board
TWI327367B (en) Semiconductor substrate structure and method for fabricating the same
CN111063673A (zh) 一种无基板集成天线封装结构及其制造方法
JP2008305952A (ja) 高密度細線実装構造及びその製造方法
JP2008305976A (ja) 高密度細線実装構造及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140827