CN111095549A - 容纳具有不同厚度的嵌入式管芯的贴片 - Google Patents

容纳具有不同厚度的嵌入式管芯的贴片 Download PDF

Info

Publication number
CN111095549A
CN111095549A CN201780095316.5A CN201780095316A CN111095549A CN 111095549 A CN111095549 A CN 111095549A CN 201780095316 A CN201780095316 A CN 201780095316A CN 111095549 A CN111095549 A CN 111095549A
Authority
CN
China
Prior art keywords
die
dielectric
embedded
patch
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780095316.5A
Other languages
English (en)
Inventor
S.皮坦巴拉姆
R.A.梅
K.达马维卡塔
田中宏树
R.N.马内帕利
S.R.S.博亚帕蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN111095549A publication Critical patent/CN111095549A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)

Abstract

提供了用于将一个或多个表面管芯耦合到中介层或母板的贴片的技术。在示例中，贴片可以包括多个嵌入式管芯。在示例中，微电子器件可以被形成为在中介层上包括贴片，其中该贴片可以包括多个嵌入式管芯，并且每个管芯可以具有不同的厚度。

Description

容纳具有不同厚度的嵌入式管芯的贴片
技术领域
本文中描述的实施例总体上涉及用于形成包括贴片的微电子器件及其组件的方法和装置；并且更特别地，本发明涉及用于形成和提供具有变化厚度和低凸点顶部变化（BTV）的嵌入式管芯的贴片的方法和装置。
背景技术
诸如IC（集成电路）封装之类的许多形式的微电子器件包括支撑一个或多个器件（在本文中被称为“管芯”）的衬底，该一个或多个器件被嵌入衬底中（例如，至少部分地保持在衬底的表面下方）。在许多示例中，这种微电子器件可以具有耦合在衬底表面上方的一个或多个半导体管芯。嵌入式管芯可以具有各种配置。例如，在一些示例应用中，嵌入式管芯可以是仅提供导电路径的“无源”组件（在本文中被称为“桥”管芯），而在其他示例应用中，嵌入式管芯可以是“有源”管芯，包含附加的电路元件，如本文中稍后讨论的。
将管芯嵌入微电子器件的衬底中（无论是桥管芯还是有源管芯）提供了许多优点。然而，被用来制造这种衬底的常规过程可能易于产生不一致性，从而导致衬底的产率损失或者导致在将衬底与其他结构（诸如表面管芯）进行集成时的复杂性。例如，用于形成嵌入式管芯衬底的常规过程典型地限定了衬底内的多个横向布线层，并且通常通过使用堆积过程（诸如例如，真空层压过程）来形成。在这样的常规构建过程中，多层电介质被连续地层压在相应的布线层上，该布线层通常通过金属化（诸如电镀铜）的半加成法过程（SAP）而形成。通过在这些金属横向布线层上方的堆积过程所形成的这种衬底可能导致焊料凸点高度（顶部）中的变化或BTV。由于管芯可以具有不同的厚度（例如，在垂直或Z方向上不同），因此通过在衬底内嵌入多个管芯进一步加剧了对通过该过程形成的衬底的限制。随着凸点间距缩放减小，两种类型的变化都变得更加有问题。因此，预期上面讨论的常规过程所体验到的限制对于未来的器件将变得越来越有问题。
附图说明
图1A总体上图示了包括示例贴片的微电子器件的示例配置的简化示意图。
图1B总体上图示了具有示例贴片102的微电子器件的替换实施例的示意图的简化截面图。
图2A-2R总体上图示了用于形成示例贴片的示例过程中的顺序代表性阶段的简化示意图。
图3A-3D图示了用于形成示例衬底的示例过程的顺序代表性阶段的替换的简化示意图。
图4总体上图示了用于制造贴片的示例方法的流程图。
图5描绘了电子系统的系统级示图，该电子系统可以合并嵌入式管芯微电子器件，诸如本文中所描述的任何微电子器件。
具体实施方式
以下描述和附图充分说明了具体实施例，以使得本领域技术人员能够实践它们。其他实施例可以合并结构改变、逻辑改变、电学改变、过程改变以及其他改变。可以将一些实施例的部分和特征包括在其他实施例中或者代替其他实施例的部分和特征。权利要求中所阐述的实施例涵盖这些权利要求的所有可用等价方式。
本描述解决了包括贴片的新型微电子器件的示例实施例。示例贴片可以包括多个嵌入式管芯。每一个嵌入式管芯的厚度可以与其他嵌入式管芯不同。在某些示例中，示例贴片可以便于多个表面管芯与例如可以将表面管芯连接到母板的中介层/衬底的电连接。本描述还解决了用于制造这种贴片的过程的示例实施例，以及合并了该新型贴片的电子系统。在本文中描述的一些示例中，贴片容纳一个或多个嵌入式管芯，该管芯特别适合于在制造中改进产率。在许多示例中，贴片包括延伸穿过贴片的电介质的垂直接触部。
在许多示例中，贴片可以进一步包括从一个或多个表面延伸到一个或多个嵌入式管芯的接触部。可以被形成为包括不多于单个横向（即，在侧向/水平方向上）布线层（即，包含一个或多个横向布线迹线的单个层）。在一些示例中，贴片中的导电结构可以是完全穿过贴片延伸的垂直接触部，或者可以是从上表面或下表面延伸到嵌入式管芯的垂直接触部。在其他示例中，可以在贴片的上表面附近（在贴片的结构内，或设置在贴片的表面上）、在贴片的下表面附近（例如，在贴片的下部金属化层中）、或者在贴片的中间（从衬底的上表面和下表面两者垂直偏移）提供单个横向布线层。
嵌入式管芯可以具有各种配置。例如，在一些示例中，嵌入式管芯可以是仅提供导电路径的“无源”组件（在本文中被称为“桥”管芯）。在许多这种示例中，这种桥管芯可以被用来在固定在贴片的表面上方的两个或更多个表面半导体管芯（在本文中称为“表面管芯”）之间提供互连。
在其他示例应用中，嵌入式管芯可以包括超过简单的导电互连之外的有源电路组件。具有有源电路组件的这种管芯可以包括如下电路：该电路的范围从包括相对简单的电路（诸如例如，滤波器、限压器等等）到复杂得多的电路，该复杂得多的电路包括例如晶体管、保险丝或反熔丝，和/或其他可编程元件（诸如，可编程逻辑器件（PLM）、现场可编程逻辑阵列（FPGA）等）和/或处理（指令执行）能力。出于本描述的目的，“桥”管芯的术语将被用于仅具有提供电路路径的互连结构的任何管芯；并且“有源”管芯的术语将被用于具有超过桥管芯的电路器件以外的电路器件的任何管芯。附加地，当前描述使用术语“嵌入式管芯”来指代在完成贴片时被嵌入或将被嵌入贴片内的管芯。
在一些示例中，可以从贴片衬底去除横向重新分布/布线层，以使得贴片衬底仅仅包括单个横向布线层。在一些示例中，贴片可以包括多个布线层。在许多示例中，贴片可以通过适当的接触结构直接耦合到中介层。所描述的具有单个横向布线层的结构可以简化贴片的制造，由此改进贴片的潜在产率。附加地，如本文中稍后描述的，可以通过提供改进的尺寸控制的过程来制造贴片。这种尺寸控制可以帮助提供小于10微米并且在某些示例中小于5微米的凸点顶部变化（BTV）。附加地，未来多代的微电子器件要求高得多的异构集成水平。这种更高的异构集成水平可能要求将使用嵌入在衬底中的桥管芯来连接多个管芯。为了适应更高的连接，可能需要在衬底中嵌入大量的管芯。本主题可以适应这种更高水平的集成，同时还通过减少BTV拒收来维持高产率。
可以以常规的方式来构造中介层，如本领域技术人员已知的那样。在许多示例中，中介层的上表面和下表面处的许多接触垫或其他接触结构与贴片中的至少一些垂直通孔（诸如例如，延伸到衬底中的嵌入式管芯的衬底中的一些垂直通孔）相比可以处于相对较宽的间距下。
现在更详细地参考附图并且特别是参考图1A，该图描绘了微电子器件100的示例配置的简化示意图，该微电子器件100展示了上述构造。微电子器件100包括通常以102指示的贴片，该贴片容纳第一嵌入式管芯104和第二嵌入式管芯105。在某些示例中，第一嵌入式管芯的厚度可以与第二嵌入式管芯105的不同。贴片102被固定到通常以106指示的中介层。第一表面管芯108和第二表面管芯110耦合在贴片102的第一表面112上方。
贴片102进一步包括：通常分别以116和118指示的第一和第二组垂直接触部，它们在通常以120指示的介电体内延伸。第一组垂直接触部116形成延伸穿过介电体120的整个尺寸的贯穿接触部；而垂直接触部118可以延伸以接合嵌入式管芯104、105之一。如将关于图2A-2R更详细讨论的，贴片102可以包括一种或多种类型的介电材料，诸如例如下述各项中的任何一个或多个：聚酰亚胺、聚酰胺和环氧树脂（通常与填充剂（诸如例如二氧化硅填充剂）一起使用，诸如例如以“Ajinomoto堆积薄膜”（ABF）商品名出售的环氧树脂）、以及本领域技术人员已知的其他电介质。附加地，介电材料可以形成在嵌入式管芯104、105的周围。在一些示例中，第一组和第二组垂直接触部116、118（或者在一些示例中仅单个组的接触部）的介电材料和导电材料可以都（至少部分地）形成在这种材料的多个层中。
部分地由于第一组垂直接触部116的较大垂直尺寸，该组接触部的至少一部分相对于彼此以比接触部118更大的间距进行布置。在所描绘的示例中，绝缘层114（诸如阻焊剂）被放置在贴片102的第一表面112上方，并且如通常以122和124指示的接触垫延伸穿过绝缘层114以分别接合垂直接触部116和118。在其他示例中，可以省略阻焊剂或其他绝缘层114，并且可以利用接触结构的不同配置来便于一个或多个表面管芯108、110直接地电气和机械耦合到贴片102。
贴片102包括可选的横向布线迹线126，该横向布线迹线126横向延伸以在两个侧向偏移的垂直位置之间重新分布信号（在所图示的说明性示例中，在垂直接触部118（A）与垂直接触部116（A）之间延伸，该垂直接触部118（A）延伸到嵌入式管芯104）。尽管描绘了一对横向布线迹线126；但是本领域技术人员将意识到，当存在这种层时，可以在该层中形成多个布线迹线，以在相应的侧向偏移位置之间形成连接。在所描绘的示例中，可选的横向布线迹线126形成在贴片102的上表面112处的层中。在其他示例中，横向布线层可以形成在贴片102内部（即，在贴片102的表面112与下表面之间的某个位置处）。
中介层106耦合到贴片102以与其进行电通信。在本示例中，中介层106可以被配置成为微电子器件100的封装衬底的功能提供服务。结果，中介层106可以被配置成在贴片102（以及潜在地与其耦合的器件，诸如表面管芯108、110）与微电子器件100外部的结构之间提供期望的互连布线。
中介层106提供通常以130指示的上接触部和通常以132指示的下接触部，并且在上接触部130与下接触部132之间提供电接口布线。横向重新分布结构的适当层（例如，迹线的横向重新分布的三个层被示意性地表示为134、136和138）便于重新分布。每个级别的迹线的示例横向重新分布可以通过垂直互连（诸如本领域技术人员已知的微通孔或类似结构）直接连接到相邻的级或连接到另一垂直偏移位置。在一些示例中，中介层106可以包括由一个或多个绝缘层形成的一个或多个层，该绝缘层诸如是玻璃增强环氧树脂（诸如FR-4）、聚四氟乙烯（特氟隆）、棉纸增强环氧树脂（CEM-3）、酚醛玻璃（G3）、纸酚醛（FR-1或FR-2）、聚酯玻璃（CEM-5）、以及许多其他示例介电材料，以及上述各项的组合。在许多示例中，中介层106可以通过在核心上或者在无核心配置中的堆积过程而形成；并且微通孔形成过程（诸如激光钻孔，接着是金属填充）可以被用来在堆积层和管芯接合垫中的导电层之间形成互连。
图1B总体上图示了具有贴片102和中介层106的示例微电子器件100'的替换实施例的示意图的简化截面图。微电子器件100'主要在以下方面与图1A的微电子器件100不同：第二嵌入式管芯105'具有包括垂直贯穿接触部107（在一些示例中，这可以是衬底内的任何或所有嵌入式管芯的特性）的示例配置，诸如通过管芯的TSV；并且衬底102包括延伸到嵌入式管芯105'的贯穿接触部107的附加下表面垂直接触部114。
如对第一嵌入式管芯104那样对第二嵌入式管芯105’进行处置，第二嵌入式管芯105'可以是桥管芯或有源管芯，并且可以具有任何期望的配置。尽管在图1A和图1B中描绘了第一和第二嵌入式管芯，但是对于本领域技术人员而言将明显的是：在贴片102内可以支撑更多的嵌入式管芯。如以上在该示例中所指出的，出于说明的目的，第二嵌入式管芯105'包括示例垂直贯穿接触部107。如对于本领域技术人员将明显的是，嵌入式管芯通常可以包括多个垂直贯穿接触部，这些垂直贯穿接触部的至少一些可以以相对于彼此的期望间距而布置在阵列中。垂直贯穿接触部107的存在通常可能导致需要延伸到第二嵌入式管芯105'的下表面垂直接触部114，以便于对中介层106'的连接，如所示的那样。
注意到，第一嵌入式管芯104的厚度和第二嵌入式管芯105'的厚度不同。厚度是如被组装在贴片102中的嵌入式管芯在垂直于顶表面112或底表面128的方向上的尺寸度量。除了允许贴片容纳不同厚度的嵌入式管芯之外，本文中讨论的技术还允许减小凸点顶部变化（BTV）。
图2A-2R总体上图示了用于形成结合了本文中所描述的技术和结构的示例贴片的示例过程中的顺序代表性阶段的简化示意图。如图2A中描绘的，一个或多个初始图案化金属化层202可以形成在通常以210指示的第一载体结构上。在一些示例中，载体结构210可以包括限定了可以在其上方形成贴片的平坦支撑表面的支撑结构。在一些示例中，载体结构210还可以在支撑结构的平坦表面上包括释放层或其他表面层。出于本示例的目的，可以将种子层206沉积在载体结构210上。
金属化层202可以具有用于形成贴片的垂直接触部（或其他导电结构）的临时最底部部分的任何期望形式。可以通过本领域技术人员已知的期望过程来形成金属化层202。例如，对于许多材料，可以使用半加成法过程（SAP）来形成这些下部金属化层202的图案化结构。
贴片可以包括其中保持了嵌入式管芯的介电体。在一些示例中，介电体的第一部分可以限定介电体的上表面，并且介电体的第二部分可以延伸以封装或嵌入该嵌入式管芯104、105。在一些示例中，介电体的第一部分和第二部分两者都可以具有平坦化表面，如下所述。这种平坦化表面可以通过研磨、化学机械抛光（CMP）或另一已知技术来形成，也如下所述。
现在参考图2B，可以在图2A的结构上方使介电层214沉积到足以覆盖如图2B中所定向的金属化层202的尺寸。介电层214可以是如上所述的任何材料，包括如上所描述的聚酰胺、聚酰亚胺、环氧树脂等。可以诸如通过研磨、CMP等对介电层214进行平坦化和抛光，以形成平坦化表面216。因此，介电层214形成了将要形成的贴片的介电体的上述第一部分。
平坦化（或其他平坦化过程）可以被配置成在金属化层202的表面处停止，使得平坦表面216部分地由金属化层202的所暴露的上表面形成。在形成介电层之前，所描述的第一金属化层202在载体上的形成在许多示例中提供了显著的优点，从而便于在嵌入式管芯上方建立衬底的受控尺寸，并且提供用于支撑布线迹线126和贴片的上端子的平坦表面216。
现在参考图2C，可以在图案化金属化层202的至少某个部分上形成第二金属化层/柱218。在许多示例中，第二金属化层/柱218可以形成在金属化层202的部分上方以形成垂直接触部222的部分。如果第一金属化层202的一部分被配置成是用于嵌入式管芯的接触部，则第二金属化层/柱218可以不被形成在第一金属化层202的这种部分中的一些或全部上方。再一次，根据需要，可以通过SAP过程形成第二金属化层/柱218，以仅在第一金属化层202的所选部分上留下金属化柱结构或垂直接触部222。在某些示例中，可以通过多个成层（layering）操作来形成金属化层。
通过使用多个金属化层来形成垂直接触部222便于建立贴片控制垂直尺寸，并且利用可从外部接近的垂直接触部222，简化了贴片到微电子器件中的集成。在某些示例中，表面处理层可以由期望的金属形成，该金属具有形成在其上的导电接触材料212。这种表面处理层可以包括镍、锡银等中的一个或多个。在许多示例中，导电接触材料212可以是铜，尽管可以利用其他导电金属或合金。
现在参考图2D，可以将嵌入式管芯204、205放置在介电层214的平坦表面216上，其中嵌入式管芯204、205的接触部与第一载体结构210相邻。在一些示例中，在进一步的处理期间，可以利用接合层231以相对于平坦表面216固定的关系来保持嵌入式管芯204、205的部分。如图2E中所示，然后在图2D的结构上形成附加的电介质230，在许多示例中，其尺寸足以完全包裹嵌入式管芯204和205两者、以及垂直贯穿接触部222。附加电介质230可以被形成为单个层或被形成为多个层，如最适合用于该层的材料那样。在许多示例中，可以期望在嵌入式管芯204、205周围形成附加电介质230，从而导致电介质在嵌入式管芯204、205、柱和其他结构周围的更加均匀的分布，以使得空隙被最小化或消除。
如图2F中所示，再次诸如通过使用研磨、CMP或另一种已知技术来将电介质230平坦化，以形成平坦上表面232，该平坦上表面232包括贯穿垂直接触部222的上表面（如在图3G中定向的那样）。结果，电介质230形成了贴片的介电体的所标识的第二部分。
现在参考图2G，可以通过将保护材料层234应用到介电体的平坦上表面232（如图2G中所定向的那样）来保护垂直接触部222的暴露表面。在某些示例中，保护材料可以是钛（Ti）或其他合适的材料。
参考图2H，第二载体结构236可以附着到当前在组装件顶部的保护材料层234。在某些示例中，第二载体结构236可以包括玻璃载体。在一些示例中，第二载体结构236可以包括接合材料层238，诸如粘合剂，以将第二载体附着到组装件的表面。在图2I处，可以诸如通过但不限于激光去接合、热或机械手段或其组合来从组装件去除第一载体结构210。在图2J处，例如，可以使用诸如蚀刻之类的过程来去除至少一部分（即便不是整个）初始金属化层214。在图2K处，例如，可以诸如通过干法蚀刻来去除被用来最初固定嵌入式管芯204、205的接合材料231。在2L处，可以翻转该组装件并且可以制造导电布线层240以例如将嵌入式管芯204、205的接触部与垂直接触部222连接，或者提供用于嵌入式管芯204、205的接触部或者垂直接触部222的连接垫。
在图2M处，可以将绝缘层242附着或形成到介电体的第一部分214的暴露表面、以及导电布线层240的暴露表面。可以进一步对绝缘层242进行蚀刻或钻孔，以允许形成用于表面管芯或其他器件的暴露连接244、245。在某些示例中，用于到表面管芯或其他器件的连接的暴露连接244、245可以以与表面管芯108、110（图1）或桥管芯204、205的连接垫的间距相称的最小间距来布置。在一些示例中，第一间距可以是大约40 um或更小。在某些示例中，第一间距可以是大约30 um或更小。在某些示例中，绝缘层242的材料可以包括阻焊剂。
在图2N处，可以将加固物246附着到绝缘层242的材料以加强贴片组装件。在图2O处，可以去除第二载体结构236。在某些示例中，可以使用激光对粘合剂层238进行烧蚀，从而将第二载体结构236附着到贴片组装件。在图2P处，可以去除保护层234以暴露垂直接触部222的部分。图2Q和2R图示了用于制造用于连接到中介层的贴片的端子的选项。在图2Q处，第二绝缘层248可以附着到贴片组装件的底侧，并且可以进一步被蚀刻或钻孔以暴露垂直接触部222的缩回的接触区域。在图2R处，微球250可以附着到垂直连接器222的暴露部分。
图3A-3D图示了用于形成结合了本文中描述的技术和结构的贴片的示例过程的顺序代表性阶段的替换的简化示意图。图2A-2P的代表性步骤可以在图3A中图示的代表性阶段之前。在图3A处，所暴露的垂直连接器222或某个其他标记可以提供基准，以便对进入开口352进行定位，并且将其蚀刻或钻孔成嵌入式管芯204之一的TSV 354。在图3B处，可以在开口352内沉积铜种子层356和附加的铜，以延伸TSV 354的电连接。在图3C处，多余的铜可以被去除以再次暴露包括TSV 354的垂直接触部358的垂直接触部222。在图3D处，外部端子可以附着到垂直连接器222、358。这种外部端子可以包括但不限于微球350。
图4总体上图示了用于制造贴片的示例方法400的流程图。在401处，可以在第一载体上形成第一图案化导电层。第一载体可以是尺寸稳定的载体，诸如玻璃载体。在某些示例中，可以在图案化导电层上方形成电介质，并且可以对电介质和图案化导电层两者进行平坦化和抛光。在某些示例中，可以在第一图案导电层的暴露部分上形成导电柱。贴片的垂直接触部可以包括导电柱。在403处，可以将两个或更多个管芯放置在第一图案化导电层的暴露部分上。在一些示例中，在管芯的接触部上的保持材料可以将每个管芯保持在第一图案化导电层上的适当位置。在405处，可以将管芯嵌入电介质中。在某些示例中，可以将电介质平坦化以暴露垂直接触部的顶表面。在准备翻转组装件时，可以将保护材料应用于电介质以及垂直接触部的暴露表面。在407处，可以将第二载体结构耦合到保护材料，并且在409处，可以去除第一载体材料。可以通过对载体的临时接合材料进行激光烧蚀或通过其他合适的方法来去除载体。在411处，可以翻转组装件，并且一层布线迹线可以代替第一图案化导电层。在413处，可以制造用于连接到一个或多个表面管芯的第一端子以连接到布线迹线。这种制造可以包括使阻焊剂形成至与第二载体相对的组装件的上侧。在一些示例中，可以将加固物附着到组装件的上侧，以在去除了第二载体时维持贴片的结构刚度。在415处，可以制造用于将贴片和表面管芯连接到中介层的第二端子，该第二端子与第一端子相对。可以在形成第二端子之前去除第二载体。可以通过对载体的临时接合材料进行激光烧蚀或通过其他合适的方法来实现对第二载体的去除。可以使用比第一端子更大的间距来制造第二端子。
本文中描述的技术允许对贴片的有效制造，该贴片可以包括变化厚度的两个或更多个嵌入式管芯，同时还保持相对小的BTV。使用上述技术制造的封装可以在30 um及以下的凸点间距的PoINT型架构中使用。因为嵌入式管芯的厚度可以变化，所以与常规的贴片装置和方法相比，使用嵌入在贴片内的有源管芯可以打开多种应用，同时还提供优异的产率。
图5图示了根据本发明的一个实施例的系统级示图。例如，图5描绘了包括如本文中描述的那样构造的微电子器件嵌入式管芯封装的电子器件（例如，系统）的示例。如上面指出的，具有提供了与下面的衬底的轮廓无关的平坦表面的模制组件的嵌入式管芯封装能够提供更高产率的封装，以用于合并到这种系统中。图5被包括以示出针对本发明的更高级别设备应用的示例。在一个实施例中，系统500包括但不限于台式计算机、膝上型计算机、上网本、平板电脑、笔记本计算机、个人数字助理（PDA）、服务器、工作站、蜂窝电话、移动计算设备、智能电话、互联网电器或任何其他类型的计算设备。在一些实施例中，系统500是片上系统（SOC）式系统。
在一个实施例中，处理器510具有一个或多个处理核心512和512N，其中512N表示处理器510内部的第N个处理器核心，其中N是正整数。在一个实施例中，系统500包括：包含510和505的多个处理器，其中处理器505的逻辑类似于或等同于处理器510的逻辑。在一些实施例中，处理核心512包括但不限于：用以取指指令的预取指逻辑、用以解码指令的解码逻辑、用以执行指令的执行逻辑等等。在一些实施例中，处理器510具有高速缓冲存储器516，以对用于系统500的指令和/或数据进行高速缓存。可以将高速缓冲存储器516组织到包括一级或多级高速缓冲存储器的层级结构中。
在一些实施例中，处理器510包括：存储器控制器514，其可操作来实行以下功能，该功能使得处理器510能够访问存储器530并且与存储器530通信，该存储器530包括易失性存储器532和/或非易失性存储器534。在一些实施例中，处理器510与存储器530和芯片组520耦合。还可以将处理器510耦合到无线天线578来与被配置成传输和/或接收无线信号的任何设备进行通信。在一个实施例中，无线天线接口578根据但不限于以下各项进行操作：IEEE 802.11标准及其相关族、家用插头AV（HPAV）、超宽带（UWB）、蓝牙、WiMax或任何形式的无线通信协议。
在一些实施例中，易失性存储器532包括但不限于同步动态随机存取存储器（SDRAM）、动态随机存取存储器（DRAM）、RAMBUS动态随机存取存储器（RDRAM）和/或任何其他类型的随机存取存储器设备。非易失性存储器534包括但不限于闪速存储器、相变存储器（PCM）、只读存储器（ROM）、电可擦除可编程只读存储器（EEPROM）或任何其他类型的非易失性存储器设备。
存储器530存储要由处理器510执行的信息和指令。在一个实施例中，存储器530还可以在处理器510正在执行指令的同时存储临时变量或其他中间信息。在图示的实施例中，芯片组520经由点对点（PtP或P-P）接口517和522与处理器510连接。芯片组520使得处理器510能够连接到系统500中的其他元件。在本发明的一些实施例中，接口517和522根据诸如英特尔®快速路径互连（QPI）等等的PtP通信协议进行操作。在其他实施例中，可以使用不同的互连。
在一些实施例中，芯片组520可操作以与处理器510、505N、显示设备540以及其他设备572、576、574、560、562、564、566、577等进行通信。芯片组520还可以耦合到无线天线578以便与被配置成发射和/或接收无线信号的任何设备进行通信。
芯片组520经由接口526连接到显示设备540。显示器540可以是例如液晶显示器（LCD）、等离子体显示器、阴极射线管（CRT）显示器或任何其他形式的视觉显示设备。在本发明的一些实施例中，将处理器510和芯片组520合并到单个SOC中。此外，芯片组520连接到将各种元件574、560、562、564和566进行互连的一个或多个总线550和555。可以经由总线桥572将总线550和555互连在一起。在一个实施例中，芯片组520经由接口524与非易失性存储器560、（一个或多个）大容量存储设备562、键盘/鼠标564、网络接口566、智能TV 576、消费类电子设备577等等耦合。
在一个实施例中，大容量存储设备562包括但不限于固态驱动器、硬盘驱动器、通用串行总线闪速存储器驱动器，或任何其他形式的计算机数据存储介质。在一个实施例中，由任何类型的公知网络接口标准来实现网络接口566，该公知网络接口标准包括但不限于以太网接口、通用串行总线（USB）接口、外围组件互连（PCI）快速接口、无线接口和/或任何其他适合类型的接口。在一个实施例中，无线接口根据但不限于IEEE 802.11标准及其相关族、家用插头AV（HPAV）、超宽带（UWB）、蓝牙、WiMAX或任何形式的无线通信协议进行操作。
虽然将图5中所示的模块描绘为系统500内的单独的块，但是由这些块中的一些实行的功能可以集成在单个半导体电路内，或者可以使用两个或更多个单独的集成电路来实现。例如，虽然高速缓冲存储器516被描绘为是处理器510内的单独的块，但是可以将高速缓冲存储器516（或516的所选方面）合并到处理器核心512中。
附加注释和示例
在示例1中，一种用于制作多管芯贴片的方法可以包括：在第一载体结构上形成限定多个接触垫的第一图案化导电层，将第一管芯放置在多个接触垫中的第一多个接触垫上；将第二管芯放置在多个接触垫中的第二多个接触垫上；将第一管芯和第二管芯嵌入在图案化导电层上设置的电介质中；在电介质的与第一载体相反的表面上将第二载体结构附着到该电介质；去除第一载体结构，形成布线迹线，该布线迹线被配置成将第一和第二管芯与一个或多个表面管芯进行电耦合；形成与布线迹线中的第一多个布线迹线连接的第一端子，该第一端子在电介质的第一侧处暴露；以及形成与布线迹线中的第二多个布线迹线连接的第二端子，该第二端子在电介质的第二侧处暴露，该第二侧与第一侧相反。
在示例2中，示例1的第一管芯的厚度可选地与第二管芯的厚度不同。
在示例3中，示例1-2中任何一个或多个的形成第二端子可选地包括：去除第二载体结构。
在示例4中，示例1-3中任何一个或多个的去除第二载体结构可选地包括：对第二载体结构的粘合剂层进行激光烧蚀。
在示例5中，示例1-4中任何一个或多个的去除第二载体结构可选地包括：在去除第二载体结构之前将加固物耦合到第一侧。
在示例6中，示例1-5中任何一个或多个的形成图案化导电层可选地包括：使铜层沉积在第一载体上；以及在第一铜层中蚀刻多个接触垫。
在示例7中，示例1-6中任何一个或多个的方法可选地包括：将电介质的第一部分层压到图案化导电层上，以及对电介质的第一部分进行抛光。
在示例8中，示例1-7中任何一个或多个的方法可选地包括：形成从多个接触垫中的第三多个接触垫延伸到第二侧的多个垂直接触部。
在示例9中，示例1-8中任何一个或多个的将第一管芯和第二管芯嵌入电介质中可选地包括：将垂直接触部嵌入电介质中。
在示例10中，示例1-9中任何一个或多个的将第一管芯和第二管芯嵌入电介质中可选地包括：将电介质平坦化以暴露垂直接触部。
在示例11中，示例1-10中任何一个或多个的将第一管芯和第二管芯嵌入电介质中可选地包括：将保护层溅镀在垂直接触部的暴露部分上方。
在示例12中，示例1-11中任何一个或多个的第一载体结构可选地包括玻璃载体。
在示例13中，示例1-12中任何一个或多个的第二载体结构可选地包括玻璃载体。
在示例14中，示例1-13中任何一个或多个的形成第一端子可选地包括：用第二图案化导电层来代替所述第一图案化导电层的至少一部分。
在示例15中，形成第一端子可选地包括：将阻焊剂材料附着到第二图案化导电层，在阻焊剂层中蚀刻通孔；以及用导电材料填充通孔以形成第一端子。
在示例16中，示例1-15中任何一个或多个的形成第一端子可选地包括：在去除第一载体结构之后对第一图案化导电层的至少一部分进行蚀刻。
在示例17中，示例1-16中任何一个或多个的形成第一端子可选地包括：从第一嵌入式管芯或第二嵌入式管芯中的至少一个的接触部对附着材料进行蚀刻。
在示例18中，示例1-17中任何一个或多个的至第一和第二嵌入式管芯的第一端子的至少一部分可选地相对于彼此以第一间距进行布置，并且其中第二端子的至少一部分端子相对于彼此以第二间距进行布置，并且其中第一间距比第二间距更窄。
在示例19中，被配置成将第一表面管芯与第二表面管芯电互连并且将第一表面管芯或第二表面管芯中的至少一个与中介层或其他器件互连的贴片可以包括：电介质；第一端子，其在电介质第一侧上暴露；第二端子，其被设置在电介质中并且在电介质的第二侧上暴露，第二端子被配置成与中介层耦合，该第二侧与第一侧相反；第一嵌入式管芯，其嵌入电介质中并且耦合到第一端子中的第一多个端子；以及第二嵌入式管芯，其嵌入电介质中并且耦合到第一端子中的第二多个端子，并且其中第一嵌入式管芯的厚度与第二嵌入式管芯的厚度不同。
在示例20中，示例1-19中任何一个或多个的贴片可选地包括横向布线迹线，该横向布线迹线被配置成将第一端子中的至少一个与第一嵌入式管芯或第二嵌入式管芯中的至少一个的端子进行电耦合。
在示例21中，示例1-20中任何一个或多个的第一嵌入式管芯可选地是桥管芯。
在示例22中，示例1-21中任何一个或多个的第一嵌入式管芯可选地是有源管芯。
在示例23中，示例1-22中任何一个或多个的第二嵌入式管芯可选地是桥管芯。
在示例24中，示例1-23中任何一个或多个的第二嵌入式管芯可选地是有源管芯。
在示例25中，示例1-24中任何一个或多个的贴片可选地包括：从第二端子延伸穿过电介质的多个垂直接触部。
在示例26中，示例1-25中任何一个或多个的第一嵌入式管芯或第二嵌入式管芯中的至少一个可选地包括一个或多个穿硅通孔。
在示例27中，示例1-26中任何一个或多个的电介质可选地包括至少一个接触部，该至少一个接触部从衬底的第二表面延伸到第一嵌入式管芯或第二嵌入式管芯中的至少一个的相应穿硅通孔。
在示例28中，示例1-27中任何一个或多个的第一端子的至少一部分可选地相对于彼此以第一间距进行布置，其中贯穿第二端子的至少一部分相对于彼此以第二间距进行布置，并且其中第一间距比第二间距更窄。
在示例29中，一种微电子器件可以包括；至少容纳第一嵌入式管芯和第二嵌入式管芯的贴片，该贴片包括从贴片的第一表面延伸到贴片的相反的第二表面的贯穿接触部；以及从第一表面延伸到第一嵌入式管芯的接触部，该贴片具有横向布线迹线层。该微电子器件进一步包括：保持在贴片的第一表面上方的至少一个表面管芯，该表面管芯电耦合到贴片的一个或多个接触部；保持在贴片的第二表面附近的中介层，该中介层在第一表面上具有第一组多个中介层接触部，该第一组多个中介层接触部耦合到相应的贴片接触部，该中介层包含多个导电金属层，该多个导电金属层将第一组多个中介层接触部中的接触部重新分布到中介层的相反的第二表面上的相应位置；并且其中第一嵌入式管芯的厚度与第二嵌入式管芯的厚度不同。
在示例30中，示例1-29中任何一个或多个的贴片可选地包括单层横向布线迹线。
在示例31中，示例1-30中任何一个或多个的单层横向布线迹线可选地在贴片的表面附近。
在示例32中，示例1-31中任何一个或多个的单层横向布线迹线可选地在贴片的第一表面附近。
在示例33中，示例1-32中任何一个或多个的单层横向布线迹线可选地形成在贴片内部。
在示例34中，示例1-33中任何一个或多个的第一嵌入式管芯可选地是桥管芯。
在示例35中，示例1-34中任何一个或多个的第一嵌入式管芯可选地是有源管芯。
在示例36中，示例1-35中任何一个或多个的微电子器件可选地包括第二表面附近的多个接触表面。
在示例37中，示例1-36中任何一个或多个的贴片中的贯穿接触部中的至少一部分可选地延伸到第二表面附近的接触表面。
在示例38中，示例1-37中任何一个或多个的在第二表面附近的多个接触表面可选地通常与第二表面齐平。
在示例39中，贴片可选地包括介电体，嵌入式管芯被保持在介电体中。
在示例40中，示例1-39中任何一个或多个的介电体可选地包括在嵌入式管芯下方延伸的第一部分，其中第一部分具有在嵌入式管芯附近的第一平坦化表面。
在示例41中，示例1-40中任何一个或多个的第一平坦化表面可选地通过研磨或化学机械平坦化而形成。
在示例42中，示例1-41中任何一个或多个的第一平坦化表面可选地形成在贴片的第一金属化层的级别处。
在示例43中，示例1-42中任何一个或多个的介电体可选地包括在第一部分上方以及在第一和第二嵌入式管芯上方延伸的第二部分。
在示例44中，示例1-43中任何一个或多个的贯穿接触部的至少一部分可选地相对于彼此以第一间距进行布置，并且其中至第一嵌入式管芯的接触部的至少一部分相对于彼此以第二间距进行布置，其中第一间距比第二间距更窄。
在示例45中，示例1-44中任何一个或多个的嵌入式管芯可选地被完全包裹在贴片内，并且相对于第一表面以隔开的关系被支撑。
在示例46中，示例1-45中任何一个或多个的贴片可选地包括多层迭片（lamination）。
在示例47中，示例1-46中任何一个或多个的第一嵌入式管芯或第二嵌入式管芯中的至少一个可选地包括一个或多个穿硅通孔。
在示例48中，示例1-47中任何一个或多个的贴片可选地包括从贴片的第二表面延伸到嵌入式管芯的相应穿硅通孔的至少一个接触部。
以上详细描述包括对形成该详细描述的一部分的附图的参考。附图通过例示的方式示出了可以实践本发明的具体实施例。这些实施例在本文中也被称为“示例”。这些示例还可以包括除了所示出或描述的那些元件之外的元件。然而，本发明人还设想到其中仅提供所示出或描述的那些元件的示例。此外，本发明人还设想到使用所示出或描述的那些元件（或其一个或多个方面）关于特定示例（或其一个或多个方面）或关于本文所示出或描述的其他示例（或其一个或多个方面）的任何组合或排列的示例。
在本文档中，如专利文件中常见的那样，使用术语“一”或“一个”来包括一个或多于一个，这独立于“至少一个”或“一个或多个”的任何其他实例或使用。在本文档中，术语“或”被用来指代非排他性的“或”，以使得“A或B”包括“A但不是B”、“B但不是A”以及“A和B”，除非另有指示。在本文档中，术语“包括”和“在其中”被用作相应术语“包含”和“其中”的简单英语等同表示。而且，在以下权利要求中，术语“包括”和“包含”是开放式的，即，包括除了在权利要求中的这种术语之后列出的那些元件之外的元件的系统、设备、物品、组成、配方或过程仍然被视为落入该权利要求的范围内。此外，在所附权利要求中，术语“第一”、“第二”和“第三”等仅被用作标签，并且不意图对它们的对象强加数值要求。
以上描述意图是说明性的，而不是限制性的。例如，可以以彼此组合的方式使用上述示例（或其一个或多个方面）。可以诸如由本领域技术人员在审阅以上描述时使用其他实施例。提供摘要以符合37 C.F.R.§1.72（b），从而允许读者快速查明本技术公开内容的实质。所提出的理解是，它将不被用来解释或限制权利要求的范围或含义。而且，在以上具体实施方式中，各种特征可以成组在一起以使本公开流线化。这不应当被解释为意图使未要求保护的公开特征对于任何权利要求是必要的。而是，发明主题可以在比特定的公开实施例的所有特征更少的情况下存在。因此，将所附权利要求以此方式合并到具体实施方式中，其中每个权利要求以其自身作为单独的实施例，以及所预料到的是，可以按照各种组合或排列将这种实施例彼此组合。本发明的范围应当参考所附权利要求以及这种权利要求所授予权利的等价物的完整范围来确定。

Claims (25)

1.一种用于制作多管芯贴片的方法，所述方法包括：
在第一载体结构上形成限定多个接触垫的第一图案化导电层；
将第一管芯放置在所述多个接触垫中的第一多个接触垫上；
将第二管芯放置在所述多个接触垫中的第二多个接触垫上；
将所述第一管芯和所述第二管芯嵌入在所述图案化导电层上设置的电介质中；
在所述电介质的与所述第一载体相反的表面上，将第二载体结构附着到所述电介质；
去除所述第一载体结构；
形成布线迹线，所述布线迹线被配置成将所述第一和第二管芯与一个或多个表面管芯进行电耦合；
形成与所述布线迹线中的第一多个布线迹线连接的第一端子，所述第一端子在所述电介质的第一侧处暴露；以及
形成与所述布线迹线中的第二多个布线迹线连接的第二端子，所述第二端子在所述电介质的第二侧处暴露，所述第二侧与所述第一侧相反。
2.根据权利要求1所述的方法，其中所述第一管芯的厚度与所述第二管芯的厚度不同。
3.根据权利要求1所述的方法，其中形成第二端子包括去除所述第二载体结构。
4.根据权利要求3所述的方法，其中去除所述第二载体结构包括：对所述第二载体结构的粘合剂层进行激光烧蚀。
5.根据权利要求3所述的方法，其中去除所述第二载体结构包括：在去除所述第二载体结构之前将加固物耦合到所述第一侧。
6.根据权利要求1所述的方法，其中形成图案化导电层包括：
使铜层沉积在第一载体上；以及
在所述第一铜层中蚀刻多个接触垫。
7.根据权利要求6所述的方法，其中：
将所述电介质的第一部分层压到所述图案化导电层上；以及
对所述电介质的第一部分进行抛光。
8.根据权利要求1所述的方法，包括：形成从所述多个接触垫中的第三多个接触垫延伸到所述第二侧的多个垂直接触部。
9.根据权利要求8所述的方法，其中将所述第一管芯和所述第二管芯嵌入电介质中包括：将所述垂直接触部嵌入所述电介质中。
10.根据权利要求9所述的方法，其中将所述第一管芯和所述第二管芯嵌入电介质中包括：将所述电介质平坦化以暴露所述垂直接触部。
11.根据权利要求10所述的方法，其中将所述第一管芯和所述第二管芯嵌入电介质中包括：将保护层溅镀在所述垂直接触部的暴露部分上方。
12.根据权利要求1所述的方法，其中所述第一载体结构包括玻璃载体。
13.根据权利要求1所述的方法，其中所述第二载体结构包括玻璃载体。
14.根据权利要求1所述的方法，其中形成第一端子包括：用第二图案化导电层代替所述第一图案化导电层的至少一部分。
15.根据权利要求14所述的方法，其中形成第一端子包括：
将阻焊剂材料附着到所述第二图案化导电层；
在阻焊剂层中蚀刻通孔；以及
用导电材料填充所述通孔以形成所述第一端子。
16.根据权利要求1所述的方法，其中形成第一端子包括：在去除所述第一载体结构之后对所述第一图案化导电层的至少一部分进行蚀刻。
17.根据权利要求16所述的方法，其中形成第一端子包括：从第一嵌入式管芯或第二嵌入式管芯中的至少一个的接触部对附着材料进行蚀刻。
18.根据权利要求1所述的方法，其中至第一和第二嵌入式管芯的第一端子的至少一部分相对于彼此以第一间距进行布置，并且其中所述第二端子的至少一部分相对于彼此以第二间距进行布置，并且其中所述第一间距比所述第二间距更窄。
19.一种被配置成将第一表面管芯与第二表面管芯电互连并且将所述第一表面管芯或所述第二表面管芯中的至少一个与中介层或其他器件互连的贴片，所述贴片包括：
电介质；
第一端子，其在所述电介质的第一侧上暴露；
第二端子，其被设置在所述电介质中并且在所述电介质的第二侧上暴露，所述第二端子被配置成与中介层耦合，所述第二侧与所述第一侧相反；
第一嵌入式管芯，其嵌入所述电介质中并且耦合到所述第一端子中的第一多个端子；以及
第二嵌入式管芯，其嵌入所述电介质中并且耦合到所述第一端子中的第二多个端子，以及
其中所述第一嵌入式管芯的厚度与所述第二嵌入式管芯的厚度不同。
20.根据权利要求19所述的贴片，包括横向布线迹线，所述横向布线迹线被配置成将所述第一端子中的至少一个与所述第一嵌入式管芯或所述第二嵌入式管芯中的至少一个的端子进行电耦合。
21.根据权利要求19所述的贴片，其中所述第一嵌入式管芯是桥管芯。
22.根据权利要求19所述的贴片，其中所述第一嵌入式管芯是有源管芯。
23.根据权利要求19所述的贴片，其中所述第二嵌入式管芯是桥管芯。
24.根据权利要求19所述的贴片，其中所述第二嵌入式管芯是有源管芯。
25.根据权利要求19-24中任一项所述的贴片，其中所述第一嵌入式管芯或所述第二嵌入式管芯中的至少一个包括一个或多个穿硅通孔。
CN201780095316.5A 2017-12-29 2017-12-29 容纳具有不同厚度的嵌入式管芯的贴片 Pending CN111095549A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2017/069060 WO2019132992A1 (en) 2017-12-29 2017-12-29 Patch accomodating embedded dies having different thicknesses

Publications (1)

Publication Number Publication Date
CN111095549A true CN111095549A (zh) 2020-05-01

Family

ID=67064081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780095316.5A Pending CN111095549A (zh) 2017-12-29 2017-12-29 容纳具有不同厚度的嵌入式管芯的贴片

Country Status (7)

Country Link
US (2) US11862619B2 (zh)
EP (1) EP3732718A4 (zh)
KR (1) KR102613403B1 (zh)
CN (1) CN111095549A (zh)
MY (1) MY195611A (zh)
SG (1) SG11202004563VA (zh)
WO (1) WO2019132992A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111769099A (zh) * 2020-07-09 2020-10-13 中国科学院微电子研究所 一种基于多转接板实现多芯片集成的封装结构及封装方法
CN112234035A (zh) * 2020-09-29 2021-01-15 日月光半导体制造股份有限公司 半导体封装结构及其形成方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022024361A1 (ja) * 2020-07-31 2022-02-03 三菱電機株式会社 アクティブフェーズドアレーアンテナ
US20220199539A1 (en) * 2020-12-18 2022-06-23 Intel Corporation Microelectronic structures including bridges
US20230114404A1 (en) * 2021-09-30 2023-04-13 Qualcomm Incorporated Embedded trace substrate (ets) with embedded metal traces having multiple thickness for integrated circuit (ic) package height control
CN117438319A (zh) * 2022-05-31 2024-01-23 德卡科技美国公司 无引线框架的方形扁平无引脚（qfn）封装和直接接触互连堆叠结构及其制作方法
CN116918062A (zh) * 2022-08-15 2023-10-20 广东省科学院半导体研究所 填埋式三维扇出封装结构及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8384199B2 (en) * 2007-06-25 2013-02-26 Epic Technologies, Inc. Integrated conductive structures and fabrication methods thereof facilitating implementing a cell phone or other electronic system
TWI373109B (en) * 2008-08-06 2012-09-21 Unimicron Technology Corp Package structure
FR2938976A1 (fr) 2008-11-24 2010-05-28 St Microelectronics Grenoble Dispositif semi-conducteur a composants empiles
US8535989B2 (en) * 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US20110316140A1 (en) * 2010-06-29 2011-12-29 Nalla Ravi K Microelectronic package and method of manufacturing same
US8736065B2 (en) 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
KR101297015B1 (ko) 2011-11-03 2013-08-14 주식회사 네패스 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지
KR101362714B1 (ko) * 2012-05-25 2014-02-13 주식회사 네패스 반도체 패키지, 그 제조 방법 및 패키지 온 패키지
US8975726B2 (en) * 2012-10-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures and methods of forming the same
US9673131B2 (en) * 2013-04-09 2017-06-06 Intel Corporation Integrated circuit package assemblies including a glass solder mask layer
US9275955B2 (en) 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
US9583472B2 (en) * 2015-03-03 2017-02-28 Apple Inc. Fan out system in package and method for forming the same
US10483250B2 (en) * 2015-11-04 2019-11-19 Intel Corporation Three-dimensional small form factor system in package architecture
DE112015007213B4 (de) * 2015-12-22 2021-08-19 Intel Corporation Halbleiter-package mit durchgangsbrücken-die-verbindungen und verfahren zum herstellen eines halbleiter-package
WO2018081705A1 (en) * 2016-10-31 2018-05-03 The Regents Of The University Of California Flexible fan-out wafer level process and structure
WO2018125202A1 (en) * 2016-12-30 2018-07-05 Intel IP Corporation Interconnect structure for stacked die in a microelectronic device
US10943869B2 (en) * 2017-06-09 2021-03-09 Apple Inc. High density interconnection using fanout interposer chiplet

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111769099A (zh) * 2020-07-09 2020-10-13 中国科学院微电子研究所 一种基于多转接板实现多芯片集成的封装结构及封装方法
CN111769099B (zh) * 2020-07-09 2022-03-04 中国科学院微电子研究所 一种基于多转接板实现多芯片集成的封装结构及封装方法
CN112234035A (zh) * 2020-09-29 2021-01-15 日月光半导体制造股份有限公司 半导体封装结构及其形成方法
CN112234035B (zh) * 2020-09-29 2023-02-28 日月光半导体制造股份有限公司 半导体封装结构及其形成方法

Also Published As

Publication number Publication date
EP3732718A1 (en) 2020-11-04
US11862619B2 (en) 2024-01-02
MY195611A (en) 2023-02-02
US20240088121A1 (en) 2024-03-14
EP3732718A4 (en) 2022-01-12
US20200266184A1 (en) 2020-08-20
KR20200094743A (ko) 2020-08-07
KR102613403B1 (ko) 2023-12-14
WO2019132992A1 (en) 2019-07-04
SG11202004563VA (en) 2020-07-29

Similar Documents

Publication Publication Date Title
US20240088121A1 (en) Patch accommodating embedded dies having different thicknesses
US11764158B2 (en) Embedded multi-die interconnect bridge packages with lithographically formed bumps and methods of assembling same
KR101907733B1 (ko) 적층 상호접속 구조들을 구비한 브리지 상호접속부
US20230420375A1 (en) Inorganic-based embedded-die layers for modular semiconductive devices
US9196505B2 (en) Semiconductor device and method of forming the same
US11508662B2 (en) Device and method of very high density routing used with embedded multi-die interconnect bridge
US10651127B2 (en) Ring-in-ring configurable-capacitance stiffeners and methods of assembling same
TWI647790B (zh) 以聚合物部件爲主的互連體
US11935857B2 (en) Surface finishes with low RBTV for fine and mixed bump pitch architectures
US11581286B2 (en) Staggered die stacking across heterogeneous modules
CN106206508A (zh) 封装板、制造封装板的方法和具有封装板的堆叠式封装件
CN117913071A (zh) 用于封装顶部嵌入式多管芯互连桥的剥离的再分布层制造
TW202125759A (zh) 懸伸橋接互連技術
CN115842004A (zh) 具有到重分布层的无焊接管芯连接的半导体装置
US20230094820A1 (en) Microelectronic packages with embedded interposers
US20230085646A1 (en) Embedded glass core patch
US10297541B2 (en) Multiple-component substrate for a microelectronic device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination