CN116918062A - 填埋式三维扇出封装结构及其制备方法 - Google Patents

Abstract

本申请公开了填埋式三维扇出封装结构及其制备方法。填埋式三维扇出封装结构的制备方法包括：提供多面管脚芯片，其中多面管脚芯片的管脚分布于多面管脚芯片的多个侧面的不同位置；基于多面管脚芯片制作芯片模块，芯片模块的管脚位于同一平面内；将芯片模块和另外的芯片以倒装的方式粘贴至临时载板，使得芯片模块的管脚和另外的芯片的管脚位于同一平面内并且与临时载板的同一表面相连；在临时载板的粘贴有芯片模块和另外的芯片的一侧形成塑封层，使得芯片模块和另外的芯片被嵌埋在塑封层中；去除临时载板，以使芯片模块的管脚和另外的芯片的管脚从塑封层的第一表面露出；在塑封层的第一表面上形成再布线层；以及在再布线层中的保护介电层的背离芯片模块和另外的芯片的一侧形成导电焊球和/或凸点，其中导电焊球和/或凸点穿过保护介电层而与导电布线层的上管脚电连接。

Description

填埋式三维扇出封装结构及其制备方法

技术领域

本公开涉及半导体封装技术领域。更具体地，本公开总体上涉及一种填埋式三维扇出封装结构及其制备方法。

背景技术

本部分提供了与本公开有关的背景信息，但是这些信息并不必然构成现有技术。

随着5G时代的到来，系统处理的数据急剧增多，这就要求电子器件具有更快的处理速度和更高的计算密度。而与之相反，随着芯片工艺走向7纳米、5纳米、3纳米甚至更超前，量子隧穿效应使得晶体管微缩变得十分困难。整个半导体产业都感到物理极限的逼近。在单片集成电路上容纳更多芯片变得越来越困难和昂贵。为此半导体行业寻求各种技术解决方案来提高成本性能，同时通过集成增加更多功能。此时，先进封装技术成为研究者感兴趣的方向。先进封装技术被认为是进一步提高算力密度的有效方法。先进封装不采用传统的封装工艺，比如说一般情况下先进封装不会采用传统封装里最常用的键合线(BondingWire)，所以先进封装的集成度非常地高、封装体积很小。另外先进封装里面的互连线非常短，系统性能会提高很多。

近年来，先进封装技术随着芯片与电子器件中高性能、小尺寸、高可靠性以及超低功耗的要求而不断突破发展，同时随着人工智能、自动驾驶、5G网络、物联网等新兴产业的发展而向着系统集成、高速、高频、三维方向发展，特别地，三维(3D)集成先进封装的需求越来越强烈。为此，先进封装技术本身不断创新发展，以应对更加复杂的三维集成需求。当前，高密度硅通孔(TSV)技术/扇出(Fan-Out)封装技术由于其灵活性、高密度、适于系统集成，而成为目前先进封装的核心技术。其中，一个颇具吸引力的方案就是基于异构集成的扇出封装技术。异构集成的基本思想是使用先进的封装技术来将单独设计和制造的多个具有不同功能的电子部件集成到更高级别的组件(例如系统级封装，SiP)中，总体上提供增强的功能和改进的操作特性。更高性能、更低延迟、更小尺寸、更轻重量、更低每个功能的功耗要求和更低成本是采用异构集成技术的关键驱动因素。这种技术能够持续增加功能密度并降低每个功能所需的成本，以保持电子产品的成本和性能进步，为消费者带来优势。

基于异构集成的扇出封装生产需求对光刻和补充工艺提出了挑战，要求它们以更高的标准执行，以支持所需的互连和硅通孔(Through Silicon Via，TSV)处理层要求。在这里，设备成本和由于复杂性增加而降低的生产率或产量是制造商需要解决的挑战。在产量和工艺流程的进步之前，高端应用将从异构集成中获益。

目前在本领域中，将具有位于多个侧面不同位置处的管脚的芯片进行表面贴装(SMT)是一种典型的扇出封装。为了适应目前的倒装焊工艺，需要将不同位置的管脚引导至同一平面。最常用的做法是采用打线的方式。即采用传统的打线工艺，将其他侧面上的管脚用引线引出，使其与某侧的管脚位于同一平面，随后再进行表面封装，将其贴装到封装基板。

这种方法，需要在倒装焊设备的基础上，另外添置打线设备，提高了成本，同时采用传统打线辅助表面封装的方式，与高密度先进封装的发展趋势不符。

因此，存在对于既能够符合高密度先进封装技术的发展趋势，又能够使成本降低的用以实现多面管脚芯片与另外的芯片之间的异构集成封装的方法。

发明内容

本部分提供本公开的一般概要，而不是本公开的全部范围或全部特征的全面披露。

本公开的一方面提供了一种用于制备填埋式三维扇出封装结构的制备方法。所述用于制备填埋式三维扇出封装结构的制备方法可以包括下述步骤：提供多面管脚芯片，多面管脚芯片的管脚可以分布于多面管脚芯片的多个侧面的不同位置；基于多面管脚芯片制作芯片模块，芯片模块的管脚可以位于同一平面内；将芯片模块和另外的芯片以倒装的方式粘贴至临时载板，使得芯片模块的管脚和另外的芯片的管脚可以位于同一平面内并且与临时载板的同一表面相连；在临时载板的粘贴有芯片模块和另外的芯片的一侧形成塑封层，使得芯片模块和另外的芯片可以被嵌埋在塑封层中；去除临时载板，以使芯片模块的管脚和另外的芯片的管脚可以从塑封层的第一表面露出；在塑封层的第一表面上可以形成再布线层，再布线层可以包括与塑封层邻接的布线介电层、设置在布线介电层的背离芯片模块和另外的芯片的一侧的保护介电层、以及嵌设在布线介电层和保护介电层中并且与芯片模块和另外的芯片电连接的导电布线层，其中，导电布线层可以包括：分别与芯片模块的管脚和另外的芯片的管脚电连接的下管脚、连接芯片模块的管脚与另外的芯片的管脚的互连线、沿背离芯片模块和另外的芯片的方向分别从下管脚和互连线延伸并且与相应的下管脚和互连线电连接的第一金属柱、以及形成于第一金属柱的远离芯片模块和另外的芯片的一端并且与第一金属柱电连接的上管脚；以及，在再布线层中的保护介电层的背离芯片模块和另外的芯片的一侧可以形成导电焊球和/或凸点，其中，导电焊球和/或凸点可以穿过保护介电层而与导电布线层的上管脚电连接。

根据本公开所提供的用于制备填埋式三维扇出封装结构的制备方法，通过基于多面管脚芯片预先制作单独的芯片模块，并且使制成的芯片模块的管脚位于同一平面内，使得能够利用现有封装工艺实现多面管脚芯片与另外的芯片之间的异构集成封装，而不需要为多面管脚芯片的位于多个侧面不同位置处的管脚的引出而另外添置打线设备，降低了打线成本，同时也不需要采用传统打线辅助表面封装的方式，因而在满足了高密度先进封装的发展需求的同时，能够降低设备成本及生产成本。

在一些可选的实施方式中，基于多面管脚芯片制作芯片模块可以包括：提供绝缘框架；绝缘框架上可以形成延伸贯穿绝缘框架的第一槽和第二槽；提供底部设置有支撑基板的导电层结构；在导电层结构的与支撑基板相反的顶部可以形成第一粘结胶层；将形成有第一槽和第二槽的绝缘框架粘贴到第一粘结胶层的与导电层结构相反的一侧上；去除第一粘结胶层的经由第一槽和第二槽而暴露的部分，以露出导电层结构的与第一槽和第二槽的开口端相对的部分；在导电层结构的与第一槽的开口端相对的部分的表面上可以形成金属材料层，并且在金属材料层的与导电层结构相反的一侧上可以形成导电胶层；将多面管脚芯片通过导电胶层而粘贴在第一槽中，使得多面管脚芯片的至少一个侧面上的管脚与导电层结构电连接；以及用金属材料填充第二槽以形成与导电层结构电连接的第二金属柱，并且在第二金属柱的与导电层结构相反的端部处形成金属引脚，以用于将多面管脚芯片的管脚引导至同一平面以使得芯片模块的所有管脚位于同一平面内。

在一些可选的实施方式中，用于制备填埋式三维扇出封装结构的制备方法还可以包括：在基于多面管脚芯片制作芯片模块之后，提供散热框架；将芯片模块和另外的芯片固定地容置于散热框架中，使得芯片模块的管脚和另外的芯片的管脚位于同一平面内；将容置于散热框架中的芯片模块和另外的芯片以倒装的方式粘贴至临时载板，使得芯片模块的管脚和另外的芯片的管脚与临时载板的同一表面相连，而散热框架与临时载板间隔开；以及在临时载板的粘贴有芯片模块和另外的芯片的一侧形成塑封层，使得散热框架与芯片模块和另外的芯片一起被嵌埋在塑封层中。

在一些可选的实施方式中，将芯片模块和另外的芯片固定地容置于散热框架中可以包括：在散热框架的同一侧上形成底部封闭的芯片模块容置槽和芯片容置槽；在芯片模块容置槽的底部可以设置芯片模块粘结胶层，并且在芯片容置槽的底部可以设置芯片粘结胶层；通过芯片模块粘结胶层将芯片模块粘贴至芯片模块容置槽中，并且通过芯片粘结胶层将另外的芯片粘贴至芯片容置槽中，使得芯片模块的管脚和另外的芯片的管脚可以分别从芯片模块容置槽和芯片容置槽的开口端突出并且位于同一平面内。

在一些可选的实施方式中，用于制备填埋式三维扇出封装结构的制备方法中的散热框架可以是铜框架。

在一些可选的实施方式中，基于多面管脚芯片制作芯片模块可以包括：提供绝缘框架；在绝缘框架上可以形成延伸贯穿绝缘框架的第一槽；提供底部设置有支撑基板的导电层结构；在导电层结构的与支撑基板相反的顶部形成第一粘结胶层；将形成有第一槽的绝缘框架粘贴到第一粘结胶层的与导电层结构相反的一侧上；在第一粘结胶层的与第一槽的开口端相对的部分的表面上以及第一槽的侧壁表面上可以形成连续的金属材料层，并且在绝缘框架的围绕第一槽的开口端的表面上可以形成与金属材料层电连接的金属引脚，金属引脚用于将多面管脚芯片的管脚引导至同一平面以使得芯片模块的所有管脚位于同一平面内；在金属材料层的与第一槽的开口端相对的部分的表面上形成导电胶层；以及将多面管脚芯片通过导电胶层而粘贴在第一槽中，使得多面管脚芯片的至少一个侧面上的管脚可以与金属材料层电连接。

在一些可选的实施方式中，基于多面管脚芯片制作芯片模块可以包括：提供底部设置有支撑基板的导电层结构；在导电层结构的与支撑基板相反的顶部形成第一粘结胶层；在第一粘结胶层中形成延伸贯穿第一粘结胶层的导电胶容置槽，以露出导电层结构的与导电胶容置槽的开口端相对的部分；在导电胶容置槽中填充导电胶以形成导电胶层；以及将多面管脚芯片粘贴至导电胶层以形成芯片叠置件，其中，多面管脚芯片的至少一个侧面上的管脚经由导电胶层而与导电层结构电连接；并且，该制备方法可以包括：在塑封层的第一表面上形成再布线层之前，将芯片叠置件和另外的芯片以倒装的方式粘贴至临时载板，使得芯片叠置件的位于与导电层结构相反的一侧的管脚和另外的芯片的管脚位于同一平面内并且与临时载板的同一表面相连；在临时载板的粘贴有芯片叠置件和另外的芯片的一侧可以形成塑封层，使得芯片叠置件和另外的芯片可以被嵌埋在塑封层中；去除临时载板，以使芯片叠置件的位于与导电层结构相反的一侧的管脚和另外的芯片的管脚可以从塑封层的第一表面露出；围绕芯片叠置件在塑封层的第一表面上形成向内延伸穿过位于第一表面与芯片叠置件的导电层结构之间的塑封层和第一粘结胶层的连通孔；以及在该连通孔中可以填充金属材料以形成与导电层结构电连接的引导金属柱，该引导金属柱将多面管脚芯片的与导电层结构电连接的管脚引导成与芯片叠置件的从塑封层的第一表面露出的管脚位于同一平面内。

在一些可选的实施方式中，在塑封层的第一表面上形成再布线层可以包括：在塑封层的第一表面上的与暴露于第一表面的芯片模块的管脚和另外的芯片的管脚相对应的位置处，用金属材料可以形成下管脚和互连线；形成布线介电层，使得布线介电层可以覆盖下管脚和互连线以及第一表面；在布线介电层的与下管脚和互连线相对应的位置处形成第一通孔，使得第一通孔可以延伸穿过布线介电层直至下管脚和互连线；用金属材料填充第一通孔以形成第一金属柱，使得第一金属柱可以与下管脚和互连线电连接；用金属材料在第一金属柱的与塑封层相反的端部处形成上管脚，使得上管脚与第一金属柱电连接且部分地突出到布线介电层上方；形成保护介电层，使得保护介电层可以覆盖上管脚和布线介电层；以及在保护介电层的对应于上管脚的位置处形成开孔，使得开孔延伸穿过保护介电层并使上管脚露出。

在一些可选的实施方式中，用于制备填埋式三维扇出封装结构的制备方法中的布线介电层和保护介电层可以是通过旋涂或沉积而形成的。

在一些可选的实施方式中，用于制备填埋式三维扇出封装结构的制备方法中的导电焊球可以是采用导电焊球或模板印刷形成的，以及凸点可以是通过蒸镀、溅射形成的。

在一些可选的实施方式中，用于制备填埋式三维扇出封装结构的制备方法中的槽、通孔、连通孔和/或开孔可以是使用光刻和化学蚀刻中的至少一者而形成的。

在一些可选的实施方式中，用于制备填埋式三维扇出封装结构的制备方法中的下管脚、互连线和/或上管脚可以是用金属材料通过电镀方式形成的。

在一些可选的实施方式中，用于制备填埋式三维扇出封装结构的制备方法中的金属材料可以包括铜、铝、银或金中的至少一种。

本公开的另一方面提供了一种根据上述的制备方法制成的填埋式三维扇出封装结构。根据本公开的填埋式三维扇出封装结构可以包括：塑封层，该塑封层可以包括第一表面和与第一表面相反的第二表面；嵌埋在塑封层的第一表面中的芯片模块和另外的芯片，其中，芯片模块可以包括多面管脚芯片，多面管脚芯片可以具有分布于多个侧面的不同位置的管脚，多面管脚芯片的管脚可以经由引导金属柱而被引导至同一平面内，使得芯片模块的管脚和另外的芯片的管脚与塑封层的第一表面位于同一平面内；再布线层，该再布线层可以设置在塑封层的第一表面上，再布线层可以包括与塑封层邻接的布线介电层、设置在布线介电层的背离芯片模块和另外的芯片的一侧的保护介电层、以及嵌设在布线介电层和保护介电层中并且与芯片模块和另外的芯片电连接的导电布线层，其中，导电布线层可以包括：分别与芯片模块的管脚和另外的芯片的管脚电连接的下管脚、连接芯片模块的管脚与另外的芯片的管脚的互连线、沿背离芯片模块和另外的芯片的方向分别从下管脚和互连线延伸并且与相应的下管脚和互连线电连接的第一金属柱、以及形成于第一金属柱的远离芯片模块和另外的芯片的一端并且与第一金属柱电连接的上管脚；以及导电焊球和/或凸点，导电焊球和/或凸点可以设置在再布线层中的保护介电层的背离芯片模块和另外的芯片的一侧并且穿过保护介电层而与导电布线层的上管脚电连接。

在一些可选的实施方式中，芯片模块可以包括：底部设置有支撑基板的导电层结构；形成于导电层结构的与支撑基板相反的顶部的第一粘结胶层；粘贴在第一粘结胶层的与导电层结构相反的一侧上的绝缘框架，其中，绝缘框架可以形成有贯穿绝缘框架的第一槽和第二槽，并且在第一粘结胶层的与第一槽和第二槽的开口端相对的部分可以分别形成有贯穿第一粘结胶层的第一粘结胶层通孔和第二粘结胶层通孔；填充在第一粘结胶层通孔中并且与导电层结构电连接的金属材料层；形成于金属材料层的与导电层结构相反的一侧上的导电胶层；通过导电胶层而粘贴在第一槽中的多面管脚芯片，其中，多面管脚芯片的至少一个侧面上的管脚可以经由导电胶层和金属材料层而与导电层结构电连接；填充在绝缘框架的第二槽和第二粘结胶层通孔中的第二金属柱，以及形成于第二金属柱的与导电层结构相反的端部处的金属引脚，用于将多面管脚芯片的管脚引导至同一平面，以使得芯片模块的所有管脚位于同一平面内。

在一些可选的实施方式中，所述填埋式三维扇出封装结构还可以包括散热框架，散热框架与芯片模块和另外的芯片可以一起被嵌埋在塑封层中，其中，散热框架包括在散热框架的同一侧上形成的底部封闭的芯片模块容置槽和芯片容置槽，在芯片模块容置槽的底部可以设置有芯片模块粘结胶层，并且在芯片容置槽的底部可以设置有芯片粘结胶层，芯片模块通过芯片模块粘结胶层而被粘贴至芯片模块容置槽中，另外的芯片通过芯片粘结胶层而被粘贴至芯片容置槽中，芯片模块的管脚和另外的芯片的管脚可以分别从芯片模块容置槽和芯片容置槽的开口端突出并且位于同一平面内。

在一些可选的实施方式中，填埋式三维扇出封装结构中的散热框架可以是铜框架。

在一些可选的实施方式中，芯片模块可以包括：底部设置有支撑基板的导电层结构；形成于导电层结构的与支撑基板相反的顶部的第一粘结胶层；粘贴在第一粘结胶层上的与导电层结构相反的一侧上的绝缘框架，其中，绝缘框架可以形成有贯穿绝缘框架的第一槽；形成于第一粘结胶层的与第一槽的开口端相对的部分的表面上以及第一槽的侧壁表面上的连续的金属材料层，和在绝缘框架的围绕第一槽的开口端的表面上形成的与金属材料层电连接的金属引脚；在金属材料层的与第一槽的开口端相对的部分的表面上形成的导电胶层；以及多面管脚芯片，多面管脚芯片可以通过导电胶层而粘贴在第一槽中，使得多面管脚芯片的至少一个侧面上的管脚与金属材料层电连接。

在一些可选的实施方式中，芯片模块可以包括：芯片叠置件，芯片叠置件可以包括：底部设置有支撑基板的导电层结构；形成于导电层结构的与支撑基板相反的顶部的第一粘结胶层，在第一粘结胶层中可以形成有贯穿第一粘结胶层的导电胶容置槽；形成于导电胶容置槽中的导电胶层；以及多面管脚芯片，多面管脚芯片可以通过导电胶层而粘贴在导电层结构上，使得多面管脚芯片的至少一个侧面上的管脚可以与导电层结构电连接，且多面管脚芯片的位于与导电层结构相反的一侧上的管脚可以从塑封层的第一表面露出且与第一表面位于同一平面中；围绕芯片叠置件设置的引导金属柱，该引导金属柱将多面管脚芯片的与导电层结构电连接的管脚引导成与芯片叠置件的从塑封层的第一表面露出的管脚位于同一平面内，其中，引导金属柱从导电层结构延伸并穿过形成于第一粘结胶层中的第一粘结胶层通孔以及介于第一表面与导电层结构之间的塑封层。

在一些可选的实施方式中，填埋式三维扇出封装结构中的金属材料可以包括铜、铝、银或金中的至少一种。

根据本公开的实施方式所提供制备方法而制备出的填埋式三维扇出封装结构具有更高性能、更低延迟、更小尺寸、更轻重量、更低每个功能的功耗要求和更低成本。

附图说明

为了更清楚地说明本公开的技术方案，下面将对其中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本公开的某些实现方式，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。

通过以下参照附图的描述，本申请的实施方式的特征和优点将变得更加容易理解，附图并非按比例绘制，并且一些特征被放大或缩小以显示特定部件的细节，在附图中：

图1为示出了根据本公开的示例性实施方式的用于制备填埋式三维扇出封装结构的制备方法的示意性流程图；

图2a至图2f为示出了根据本公开的一示例性实施方式的基于多面管脚芯片制作芯片模块的说明性示意图；

图3a至图3f为示出了根据本公开的示例性实施方式的提供散热框架并将散热框架与芯片模块和另外的芯片一起嵌埋在塑封层中的说明性示意图；

图4a至图4e为示出了根据本公开的另一示例性实施方式的基于多面管脚芯片制作芯片模块的说明性示意图；

图5a至图5i为示出了根据本公开的又一示例性实施方式的基于多面管脚芯片制作芯片模块的说明性示意图；

图6为示出了在图1中所示的制备方法中的在塑封层的第一表面上形成再布线层(步骤S160)的示意性流程图；

图7a至图7h为示出了根据本公开的与图6中的示例性实施方式的各个步骤对应的在塑封层的第一表面上形成再布线层的说明性示意图；

图8为示出了根据本公开的示例性实施方式的包括通过图2a至图2f所示的过程制作的芯片模块的填埋式三维扇出封装结构的示意性截面图；

图9为示出了根据本公开的示例性实施方式的通过图3a至图3f所示的过程将散热框架与通过图2a至图2f所示的过程制作的芯片模块和另外的芯片一起嵌埋在塑封层中的填埋式三维扇出封装结构的示意性截面图；

图10为示出了根据本公开的示例性实施方式的包括通过图4a至图4e所示的过程制作的芯片模块的填埋式三维扇出封装结构的示意性截面图；

图11为示出了根据本公开的示例性实施方式的包括通过图5a至图5i所示的过程制作的芯片模块和所示的过程形成的填埋式三维扇出封装结构的示意性截面图。

具体实施方式

下面将参照附图借助于示例性实施方式对本公开进行详细描述。要注意的是，对本公开的以下详细描述仅仅是出于说明目的，而绝不是对本公开的限制。此外，在各个附图中采用相同的附图标记来表示相同的部件。

还需要说明的是，为了清楚起见，在说明书和附图中并未描述和示出实际的特定实施方式的所有特征，并且，为了避免不必要的细节模糊了本公开关注的技术方案，在附图和说明书中仅描述和示出了与本公开的技术方案密切相关的装置结构，而省略了与本公开的技术内容关系不大的且本领域技术人员已知的其他细节。

接下来，将参照附图对根据本公开的示例性实施方式所提供的用于制备填埋式三维扇出封装结构的制备方法以及根据该制备方法所制备的填埋式三维扇出封装结构进行详细的描述。

首先参照图1。图1示出了根据本公开的示例性实施方式的用于制备填埋式三维扇出封装结构的制备方法的示意性流程图。

根据图示的示例性实施方式，用于制备填埋式三维扇出封装结构的制备方法可以包括以下步骤：

步骤S110，提供多面管脚芯片，其中，该多面管脚芯片的管脚分布于多面管脚芯片的多个侧面的不同位置；

步骤S120，基于多面管脚芯片制作芯片模块，使得芯片模块的管脚位于同一平面内；

步骤S130，将芯片模块和另外的芯片以倒装的方式粘贴至临时载板，使得芯片模块的管脚和另外的芯片的管脚位于同一平面内并且与临时载板的同一表面相连；

步骤S140，在临时载板的粘贴有芯片模块和另外的芯片的一侧形成塑封层，使得芯片模块和另外的芯片被嵌埋在塑封层中；

步骤S150，去除临时载板，以使芯片模块的管脚和另外的芯片的管脚从塑封层的第一表面露出；

步骤S160，在塑封层的第一表面上形成再布线层，其中，该再布线层可以包括与塑封层邻接的布线介电层、设置在布线介电层的背离芯片模块和另外的芯片的一侧的保护介电层、以及嵌设在布线介电层和保护介电层中并且与芯片模块和另外的芯片电连接的导电布线层，并且其中，导电布线层可以包括：分别与芯片模块的管脚和另外的芯片的管脚电连接的下管脚、连接芯片模块的管脚与另外的芯片的管脚的互连线、沿背离芯片模块和另外的芯片的方向分别从下管脚和互连线延伸并且与相应的下管脚和互连线电连接的第一金属柱、以及形成于第一金属柱的远离芯片模块和另外的芯片的一端并且与第一金属柱电连接的上管脚；以及

步骤S170，在再布线层中的保护介电层的背离芯片模块和另外的芯片的一侧形成导电焊球和/或凸点。

应当指出的是，本公开中的用语“倒装的方式”是指本领域公知的倒装芯片封装技术(FC)中的将芯片的输入/输出引脚或焊盘翻转向下进行贴装的操作。在本申请的文件中对此操作的具体内容不再赘述以免混淆对本申请的各个实施方式的描述。

根据本公开的上述示例性实施方式所提供的用于制备填埋式三维扇出封装结构的制备方法，通过基于多面管脚芯片预先制作单独的芯片模块，并且使制成的芯片模块的管脚位于同一平面内，使得能够利用现有封装工艺实现多面管脚芯片与另外的芯片之间的异构集成封装，而不需要为多面管脚芯片的位于多个侧面不同位置处的管脚的引出而另外添置打线设备，降低了打线成本，同时也不需要采用传统打线辅助表面封装的方式，因而满足了高密度先进封装的发展需求。

图2a至图2f示出了根据本公开的一种示例性实施方式的制备方法中基于多面管脚芯片制作芯片模块210的说明性示意图。参照图2a至图2f，根据图示的实施方式，基于多面管脚芯片制作芯片模块210可以包括以下步骤：如图2a所示，提供绝缘框架2105并在绝缘框架2105上可以形成延伸贯穿绝缘框架2105的第一槽2106和第二槽2107；如图2b所示，提供底部设置有支撑基板2102的导电层结构2103，其中，在导电层结构2103的与支撑基板2102相反的顶部形成第一粘结胶层2104，然后可以将形成有第一槽2106和第二槽2107的绝缘框架2105粘贴到第一粘结胶层2104的与导电层结构2103相反的一侧上；如图2c所示，去除第一粘结胶层2104的经由第一槽2106和第二槽2107而暴露的部分，以露出导电层结构2103的与第一槽2106和第二槽2107的开口端相对的部分；如图2d所示，在导电层结构2103的与第一槽2106的开口端相对的部分的表面上形成金属材料层2110，并且用金属材料填充第二槽2107以形成与导电层结构2103电连接的第二金属柱2108，并且在第二金属柱2108的与导电层结构2103相反的端部处形成金属引脚2109，以用于将多面管脚芯片2101的管脚引导至同一平面以使得芯片模块210的所有管脚位于同一平面内；如图2e所示，在金属材料层2110的与导电层结构2103相反的一侧上形成导电胶层2111；以及如图2f所示，可以将多面管脚的芯片2101通过导电胶层2103而粘贴在第一槽2106中，使得多面管脚芯片2101的至少一个侧面上的管脚与导电层结构2103电连接。

应当指出的是，本领域的技术人员可以理解，本公开中的用语“另外的芯片”可以包括但不限于芯片。在一些实施方式中，所嵌入的另外的芯片也替代性地包括用于进行异构集成封装的其他电子部件、已经封装有另外的电子部件的另外的扇出封装结构等。还应当指出的是，根据本公开的实施方式，对于嵌入在填埋式三维扇出封装结构中的所述“另外的芯片”的数量和/或功能不作限制。例如，所嵌入的另外的芯片可以为单个电子部件，也可以为两个以上的相同或不同功能的电子部件。例如，当在填埋式三维扇出封装结构中嵌入有多个电子部件时，根据具体的应用，多个电子部件中的尺寸、制程、功能、和/或材质可以相同或不同。

此外，本领域的技术人员可以理解的是，在本申请所公开上述以及以下的各种实施方式中，所示出的各个步骤和/过程的顺序仅仅出于便于描述的目的，而不应视为是限制性的。虽然已经参照示例性实施方式对本公开进行了描述，但是应当理解，本公开中的各个步骤和/过程的顺序并不局限于文中详细描述和示出的具体实施方式。在不偏离本公开的权利要求书所限定的范围的情况下，本领域技术人员可以对各个步骤和/过程的顺序做出各种改变。

图3a至图3f示出了根据本公开的示例性实施方式的制备方法中提供散热框架并将散热框架与芯片模块和另外的芯片一起嵌埋在塑封层中的说明性示意图。具体地，在图3a至图3f中，根据图示的实施方式，用于制备填埋式三维扇出封装结构的制备方法还包括在如图2a至图2f所示的基于多面管脚芯片制作芯片模块之后提供散热框架310，其详细过程如下：如图3a所示，在散热框架310的同一侧上形成底部封闭的芯片模块容置槽710和芯片容置槽711；如图3b所示，在芯片模块容置槽710的底部设置芯片模块粘结胶层712，并且在芯片容置槽711的底部设置芯片粘结胶层712’；如图3c所示，通过芯片模块粘结胶层712将芯片模块210粘贴至芯片模块容置槽710中，并且通过芯片粘结胶层712’将另外的芯片220粘贴至芯片容置槽711中，使得芯片模块210的管脚和另外的芯片220的管脚分别从芯片模块容置槽710和芯片容置槽711的开口端突出并且位于同一平面内；如图3d所示，将容置于散热框架310中的芯片模块210和另外的芯片220以倒装的方式粘贴至临时载板100，使得芯片模块210的管脚和另外的芯片220的管脚与临时载板100的同一表面相连，而散热框架310与临时载板100间隔开；如图3e所示，在临时载板100的粘贴有芯片模块210和另外的芯片220的一侧形成塑封层230，使得散热框架310与芯片模块210和另外的芯片220一起被嵌埋在塑封层230中。此外，如图3f所示，随后可以去除临时载板100以得到单独的塑封层230，从而可以按照本公开的实施方式中所述的进行后续的封装操作，例如，在得到的塑封层230的第一表面上形成再布线层；在再布线层中的保护介电层的背离芯片模块和另外的芯片的一侧形成导电焊球和/或凸点等，从而最终形成根据本公开的实施方式的填埋式三维扇出封装结构。

根据本公开的实施方式所提供的制备填埋式三维扇出封装结构的制备方法还可以包括在塑封层中嵌埋散热框架，因而其除了如图2a至图2f中所示的实施方式所具有的优点之外，还具有可以提高塑封层的导热性的优点，从而能够提高整个封装结构的散热效率。

应当指出的是，本公开的实施方式的散热框架可以是铜框架，但是其并不限于铜框架。在一些实施方式中，该散热框架也可以由其他金属、或者高导热性的材料或复合材料制成。

此外，根据本公开的实施例，可以理解的是，本公开的实施方式中的散热框架可以是不止一个散热框架，本领域的技术人员可以根据实际的散热需求进行合理的散热框架的设计和组合。

图4a至图4e为示出了根据本公开的另一示例性实施方式的制备方法中基于多面管脚芯片制作芯片模块210’的说明性示意图。参照图4a至图4e，根据图示的实施方式，基于多面管脚芯片制作芯片模块210’可以包括：如图4a所示，提供绝缘框架2105’并在绝缘框架2105’上形成延伸贯穿绝缘框架2105’的第一槽2106’；如图4b所示，提供底部设置有支撑基板2102的导电层结构2103，其中，在导电层结构2103的与支撑基板2102相反的顶部形成第一粘结胶层2104，并且将形成有第一槽2106’的绝缘框架2105’粘贴到第一粘结胶层2104的与导电层结构2103相反的一侧上；如图4c所示，在第一粘结胶层2104的与第一槽2106’的开口端2112’相对的部分的表面上以及第一槽2106’的侧壁2114’的表面上形成连续的金属材料层2110’，并且在绝缘框架2105’的围绕第一槽2106’的开口端2112’的表面上形成与金属材料层2110’电连接的金属引脚2109’，金属引脚2109’构造成用于将多面管脚芯片2101的管脚引导至同一平面以使得芯片模块210’的所有管脚位于同一平面内；如图4d所示，在金属材料层2110’的与第一槽2106’的开口端相对的部分的表面上形成导电胶层2111’；以及如图4e所示，将多面管脚芯片2101通过导电胶层2111’而粘贴在第一槽2106’中，使得多面管脚芯片2101的至少一个侧面上的管脚与金属材料层2110’电连接。

根据本公开的图4a至图4e中所示的实施方式的基于多面管脚芯片制作芯片模块与图2a至图2f中所示的实施方式中的基于多面管脚芯片制作芯片模块相比主要的区别在于制作的互连线不同。图4a至图4e中所示的基于多面管脚芯片制作芯片模块的互连线制作不需要在绝缘框架2105’上形成第二槽(例如，图2a中所示的第二槽2107)，也无需对该槽底部的粘结胶层(例如，图2b中所示的第一粘结胶层2104)进行去除，因而其除了如图2a至图2f中所示的实施方式所具有的优点之外，还具有更加简洁的制作步骤，从而使具有如图4a至图4e所示的芯片模块的互连线制作工艺更加简捷。

图5a至图5i为示出了根据本公开的又一示例性实施方式的制备方法中基于多面管脚芯片制作芯片模块的说明性示意图。参照图5a至图5i，根据图示的实施方式，基于多面管脚芯片制作芯片模块可以包括：如图5a所示，提供底部设置有支撑基板2102的导电层结构2103，并且在导电层结构2103的与支撑基板2102相反的顶部形成第一粘结胶层2104；如图5b所示，在第一粘结胶层2104中形成延伸贯穿第一粘结胶层2104的导电胶容置槽2106”，以露出导电层结构2103的与导电胶容置槽2106”的开口端相对的部分；如图5c所示，在导电胶容置槽2106”中填充导电胶以形成导电胶层2111”；如图5d所示，将多面管脚芯片2101粘贴至导电胶层2111”以形成芯片叠置件210”，其中，多面管脚芯片2101的至少一个侧面上的管脚经由导电胶层2111”而与导电层结构2103电连接。根据图示的实施方式，制备方法还包括：在塑封层的第一表面上形成再布线层之前，如图5e所示，将芯片叠置件210”和另外的芯片220以倒装的方式粘贴至临时载板100，使得芯片叠置件210”的位于与导电层结构2103相反的一侧的管脚和另外的芯片220的管脚位于同一平面内并且与临时载板100的同一表面相连；如图5f所示，在临时载板100的粘贴有芯片叠置件210”和另外的芯片220的一侧形成塑封层230”，使得芯片叠置件210”和另外的芯片220被嵌埋在塑封层230”中；如图5g所示，去除临时载板100，以使芯片叠置件210”的位于与导电层结构2103相反的一侧的管脚和另外的芯片220的管脚从塑封层230”的第一表面2301”露出；如图5h所示，围绕芯片叠置件210”在塑封层230”的第一表面2301”上形成向内延伸穿过位于第一表面2301”与芯片叠置件210”的导电层结构2103之间的塑封层230”和第一粘结胶层的连通孔2107”；以及如图5i所示，在连通孔2107”中填充金属材料以形成与导电层结构2103电连接的引导金属柱2108”，该引导金属柱2108”将多面管脚芯片2101的与导电层结构2103电连接的管脚引导成与芯片叠置件210”的从塑封层230”的第一表面2301”露出的管脚位于同一平面内。

根据本公开的图5a至图5i中所示的实施方式的基于多面管脚芯片制作芯片模块与图2a至图2f中所述的实施方式中的基于多面管脚芯片制作芯片模块相比主要的区别在于制作的互连线不同。图5a至图5i中所示的基于多面管脚芯片制作的芯片模块无需采用绝缘框架(例如，图2a至图2f中所示的绝缘框架2105)，而是采用预先制作芯片叠置件的方式，进一步简化了制作工艺。此外，多面管脚芯片2101的互连线在塑封层230”的塑封料上制作而成，因而其除了如图2a至图2f中所示的实施方式所具有的优点之外，还由于芯片模块的互连线制作工艺更加简捷，从而使得三维扇出封装结构的制备方法的工艺更加简单。

图6示出了图1中所示的制备方法中的在塑封层的第一表面上形成再布线层(步骤S160)的示意性流程图。如图6所示，根据本公开的示例性实施方式，在塑封层的第一表面上形成再布线层可以包括以下的步骤：

步骤S1601，在塑封层的第一表面上的与暴露于第一表面的芯片模块的管脚和另外的芯片的管脚相对应的位置处，用金属材料形成下管脚和互连线；

步骤S1602，形成布线介电层，使得布线介电层覆盖下管脚和互连线以及第一表面；

步骤S1603，在布线介电层的与下管脚和互连线相对应的位置处形成第一通孔，使得第一通孔延伸穿过布线介电层直至下管脚和互连线；

步骤S1604，用金属材料填充第一通孔以形成第一金属柱，使得第一金属柱与下管脚和互连线电连接；

步骤S1605，用金属材料在第一金属柱的与塑封层相反的端部处形成上管脚，使得上管脚与第一金属柱电连接且部分地突出到布线介电层上方；

步骤S1606，形成保护介电层，使得保护介电层覆盖上管脚和布线介电层；以及

步骤S1607，在保护介电层的对应于上管脚的位置处形成开孔，使得开孔延伸穿过保护介电层并使上管脚露出。

图7a至图7h为示出了根据本公开的与图6中所示的在塑封层的第一表面上形成再布线层的各个步骤相对应的图示性示意图。参照图7a至图7h，根据本公开的实施方式，在塑封层230的第一表面2301上形成再布线层240可以包括：如图7a所示，在塑封层230的第一表面2301上的与暴露于第一表面2301的芯片模块210的管脚和另外的芯片220的管脚相对应的位置处，用金属材料形成下管脚2401和互连线2402；如图7b所示，形成布线介电层2403，使得布线介电层2403覆盖下管脚2401和互连线2402以及第一表面2301；如图7c所示，在布线介电层2403的与下管脚2401和互连线2402相对应的位置处形成第一通孔2404，使得第一通孔2404延伸穿过布线介电层2403直至下管脚2401和互连线2402；如图7d所示，用金属材料填充第一通孔2404以形成第一金属柱2405，使得第一金属柱2405与下管脚2401和互连线2402电连接；如图7e所示，用金属材料在第一金属柱2405的与塑封层230相反的端部处形成上管脚2406，使得上管脚2406与第一金属柱2405电连接且部分地突出到布线介电层2403上方；如图7f所示，形成保护介电层2407，使得保护介电层2407覆盖上管脚2406和布线介电层2403；以及如图7g所示，在保护介电层2407的对应于上管脚2406的位置处形成开孔2408，使得开孔2408延伸穿过保护介电层2407并使上管脚2406露出。此外，如图7h所示，还示出了随后在再布线层240中的保护介电层2407的背离芯片模块210和另外的芯片220的一侧形成导电焊球和/或凸点(未示出)的说明性示意图，其中导电焊球2409穿过保护介电层2407而与导电布线层的上管脚2406电连接。

此外，图7h中的实施方式示出了在开孔2408处的导电焊球2409。应当指出的是，可选地，图7h中的实施方式中的导电焊球2409可以是凸点。

接下来将参照附图8至图11对利用根据本公开的前述制备方法所制备出的填埋式三维扇出封装结构进行描述。图8至图11为示出了包括根据本公开的不同的基于多面管脚芯片制作芯片模块的示例性实施方式制作的芯片模块的填埋式三维扇出封装结构的示意性截面图。

图8示出了根据本公开的示例性实施方式的填埋式三维扇出封装结构200的示意性截面图，其中，填埋式三维扇出封装结构200包括通过图2a至图2f所示的步骤制作的芯片模块。如图8所示，该填埋式三维扇出封装结构200可以包括：塑封层230，该塑封层230可以包括第一表面2301和与第一表面相反的第二表面；嵌埋在塑封层230的第一表面2301中的芯片模块210和另外的芯片220，其中，芯片模块210可以包括多面管脚芯片2101，多面管脚芯片2101可以具有分布于多个侧面的不同位置的管脚，多面管脚芯片2101的管脚可以经由金属引脚2109而被引导至同一平面内，使得芯片模块210的管脚和另外的芯片220的管脚与塑封层230的第一表面2301位于同一平面内；再布线层240，该再布线层240可以设置在塑封层230的第一表面2301上，再布线层240可以包括与塑封层230邻接的布线介电层2403、设置在布线介电层2403的背离芯片模块210和另外的芯片220的一侧的保护介电层2407、以及嵌设在布线介电层2403和保护介电层2407中并且与芯片模块210和另外的芯片220电连接的导电布线层，其中，导电布线层可以包括：分别与芯片模块210的管脚和另外的芯片220的管脚电连接的下管脚2401和连接芯片模块210的管脚与另外的芯片220的管脚的互连线2402、沿背离芯片模块210和另外的芯片220的方向分别从下管脚2401和互连线2402延伸并且与相应的下管脚2401和互连线2402电连接的第一金属柱2405、以及形成于第一金属柱2405的远离芯片模块210和另外的芯片220的一端并且与第一金属柱2405电连接的上管脚2406；以及导电焊球2409和/或凸点(未示出)，导电焊球2409和/或凸点可以设置在再布线层240中的保护介电层2407的背离芯片模块210和另外的芯片220的一侧并且穿过保护介电层2407而与导电布线层的上管脚2406电连接；并且其中，芯片模块210可以包括：底部设置有支撑基板2102的导电层结构2103；形成于导电层结构2103的与支撑基板2102相反的顶部的第一粘结胶层2104；粘贴在第一粘结胶层2104的与导电层结构2103相反的一侧上的绝缘框架2105，其中，绝缘框架2105可以形成有贯穿绝缘框架2105的第一槽2106和第二槽2107，并且在第一粘结胶层2103的与第一槽2106和第二槽2107的开口端相对的部分可以分别形成有贯穿第一粘结胶层2103的第一粘结胶层通孔和第二粘结胶层通孔；填充在第一粘结胶层通孔中并且与导电层结构2103电连接的金属材料层2110；形成于金属材料层2110的与导电层结构2103相反的一侧上的导电胶层2111；通过导电胶层2111而粘贴在第一槽2106中的多面管脚芯片2101，其中，多面管脚芯片2101的至少一个侧面上的管脚可以经由导电胶层2110和金属材料层2111而与导电层结构2103电连接；填充在绝缘框架2105的第二槽2107和第二粘结胶层通孔中的第二金属柱2408，以及形成于第二金属柱2408的与导电层结构2103相反的端部处的金属引脚2109，用于将多面管脚芯片2101的管脚引导至同一平面，以使得芯片模块210的所有管脚位于同一平面内。

图9示出了根据本公开的实施方式的另一填埋式三维扇出封装结构300的示意性截面图。填埋式三维扇出封装结构300包括通过图3a至图3f所示的步骤获得的塑封层结构，其中，将散热框架与通过图2a至图2f所示的步骤所制作而成的芯片模块和另外的芯片一起嵌埋在塑封层中。图9中所示的填埋式三维扇出封装结构300与图8中所示的填埋式三维扇出封装结构200的不同之处主要在于：还提供有散热框架310，该散热框架310与芯片模块210和另外的芯片220一起嵌埋在塑封层230中。因此，为了便于描述，图9中所示的填埋式三维扇出封装结构300与图8中所示的填埋式三维扇出封装结构200相同的部分在此不再赘述，具体可参照图8所示的相应内容及相关描述。

如图9所示，填埋式三维扇出封装结构300还可以包括散热框架310，散热框架310与芯片模块210和另外的芯片220一起被嵌埋在塑封层230中，其中，散热框架310包括在散热框架310的同一侧上形成的底部封闭的芯片模块容置槽710和芯片容置槽711，在芯片模块容置槽710的底部设置有芯片模块粘结胶层712，并且在芯片容置槽711的底部设置有芯片粘结胶层712’，芯片模块通过芯片模块粘结胶层712而被粘贴至芯片模块容置槽710中，另外的芯片通过芯片粘结胶层712’而被粘贴至芯片容置槽711中，芯片模块的管脚和另外的芯片的管脚分别从芯片模块容置槽710和芯片容置槽711的开口端突出并且位于同一平面内。

现在参照图10。图10示出了根据本公开的又一实施方式的填埋式三维扇出封装结构400的示意性截面图，填埋式三维扇出封装结构400包括通过图4a至图4e所示的步骤制作而成的芯片模块。应当指出的是，图10中所示的实施方式中的填埋式三维扇出封装结构400与图8中所示的填埋式三维扇出封装结构200的不同之处主要在于：图10中芯片模块210’的结构不同于图8中的芯片模块的结构，其中，芯片模块中制作的互连线不同，即，在图10中所示的实施方式中，芯片模块410不需要如图8中所示的在芯片模块210的绝缘框架2105上制作第二槽(例如，图2a中所示的第二槽2107)来形成互连线。因此，为了便于描述，图10中所示的填埋式三维扇出封装结构400与图8中所示的填埋式三维扇出封装结构200相同的部分在此不再赘述，具体可参照图8所示的相应内容及相关描述。

如图10所示，芯片模块410可以包括：底部设置有支撑基板2102的导电层结构2103；形成于导电层结构2103的与支撑基板2102相反的顶部的第一粘结胶层2104；粘贴在第一粘结胶层2104上的与导电层结构2103相反的一侧上的绝缘框架2105’，其中，绝缘框架2105’可以形成有贯穿绝缘框架2105’的第一槽2106’；形成于第一粘结胶层2104的与第一槽2106’的开口端2112’相对的部分的表面上以及第一槽2106’的侧壁2114’的表面上的连续的金属材料层2110’，和在绝缘框架2105’的围绕第一槽2106’的开口端2112’的表面上形成的与金属材料层2110’电连接的金属引脚2109’；在金属材料层2110’的与第一槽的开口端2112’相对的部分的表面上形成的导电胶层2111’；以及多面管脚芯片2101，多面管脚芯片2101可以通过导电胶层2111’而粘贴在第一槽2106’中，使得多面管脚芯片2101的至少一个侧面上的管脚与金属材料层2110’电连接。

现在参照图11。图11示出了根据本公开的再一实施方式的填埋式三维扇出封装结构500的示意性截面图，填埋式三维扇出封装结构500包括通过图5a至图5i所示的步骤制作而成的塑封层。应当指出的是，图11所示的实施方式的填埋式三维扇出封装结构500与图8中所示的填埋式三维扇出封装结构200的不同之处在于，图11中示出的嵌埋在塑封层中的芯片叠置件和另外的芯片在塑封层中的布置结构不同于图8中示出的嵌埋在塑封层中的芯片模块210和另外的芯片在塑封层中的布置结构，特别地，芯片模块中制作的互连线不同。在图11中所示的实施方式中，芯片叠置件210”(芯片模块)的互连线不需要在绝缘框架(例如，图8中所示的绝缘框架2105)而是在图11中所示的塑封层230”的塑封料中形成，此外不同之处还有图11中形成凸点2410代替图8中的导电焊球2409。因此，为了便于描述，图11中所示的填埋式三维扇出封装结构500与图8中所示的结构200相同的部分在此不再赘述，具体可参照图8所示的相应内容及相关描述。

如图11所示，芯片模块可以包括：芯片叠置件210”，芯片叠置件210”可以包括：底部设置有支撑基板2102的导电层结构2103；形成于导电层结构2103的与支撑基板2102相反的顶部的第一粘结胶层2104，在第一粘结胶层2104中可以形成有贯穿第一粘结胶层2104的导电胶容置槽2106”；形成于导电胶容置槽2106”中的导电胶层2111”；以及多面管脚芯2101，多面管脚芯片2101可以通过导电胶层2111”而粘贴在导电层结构2103上，使得多面管脚芯片2101的至少一个侧面上的管脚可以与导电层结构2103电连接，且多面管脚芯片2101的位于与导电层结构2103相反的一侧上的管脚可以从塑封层230”的第一表面2301”露出且与第一表面2301”位于同一平面中；围绕芯片叠置件210”设置的引导金属柱2108”，用于将多面管脚芯片2101的与导电层结构2103电连接的管脚引导成与芯片叠置件210”的从塑封层230”的第一表面2301”露出的管脚位于同一平面内，其中，引导金属柱2108”从导电层结构2103延伸并穿过形成于第一粘结胶层2104中的第一粘结胶层通孔以及介于第一表面2301”与导电层结构2103之间的塑封层。

在本公开的上述实施方式中，可选地，在围绕芯片叠置件210”设置的引导金属柱2108”的与导电层结构2103相反的端部处还可以形成有金属引脚(图11中未示出)，该金属引脚与引导金属柱2108”电连接，以用于将多面管脚芯片2101的与导电层结构2103电连接的管脚引导成与芯片叠置件210”的从塑封层230”的第一表面2301”露出的管脚位于同一平面内。

应当指出的是，在本公开示出的一些实施方式中，形成导电焊球的过程可以替代性地设置为形成凸点的过程；以及形成凸点的过程也可以替代性地设置为形成导电焊球的过程。

尽管未示出，但应当指出的是，形成第一通孔、开孔、第一槽、第二槽、粘结胶层的通孔、连通孔、芯片模块容置槽和芯片容置槽的工艺或过程在本公开中是非限制性的。在根据本公开的一些实施方式中，可以使用光刻和化学蚀刻中的至少一者来形成第一通孔、开孔、第一槽、第二槽、粘结胶层通孔、连通孔、芯片模块容置槽和芯片容置槽。然而，形成所述槽或孔的方式不局限于此，而可以是本技术领域已知的任意方法。

填充第一通孔、第一槽、第二槽、粘结胶层通孔以及连通孔的工艺或过程在本公开中是非限制性的。在根据本公开的一些实施方式中，可以用金属材料通过电镀方式形成下管脚、互连线和/或上管脚。然而，形成上/下管脚和互连线的方式不局限于此，而可以是本技术领域已知的任意方法。

另外，应当指出的是，形成布线介电层和保护介电层的工艺或过程在本公开中是非限制性的。在根据本公开的一些实施方式中，可以通过旋涂或沉积而形成布线介电层和保护介电层。然而，形成布线介电层和保护介电层的方式不局限于此，而可以是本技术领域已知的任意方法。

此外，形成导电焊球或形成凸点的工艺或过程在本公开中是非限制性的。在根据本公开的一些实施方式中，可以采用植球/模板印刷而形成导电焊球；以及可以通过蒸镀、溅射而形成凸点。然而，形成导电焊球或形成凸点的方式不局限于此，而可以是本技术领域已知的任意方法。

尽管未示出，但可以理解的是，金属材料的选取在本公开中是非限制性的。在根据本公开的一些实施方式中，金属材料可以包括铜、铝、银或金中的至少一种。

在本公开的上下文中，术语“前”、“后”、“左”、“右”、“上”、“下”、“顶部”和“底部”等方位术语的使用仅仅出于便于描述的目的，而不应视为是限制性的。虽然已经参照示例性实施方式对本公开进行了描述，但是应当理解，本公开并不局限于文中详细描述和示出的具体实施方式。在不偏离本公开的权利要求书所限定的范围的情况下，本领域技术人员可以对示例性实施方式做出各种改变。

在以上对本公开的示例性实施方式的描述中所提及和/或示出的特征可以以相同或类似的方式结合到一个或更多个其他实施方式中，与其他实施方式中的特征相组合或替代其他实施方式中的相应特征。这些经组合或替代所获得的技术方案也应当被视为包括在本公开的保护范围内。

工业实用性

本公开提供一种填埋式三维扇出封装结构的制备方法，该方法包括：提供多面管脚芯片，其中多面管脚芯片的管脚分布于多面管脚芯片的多个侧面的不同位置；基于多面管脚芯片制作芯片模块，芯片模块的管脚位于同一平面内；将芯片模块和另外的芯片以倒装的方式粘贴至临时载板，使得芯片模块的管脚和另外的芯片的管脚位于同一平面内并且与临时载板的同一表面相连；在临时载板的粘贴有芯片模块和另外的芯片的一侧形成塑封层，使得芯片模块和另外的芯片被嵌埋在塑封层中；去除临时载板，以使芯片模块的管脚和另外的芯片的管脚从塑封层的第一表面露出；在塑封层的第一表面上形成再布线层；以及在再布线层中的保护介电层的背离芯片模块和另外的芯片的一侧形成导电焊球和/或凸点，其中导电焊球和/或凸点穿过保护介电层而与导电布线层的上管脚电连接。根据本公开所提供的用于制备填埋式三维扇出封装结构的制备方法，通过基于多面管脚芯片预先制作单独的芯片模块，并且使制成的芯片模块的管脚位于同一平面内，使得能够利用现有封装工艺实现多面管脚芯片与另外的芯片之间的异构集成封装，而该方法不需要为多面管脚芯片的位于多个侧面不同位置处的管脚的引出而另外添置打线设备，降低了打线成本，同时也不需要采用传统打线辅助表面封装的方式，因而满足了高密度先进封装的发展需求。

此外，可以理解的是，本公开所提供的填埋式三维扇出封装结构及其制备方法是可以重现的，并且可以用在多种工业应用中。例如，本公开所提供的填埋式三维扇出封装结构及其制备方法可以应用于半导体封装技术领域。

Claims (20)

1.一种用于制备填埋式三维扇出封装结构的制备方法，其特征在于，所述制备方法包括下述步骤：

提供多面管脚芯片，其中，所述多面管脚芯片的管脚分布于所述多面管脚芯片的多个侧面的不同位置；

基于所述多面管脚芯片制作芯片模块，所述芯片模块的管脚位于同一平面内；

将所述芯片模块和另外的芯片以倒装的方式粘贴至临时载板，使得所述芯片模块的管脚和所述另外的芯片的管脚位于同一平面内并且与所述临时载板的同一表面相连；

在所述临时载板的粘贴有所述芯片模块和所述另外的芯片的一侧形成塑封层，使得所述芯片模块和所述另外的芯片被嵌埋在所述塑封层中；

去除所述临时载板，以使所述芯片模块的管脚和所述另外的芯片的管脚从所述塑封层的第一表面露出；

在所述塑封层的所述第一表面上形成再布线层，所述再布线层包括与所述塑封层邻接的布线介电层、设置在所述布线介电层的背离所述芯片模块和所述另外的芯片的一侧的保护介电层、以及嵌设在所述布线介电层和所述保护介电层中并且与所述芯片模块和所述另外的芯片电连接的导电布线层，其中，所述导电布线层包括：分别与所述芯片模块的管脚和所述另外的芯片的管脚电连接的下管脚、连接所述芯片模块的管脚与所述另外的芯片的管脚的互连线、沿背离所述芯片模块和所述另外的芯片的方向分别从所述下管脚和所述互连线延伸并且与相应的下管脚和互连线电连接的第一金属柱、以及形成于所述第一金属柱的远离所述芯片模块和所述另外的芯片的一端并且与所述第一金属柱电连接的上管脚；以及

在所述再布线层中的所述保护介电层的背离所述芯片模块和所述另外的芯片的一侧形成导电焊球和/或凸点，其中，所述导电焊球和/或凸点穿过所述保护介电层而与所述导电布线层的所述上管脚电连接。

2.根据权利要求1所述的制备方法，其特征在于，基于所述多面管脚芯片制作芯片模块包括：

提供绝缘框架；

在所述绝缘框架上形成延伸贯穿所述绝缘框架的第一槽和第二槽；

提供底部设置有支撑基板的导电层结构；

在所述导电层结构的与所述支撑基板相反的顶部形成第一粘结胶层；

将形成有所述第一槽和所述第二槽的所述绝缘框架粘贴到所述第一粘结胶层的与所述导电层结构相反的一侧上；

去除所述第一粘结胶层的经由所述第一槽和所述第二槽而暴露的部分，以露出所述导电层结构的与所述第一槽和所述第二槽的开口端相对的部分；

在所述导电层结构的与所述第一槽的开口端相对的部分的表面上形成金属材料层，并且在所述金属材料层的与所述导电层结构相反的一侧上形成导电胶层；

将所述多面管脚芯片通过所述导电胶层而粘贴在所述第一槽中，使得所述多面管脚芯片的至少一个侧面上的管脚与所述导电层结构电连接；以及

用金属材料填充所述第二槽以形成与所述导电层结构电连接的第二金属柱，并且在所述第二金属柱的与所述导电层结构相反的端部处形成金属引脚，以用于将所述多面管脚芯片的管脚引导至同一平面以使得所述芯片模块的所有管脚位于同一平面内。

3.根据权利要求1或2所述的制备方法，其特征在于，所述方法还包括：

在基于所述多面管脚芯片制作芯片模块之后，提供散热框架；

将所述芯片模块和所述另外的芯片固定地容置于所述散热框架中，使得所述芯片模块的管脚和所述另外的芯片的管脚位于同一平面内；

将容置于所述散热框架中的所述芯片模块和所述另外的芯片以倒装的方式粘贴至临时载板，使得所述芯片模块的管脚和所述另外的芯片的管脚与所述临时载板的同一表面相连，而所述散热框架与所述临时载板间隔开；以及

在所述临时载板的粘贴有所述芯片模块和所述另外的芯片的一侧形成塑封层，使得所述散热框架与所述芯片模块和所述另外的芯片一起被嵌埋在所述塑封层中。

4.根据权利要求3所述的制备方法，其特征在于，将所述芯片模块和所述另外的芯片固定地容置于所述散热框架中包括：

在所述散热框架的同一侧上形成底部封闭的芯片模块容置槽和芯片容置槽；

在所述芯片模块容置槽的底部设置芯片模块粘结胶层，并且在所述芯片容置槽的底部设置芯片粘结胶层；

通过所述芯片模块粘结胶层将所述芯片模块粘贴至所述芯片模块容置槽中，并且通过所述芯片粘结胶层将所述另外的芯片粘贴至所述芯片容置槽中，使得所述芯片模块的管脚和所述另外的芯片的管脚分别从所述芯片模块容置槽和所述芯片容置槽的开口端突出并且位于同一平面内。

5.根据权利要求4所述的制备方法，其特征在于，所述散热框架是铜框架。

6.根据权利要求1所述的制备方法，其特征在于，基于所述多面管脚芯片制作芯片模块包括：

提供绝缘框架；

在所述绝缘框架上形成延伸贯穿所述绝缘框架的第一槽；

提供底部设置有支撑基板的导电层结构；

在所述导电层结构的与所述支撑基板相反的顶部形成第一粘结胶层；

将形成有所述第一槽的所述绝缘框架粘贴到所述第一粘结胶层的与所述导电层结构相反的一侧上；

在所述第一粘结胶层的与所述第一槽的开口端相对的部分的表面上以及所述第一槽的侧壁表面上形成连续的金属材料层，并且在所述绝缘框架的围绕所述第一槽的开口端的表面上形成与所述金属材料层电连接的金属引脚，所述金属引脚用于将所述多面管脚芯片的管脚引导至同一平面以使得所述芯片模块的所有管脚位于同一平面内；

在所述金属材料层的与所述第一槽的开口端相对的部分的表面上形成导电胶层；以及

将所述多面管脚芯片通过所述导电胶层而粘贴在所述第一槽中，使得所述多面管脚芯片的至少一个侧面上的管脚与所述金属材料层电连接。

7.根据权利要求1所述的制备方法，其特征在于，基于所述多面管脚芯片制作芯片模块包括：

提供底部设置有支撑基板的导电层结构；

在所述导电层结构的与所述支撑基板相反的顶部形成第一粘结胶层；

在所述第一粘结胶层中形成延伸贯穿所述第一粘结胶层的导电胶容置槽，以露出所述导电层结构的与所述导电胶容置槽的开口端相对的部分；

在所述导电胶容置槽中填充导电胶以形成导电胶层；以及

将所述多面管脚芯片粘贴至所述导电胶层以形成芯片叠置件，其中，所述多面管脚芯片的至少一个侧面上的管脚经由所述导电胶层而与所述导电层结构电连接；

并且，所述制备方法包括：在所述塑封层的第一表面上形成再布线层之前，

将所述芯片叠置件和另外的芯片以倒装的方式粘贴至临时载板，使得所述芯片叠置件的位于与所述导电层结构相反的一侧的管脚和所述另外的芯片的管脚位于同一平面内并且与所述临时载板的同一表面相连；

在所述临时载板的粘贴有所述芯片叠置件和所述另外的芯片的一侧形成塑封层，使得所述芯片叠置件和所述另外的芯片被嵌埋在所述塑封层中；

去除所述临时载板，以使所述芯片叠置件的位于与所述导电层结构相反的一侧的管脚和所述另外的芯片的管脚从所述塑封层的第一表面露出；

围绕所述芯片叠置件在所述塑封层的所述第一表面上形成向内延伸穿过位于所述第一表面与所述芯片叠置件的所述导电层结构之间的塑封层和第一粘结胶层的连通孔；以及

在所述连通孔中填充金属材料以形成与所述导电层结构电连接的引导金属柱，所述引导金属柱将所述多面管脚芯片的与所述导电层结构电连接的管脚引导成与所述芯片叠置件的从所述塑封层的第一表面露出的管脚位于同一平面内。

8.根据权利要求1至7中的任一项所述的制备方法，其特征在于，在所述塑封层的所述第一表面上形成再布线层包括：

在所述塑封层的所述第一表面上的与暴露于所述第一表面的所述芯片模块的管脚和所述另外的芯片的管脚相对应的位置处，用金属材料形成所述下管脚和所述互连线；

形成所述布线介电层，使得所述布线介电层覆盖所述下管脚和所述互连线以及所述第一表面；

在所述布线介电层的与所述下管脚和所述互连线相对应的位置处形成第一通孔，使得所述第一通孔延伸穿过所述布线介电层直至所述下管脚和所述互连线；

用金属材料填充所述第一通孔以形成所述第一金属柱，使得所述第一金属柱与所述下管脚和所述互连线电连接；

用金属材料在所述第一金属柱的与所述塑封层相反的端部处形成所述上管脚，使得所述上管脚与所述第一金属柱电连接且部分地突出到所述布线介电层上方；

形成所述保护介电层，使得所述保护介电层覆盖所述上管脚和所述布线介电层；以及

在所述保护介电层的对应于所述上管脚的位置处形成开孔，使得所述开孔延伸穿过所述保护介电层并使所述上管脚露出。

9.根据权利要求1至8中的任一项所述的制备方法，其特征在于，所述布线介电层和所述保护介电层是通过旋涂或沉积而形成的。

10.根据权利要求1至9中的任一项所述的制备方法，其特征在于，所述导电焊球是采用导电焊球或模板印刷形成的，以及所述凸点是通过蒸镀、溅射形成的。

11.根据权利要求8所述的制备方法，其特征在于，所述槽、所述通孔、所述连通孔和/或所述开孔是使用光刻和化学蚀刻中的至少一者而形成的。

12.根据权利要求8所述的制备方法，其特征在于，所述下管脚、所述互连线和/或所述上管脚是用金属材料通过电镀方式形成的。

13.根据权利要求12所述的制备方法，其特征在于，所述金属材料包括铜、铝、银或金中的至少一种。

14.一种根据权利要求1至13中的任一项所述的制备方法制成的填埋式三维扇出封装结构，其特征在于，所述填埋式三维扇出封装结构包括：

塑封层，所述塑封层包括第一表面和与所述第一表面相反的第二表面；

嵌埋在所述塑封层的第一表面中的芯片模块和另外的芯片，其中，所述芯片模块包括多面管脚芯片，所述多面管脚芯片具有分布于多个侧面的不同位置的管脚，所述多面管脚芯片的管脚经由引导金属柱而被引导至同一平面内，使得所述芯片模块的管脚和所述另外的芯片的管脚与所述塑封层的第一表面位于同一平面内；

再布线层，所述再布线层设置在所述塑封层的所述第一表面上，所述再布线层包括与所述塑封层邻接的布线介电层、设置在所述布线介电层的背离所述芯片模块和所述另外的芯片的一侧的保护介电层、以及嵌设在所述布线介电层和所述保护介电层中并且与所述芯片模块和所述另外的芯片电连接的导电布线层，其中，所述导电布线层包括：分别与所述芯片模块的管脚和所述另外的芯片的管脚电连接的下管脚、连接所述芯片模块的管脚与所述另外的芯片的管脚的互连线、沿背离所述芯片模块和所述另外的芯片的方向分别从所述下管脚和所述互连线延伸并且与相应的下管脚和互连线电连接的第一金属柱、以及形成于所述第一金属柱的远离所述芯片模块和所述另外的芯片的一端并且与所述第一金属柱电连接的上管脚；以及

导电焊球和/或凸点，所述导电焊球和/或凸点设置在所述再布线层中的所述保护介电层的背离所述芯片模块和所述另外的芯片的一侧并且穿过所述保护介电层而与所述导电布线层的所述上管脚电连接。

15.根据权利要求14所述的填埋式三维扇出封装结构，其特征在于，所述芯片模块包括：

底部设置有支撑基板的导电层结构；

形成于所述导电层结构的与所述支撑基板相反的顶部的第一粘结胶层；

粘贴在所述第一粘结胶层的与所述导电层结构相反的一侧上的绝缘框架，其中，所述绝缘框架形成有贯穿所述绝缘框架的第一槽和第二槽，并且在所述第一粘结胶层的与所述第一槽和所述第二槽的开口端相对的部分分别形成有贯穿所述第一粘结胶层的第一粘结胶层通孔和第二粘结胶层通孔；

填充在所述第一粘结胶层通孔中并且与所述导电层结构电连接的金属材料层；

形成于所述金属材料层的与所述导电层结构相反的一侧上的导电胶层；

通过所述导电胶层而粘贴在所述第一槽中的所述多面管脚芯片，其中，所述多面管脚芯片的至少一个侧面上的管脚经由所述导电胶层和所述金属材料层而与所述导电层结构电连接；

填充在所述绝缘框架的所述第二槽和所述第二粘结胶层通孔中的第二金属柱，以及形成于所述第二金属柱的与所述导电层结构相反的端部处的金属引脚，用于将所述多面管脚芯片的管脚引导至同一平面，以使得所述芯片模块的所有管脚位于同一平面内。

16.根据权利要求14或15所述的填埋式三维扇出封装结构，其特征在于，所述填埋式三维扇出封装结构还包括散热框架，所述散热框架与所述芯片模块和所述另外的芯片一起被嵌埋在所述塑封层中，其中，

所述散热框架包括在所述散热框架的同一侧上形成的底部封闭的芯片模块容置槽和芯片容置槽，在所述芯片模块容置槽的底部设置有芯片模块粘结胶层，并且在所述芯片容置槽的底部设置有芯片粘结胶层，所述芯片模块通过所述芯片模块粘结胶层而被粘贴至所述芯片模块容置槽中，所述另外的芯片通过所述芯片粘结胶层而被粘贴至所述芯片容置槽中，所述芯片模块的管脚和所述另外的芯片的管脚分别从所述芯片模块容置槽和所述芯片容置槽的开口端突出并且位于同一平面内。

17.根据权利要求16所述的填埋式三维扇出封装结构，其特征在于，所述散热框架是铜框架。

18.根据权利要求14所述的填埋式三维扇出封装结构，其特征在于，所述芯片模块包括：

底部设置有支撑基板的导电层结构；

形成于所述导电层结构的与所述支撑基板相反的顶部的第一粘结胶层；

粘贴在所述第一粘结胶层上的与所述导电层结构相反的一侧上的绝缘框架，其中，所述绝缘框架形成有贯穿所述绝缘框架的第一槽；

形成于所述第一粘结胶层的与所述第一槽的开口端相对的部分的表面上以及所述第一槽的侧壁表面上的连续的金属材料层，和在所述绝缘框架的围绕所述第一槽的开口端的表面上形成的与所述金属材料层电连接的金属引脚；

在所述金属材料层的与所述第一槽的开口端相对的部分的表面上形成的导电胶层；以及

所述多面管脚芯片，所述多面管脚芯片通过所述导电胶层上而粘贴在所述第一槽中，使得所述多面管脚芯片的至少一个侧面上的管脚与所述金属材料层电连接。

19.根据权利要求14所述的填埋式三维扇出封装结构，其特征在于，所述芯片模块包括：

芯片叠置件，所述芯片叠置件包括：

底部设置有支撑基板的导电层结构；

形成于所述导电层结构的与所述支撑基板相反的顶部的第一粘结胶层，在所述第一粘结胶层中形成有贯穿所述第一粘结胶层的导电胶容置槽；

形成于所述导电胶容置槽中的导电胶层；以及

所述多面管脚芯片，所述多面管脚芯片通过所述导电胶层而粘贴在所述导电层结构上，使得所述多面管脚芯片的至少一个侧面上的管脚与所述导电层结构电连接，且所述多面管脚芯片的位于与所述导电层结构相反的一侧上的管脚从所述塑封层的第一表面露出且与所述第一表面位于同一平面中；

围绕所述芯片叠置件设置的引导金属柱，所述引导金属柱将所述多面管脚芯片的与所述导电层结构电连接的管脚引导成与所述芯片叠置件的从所述塑封层的第一表面露出的管脚位于同一平面内，其中，所述引导金属柱从所述导电层结构延伸并穿过形成于所述第一粘结胶层中的第一粘结胶层通孔以及介于所述第一表面与所述导电层结构之间的塑封层。

20.根据权利要求15至18中的任一项所述的填埋式三维扇出封装结构，其特征在于，所述金属材料包括铜、铝、银或金中的至少一种。