CN111769099A - 一种基于多转接板实现多芯片集成的封装结构及封装方法 - Google Patents
一种基于多转接板实现多芯片集成的封装结构及封装方法 Download PDFInfo
- Publication number
- CN111769099A CN111769099A CN202010657143.5A CN202010657143A CN111769099A CN 111769099 A CN111769099 A CN 111769099A CN 202010657143 A CN202010657143 A CN 202010657143A CN 111769099 A CN111769099 A CN 111769099A
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- chips
- bonding pad
- interposer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
Abstract
本发明涉及一种基于多转接板实现多芯片集成的封装结构和封装方法,属于半导体封装技术领域,解决了封装结构集成芯片的数量有限的问题。所述封装结构包括封装本体;所述封装本体包括:衬底,表面设置有多个第一凹槽,多个所述第一凹槽用于设置待集成的多个所述芯片;多个转接板,位于所述衬底的上部,每个所述转接板用于实现与所述转接板相邻的两个所述芯片之间的互联;以及每个所述芯片在所述衬底上的投影与所述多个转接板在所述衬底上的投影至少部分不重合;其中,每个所述芯片与所述多个转接板在所述衬底上投影不重合的部分用于实现所述芯片与外部信号的互联。实现了在多个芯片间互联,形成了完整的多个芯片间高度集成的系统。
Description
技术领域
本发明涉及半导体封装技术领域,尤其涉及一种基于多转接板实现多芯片集成的封装结构及封装方法。
背景技术
随着电子产品小型化、集成化、智能化的发展,芯片的复杂度在大幅度增加,对应的I/Os引脚的数量也大幅提升,封装的复杂程度有所提高。
在目前高密度封装结构中,一般通过带有TSV(Through Silicon Via)的硅转接板(Interposer)来实现多个异质芯片间高密度互联,以及芯片与基板间的垂直互联。然而,2.5D硅转接板由于需要制作TSV,工艺较为复杂,成本较高,且形成高深宽比的TSV良率较低,对于实现大规模、多种类的芯片间的集成带来巨大的挑战,这也是TSV技术大规模推广的主要阻碍因素。所以,如何在不通过利用带有TSV的硅转接板的情况下,实现多个异质芯片间的高速高带宽通信是目前的一个发展趋势。
为了解决传统的转接板技术只能集成数量有限的芯片的问题,急需寻求一种新的封装结构。
发明内容
鉴于上述的分析,本发明实施例旨在提供一种实现多芯片集成的封装结构和封装方法,用以解决现有封装结构集成芯片的数量有限的问题。
一方面,本发明实施例提供了基于多转接板实现多芯片集成的封装结构,所述封装结构包括封装本体;所述封装本体包括:
衬底,表面设置有多个第一凹槽,多个所述第一凹槽用于设置待集成的多个所述芯片;
多个转接板,位于所述衬底的上部,每个所述转接板用于实现与所述转接板相邻的两个所述芯片之间的互联;以及
每个所述芯片在所述衬底上的投影与所述多个转接板在所述衬底上的投影至少部分不重合;其中,每个所述芯片与所述多个转接板在所述衬底上投影不重合的部分用于实现所述芯片与外部信号的互联。
进一步,所述封装结构还包括基板;所述基板包括自下而上层叠设置的基底、第一介质层和第二介质层;所述第一介质层中开设有第二凹槽,所述封装本体塑封后设置于所述第二凹槽中。
进一步,每个所述转接板均包括布线以及由所述布线两端引出的凸点;其中,所述布线两端引出的凸点分别与与所述转接板相邻的两个芯片对应;
每个所述芯片均包括位于其表面的第一焊盘和第二焊盘;其中,所述第一焊盘位于所述芯片与所述多个转接板在所述衬底上的投影重合的部分,用于与所述转接板上的凸点对应连接;所述第二焊盘位于所述芯片与所述多个转接板在所述衬底上的投影不重合的部分,以实现所述芯片与外部信号的互联。
进一步,所述第二介质层的上表面包括与第二焊盘对应设置的第三焊盘,通过金属化通孔连接所述第二焊盘与所述第三焊盘;所述基板包括贯穿所述基底、所述第一介质层与所述第二介质层的金属化过孔,所述金属化过孔用于连接所述第三焊盘与外部信号。
进一步,所述第一焊盘和所述第二焊盘位于同一平面。
进一步,所述芯片与所述多个转接板在所述衬底上的投影重合的部分位于所述芯片的边缘位置,通过所述边缘位置,实现所述芯片之间的互联。
另一方面,本发明实施例提供了一种基于多转接板实现多芯片集成的封装方法,包括形成封装本体;所述形成封装本体包括:
在衬底表面开设多个第一凹槽;
将待集成的所述多个芯片分别设置在所述第一凹槽中;
将多个转接板倒装设置在所述衬底的上部,使得每个所述芯片在所述衬底上的投影与所述多个转接板在所述衬底上的投影至少部分不重合;
通过所述转接板将与所述转接板相邻的两个所述芯片互联;以及
通过所述芯片与所述多个转接板在所述衬底上的投影不重合的部分将所述芯片与外部信号互联。
进一步,在基底上形成第一介质层;
在第一介质层表面开设第二凹槽;
将塑封后的封装本体放置在所述第二凹槽中;
在所述第一介质层以及所述封装本体上形成第二介质层。
进一步,每个所述转接板均包括布线以及由所述布线两端引出的凸点,所述布线两端引出的凸点分别与与所述转接板相邻的两个芯片对应;每个所述芯片均包括位于其表面的第一焊盘与第二焊盘,所述第一焊盘位于所述芯片与所述多个转接板在所述衬底上的投影重合的部分,所述第二焊盘位于所述芯片与所述多个转接板在所述衬底上的投影不重合的部分;
所述转接板将与所述转接板相邻的两个所述芯片互联包括:
将每个所述转接板的凸点与与所述转接板相邻的两个所述芯片的所述第一焊盘对应设置,与所述转接板相邻的两个芯片之间通过所述第一焊盘、所述凸点、所述布线互联。
进一步,所述通过所述芯片与所述多个转接板在所述衬底上的投影不重合的部分将所述芯片与外部信号互联,包括:
形成金属化通孔,与所述第二焊盘对应设置;
在所述第二介质层的上表面形成与所述第二焊盘对应的第三焊盘,并且通过所述金属化通孔将所述第三焊盘与所述第二焊盘连接;
在所述基板中形成贯穿所述基底、所述第一介质层和所述第二介质层的金属化过孔,并且将所述金属化过孔与所述第三焊盘连接;
所述芯片通过所述第二焊盘、所述金属化通孔、所述第三焊盘以及所述金属化过孔与外部信号互联。
与现有技术相比,本发明至少可实现如下有益效果之一:
1、采用多个转接板,在各芯片间形成互联接口,对于需要集成的芯片的种类、大小和个数没有限制,可形成完整的多个芯片间高度集成的系统;而且转接板无TSV,制作工艺简单,成本较低。
2、通过将多个芯片分别设置在衬底表面的多个第一凹槽中,一方面可精确地控制多个芯片的第一焊盘与第二焊盘位于同一水平面,降低后续转接板倒装时工艺的难度,提高了凸点与第一焊盘或者凸点与第二焊盘连接的可靠性;另一方面由于芯片与衬底的热膨胀系数(CTE)匹配程度较高,可提高封装的可靠性。
3、转接板通过倒装方式与芯片互联,且转接板上凸点的类型一致,降低了制作转接板时的工艺难度以及转接板与芯片倒装贴合时的工艺难度。
本发明中,上述各技术方案之间还可以相互组合,以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述,并且,部分优点可从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。
附图说明
附图仅用于示出具体实施例的目的,而并不认为是对本发明的限制,在整个附图中,相同的参考符号表示相同的部件。
图1为封装本体的俯视图;
图2为转接板的结构示意图;
图3为图1中的封装本体沿B-B线的剖面图;
图4为封装结构的剖面图;
图5(a)-5(e)为封装结构的制备示意图
附图标记:
11、12、13、14、15-芯片;111、121、122、131-第一焊盘;112、132-第二焊盘;2-衬底;21、22、23-第一凹槽;31、32、33、34、35、36-转接板;311、321-布线;3111、3112、3211、3212-凸点;41-基底;42-第一介质层;43-第二介质层;421-第二凹槽;51、52-金属化通孔;61、62-第三焊盘;71、72-金属化过孔;8-金属层
具体实施方式
以下,将参照附图来描述本公开的实施例。但是应该理解,这些描述只是示例性的,而并非要限制本公开的范围。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的,其中为了清楚表达的目的,放大了某些细节,并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的,实际中可能由于制造公差或技术限制而有所偏差,并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中,当将一层/元件称作位于另一层/元件“上”时,该层/元件可以直接位于该另一层/元件上,或者它们之间可以存在居中层/元件。另外,如果在一种朝向中一层/元件位于另一层/元件“上”,那么当调转朝向时,该层/元件可以位于该另一层/元件“下”。
本发明的一实施例,公开了一种基于多转接板实现多芯片集成的封装结构,封装结构包括封装本体;封装本体包括:衬底,表面设置有多个第一凹槽,多个第一凹槽用于设置待集成的多个芯片;多个转接板,位于衬底的上部,每个转接板用于实现与转接板相邻的两个芯片之间的互联;以及每个芯片在衬底上的投影与多个转接板在衬底上的投影至少部分不重合;其中,每个芯片与多个转接板在衬底上投影不重合的部分用于实现芯片与外部信号的互联。
与现有技术相比,本实施例采用多个转接板,在各芯片间形成互联接口,对于需要集成的芯片的种类、大小和个数没有限制,可形成完整的多个芯片间高度集成的系统;而且转接板无TSV,制作工艺简单,成本较低。
请参见图1,图1为封装本体的俯视图。以转接板31、32、33、34、35、36用于实现芯片11、12、13、14、15之间的互联为例进行说明。封装本体包括衬底2,衬底2的表面设置有5个第一凹槽(在图5a中示出了其中3个第一凹槽21、22、23),5个第一凹槽用于设置待集成的芯片11、12、13、14、15,其中,芯片11设置在第一凹槽21中,芯片12设置在第一凹槽22中,芯片13设置在第一凹槽23中,芯片14和芯片15也分别设置在与其对应的第一凹槽中。转接板31、32、33、34、35、36放置在衬底2的上部,用于实现芯片11、芯片12、芯片13、芯片14以及芯片15之间的互联。芯片11、芯片12、芯片13、芯片14以及芯片15在衬底2上的投影与多个转接板31、32、33、34、35、36在衬底2上的投影至少部分不重合,并且芯片11、芯片12、芯片13、芯片14以及芯片15与多个转接板31、32、33、34、35、36在衬底2上的投影不重合的部分用于实现各自芯片与外部信号的互联,即,芯片11与多个转接板31、32、33、34、35、36在衬底2上的投影不重合的部分用于实现芯片11与外部信号的互联;芯片12与多个转接板31、32、33、34、35、36在衬底2上的投影不重合的部分用于实现芯片12与外部信号的互联;芯片13与多个转接板31、32、33、34、35、36在衬底2上的投影不重合的部分用于实现芯片13与外部信号的互联;芯片14与多个转接板31、32、33、34、35、36在衬底2上的投影不重合的部分用于实现芯片14与外部信号的互联;芯片15与多个转接板31、32、33、34、35、36在衬底2上的投影不重合的部分用于实现芯片15与外部信号的互联。
在一个实施例中,参见图2,图2为转接板的结构示意图。以转接板31为例,转接板31包括布线311以及布线311两端引出的凸点3111、3112,其中,凸点3111、3112与芯片11、芯片12对应,转接板32、33、34、35、36的结构请参照转接板31的结构,这里就不在一一赘述。请参见图3,为图1中封装本体沿B-B线的剖面图。芯片11包括位于其表面的第一焊盘111和第二焊盘112,芯片12包括位于其表面的第一焊盘121、122和第二焊盘(图中未示出),芯片13包括位于其表面的第一焊盘131和第二焊盘132,芯片14包括位于其表面的第一焊盘(图中未示出)与第二焊盘(图中未示出)以及芯片15包括位于其表面的第一焊盘(图中未示出)和第二焊盘(图中未示出)。第一焊盘111位于芯片11与转接板31在衬底2上的投影重合的部分,用于与凸点3111连接;第二焊盘112位于芯片11与多个转接板(参见图1:例如转接板31、36)在衬底2上投影不重合的部分,以实现芯片11与外部信号的互联。第一焊盘121、122位于芯片12与转接板32、31在衬底2上的投影重合的部分,第一焊盘121用于与凸点3211连接,第一焊盘122用于与凸点3112连接;芯片12的第二焊盘(图中未示出)实现芯片12与外部信号的互联。第一焊盘131位于芯片13与转接板32在衬底2上的投影重合的部分,用于与凸点3212连接;第二焊盘132位于芯片13与多个转接板(参见图1:例如转接板32、33)在衬底2上投影不重合的部分,以实现芯片13与外部信号的互联。即芯片11与芯片12之间通过第一焊盘111、凸点3111、布线311、凸点3112以及第一焊盘122互联;芯片12与芯片13之间通过第一焊盘121、凸点3211、布线321、凸点3212以及第一焊盘131互联。芯片13与芯片15、芯片15与芯片14、芯片15与芯片12、芯片14与芯片11之间的互联以及芯片14、15与外部信号的互联,请参照上述芯片11、12、13的方式,这里就不再一一赘述。
请参见图4,图4为封装结构的剖面图。封装结构还包括基板,基板包括自下而上层叠设置的基底41、第一介质层42和第二介质层43。第一介质层42中开设有第二凹槽421(在图5(d)中示出),塑封后的封装本体设置于第二凹槽421中。第二介质层上表面包括与第二焊盘112、132对应设置的第三焊盘61、62。第二焊盘112通过金属化通孔51与第三焊盘61连接,第二焊盘132通过金属化通孔52与第三焊盘62连接。基板包括贯穿基底41、第一介质层42以及第二介质层43,并对应于各个芯片的金属化过孔,金属化过孔设置在偏离第二凹槽421的位置。图4示例性地示出了与芯片11和芯片13对应的金属化过孔71、72,第三焊盘61通过金属化过孔71与外部信号互联,第三焊盘62通过金属化过孔72与外部信号互联,即,芯片11与外部信号之间通过第二焊盘112、金属化通孔51、第三焊盘61以及金属化过孔71与外部信号互联,芯片13通过第三焊盘132、金属化通孔52、第三焊盘62以及金属化过孔72与外部信号互联。芯片12、14、15与外部信号的互联,请参考上述芯片11、13与外部信号的互联方式,这里就不再一一赘述。
在一实施例中,为实现电连接,各金属化通孔或金属化过孔中均设置有良导体材料,例如铜。后续不再对此一一赘述。
在一实施例中,第二凹槽的大小和深度根据塑封后的封装本体的大小和厚度决定。可选地,第二凹槽的深度大于等于封装本体的厚度。
在一个实施例中,多个转接板上的凸点的类型一致,降低了制作转接板时的工艺难度。可选地,所述凸点为Cu Pillar+Solder Ball结构。
在一个实施例中,请继续参考图4,将多个芯片设置在衬底2的多个第一凹槽中,第一凹槽的大小和深度根据芯片的实际大小和厚度决定,精确地控制第二焊盘112、第一焊盘111、第一焊盘122、第一焊盘121、第一焊盘131以及第二焊盘132位于同一平面,使得位于芯片11、12、13、14以及15表面的第一焊盘与第二焊盘均位于同一平面。如此设计,一方面降低了转接板倒装时工艺的难度,提高了凸点与第一焊盘或者凸点与第二焊盘连接的可靠性;另一方面由于芯片与衬底的CTE匹配度较高,可提高封装的可靠性。可选地,第一凹槽的深度大于等于对应放置的芯片的厚度。
可选地,衬底可以为硅衬底。
在一实施例中,继续参考图4,封装结构包括金属层8,金属层8位于基底41与第一介质层42之间,并且对应第二凹槽421设置。由于金属层8的存在,一方面使得在制作第二凹槽421时,保持第二凹槽底部的平整度,为塑封后的封装本体的埋入提供一个较为平整的设置环境;另一方面,工作时,金属层具有更好的散热功能,芯片产生的热量可以通过封装本体以及金属层更好的散出。可选地,金属层8在基底41的投影面积大于塑封后的封装本体在基底41的投影面积。
在一个实施例中,第二焊盘的尺寸、间距大于第一焊盘的尺寸、间距。进一步地,转接板上的布线的线宽线距(L/S)为微米级别或者亚微米级别。
在一个实施例中,芯片与多个转接板在衬底上的投影重合的部分位于芯片的边缘位置,通过边缘位置,实现芯片之间的互联。
在一个实施例中,转接板上的布线的线宽线距(L/S)小于等于2微米,转接板上的凸点的直径小于等于40微米,凸点的中心距小于等于60微米,从而实现芯片与芯片之间的高密度互联。
在一实施例中,所述外部信号为电源信号。
在一实施例中,多个芯片可以是存在于同一个固有系统中的多个芯片,也可以是分立的、没有直接关系的芯片。
可选地,多个芯片为具有固有模式系统中的的中央处理器(CPU)芯片、北桥芯片、南桥芯片、存储器芯片以及射频芯片等,转接板可以根据上述芯片的数量以及芯片之间的对应位置关系进行相应地设计制作。进一步地,在实际应用中,为了满足固定模式下的多个芯片之间的互联,可以批量生产对应的转接板,满足固定模式下芯片互联的需求。
本发明的另一方面,公开了一种基于多转接板实现多芯片集成的封装方法,包括形成封装本体;形成封装本体包括在衬底表面开设多个第一凹槽;将待集成的多个芯片分别设置在第一凹槽中;将多个转接板倒装设置在衬底的上部,使得每个芯片在衬底上的投影与多个转接板在衬底上的投影至少部分不重合;通过转接板将与转接板相邻的两个芯片互联;以及通过芯片与多个转接板在衬底上的投影不重合的部分将芯片与外部信号互联。
在一个具体的实施例中,结合图3、图4以及图5(a)至5(e),对封装过程中的具体步骤进行说明。
请参见图5(a),提供衬底2,在衬底2的表面开设5个第一凹槽(图5a中只示出了其中3个第一凹槽21、22、23)。各个第一凹槽的大小及深度根据其对应的芯片的大小和厚度设定,第一凹槽的深度大于等于其对应的芯片的厚度。形成第一凹槽的工艺可以根据衬底2的具体材料而定。
请参见图5(b),将待集成的多个芯片分别放置在第一凹槽中,芯片11放置在第一凹槽21中,芯片12放置在第一凹槽22中,芯片13放置在第一凹槽23中,芯片14与芯片15也放置在对应的第一凹槽中(图中未示出)。可选地,控制各个芯片的第一焊盘与第二焊盘位于同一平面。可选地,第一焊盘为小尺寸窄节距焊盘,第二焊盘为大尺寸宽节距焊盘。
请参见图3及图5(c),将多个转接板倒装在衬底2上。第一焊盘111与凸点3111对应设置,第一焊盘122与凸点3112对应设置,第一焊盘121与凸点3211对应设置,第一焊盘131与凸点3212对应设置。即,芯片11与芯片12之间通过第一焊盘111、凸点3111、布线311、凸点3112以及第一焊盘122互联,芯片11通过第二焊盘112与外部信号互联;芯片13与芯片12之间通过第一焊盘131、凸点3212、布线321、凸点3211以及第一焊盘121互联,芯片13通过第二焊盘132与外部信号互联。其他芯片之间的互联方式以及与外部信号的互联方式参考芯片11、芯片13的互联方式,这里就不在一一赘述。
请继续参见图5(c),对封装本体进行塑封,采用molding工艺,通过molding材料对封装本体进行塑封,并且在塑封材料中对应于第二焊盘112、132的位置开设金属化的第一子通孔。
请参见图5(d),提供基底41,制作金属化的第一子过孔以及图形化的金属层8,图形化的金属层8可以通过光刻和溅射或光刻和刻蚀或光刻和电镀等工艺实现;在基底41以及图形化的金属层8上形成第一介质层42,在第二介质层42中形成金属化的第二子过孔以及第二凹槽421,第二凹槽421与金属层8对应设置;可选地,金属层8在基底41的投影面积大于第二凹槽421在基底41的投影面积。第一介质层42的材料可以选自ABF(AjinomotoBuildup Layer)材料、芯板(Core)材料、PP(Prepreg)材料以及光敏材料,具体开槽工艺方式根据选择的材料而定。本步骤可以在制造封装本体的同时或之后进行。
请参见图5(e),将塑封后的封装本体放置在第二凹槽421中。优选地,塑封后的封装本体位于金属层8上,并且塑封后的封装本体在基底41的投影与金属层8在基底41的投影重合,即塑封后的封装本体在基底41的投影位于金属层8在基底41的投影内。
请参见图4,在图5(e)中结构的基础上,在第一介质层42以及塑封后的封装本体上形成第二介质层43。
在第二介质层43中形成与金属化的第一子过孔以及金属化的第二子过孔对应设置的金属化的第三子过孔,其中,金属化的第一子过孔、金属化的第二子过孔与金属化的第三子过孔组成贯穿基底41、第一介质层42以及第二介质层43的金属化过孔71、72,基板还包括与其他待集成的芯片对应的金属化过孔,这里不再一一赘述。
在第二介质层43中形成与金属化的第一子通孔对应设置的金属化的第二子通孔,其中,金属化的第一子通孔与金属化的第二子通孔组成金属化通孔51、52,基板还包括与其他待集成的芯片对应的金属化通孔,这里不再一一赘述。
在第二介质层43的上表面形成第三焊盘,以芯片11、13为例,在第二介质层43上表面形成第三焊盘61、62;第二焊盘112通过金属化通孔51与第三焊盘61连接;第二焊盘132通过金属化通孔52与第三焊盘62连接。第二介质层表面还设置有与其他待集成的芯片对应的第三焊盘,这些第三焊盘通过各自芯片对应的金属化通孔与各自芯片的第二焊盘连接,实现各自对应的芯片与外部信号的连接,这里不再一一赘述。
继续参考图4,芯片11与芯片12之间通过第一焊盘111、凸点3111、布线311、凸点3112以及第一焊盘122互联,芯片11通过第二焊盘112、金属化通孔51、第三焊盘61、金属化过孔71与外部信号互联。芯片13与芯片12之间通过第一焊盘131、凸点3212、布线321、凸点32111以及第一焊盘121互联,芯片13通过第二焊盘132、金属化通孔52、第三焊盘62以及金属化过孔72与外部信号互联。其他待集成的芯片之间的互联方式以及与外部信号的互联方式请参见上述芯片11、13与芯片12的互联方式以及芯片11、13与外部信号的互联方式,这里就不在一一赘述。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种基于多转接板实现多芯片集成的封装结构,其特征在于,所述封装结构包括封装本体;所述封装本体包括:
衬底,表面设置有多个第一凹槽,多个所述第一凹槽用于设置待集成的多个所述芯片;
多个转接板,位于所述衬底的上部,每个所述转接板用于实现与所述转接板相邻的两个所述芯片之间的互联;以及
每个所述芯片在所述衬底上的投影与所述多个转接板在所述衬底上的投影至少部分不重合;其中,每个所述芯片与所述多个转接板在所述衬底上投影不重合的部分用于实现所述芯片与外部信号的互联。
2.根据权利要求1所述的封装结构,其特征在于,所述封装结构还包括基板;所述基板包括自下而上层叠设置的基底、第一介质层和第二介质层;所述第一介质层中开设有第二凹槽,所述封装本体塑封后设置于所述第二凹槽中。
3.根据权利要求2所述的封装结构,其特征在于,每个所述转接板均包括布线以及由所述布线两端引出的凸点;其中,所述布线两端引出的凸点分别与与所述转接板相邻的两个芯片对应;
每个所述芯片均包括位于其表面的第一焊盘和第二焊盘;其中,所述第一焊盘位于所述芯片与所述多个转接板在所述衬底上的投影重合的部分,用于与所述转接板上的凸点对应连接;所述第二焊盘位于所述芯片与所述多个转接板在所述衬底上的投影不重合的部分,以实现所述芯片与外部信号的互联。
4.根据权利要求3所述的封装结构,其特征在于,所述第二介质层的上表面包括与第二焊盘对应设置的第三焊盘,通过金属化通孔连接所述第二焊盘与所述第三焊盘;所述基板包括贯穿所述基底、所述第一介质层与所述第二介质层的金属化过孔,所述金属化过孔用于连接所述第三焊盘与外部信号。
5.根据权利要求3所述的封装结构,其特征在于,所述第一焊盘和所述第二焊盘位于同一平面。
6.根据权利要求3所述的封装结构,其特征在于,所述芯片与所述多个转接板在所述衬底上的投影重合的部分位于所述芯片的边缘位置,通过所述边缘位置,实现所述芯片之间的互联。
7.一种基于多转接板实现多芯片集成的封装方法,其特征在于,包括形成封装本体;所述形成封装本体包括:
在衬底表面开设多个第一凹槽;
将待集成的所述多个芯片分别设置在所述第一凹槽中;
将多个转接板倒装设置在所述衬底的上部,使得每个所述芯片在所述衬底上的投影与所述多个转接板在所述衬底上的投影至少部分不重合;
通过所述转接板将与所述转接板相邻的两个所述芯片互联;以及
通过所述芯片与所述多个转接板在所述衬底上的投影不重合的部分将所述芯片与外部信号互联。
8.根据权利要求7所述的封装方法,其特征在于,还包括:
在基底上形成第一介质层;
在第一介质层表面开设第二凹槽;
将塑封后的封装本体放置在所述第二凹槽中;
在所述第一介质层以及所述封装本体上形成第二介质层。
9.根据权利要求8所述的封装结构,其特征在于,每个所述转接板均包括布线以及由所述布线两端引出的凸点,所述布线两端引出的凸点分别与-所述转接板相邻的两个芯片对应;每个所述芯片均包括位于其表面的第一焊盘与第二焊盘,所述第一焊盘位于所述芯片与所述多个转接板在所述衬底上的投影重合的部分,所述第二焊盘位于所述芯片与所述多个转接板在所述衬底上的投影不重合的部分;
所述转接板将与所述转接板相邻的两个所述芯片互联包括:
将每个所述转接板的凸点与-所述转接板相邻的两个所述芯片的所述第一焊盘对应设置,与所述转接板相邻的两个芯片之间通过所述第一焊盘、所述凸点、所述布线互联。
10.根据权利要求9所述的封装方法,其特征在于,所述通过所述芯片与所述多个转接板在所述衬底上的投影不重合的部分将所述芯片与外部信号互联,包括:
形成金属化通孔,与所述第二焊盘对应设置;
在所述第二介质层的上表面形成与所述第二焊盘对应的第三焊盘,并且通过所述金属化通孔将所述第三焊盘与所述第二焊盘连接;
在所述基板中形成贯穿所述基底、所述第一介质层和所述第二介质层的金属化过孔,并且将所述金属化过孔与所述第三焊盘连接;
所述芯片通过所述第二焊盘、所述金属化通孔、所述第三焊盘以及所述金属化过孔与外部信号互联。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010657143.5A CN111769099B (zh) | 2020-07-09 | 2020-07-09 | 一种基于多转接板实现多芯片集成的封装结构及封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010657143.5A CN111769099B (zh) | 2020-07-09 | 2020-07-09 | 一种基于多转接板实现多芯片集成的封装结构及封装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111769099A true CN111769099A (zh) | 2020-10-13 |
CN111769099B CN111769099B (zh) | 2022-03-04 |
Family
ID=72726217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010657143.5A Active CN111769099B (zh) | 2020-07-09 | 2020-07-09 | 一种基于多转接板实现多芯片集成的封装结构及封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111769099B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116387169A (zh) * | 2023-06-05 | 2023-07-04 | 甬矽半导体(宁波)有限公司 | 封装方法和封装结构 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105304613A (zh) * | 2014-06-18 | 2016-02-03 | 台湾积体电路制造股份有限公司 | 半导体器件和方法 |
CN107078101A (zh) * | 2014-11-07 | 2017-08-18 | 高通股份有限公司 | 在封装层中包括硅桥接的集成器件封装 |
CN107104096A (zh) * | 2017-05-19 | 2017-08-29 | 华为技术有限公司 | 芯片封装结构及电路结构 |
CN107275296A (zh) * | 2017-06-30 | 2017-10-20 | 中国电子科技集团公司第五十八研究所 | 一种基于tsv技术的埋置型三维集成封装结构 |
CN109979917A (zh) * | 2017-12-28 | 2019-07-05 | 英特尔公司 | 用于包括嵌入式互连桥的半导体封装的间距转换架构 |
CN110197793A (zh) * | 2018-02-24 | 2019-09-03 | 华为技术有限公司 | 一种芯片及封装方法 |
CN110310895A (zh) * | 2019-07-31 | 2019-10-08 | 中国电子科技集团公司第五十八研究所 | 一种埋入tsv转接芯片硅基扇出型三维集成封装方法及结构 |
US20200013667A1 (en) * | 2017-11-29 | 2020-01-09 | International Business Machines Corporation | Non-embedded silicon bridge chip for multi-chip module |
CN110707075A (zh) * | 2019-11-07 | 2020-01-17 | 杭州晶通科技有限公司 | 超高密度多芯片模组的三维扇出型封装结构与制备方法 |
CN111095549A (zh) * | 2017-12-29 | 2020-05-01 | 英特尔公司 | 容纳具有不同厚度的嵌入式管芯的贴片 |
-
2020
- 2020-07-09 CN CN202010657143.5A patent/CN111769099B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105304613A (zh) * | 2014-06-18 | 2016-02-03 | 台湾积体电路制造股份有限公司 | 半导体器件和方法 |
CN107078101A (zh) * | 2014-11-07 | 2017-08-18 | 高通股份有限公司 | 在封装层中包括硅桥接的集成器件封装 |
CN107104096A (zh) * | 2017-05-19 | 2017-08-29 | 华为技术有限公司 | 芯片封装结构及电路结构 |
CN107275296A (zh) * | 2017-06-30 | 2017-10-20 | 中国电子科技集团公司第五十八研究所 | 一种基于tsv技术的埋置型三维集成封装结构 |
US20200013667A1 (en) * | 2017-11-29 | 2020-01-09 | International Business Machines Corporation | Non-embedded silicon bridge chip for multi-chip module |
CN109979917A (zh) * | 2017-12-28 | 2019-07-05 | 英特尔公司 | 用于包括嵌入式互连桥的半导体封装的间距转换架构 |
CN111095549A (zh) * | 2017-12-29 | 2020-05-01 | 英特尔公司 | 容纳具有不同厚度的嵌入式管芯的贴片 |
CN110197793A (zh) * | 2018-02-24 | 2019-09-03 | 华为技术有限公司 | 一种芯片及封装方法 |
CN110310895A (zh) * | 2019-07-31 | 2019-10-08 | 中国电子科技集团公司第五十八研究所 | 一种埋入tsv转接芯片硅基扇出型三维集成封装方法及结构 |
CN110707075A (zh) * | 2019-11-07 | 2020-01-17 | 杭州晶通科技有限公司 | 超高密度多芯片模组的三维扇出型封装结构与制备方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116387169A (zh) * | 2023-06-05 | 2023-07-04 | 甬矽半导体(宁波)有限公司 | 封装方法和封装结构 |
CN116387169B (zh) * | 2023-06-05 | 2023-09-05 | 甬矽半导体(宁波)有限公司 | 封装方法和封装结构 |
Also Published As
Publication number | Publication date |
---|---|
CN111769099B (zh) | 2022-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6607278B2 (ja) | マルチチップパッケージ及びマルチチップパッケージを製造する方法 | |
KR101923659B1 (ko) | 반도체 패키지 구조체, 및 그 제조 방법 | |
US9620494B2 (en) | Hybrid substrates, semiconductor packages including the same and methods for fabricating semiconductor packages | |
KR100403064B1 (ko) | 3차원 집적 회로 어셈블리 및 이의 제조 방법 | |
US8901435B2 (en) | Hybrid wiring board with built-in stopper, interposer and build-up circuitry | |
KR20000005670A (ko) | 칩-온-칩패키지및그제조방법 | |
WO2021018014A1 (zh) | 一种基于tsv的多芯片的封装结构及其制备方法 | |
CN117712067A (zh) | 使用高密度互连桥接器的2xd模块的组件 | |
CN111769099B (zh) | 一种基于多转接板实现多芯片集成的封装结构及封装方法 | |
CN111769098B (zh) | 一种实现多个芯片集成的封装结构及封装方法 | |
CN114743945A (zh) | 带有Si与有机中介层的先进封装结构及其制造方法 | |
CN116130457A (zh) | 具有硅桥互连结构的2.5d封装结构及其制作方法 | |
CN111769101B (zh) | 一种基于多转接板的封装结构及封装方法 | |
CN113990815A (zh) | 一种硅基微模组塑封结构及其制备方法 | |
TW202213546A (zh) | 微電子裝置及其製造方法 | |
US10157839B1 (en) | Interconnect structure and manufacturing method thereof | |
CN112331635B (zh) | 一种基于转接板的垂直封装结构及封装方法 | |
CN111554676B (zh) | 一种局部带宽增强的转接板封装结构及制作方法 | |
CN116995068B (zh) | 芯片集成天线封装结构及封装方法 | |
US11887964B1 (en) | Wafer-level heterogeneous dies integration structure and method | |
CN116895636B (zh) | 封装基板及其制法 | |
WO2024007440A1 (zh) | 高密度3d堆叠扇出型封装结构及其制造方法 | |
CN220233193U (zh) | 改善电源信号传输的2.5d封装结构 | |
US20220149007A1 (en) | Chip packaging structure and method | |
CN116053245A (zh) | 三维芯片封装结构、芯片封装方法、芯片及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |