CN220233193U - 改善电源信号传输的2.5d封装结构 - Google Patents
改善电源信号传输的2.5d封装结构 Download PDFInfo
- Publication number
- CN220233193U CN220233193U CN202321929932.5U CN202321929932U CN220233193U CN 220233193 U CN220233193 U CN 220233193U CN 202321929932 U CN202321929932 U CN 202321929932U CN 220233193 U CN220233193 U CN 220233193U
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- wiring
- module
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 15
- 230000008054 signal transmission Effects 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 109
- 230000017525 heat dissipation Effects 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 42
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 5
- 238000004904 shortening Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 115
- 238000010586 diagram Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 8
- 238000002360 preparation method Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000005570 vertical transmission Effects 0.000 description 1
Abstract
本实用新型提供一种改善电源信号传输的2.5D封装结构,在基板凹槽中键合被动元件模块,使得芯片电源区经过被动元件模块与基板在竖向上进行电连接,从而可缩短电源供电距离,解决电源压降问题;芯片模块中结合芯片电源区及芯片信号区分区对应制备布线电源区、布线信号区、C4凸块及微凸块,以降低芯片模块键合时的平面度公差,提高电性能;进一步的,通过设置散热元件还可提高封装结构散热效果。
Description
技术领域
本实用新型属于半导体制造技术领域,涉及一种改善电源信号传输的2.5D封装结构。
背景技术
2.5D封装技术是一种可实现将多个芯片进行同质或异质整合的封装技术,在2.5D封装结构中,芯片通过具有硅通孔(TSV)的TSV中介层(Interposer),可实现高密度线路互联。
在2.5D封装技术中,通常需要进行如芯片加工、植球、TSV中介层与重新布线层(RDL)的互联、芯片与被动元件的键合、塑封等工艺步骤。其中,由于被动元件水平键合于基板表面,芯片电源区域需要经过TSV中介层以及基板,再与被动元件互联,该传输距离较长,会导致IR压降损耗,降低电性能。
现有解决电源信号传输问题的方法通常为增加平台电压源,例如,从0.9V增加到1.1V,以确保电性能,但这种方法会造成芯片整体功率上升。
因此,提供一种改善电源信号传输的2.5D封装结构,实属必要。
实用新型内容
鉴于以上所述现有技术的缺点,本实用新型的目的在于提供一种改善电源信号传输的2.5D封装结构,用于解决现有技术中难以有效进行电源信号传输的问题。
为实现上述目的,本实用新型提供一种改善电源信号传输的2.5D封装结构,所述2.5D封装结构包括:
基板,所述基板包括基板第一面及相对的基板第二面,且所述基板中具有自所述基板第一面向所述基板第二面延伸的基板凹槽;
被动元件模块,所述被动元件模块键合于所述基板凹槽中,所述被动元件模块包括第一重新布线层、金属件、第二重新布线层及封装层,所述第一重新布线层与所述基板电连接,所述金属件位于所述第一重新布线层与所述第二重新布线层之间且与所述第一重新布线层及所述第二重新布线层电连接,所述封装层位于所述第一重新布线层与所述第二重新布线层之间包覆所述金属件;
TSV中介模块,所述TSV中介模块键合于所述基板第一面上,所述TSV中介模块包括TSV中介层及第三重新布线层,所述TSV中介层与所述基板电连接,所述第三重新布线层位于所述TSV中介层表面且与所述TSV中介层电连接;
第一填充层,所述第一填充层填充所述被动元件模块、所述TSV中介模块与所述基板之间的连接间隙;
芯片模块,所述芯片模块键合于所述被动元件模块及所述TSV中介模块上,所述芯片模块包括芯片及第四重新布线层,所述芯片包括芯片电源区及芯片信号区,所述第四重新布线层包括与所述芯片电源区对应电连接的布线电源区及与所述芯片信号区对应电连接的布线信号区,且所述布线电源区与所述第二重新布线层电连接,所述布线信号区与所述第三重新布线层电连接;
第二填充层,所述第二填充层填充所述被动元件模块、所述TSV中介模块与所述芯片模块之间的连接间隙。
可选地,所述被动元件模块包括电容模块、电感模块中的一种或组合。
可选地,所述金属件包括铜金属件、铝金属件、金金属件、银金属件、铁金属件、镍金属件、钽金属件或钼金属件。
可选地,所述布线信号区的布线密度大于所述布线电源区的布线密度,且所述布线信号区的布线层数大于所述布线电源区的布线层数。
可选地,所述布线电源区与所述第二重新布线层之间通过C4凸块电连接,所述布线信号区与所述第三重新布线层之间通过微凸块电连接。
可选地,还包括位于所述芯片上的散热元件,所述散热元件包括散热壳体或散热片。
可选地,所述基板第二面上还包括金属凸块。
可选地,所述基板包括PCB基板。
如上所述,本实用新型的改善电源信号传输的2.5D封装结构,在基板凹槽中键合被动元件模块,使得芯片电源区经过被动元件模块与基板在竖向上进行电连接,从而可缩短电源供电距离,解决电源压降问题;芯片模块中结合芯片电源区及芯片信号区分区对应制备布线电源区、布线信号区、C4凸块及微凸块,以降低芯片模块键合时的平面度公差,提高电性能;进一步的,通过设置散热元件还可提高封装结构散热效果。
附图说明
图1显示为实施例中改善电源信号传输的2.5D封装结构的制备工艺流程图。
图2显示为实施例中基板的结构示意图。
图3显示为实施例中将被动元件模块键合于基板凹槽后的结构示意图。
图4显示为实施例中制备被动元件模块时在形成第一重新布线层后的结构示意图。
图5显示为实施例中制备被动元件模块时形成金属件后的结构示意图。
图6显示为实施例中制备被动元件模块时形成封装层后的结构示意图。
图7显示为实施例中制备被动元件模块时显露金属件后的结构示意图。
图8显示为实施例中制备被动元件模块时形成第二重新布线层后的结构示意图。
图9显示为实施例中制备被动元件模块时去除支撑衬底后的结构示意图。
图10显示为实施例中被动元件模块的放大结构示意图。
图11显示为实施例中将TSV中介模块键合于基板第一面后的结构示意图。
图12显示为实施例中TSV中介模块的放大结构示意图。
图13显示为实施例中形成第一填充层后的结构示意图。
图14显示为实施例中键合芯片模块后的结构示意图。
图15显示为实施例中芯片模块的放大结构示意图。
图16显示为实施例中形成第二填充层后的结构示意图。
图17显示为实施例中形成散热元件及金属凸块后的结构示意图。
元件标号说明
100-基板;101-基板凹槽;200-被动元件模块;210-支撑衬底;220-分离层;230-电感模块;240-电容模块;201-第一重新布线层;202-金属件;203-封装层;204-第二重新布线层;300-TSV中介模块;301-TSV中介层;302-第三重新布线层;400-第一填充层;500-芯片模块;501-芯片电源区;502-芯片信号区;503-布线电源区;504-布线信号区;505-C4凸块;506-微凸块;600-第二填充层;700-散热元件;800-金属凸块。
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本实用新型的精神下进行各种修饰或改变。
如在详述本实用新型实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本实用新型保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述,此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到,这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向,可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触,另外,当一层被称为在两层“之间”时,它可以是所述两层之间仅有的层,或者也可以存在一个或多个介于其间的层。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想,遂图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,其组件布局型态也可能更为复杂。
如图16,本实施例提供一种改善电源信号传输的2.5D封装结构,所述2.5D封装结构包括:基板100、被动元件模块200、TSV中介模块300、第一填充层400、芯片模块500及第二填充层600。
参阅图2,所述基板100包括基板第一面及相对的基板第二面,且所述基板100中具有自所述基板第一面向所述基板第二面延伸的基板凹槽101。
具体的,本实施例中,所述基板100为内部具有电连接层的PCB基板,且所述基板100的相对两面及所述基板凹槽101中均设置有用以电连接的电性引出端,如金属垫,以便于所述基板100后续与其他器件的电连接。其中,为减小最终制备的所述2.5D封装结构沿竖向的尺寸,以减小电源信号沿竖向的传输距离,以及为减小键合后的所述被动元件模块200与所述TSV中介模块300之间的高度差,如制备的所述被动元件模块200的厚度约为400~600μm,而制备的所述TSV中介模块300中TSV的厚度约为100μm,以提高键合后的所述被动元件模块200与所述TSV中介模块300之间的表面水平度,以便于后续所述芯片模块500与所述被动元件模块200及所述TSV中介模块300的电性连接,本实施例在所述基板100中设置所述基板凹槽101,关于所述基板凹槽101的宽度及深度可根据需要进行设置,此处不作过分限定,关于所述基板100的具体种类此处不作过分限定。
参阅图3及图10,所述被动元件模块200键合于所述基板凹槽101中,所述被动元件模块200包括第一重新布线层201、金属件202、第二重新布线层204及封装层203,所述第一重新布线层201与所述基板100电连接,所述金属件202位于所述第一重新布线层201与所述第二重新布线层204之间且与所述第一重新布线层201及所述第二重新布线层204电连接,所述封装层203位于所述第一重新布线层201与所述第二重新布线层204之间包覆所述金属件202。
其中,所述被动元件模块200与所述基板100之间可通过C4凸块电连接,但并非局限于此,此处不作限定。关于所述第一重新布线层201及所述第二重新布线层204的材质及布线层数此处不作限定,可采用如单层布线或多层布线,具体可根据需要进行选择。
作为示例,如图10,所述被动元件模块200可包括电容模块240、电感模块230中的一种或组合。
作为示例,所述被动元件模块200中的所述金属件202可包括如铜金属件、铝金属件、金金属件、银金属件、铁金属件、镍金属件、钽金属件或钼金属件,具体可根据需要进行选择。
参阅图11及图12,所述TSV中介模块300键合于所述基板第一面上,所述TSV中介模块300包括TSV中介层301及第三重新布线层302,所述TSV中介层301与所述基板100电连接,所述第三重新布线层302位于所述TSV中介层301表面且与所述TSV中介层301电连接。
其中,所述TSV中介模块300与所述基板100之间可通过C4凸块电连接,但并非局限于此,此处不作限定。关于所述第三重新布线层302的材质及布线层数此处不作限定,可采用如单层布线或多层布线,具体可根据需要进行选择。
参阅图13,所述第一填充层400填充所述被动元件模块200、所述TSV中介模块300与所述基板100之间的连接间隙,以通过所述第一填充层400可实现对所述被动元件模块200、所述TSV中介模块300与所述基板100之间的电连接件的保护,提高键合稳定性及电性能。
关于所述第一填充层400的材质采用绝缘材质即可,具体种类此处不作限定。
参阅图14及图15,所述芯片模块500键合于所述被动元件模块200及所述TSV中介模块300上,所述芯片模块500包括芯片及第四重新布线层,所述芯片包括芯片电源区501及芯片信号区502,所述第四重新布线层包括与所述芯片电源区501对应电连接的布线电源区503及与所述芯片信号区502对应电连接的布线信号区504,且所述布线电源区503与所述第二重新布线层204电连接,所述布线信号区504与所述第三重新布线层302电连接。
关于所述芯片的种类可根据需要设置,此处不作过分限定。
作为示例,所述布线信号区504的布线密度大于所述布线电源区503的布线密度,且所述布线信号区504的布线层数大于所述布线电源区503的布线层数。
作为示例,所述布线电源区503与所述第二重新布线层204之间通过C4凸块505电连接,所述布线信号区504与所述第三重新布线层302之间通过微凸块506电连接。
具体的,所述芯片信号区502因需要进行高频信号的传输,为避免信号损失,相较于所述芯片电源区501具有较密的线宽与线距,以及具有较多的布线层数,如所述芯片信号区502的线宽、线距一般小于10μm,布线层数一般为3~4层;所述芯片电源区501因进行电压电流传输,为避免线路烧毁,则需要较大的线宽、线距,如所述芯片电源区501的线宽、线距一般需要大于10μm,布线层数一般为1~2层。其中,当所述布线电源区503及所述布线信号区504之间具有厚度差时,为弥补该厚度差,可在所述布线电源区503的表面形成具有较大尺寸的所述C4凸块505,如所述C4凸块505的厚度可为100~150μm等,而在所述布线信号区504的表面形成具有较小尺寸的所述微凸块506,如所述微凸块506的厚度可为20~40μm等,从而通过分区设置具有不同尺寸的连接凸块,可进行厚度补偿,以降低所述芯片模块500键合时的平面度公差,从而提高所述芯片模块500与所述被动元件模块200及所述TSV中介模块300键合后的电性能。
参阅图16,所述第二填充层600填充所述被动元件模块200、所述TSV中介模块300与所述芯片模块500之间的连接间隙,以通过所述第二填充层600对所述被动元件模块200、所述TSV中介模块300与所述芯片模块500之间的电连接件进行保护,提高键合稳定性及电性能。
关于所述第二填充层600的材质采用绝缘材质即可,具体种类此处不作限定。
作为示例,参阅图17,还可包括位于所述芯片上的散热元件700,其中,所述散热元件700可包括散热壳体或散热片。
具体的,所述散热元件700与所述芯片之间可直接接触,或通过导热胶间接接触,从而通过所述散热元件700可提高散热效果。本实施例中,所述散热元件700采用键合于所述基板100表面上的散热壳体,以通过所述散热壳体提供一个保护空腔,当然在另一实施例中,所述散热元件700也可采用位于所述芯片上的散热片,此处不作限定。
作为示例,参阅图17,还可包括位于所述基板第二面上的金属凸块800,所述金属凸块800与所述基板100电连接,从而通过所述金属凸块800可实现所述基板100与其他器件的电性连接。
其中,所述金属凸块800可包括球栅阵列,厚度可包括如350~550μm等,关于所述金属凸块800的材质此处不作限定。
本实施例还提供一种改善电源信号传输的2.5D封装结构的制备方法,其中,上述2.5D封装结构可采用下述的方法制备,但并非局限于此。
参阅图1,所述2.5D封装结构的制备可包括以下步骤:
S1:提供基板,所述基板包括基板第一面及相对的基板第二面,且所述基板中具有自所述基板第一面向所述基板第二面延伸的基板凹槽;
S2:提供被动元件模块及TSV中介模块,将所述被动元件模块键合于所述基板凹槽中,以及将所述TSV中介模块键合于所述基板第一面上;
S3:形成第一填充层,所述第一填充层填充所述被动元件模块、所述TSV中介模块与所述基板之间的连接间隙;
S4:提供芯片模块,将所述芯片模块键合于所述被动元件模块及所述TSV中介模块上;
S5:形成第二填充层,所述第二填充层填充所述被动元件模块、所述TSV中介模块与所述芯片模块之间的连接间隙。
以下结合图2~图17,对有关所述2.5D封装结构的制备进行介绍。
首先,参阅图1及图2,执行步骤S1,提供基板100,所述基板100包括基板第一面及相对的基板第二面,且所述基板100中具有自所述基板第一面向所述基板第二面延伸的基板凹槽101。
具体的,关于所述基板100的结构可参阅上述有关所述2.5D封装结构的内容,此处不作赘述。
接着,参阅图1、图3及图11,执行步骤S2,提供被动元件模块200及TSV中介模块300,将所述被动元件模块200键合于所述基板凹槽101中,以及将所述TSV中介模块300键合于所述基板第一面上,且所述被动元件模块200及所述TSV中介模块300均分别与所述基板100电连接。
具体的,关于所述被动元件模块200及所述TSV中介模块300的结构可参阅上述有关所述2.5D封装结构的内容,此处不作赘述。
其中,所述被动元件模块200、所述TSV中介模块300键合于所述基板100上的方法可采用如C4凸块技术,以形成C4凸块进行电连接,关于C4凸块的制备可参阅现有制备工艺,关于C4凸块的材质此处不作限定,其中,C4凸块的尺寸可包括如90~120μm,但并非局限于此。
关于所述被动元件模块200、所述TSV中介模块300键合于所述基板100上的先后顺序可根据需要进行选择,如可采用图3与图11中的先键合所述被动元件模块200后键合所述TSV中介模块300,当然在另一实施例中也可先键合所述TSV中介模块300然后键合所述被动元件模块200,或同步键合所述被动元件模块200及所述TSV中介模块300,具体顺序此处不作过分限定。
作为示例,形成所述被动元件模块200的步骤可包括:
如图4,先提供支撑衬底210,其中,所述支撑衬底210可包括如玻璃衬底、硅衬底等,进一步的,为便于后续的剥离操作,优选所述支撑衬底210的表面具有分离层220,如LTHC光热转换层等,以基于激光对所述LTHC光热转换层的加热分离所述支撑衬底210;
接着,如图4,于所述支撑衬底210上形成第一重新布线层201,其中,所述第一重新布线层201可包括单层布线或多层布线,具体层数、材质及制备工艺此处不作限定;
接着,如图5,采用光刻及电镀于所述第一重新布线层201上形成金属件202,且所述金属件202与所述第一重新布线层201电连接;
接着,如图6,形成封装层203,所述封装层203覆盖所述金属件202及所述第一重新布线层201,关于所述封装层203的材质及制备此处不作限定;
接着,如图7,可采用研磨工艺如CMP以显露所述金属件202,以便于后续的电性引出;
接着,如图8,于所述封装层203上形成第二重新布线层204,且所述第二重新布线层204与所述金属件202电连接,其中,所述第二重新布线层204可包括单层布线或多层布线,具体层数、材质及制备工艺此处不作限定;
接着,参阅图9及图10,去除所述支撑衬底210,进行切割,形成所述被动元件模块200。
作为示例,所述被动元件模块200可包括电容模块240、电感模块230中的一种或组合,具体可根据需要进行制备。
接着,参阅图13,执行步骤S3,形成第一填充层400,所述第一填充层400填充所述被动元件模块200、所述TSV中介模块300与所述基板100之间的连接间隙。
其中,形成所述第一填充层400的方法可采用点胶法,以避免对所述被动元件模块200及所述TSV中介模块300表面的电性引出端的污染,以便于后续的电连接,但并非局限于此,关于所述第一填充层400的材质选用绝缘材质即可,具体种类此处不作过分限定。
接着,参阅图14,执行步骤S4,提供芯片模块500,并将所述芯片模块500键合于所述被动元件模块200及所述TSV中介模块300上。
关于所述芯片模块500的结构可参阅上述有关所述2.5D封装结构的内容,此处不作赘述。
接着,参阅图16,执行步骤S5,形成第二填充层600,所述第二填充层600填充所述被动元件模块200、所述TSV中介模块300与所述芯片模块500之间的连接间隙。
其中,形成所述第二填充层600的方法可采用点胶法,但并非局限于此,关于所述第二填充层600的材质选用绝缘材质即可,具体种类此处不作过分限定。
进一步的,参阅图17,还可包括于所述芯片上形成散热元件700的步骤,所述散热元件700可包括散热壳体或散热片。
关于所述散热元件700的介绍可参阅上述有关所述2.5D封装结构的内容,此处不作赘述。
进一步的,参阅图17,还可包括于所述基板第二面上形成金属凸块800的步骤。
具体的,所述金属凸块800可包括球栅阵列,厚度可包括如350~550μm等,关于所述金属凸块800的材质及制备此处不作限定。
综上所述,本实用新型的改善电源信号传输的2.5D封装结构,在基板凹槽中键合被动元件模块,使得芯片电源区经过被动元件模块与基板在竖向上进行电连接,从而可缩短电源供电距离,解决电源压降问题;芯片模块中结合芯片电源区及芯片信号区分区对应制备布线电源区、布线信号区、C4凸块及微凸块,以降低芯片模块键合时的平面度公差,提高电性能;进一步的,通过设置散热元件还可提高封装结构散热效果。
上述实施例仅例示性说明本实用新型的原理及其功效,而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本实用新型的权利要求所涵盖。
Claims (8)
1.一种改善电源信号传输的2.5D封装结构,其特征在于,所述2.5D封装结构包括:
基板,所述基板包括基板第一面及相对的基板第二面,且所述基板中具有自所述基板第一面向所述基板第二面延伸的基板凹槽;
被动元件模块,所述被动元件模块键合于所述基板凹槽中,所述被动元件模块包括第一重新布线层、金属件、第二重新布线层及封装层,所述第一重新布线层与所述基板电连接,所述金属件位于所述第一重新布线层与所述第二重新布线层之间且与所述第一重新布线层及所述第二重新布线层电连接,所述封装层位于所述第一重新布线层与所述第二重新布线层之间包覆所述金属件;
TSV中介模块,所述TSV中介模块键合于所述基板第一面上,所述TSV中介模块包括TSV中介层及第三重新布线层,所述TSV中介层与所述基板电连接,所述第三重新布线层位于所述TSV中介层表面且与所述TSV中介层电连接;
第一填充层,所述第一填充层填充所述被动元件模块、所述TSV中介模块与所述基板之间的连接间隙;
芯片模块,所述芯片模块键合于所述被动元件模块及所述TSV中介模块上,所述芯片模块包括芯片及第四重新布线层,所述芯片包括芯片电源区及芯片信号区,所述第四重新布线层包括与所述芯片电源区对应电连接的布线电源区及与所述芯片信号区对应电连接的布线信号区,且所述布线电源区与所述第二重新布线层电连接,所述布线信号区与所述第三重新布线层电连接;
第二填充层,所述第二填充层填充所述被动元件模块、所述TSV中介模块与所述芯片模块之间的连接间隙。
2.根据权利要求1所述的2.5D封装结构,其特征在于:所述被动元件模块包括电容模块、电感模块中的一种或组合。
3.根据权利要求1所述的2.5D封装结构,其特征在于:所述金属件包括铜金属件、铝金属件、金金属件、银金属件、铁金属件、镍金属件、钽金属件或钼金属件。
4.根据权利要求1所述的2.5D封装结构,其特征在于:所述布线信号区的布线密度大于所述布线电源区的布线密度,且所述布线信号区的布线层数大于所述布线电源区的布线层数。
5.根据权利要求1所述的2.5D封装结构,其特征在于:所述布线电源区与所述第二重新布线层之间通过C4凸块电连接,所述布线信号区与所述第三重新布线层之间通过微凸块电连接。
6.根据权利要求1所述的2.5D封装结构,其特征在于:还包括位于所述芯片上的散热元件,所述散热元件包括散热壳体或散热片。
7.根据权利要求1所述的2.5D封装结构,其特征在于:所述基板第二面上还包括金属凸块。
8.根据权利要求1所述的2.5D封装结构,其特征在于:所述基板包括PCB基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321929932.5U CN220233193U (zh) | 2023-07-20 | 2023-07-20 | 改善电源信号传输的2.5d封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321929932.5U CN220233193U (zh) | 2023-07-20 | 2023-07-20 | 改善电源信号传输的2.5d封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220233193U true CN220233193U (zh) | 2023-12-22 |
Family
ID=89178469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202321929932.5U Active CN220233193U (zh) | 2023-07-20 | 2023-07-20 | 改善电源信号传输的2.5d封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220233193U (zh) |
-
2023
- 2023-07-20 CN CN202321929932.5U patent/CN220233193U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10804204B2 (en) | Multi-chip package structure having chip interconnection bridge which provides power connections between chip and package substrate | |
US11276645B2 (en) | Encapsulation of a substrate electrically connected to a plurality of pin arrays | |
US11515290B2 (en) | Semiconductor package | |
US9953907B2 (en) | PoP device | |
US7750459B2 (en) | Integrated module for data processing system | |
US20130277855A1 (en) | High density 3d package | |
CN102169875A (zh) | 半导体装置及其制造方法 | |
KR102452242B1 (ko) | 보호 기구를 갖는 반도체 디바이스, 관련 시스템, 디바이스 및 방법 | |
US11671010B2 (en) | Power delivery for multi-chip-package using in-package voltage regulator | |
CN217444385U (zh) | 芯片封装结构 | |
WO2016165074A1 (zh) | 一种芯片 | |
CN110544673B (zh) | 一种多层次融合的三维系统集成结构 | |
US20230261572A1 (en) | Power delivery for multi-chip-package using in-package voltage regulator | |
TW202220151A (zh) | 電子封裝件及其製法 | |
CN220233193U (zh) | 改善电源信号传输的2.5d封装结构 | |
US20230230902A1 (en) | Semiconductor package structure and manufacturing method thereof | |
CN220367918U (zh) | 改善电源信号传输的2.5d封装结构 | |
TWI797701B (zh) | 半導體裝置及其製造方法 | |
CN103839938A (zh) | 服务器处理模块 | |
CN116613154B (zh) | 改善电源信号传输的2.5d封装结构及其制备方法 | |
CN116705784A (zh) | 改善电源信号传输的2.5d封装结构及其制备方法 | |
US20230387078A1 (en) | Semiconductor structure with integrated passive device having opposed solder bumps | |
TWI807660B (zh) | 封裝元件及其製作方法 | |
US20230352415A1 (en) | Macrochip with interconnect stack for power delivery and signal routing | |
US20230098054A1 (en) | Electronic substrate stacking |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |