CN103839938A - 服务器处理模块 - Google Patents

服务器处理模块 Download PDF

Info

Publication number
CN103839938A
CN103839938A CN201310589703.8A CN201310589703A CN103839938A CN 103839938 A CN103839938 A CN 103839938A CN 201310589703 A CN201310589703 A CN 201310589703A CN 103839938 A CN103839938 A CN 103839938A
Authority
CN
China
Prior art keywords
processing
plug
nude film
processing module
processing node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310589703.8A
Other languages
English (en)
Inventor
翟军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Corp
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of CN103839938A publication Critical patent/CN103839938A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other

Abstract

公开了服务器处理模块。本发明的一个实施例阐述了包括内插件和多个处理节点的处理模块。内插件包括多个贯穿衬底过孔。每个处理节点包括利用第一多个焊料凸块结构直接耦连到内插件的顶面的处理单元裸片、利用第二多个焊料凸块结构直接耦连到内插件的顶面的存储器裸片以及将处理单元裸片和存储器裸片电耦连的多个电路元件。处理模块进一步包括形成在内插件的底面上并且通过多个贯穿衬底过孔而电耦连到多个处理节点的多个电连接。处理模块进一步包括将多个处理节点电互连的多个互连电路元件。

Description

服务器处理模块
技术领域
本发明总地涉及集成电路封装，并且更具体地，涉及处理模块封装。
背景技术
集成电路（IC）制造是包括诸如图案化、沉积、蚀刻以及金属化的工艺的多步骤序列。典型地，在最后的处理步骤中，产生的IC裸片（die）被分开并且封装。IC封装服务数个目的，包括给电接口提供裸片、提供热量可通过其从裸片移除的热介质和/或在随后的使用和处置期间为裸片提供机械保护。
一类IC封装技术被称为“倒装芯片（flip chip）”封装。在倒装芯片封装中，在金属化工艺完成之后，焊料凸块结构（例如焊料球、焊盘等）沉积在裸片上，并且裸片与晶片（例如经由切割、切削等）分开。裸片随后被倒置并且定位在衬底上，使得焊料凸块与形成在衬底上的电连接对齐。经由焊料回流工艺施加热量以重熔（re-melt）焊料凸块并且将裸片附接到衬底。裸片/衬底组装可进一步利用非导电粘合剂进行底部填充来加固裸片和衬底之间的机械连接。
在过去的十年里，由于互联网相关的产品和服务的普及已经增加，所以数据中心已经历了前所未有的增长。然而，由于供应商力图进一步增加数据中心和服务器的处理和存储能力，所以他们碰到许多障碍，包括增加的功耗以及热管理需求。此外，这类数据中心可能包括数以万计的处理器和存储器设备，其中的每一个必须具有适当的电连接和足够的热移除。因此，随着数据中心的规模继续增加，服务器部件的复杂性、大小和热需求正迅速变成限制性因素。
因此，本领域存在对于提供服务器部件封装的更有效方式的需要。
发明内容
本发明的一个实施例阐述了包括内插件和多个处理节点的处理模块。内插件包括多个贯穿衬底过孔（through substrate via）。每个处理节点包括利用第一多个焊料凸块结构直接耦连到内插件的顶面的处理单元裸片、利用第二多个焊料凸块结构直接耦连到内插件的顶面的存储器裸片以及电耦连处理单元裸片和存储器裸片的多个电路元件。处理模块进一步包括形成在内插件的底面上并且通过多个贯穿衬底过孔而电耦连到多个处理节点的多个电连接。处理模块进一步包括将多个处理节点电互连的多个互连电路元件。
进一步的实施例提供制造处理模块的方法。
所公开的技术的一个优势在于，多个处理节点可以布置在单个内插件晶片上，这简化了制造和封装工艺，合理化了热管理，并且允许较大数目的处理和存储器裸片包括在较小处理模块中。
附图说明
因此，可以详细地理解本发明的上述特征，并且可以参考实施例得到对如上面所简要概括的本发明更具体的描述，其中一些实施例在附图中示出。然而，应当注意的是，附图仅示出了本发明的典型实施例，因此不应被认为是对其范围的限制，本发明可以具有其他等效的实施例。
图1是示出了配置为实现本发明的一个或多个方面的处理系统的框图；
图2A和2B示出了具有常规配置的常规处理模块的示意图；
图3A-3C示出了具有本发明的方面的处理模块的示意图；
图4A和4B示出了具有本发明的方面的图3A和3B的处理模块的示意图；
图5A和5B示出了具有本发明的方面的图4A和4B的处理模块的内插件的示意图；以及
图6是根据本发明的一个实施例的、用于制造处理模块的方法步骤的流程图。
具体实施方式
在下面的描述中，将阐述大量的具体细节以提供对本发明更透彻的理解。然而，本领域的技术人员应该清楚，本发明可以在没有一个或多个这些具体细节的情况下得以实施。
图1是示出了配置为实现本发明的一个或多个方面的处理系统100的框图。处理系统100可以包括经由系统互连101通信的多个机柜102。每个机柜102包括多个处理模块104。每个处理模块104包括经由机柜互连103通信的多个处理节点106。每个处理节点106包括处理单元110、多个DRAM存储器单元112以及非易失性存储器单元114。每个处理单元110可以包括具有多个处理核心117的多个流多处理器（SM）116。
片上网络（NoC）控制器118经由电路元件130提供包括在每个处理单元110中的流多处理器116和高速缓存存储器120之间的通信。每个处理单元110经由存储器控制器122进一步与DRAM存储器单元112和非易失性存储器单元114通信。寻址单元124选择流多处理器116用于输入/输出操作。最后，网络接口控制器126提供每个处理节点106和机柜互连103之间的通信。
图1示出的示例性处理系统100包括具有16个处理模块104的机柜102，所述处理模块104中的每一个包括8个处理节点106。进一步地，如所示，每个处理节点106包括具有256个流多处理器116的处理单元110。然而，在其它实施例中，处理系统100可以包括任何数目的机柜102、处理模块104、处理节点106、处理单元110以及流多处理器116。例如，在另一个实施例中，每个处理模块104可以包括32个处理节点106。在又一个实施例中，每个处理模块104可以包括64或更多个处理节点106。
图2A和2B示出了具有常规配置的常规处理模块204的示意图。处理模块204包括多个服务器板210，所述服务器板210中的每一个耦连到印刷电路板（PCB）212。每个服务器板210包括中央处理单元封装220、图形处理单元封装222以及存储器单元封装224。每个封装220、222、224包括利用多个焊料球250耦连到内插件240的裸片230。此外，每个服务器板210利用多个焊料球250耦连到印刷电路板212。
图3A-3C示出了具有本发明的方面的处理模块104的示意图。处理模块104包括利用多个焊料凸块结构314机械地并且电地耦连到内插件310的多个处理单元裸片302、304和多个存储器裸片306。处理单元裸片302、304可以包括能够处理数据的任何类型的集成电路。在图3A和3B示出的示例性实施例中，处理单元裸片302、304包括中央处理单元（CPU）裸片302和图形处理单元（GPU）裸片304。在其它实施例中，处理单元裸片302、304可以包括例如并行计算裸片、片上系统（SoC）裸片、单核处理器裸片、多核处理器裸片等等。此外，处理单元裸片302、304可以是同一类型的裸片，或者它们可以是不同类型的裸片。在示例性实施例中，存储器裸片306包括易失性存储器裸片（例如动态随机存取存储器（DARM）裸片、DRAM立方体（cube）、静态随机存取存储器（SRAM）等等）。存储器裸片306可以进一步包括非易失性存储器裸片（例如闪存、磁阻RAM等等）。
内插件310可以包括具有硅层311和重新分布层313并且具有接近10μm到接近500μm的厚度的硅晶片。在图3A和3B示出的示例性实施例中，内插件310具有接近20μm到接近100μm的厚度。内插件310可以具有任何形状或直径。例如，可以使用具有100mm、200mm、300mm、450mm等的直径的内插件310。多个贯穿衬底过孔（TSV）312可以布置在内插件310中以在内插件310的顶面和内插件310的底面之间提供电连接，处理单元裸片302、304和存储器裸片306布置在内插件310的顶面上。
处理单元裸片302、304和存储器裸片306中的每一个可以利用多个焊料凸块结构314耦连到内插件310的顶面。焊料凸块结构314可以包括例如焊料球、焊料焊盘或能够机械地和/或电地将集成电路裸片耦连到内插件310的任何其它类型的结构。焊料凸块结构314可以直接附接到处理单元裸片302、304或存储器裸片306，或者焊料凸块结构314可以耦连到布置在裸片上的凸块下金属（UBM）焊盘。进一步地，焊料凸块结构314可以将处理单元裸片302、304和存储器裸片306直接耦连到贯穿衬底过孔312，或者处理单元裸片302、304和存储器裸片306可以利用中间电路元件130间接耦连到贯穿衬底过孔312，如下文关于图3C所描述的。
如图3C所示，重新分布层313可以包括多个电路元件130用于将处理单元裸片302、304、存储器裸片306与贯穿衬底过孔312互连。重新分布层313可以包括氧化物，诸如二氧化硅（SiO2）。电路元件130可以包括导电材料，诸如铜或铝。电路元件130可以沉积在重新分布层313内的多个层上以提供每个处理节点106内的部件之间的连接。此外，沉积在重新分布层313上或内的电路元件130可以形成两个或更多个不同处理节点106之间的连接（即互连），如关于图5A和5B所进一步详细描述的。
图4A和4B示出了具有本发明的方面的图3A和3B的处理模块104的示意图。图4A和4B示出的处理模块104进一步包括安装到处理单元裸片302、304的背面的散热件330。此外，散热件330可以安装到存储器裸片306的背面。
在安装散热件330之前，处理单元裸片302、304和/或存储器裸片306可以利用热固材料340进行底部填充和/或过模制（overmold）以加固裸片和内插件310之间的机械耦连，所述热固材料340诸如环氧树脂、树脂等。在过模制之后，可以（例如经由研磨、化学机械抛光（CMP）等）移除过量的材料以使处理单元裸片302、304和/或存储器裸片306的背面裸露。散热件330随后可以安装到处理单元裸片302、304和/或存储器裸片306，例如通过将热界面材料（TIM）布置在裸片302、304、306与散热件330之间的表面。
散热件330可以包括任何导热材料，包括诸如铜、铝和银的金属。此外，尽管图4A和4B示出的示例性散热件330包括矩形几何形状，但是散热件330可以具有能够从处理模块104移除热量的任何几何形状。例如，散热件330可以包括冷却流体（例如空气、水、冷却剂等）可以流过的热管或导管。在其它实施例中，散热件330可以包括多个散热片（fin）以增加散热件330的表面积。在其它实施例中，散热件可以是整体式的，或者散热件可以由多个部件制造。
一旦散热件330已被安装，则在随后的工艺步骤期间散热件330可以用作承载件。例如，当薄化内插件310以使贯穿衬底过孔312裸露时，散热件330可以用作通过其来处置内插件310的承载件。在使贯穿衬底过孔312裸露之后，电连接322可以布置在内插件310的底面上。在图4A和4B示出的示例性实施例中，电连接322包括球形网格阵列（BGA）配置。然而，可以使用能够向内插件310提供电接口的任何类型的电连接。其它类型的电连接包括插针网格阵列（PGA）、平面网格阵列（LGA）等等。
在将电连接322布置在内插件310的底面上之后，内插件310和散热件330组件可以布置在印刷电路板（PCB）320上。印刷电路板320可以包括各种电部件，诸如解耦电容器、功率放大器、功率调节器、支架互连以及其它类型的电或光互连用于向处理单元裸片302、304和/或存储器裸片306提供通信或电力。进一步地，印刷电路板320可以提供处理单元裸片302、304之间的电连接和/或不同处理节点106、处理模块104和/或机柜102之间的连接。
图5A和5B示出了具有本发明的方面的图4A和4B的处理模块104的内插件310的示意图。内插件310包括多个处理节点106。更特别地，图5示出的示例性实施例包括64个处理节点106。处理节点106可以电互连或“联接（stitch）”在一起，使得处理节点106形成一个（或多个）经互连的元件。
如关于图3A-3C所讨论的，内插件310可以包括硅层311和重新分布层313。因此，在将处理单元裸片302、304和存储器裸片306耦连到内插件310的顶面之前，可以在内插件310的硅层311和/或重新分布层313上和/或内制造贯穿衬底过孔312和电路元件130。贯穿衬底过孔312和电路元件130的制造可以包括光刻法、蚀刻以及金属化工艺步骤。
在本文提供的示例性实施例中，在内插件310上制造用于64个处理节点106的电路元件130，所述处理节点106中的每一个具有接近26x32mm的尺寸。用于64个处理节点106中的每一个的电路元件130可以通过利用同一光划板（reticle）实施光刻法来制造，或者电路元件130可以使用多于一个光划板来制造。例如，如图5A所示，第一光划板可以用来制造用于第一处理节点106-1的电路元件130，第二光划板可以用来制造用于第二处理节点106-2的电路元件130。用来制造用于第一和第二处理节点106-1、106-2的电路元件130的第一和第二光划板可以具有匹配的边界图案，这使电互连能够形成在第一处理节点106-1和第二处理节点106-2之间，如图5B所示。
图5B示出了第一处理节点106-1和第二处理节点106-2的剖视图。如上文所讨论的，用于第一处理节点106-1的电路元件130可以利用第一光划板来制造，用于第二处理节点106-2的电路元件130可以利用第二光划板来制造。有利地，通过使用两个或更多个不同光划板来制造用于该示例性实施例示出的64个处理节点106的电路元件，处理节点106可以彼此互连以形成单个、经互连的处理元件。例如，电路元件130-1示出了相邻处理节点106-1、106-2之间的示例性互连。这类电路元件130-1可以利用具有匹配的边界图案的光划板来制造。此外，互连电路元件130-1可以利用特别配置为提供两个或更多个处理节点106之间（或“联接”）的互连的光划板来制造。在其它实施例中，可以使用具有对称边界图案的单个光划板—其使能互连电路元件130-1的图案化用于互连多个处理节点106。尽管图5B示出了提供在相邻处理节点106之间的互连电路元件130-1，但是进一步预期到的是，互连可以提供在不相邻但由一个或多个介于中间的处理节点106分开的处理节点106之间。
尽管该示例性处理模块104包括64个处理节点106，但是任何数目（例如，16、32、128或更多）的处理节点可以包括在每个处理模块104中。每个处理节点106包括处理单元裸片302、304和存储器裸片306。此外，每个处理节点106可以包括相同类型的处理单元裸片302、304和存储器裸片306，或者每个处理节点106可以包括不同类型的处理单元裸片302、304和存储器裸片306。例如，一个或多个处理节点106可以包括多个中央处理单元裸片，而一个或多个其它处理节点106可以包括多个图形处理单元裸片。此外，尽管关于本文所描述的示例性实施例示出了两个处理单元裸片302、304，但是每个处理节点106可以包括任何数目的处理单元裸片。类似地，任何数目的存储器裸片306和任何数目的其它类型的集成电路裸片可以包括在每个处理节点106中。此外，可以制造具有比关于示例性实施例所描述的用于处理节点106的电路元件130具有更大或更小大小的电路元件130。一旦电路元件130和贯穿衬底过孔312已被制造，则内插件310可以切削成适当的形状和大小（例如矩形、正方形等）。
图6是根据本发明的一个实施例的、用于制造服务器处理模块的方法步骤的流程图。尽管结合图1、3A-3C、4A、4B、5A和5B示出的示例性实施例描述了方法步骤，但是本领域的技术人员将理解的是，可以以任何次序实施方法步骤用于本发明的范围内的其它器件的制造、生产或处理。
方法开始于步骤610，其中多个电路元件130（例如互连电路元件130-1）和多个贯穿衬底过孔312形成在内插件310上。如上文关于图5所讨论的，贯穿衬底过孔312和电路元件130的制造可以包括光刻法、蚀刻以及金属化工艺步骤。在步骤612，多个处理节点106形成在内插件310的顶面上。在步骤614，对于每个处理节点106，处理单元裸片302、304和存储器裸片306耦连到内插件310的顶面。在步骤616，每个处理单元裸片302、304电耦连到存储器裸片306。例如，每个存储器裸片306可以利用多个焊料凸块结构314来耦连到内插件310的顶面，使得存储器裸片306中的每一个通过多个电路元件130中的一个或多个电耦连到多个处理单元裸片302、304中的至少一个。
每个处理单元裸片302、304和/或存储器裸片306可以直接耦连到内插件310的顶面，或者处理单元裸片302、304和/或存储器裸片306可经由大致不影响处理单元裸片302、304和存储器裸片306的占用面积（footprint）的结构或中间层进行耦连。处理单元裸片302、304和存储器裸片306可以利用热固材料和/或热界面材料进行过模制。可经由研磨或抛光工艺来移除过量的过模制材料340。
然后，在步骤618，散热件330可以布置在多个处理节点106上。散热件330可以接触每个处理单元裸片302、304和/或存储器裸片306的背面。此外，热界面材料可以布置在散热件330与处理单元裸片302、304和/或存储器裸片306之间。
在步骤620，多个电连接322可以形成在内插件310的底面上。多个电连接322可通过多个贯穿衬底过孔312电耦连到多个处理节点106中的一个或多个。形成多个电连接322可以包括薄化内插件310的底面。进一步地，形成多个电连接322可以包括将球形网格阵列、插针网格阵列或平面网格阵列布置在内插件310的底面上。最后，在步骤622，内插件经由多个电连接322电耦连到印刷电路板（PCB）320。
总而言之，多个集成电路（IC）裸片（例如中央处理单元、图形处理单元、存储器结构等等）可以安装在诸如半导体晶片的内插件上。内插件可以提供布置在其表面上的多个裸片之间的电连接。此外，服务器内插件可以包括贯穿衬底过孔用于向内插件安装在其上的电路板提供电连接。最后，多个裸片的背面可以利用导热和电绝缘材料来覆盖，散热件和/或承载件可以安装在裸片的背面上。
所公开的技术的一个优势在于，多个处理节点可以布置在单个内插件晶片上，这简化了制造和封装工艺，合理化了热管理，并且允许较大数目的处理和存储器裸片包括在较小处理模块中。
上文已关于具体实施例描述了本发明。然而，本领域普通技术人员将理解的是，可以对其做出各种修改和改变而不脱离如随附权利要求所阐述的本发明的较宽精神和范围。因此，前述描述和图将被视为示例性的而非限制性的意义。
因此，本发明的实施例的范围在下面的权利要求中进行阐述。

Claims (10)

1.一种处理模块，包括;
内插件，其包括多个贯穿衬底过孔；
多个处理节点，每个处理节点包括：
处理单元裸片，其利用第一多个焊料凸块结构直接耦连到所述内插件的顶面；
存储器裸片，其利用第二多个焊料凸块结构直接耦连到所述内插件的顶面；以及
多个电路元件，其将所述处理单元裸片和所述存储器裸片电耦连；
多个电连接，其形成在所述内插件的底面上并且通过所述多个贯穿衬底过孔电耦连到所述多个处理节点；以及
多个互连电路元件，其将所述多个处理节点电互连。
2.根据权利要求1所述的处理模块，其中每个处理单元裸片包括多个处理核心和存储器控制器。
3.根据权利要求1所述的处理模块，其中所述多个处理节点包括至少16个经互连的处理节点。
4.根据权利要求1所述的处理模块，其中所述多个处理节点包括利用第一光划板制造的第一处理节点类型和利用第二光划板制造的第二处理节点类型。
5.根据权利要求1所述的处理模块，进一步包括布置在所述多个处理节点上的散热件。
6.根据权利要求1所述的处理模块，其中每个处理节点进一步包括多个存储器裸片，所述存储器裸片包括一个或多个易失性存储器裸片和一个或多个非易失性存储器裸片。
7.根据权利要求1所述的处理模块，其中所述多个电连接包括以下各项中的至少一个：球形网格阵列、平面网格阵列以及插针网格阵列。
8.根据权利要求1所述的处理模块，进一步包括印刷电路板，其中所述多个电连接提供所述多个处理节点和所述印刷电路板之间的电接口。
9.根据权利要求8所述的处理模块，其中所述印刷电路板向所述多个处理节点供电并且提供所述多个处理节点之间的电通信。
10.一种制造服务器处理器模块的方法，包括：
在内插件上形成多个互连电路元件和多个贯穿衬底过孔；
在所述内插件上形成多个处理节点，每个处理节点通过以下各项形成：
利用第一多个焊料凸块结构将处理单元裸片直接耦连到所述内插件的顶面；
利用第二多个焊料凸块结构将存储器裸片直接耦连到所述内插件的顶面；以及
将所述处理单元裸片和所述存储器裸片电连接；以及
在所述内插件的底面上形成多个电连接，
其中所述多个电连接通过所述多个贯穿衬底过孔电耦连到所述多个处理节点，以及
所述多个互连电路元件配置为将所述多个处理节点电互连。
CN201310589703.8A 2012-11-20 2013-11-20 服务器处理模块 Pending CN103839938A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/682,584 2012-11-20
US13/682,584 US20140138815A1 (en) 2012-11-20 2012-11-20 Server processing module

Publications (1)

Publication Number Publication Date
CN103839938A true CN103839938A (zh) 2014-06-04

Family

ID=50625673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310589703.8A Pending CN103839938A (zh) 2012-11-20 2013-11-20 服务器处理模块

Country Status (4)

Country Link
US (1) US20140138815A1 (zh)
CN (1) CN103839938A (zh)
DE (1) DE102013018914A1 (zh)
TW (1) TWI544603B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9331054B2 (en) * 2013-03-14 2016-05-03 Mediatek Inc. Semiconductor package assembly with decoupling capacitor
US10365046B2 (en) * 2014-07-18 2019-07-30 Intel Corporation Server thermal management with heat pipes
US9721871B2 (en) * 2015-12-03 2017-08-01 Intel Corporation Heat exchanger methods, apparatuses and systems with a manifold structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101809738A (zh) * 2007-08-29 2010-08-18 美光科技公司 存储器装置介接方法、设备及系统
US20100211885A1 (en) * 2009-02-19 2010-08-19 Vistaprint Technologies Limited Quick design user profiles for improving design time of personalized products
CN104471708A (zh) * 2012-02-08 2015-03-25 吉林克斯公司 具有多个插入件的堆叠裸片组件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101817159B1 (ko) * 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
US8704384B2 (en) * 2012-02-17 2014-04-22 Xilinx, Inc. Stacked die assembly
US8810006B2 (en) * 2012-08-10 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer system and method
US9337120B2 (en) * 2012-08-17 2016-05-10 Cisco Technology, Inc. Multi-chip module with multiple interposers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101809738A (zh) * 2007-08-29 2010-08-18 美光科技公司 存储器装置介接方法、设备及系统
US20100211885A1 (en) * 2009-02-19 2010-08-19 Vistaprint Technologies Limited Quick design user profiles for improving design time of personalized products
CN104471708A (zh) * 2012-02-08 2015-03-25 吉林克斯公司 具有多个插入件的堆叠裸片组件

Also Published As

Publication number Publication date
DE102013018914A1 (de) 2014-05-22
US20140138815A1 (en) 2014-05-22
TWI544603B (zh) 2016-08-01
TW201440199A (zh) 2014-10-16

Similar Documents

Publication Publication Date Title
US11233036B2 (en) Interconnect structure with redundant electrical connectors and associated systems and methods
US9837383B2 (en) Interconnect structure with improved conductive properties and associated systems and methods
US9041205B2 (en) Reliable microstrip routing for electronics components
US20150348940A1 (en) Structure and method for integrated circuits packaging with increased density
US10096541B2 (en) Method for fabricating electronic package
US11088109B2 (en) Packages with multi-thermal interface materials and methods of fabricating the same
US8704353B2 (en) Thermal management of stacked semiconductor chips with electrically non-functional interconnects
CN103839938A (zh) 服务器处理模块
CN110544673B (zh) 一种多层次融合的三维系统集成结构
CN112436001A (zh) 封装件及其形成方法
CN220367918U (zh) 改善电源信号传输的2.5d封装结构
CN116613154B (zh) 改善电源信号传输的2.5d封装结构及其制备方法
CN220233193U (zh) 改善电源信号传输的2.5d封装结构
KR102629195B1 (ko) 패키지 구조, 장치, 보드 카드 및 집적회로를 레이아웃하는 방법
US11749583B2 (en) Electronic package and method for manufacturing the same
CN116705784A (zh) 改善电源信号传输的2.5d封装结构及其制备方法
CN116469870A (zh) 中介层、半导体封装结构及其形成方法
CN115472574A (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140604

WD01 Invention patent application deemed withdrawn after publication