TWI544603B - 伺服處理模組 - Google Patents

伺服處理模組 Download PDF

Info

Publication number
TWI544603B
TWI544603B TW102141082A TW102141082A TWI544603B TW I544603 B TWI544603 B TW I544603B TW 102141082 A TW102141082 A TW 102141082A TW 102141082 A TW102141082 A TW 102141082A TW I544603 B TWI544603 B TW I544603B
Authority
TW
Taiwan
Prior art keywords
processing
die
processing module
nodes
interposer
Prior art date
Application number
TW102141082A
Other languages
English (en)
Other versions
TW201440199A (zh
Inventor
亞伯拉罕Ｆ 伊
Original Assignee
輝達公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 輝達公司 filed Critical 輝達公司
Publication of TW201440199A publication Critical patent/TW201440199A/zh
Application granted granted Critical
Publication of TWI544603B publication Critical patent/TWI544603B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

伺服處理模組
本發明一般係關於積體電路封裝，更具體而言係關於處理模組封裝。
積體電路(IC，Integrated Circuit)製造係多步驟程序，其包括諸如佈局圖樣、沉積、蝕刻和金屬化的製程。通常，在最後的處理步驟中，分離並封裝所產生的IC晶粒。IC封裝適合幾種用途，包括提供具有晶粒的電氣介面、提供熱可透過其從晶粒移除的熱介質及/或在後續的使用和操作期間為晶粒提供機械保護。
IC封裝技術之一類型指稱為「覆晶(Flip Chip)」封裝。在覆晶封裝中，金屬化製程完成之後，焊料凸塊結構(例如焊料球、焊墊等)沉積於晶粒上，且從晶圓分離晶粒(例如經由切割、分割等)。晶粒隨後倒轉並安置於基板上，使得焊料凸塊與形成於基板上的電連接對準。熱經由迴焊製程施加以重熔焊料凸塊並黏著晶粒於基板。晶粒/基板組合件可進一步以非導電黏著劑底部填充，以補強晶粒與基板之間的機械連接。
在過去的十年期間，資料中心隨著網際網路相關的產品和服務之普及提升已經歷前所未有的成長。然而，隨著提供者試圖進一步提升資料中心和伺服之處理和儲存能力，卻面臨許多阻礙，包括電量消耗和熱管理要求的增加。而且，此種資料中心可包括數以萬計的處理器和記憶體裝置，其中每個必須具備適當的電連接和足夠的熱移除。因此，隨著資料中心之規模持續增加，伺服組件之複雜度、大小和散熱要求正迅速變成限制性因素。
據此，本領域亟需提供伺服組件封裝之更有效的方法。
本發明之一具體實施例闡述一種處理模組，其包括一矽中介層和複數個處理節點。該矽中介層包括複數個貫穿基板通孔。每個處理節點包括一處理單元晶粒，其使用第一複數個焊料凸塊結構直接耦合於該矽中介層之頂面；一記憶體晶粒，其使用第二複數個焊料凸塊結構直接耦合於該矽中介層之該頂面；及複數個電路元件，其電耦合該處理單元晶粒和該記憶體晶粒。該處理模組更包括複數個電連接，其形成於該矽中介層之底面上，並透過該等複數個貫穿基板通孔電耦合於該等複數個處理節點。該處理模組更包含複數個互連電路元件，其電互連該等複數個處理節點。
進一步的具體實施例提供一種製造處理模組之方法。
本發明之一優點在於，複數個處理節點可配置於單一矽中介層晶圓上，簡化製造和封裝製程、使熱管理有效率並允許更大數量之處理和記憶體晶粒包括於較小的處理模組中。
100‧‧‧處理系統
101‧‧‧系統互連
102‧‧‧機櫃
103‧‧‧機櫃互連
104‧‧‧處理模組
106‧‧‧處理節點
106-1‧‧‧第一處理節點
106-2‧‧‧第二處理節點
110‧‧‧處理單元
112‧‧‧動態隨機存取記憶體 (DRAM)記憶體單元
114‧‧‧非揮發性記憶體單元
116‧‧‧串流多重處理器
117‧‧‧處理核心
118‧‧‧晶片網路控制器
120‧‧‧快取記憶體
122‧‧‧記憶體控制器
124‧‧‧定址單元
126‧‧‧網路介面控制器
130‧‧‧電路元件
130-1‧‧‧電路元件；互連電路元件
204‧‧‧處理模組
210‧‧‧伺服板
212‧‧‧印刷電路板
220‧‧‧中央處理單元封裝；封裝
222‧‧‧圖形處理單元封裝；封裝
224‧‧‧記憶體單元封裝；封裝
230‧‧‧晶粒
240‧‧‧矽中介層
250‧‧‧焊料球
302‧‧‧處理單元晶粒；中央處理單元晶粒
304‧‧‧處理單元晶粒；圖形處理單元晶粒
306‧‧‧記憶體晶粒
310‧‧‧矽中介層
311‧‧‧矽層
312‧‧‧貫穿基板通孔
313‧‧‧再分配層
314‧‧‧焊料凸塊結構
320‧‧‧印刷電路板
322‧‧‧電連接
330‧‧‧散熱座
340‧‧‧熱固性材料
610-622‧‧‧步驟
因此，藉由參照其中一些例示於附圖中的具體實施例，可具有以上簡要總結於其中詳細理解本發明之以上所陳述特徵的方式、本發明之更具體的說明。然而，應注意附圖僅例示本發明之一般具體實施例，因此不應視為其範疇之限制，因為本發明可承認其他同等有效的具體實施例。
第一圖為例示構成實行本發明之一或多個態樣之處理系統的方塊圖；第二A圖和第二B圖例示具有慣用構造之慣用處理模組的示意圖；第三A圖至第三C圖例示具有本發明之態樣之處理模組的示意圖；第四A圖和第四B圖例示具有本發明之態樣的第三A圖和第三B圖之處理模組的示意圖；第五A圖和第五B圖例示具有本發明之態樣的第四A圖和第四B圖之處理模組之矽中介層的示意圖；及第六圖為根據本發明之一具體實施例之用於製造處理模組之方法步驟的流程圖。
在以下說明中，闡述眾多具體細節以提供對本發明的更完全理解。然而，熟習此項技術者應明白，可在沒有這些具體細節之一或多個下實本發明。
第一圖係例示構成實行本發明之一或多個態樣之處理系統100的方塊圖。處理系統100可包括複數個機櫃102，其經由系統互連101通信。每個機櫃102包括複數個處理模組104。每個處理模組104包括複數個處理節點106，其經由機櫃互連103通信。每個處理節點106包括一處理單元110、複數個動態隨機存取記憶體(DRAM)記憶體單元112、和一非揮發性記憶體單元114。每個處理單元110可包括複數個串流多重處理器(SM，Streaming Multiprocessor)116，其具有複數個處理核心117。
晶片網路(NoC，Network-on-Chip)控制器118經由電路元件130提供在每個處理單元110中包括的該等串流多重處理器116與快取記憶體120之間的通信。每個處理單元110進一步經由記憶體控制器122與該DRAM記憶體單元112和該非揮發性記憶體單元114通信。一定址單元124選擇作為輸入/輸出操作的串流多重處理器116。最後，一網路介面控制器126提供每個處理節點106與該機櫃互連103之間的通信。
例示於第一圖的該示例性處理系統100包括一機櫃102，該機櫃具有16個處理模組104，其每一者包括8個處理節點106。此外，如所例示，每個處理節點106包括一處理單元110，其具有256個串流多重處理器116。然而，在其他具體實施例中，該處理系統100可包括任何數量之機櫃102、處理模組104、處理節點106、處理單元110和串流多重處理器116。例如，在另一具體實施例中，每個處理模組104可包括32個處理節點106。在仍然另一具體實施例中，每個處理模組104可包括64個或更多處理節點106。
第二A圖和第二B圖例示具有慣用構造的慣用處理模組204之示意圖。該處理模組204包括複數個伺服板210，其每一者耦合於一印刷電路板(PCB，Printed Circuit Board)212。每個伺服板210包括一中央處理單元(CPU，Central Processing Unit)封裝220、一圖形處理單元(GPU，Graphics Processing Unit)封裝222和一記憶體單元封裝224。每個封裝220、222、224包括一晶粒230，其使用複數個焊料球250耦合於矽中介層240。此外，每個伺服板210使用複數個焊料球250耦合於該印刷電路板212。
第三A圖至第三C圖例示具有本發明之態樣之處理模組104的示意圖。該處理模組104包括複數個處理單元晶粒302、304和複數個記憶體晶粒306，其使用複數個焊料凸塊結構314以機械及電耦合於矽中介層310。該處理單元晶粒302、304可包括能夠處理資料的任何類型之積體電路。在例示於第三A圖和第三B圖的示例性具體實施例中，該處理單元晶粒302、304包括一中央處理單元(CPU)晶粒302和一圖形處理單元(GPU)晶粒304。在其他具體實施例中，該處理單元晶粒302、304可包括(例如)平行運算晶粒、系統單晶片(SoC，System-on-Chip)晶粒、單核心處理器晶粒、多核心處理器晶粒和此類。而且，該處理單元晶粒302、304可為相同類型之晶粒；或者，其可為不同類型之晶粒。在該示例性具體實施例中，該記憶體晶粒306包括揮發性記憶體晶粒(例如動態隨機存取記憶體(DRAM，Dynamic Random-Access Memory)晶粒、DRAM儲存體(cube)、靜態隨機存取記憶體(SRAM，Static Random-Access Memory)和此類)。該記憶體晶粒306可更包括非揮發性記憶體晶粒(例如快閃記憶體、磁阻RAM和此類)。
該矽中介層310可包括一矽晶圓，其具有矽層311；及一再分配層313，且具有約10μm(微米)至約500μm(微米)之厚度。在例示於第三A圖和第三B圖的示例性具體實施例中，該矽中介層310具有約20μm(微米)至約100μm(微米)之厚度。該矽中介層310可具有任何形狀或直徑。例如，可使用具有100mm(毫米)、200mm(毫米)、300mm(毫米)、450mm(毫米)等之直徑的矽中介層310。複數個貫穿基板通孔(TSV，Through Substrate Vias)312可配置於該矽中介層310中，以提供該矽中介層310之頂面(其上配置該處理單元晶粒302、304和記憶體晶粒306)與該矽中介層310之底面之間的電連接。
該處理單元晶粒302、304和記憶體晶粒306之每一者可使用複數個焊料凸塊結構314耦合於該矽中介層310之頂面。該等焊料凸塊 結構314可包括(例如)焊料球、焊墊或能夠機械及/或電耦合積體電路晶粒於該矽中介層310的任何其他類型之結構。該等焊料凸塊結構314可直接黏著於該處理單元晶粒302、304或記憶體晶粒306；或者，該等焊料凸塊結構314可耦合於配置於該晶粒上的凸塊底層金屬(UBM，Under Bump Metallurgy)墊。此外，該等焊料凸塊結構314可直接耦合該處理單元晶粒302、304和記憶體晶粒306於該等貫穿基板通孔312；或者，該處理單元晶粒302、304和記憶體晶粒306可使用中間電路元件130間接耦合於該等貫穿基板通孔312，如以下涉及第三C圖所說明。
如顯示於第三C圖，該再分配層313可包括複數個電路元件130，用於互連該處理單元晶粒302、304、記憶體晶粒306和貫穿基板通孔312。該再分配層313可包括一氧化物，諸如二氧化矽(SiO2,“Silicon dioxide”)。該等電路元件130可包括一導電材料，諸如銅或鋁。電路元件130可沉積於該再分配層313內的多重層級上，以提供每個處理節點106內的組件之間的連接。此外，沉積於該再分配層313上或其內的電路元件130可於兩個或多個不同的處理節點106之間形成連接(亦即互連)，如涉及第五A圖和第五B圖進一步詳細所說明。
第四A圖和第四B圖例示具有本發明之態樣的第三A圖和第三B圖之該處理模組104的示意圖。例示於第四A圖和第四B圖的該處理模組104更包括一散熱座330，其固定於該處理單元晶粒302、304之背面。此外，該散熱座330可固定於該記憶體晶粒306之背面。
固定該散熱座330之前，該處理單元晶粒302、304及/或記憶體晶粒306可使用諸如環氧化合物、樹脂或此類的熱固性材料340予以底填充及/或包覆成型，以補強該晶粒與該矽中介層310之間的機械耦合。包覆成型之後，可移除多餘的材料(例如經由研磨、化學機械拋光(CMP，Chemical Mechanical Polishing)等)，以暴露該處理單元晶粒302、304及/或記憶體晶粒306之背面。該散熱座330隨後可例如，藉由配置熱介面材料(TIM，Thermal Interface Material)於該晶粒302、304、306與該散熱座330之間的表面上，以固定於該處理單元晶粒302、304及/或記憶體晶粒306。
該散熱座330可包括任何導熱材料，包括諸如銅、鋁和銀的 金屬。此外，雖然例示於第四A圖和第四B圖的該示例性散熱座330包括一矩形幾何形狀，但該散熱座330可具有能夠從該處理模組104移除熱的任何幾何形狀。例如，該散熱座330可包括熱管或導管，透過其可流動冷卻流體(例如空氣、水、冷卻劑等)。在其他具體實施例中，該散熱座330可包括複數個鰭片，以增加該散熱座330之表面面積。在仍然其他具體實施例中，該散熱座可為單石(monolithic)，或該散熱座可從多重組件製造。
一旦該散熱座330已固定，則該散熱座330在後續的製程步驟期間可當作載體使用。例如，該散熱座330可用作一載體，當減薄該矽中介層310以暴露該等貫穿基板通孔312時，可藉由該載體以處理該矽中介層310。暴露該等貫穿基板通孔312之後，電連接322可配置於該矽中介層310之底面上。在例示於第四A圖和第四B圖的示例性具體實施例中，該等電連接322包括一球柵陣列(BGA，Ball Grid Array)構造。然而，可使用能夠提供電氣介面給該矽中介層310的任何類型之電連接。其他類型之電連接包括針柵格陣列(PGA，Pin Grid Array)、平面柵格陣列(LGA，Land Grid Arrays)和此類。
配置電連接322於該矽中介層310之底面上之後，該矽中介層310和散熱座330組合件可配置於印刷電路板(PCB)320上。該印刷電路板320可包括各種電氣組件，諸如去耦電容器、功率放大器、電源穩壓器、機架互連和用於提供通信或電力給該處理單元晶粒302、304及/或記憶體晶粒306的其他類型之電氣或光學互連。此外，該印刷電路板320可於處理單元晶粒302、304之間提供電連接；及/或於不同的處理節點106、處理模組104及/或機櫃102之間提供連接。
第五A圖和第五B圖例示具有本發明之態樣的第四A圖和第四B圖之該處理模組104之該矽中介層310的示意圖。該矽中介層310包括複數個處理節點106。更具體而言，例示於第五圖的示例性具體實施例包括64個處理節點106。該等處理節點106可電互連或「接合(stitched)」在一起，使得該等處理節點106形成一(或多個)互連元件。
如涉及第三A圖至第三C圖所討論，該矽中介層310可包括一矽層311和一再分配層313。如此，耦合該處理單元晶粒302、304和 記憶體晶粒306於該矽中介層310之頂面之前，貫穿基板通孔312和電路元件130可製造於該矽中介層310之該矽層311及/或再分配層313上及/或內。貫穿基板通孔312和電路元件130之製造可包括光微影製程、蝕刻和金屬化製程步驟。
在文中所提供的示例性具體實施例中，用於64個處理節點106的電路元件130(每個具有約26x32mm(微米)之尺寸)製造於該矽中介層310上。用於該等64個處理節點106之每一者的該等電路元件130可藉由使用相同的倍縮光罩(reticle)執行光微影製程而製造，或者該等電路元件130可使用一個以上的倍縮光罩製造。例如，如顯示於第五A圖中，一第一倍縮光罩可用於製造第一處理節點106-1的電路元件130，且一第二倍縮光罩可用於製造第二處理節點106-2的電路元件130。用於製造該等第一和第二處理節點106-1、106-2的電路元件130之該等第一和第二倍縮光罩可具有匹配邊界圖案，以在該第一處理節點106-1與該第二處理節點106-2之間形成電互連，如顯示於第五B圖中。
第五B圖例示該第一處理節點106-1和該第二處理節點106-2之截面圖。如以上所討論，用於該第一處理節點106-1的電路元件130可使用第一倍縮光罩製造，且用於該第二處理節點106-2的電路元件130可使用第二倍縮光罩製造。優點係，藉由使用兩或多個不同倍縮光罩以製造用於在此示例性具體實施例中所例示該等64個處理節點106的該等電路元件，該等處理節點106可彼此互連以形成單一、互連的處理元件。例如，電路元件130-1例示該等相鄰處理節點106-1、106-2之間的示例性互連。此電路元件130-1可以使用具有匹配邊界圖案的倍縮光罩製造。此外，互連電路元件130-1可使用一倍縮光罩加以製造，該倍縮光罩具體建構成提供兩或多個處理節點106之間的互連(或「接合(stitch)」)。在仍其他具體實施例中，可使用具有對稱邊界圖案的單一倍縮光罩，其允許圖案化用於互連多重處理節點106的互連電路元件130-1。雖然第五B圖例示於相鄰處理節點106之間提供的互連電路元件130-1，但可進一步考慮於不相鄰處理節點106之間提供互連，但其是由一或多個中間處理節點106分離。
雖然此示例性處理模組104包括64個處理節點106，但每 個處理模組104可包括任何數量之處理節點(例如16、32、128或更多)。每個處理節點106包括處理單元晶粒302、304和記憶體晶粒306。而且，每個處理節點106可包括相同類型之處理單元晶粒302、304和記憶體晶粒306；或者，每個處理節點106可包括不同類型之處理單元晶粒302、304和記憶體晶粒306。例如，一或多個處理節點106可包括複數個中央處理單元晶粒，然而一或多個其他的處理節點106可包括複數個圖形處理單元晶粒。再者，雖然兩處理單元晶粒302、304涉及文中說明的示例性具體實施例例示，但每個處理節點106可包括任何數量之處理單元晶粒。同樣地，每個處理節點106可包括任何數量之記憶體晶粒306和任何數量之其他類型之積體電路晶粒。此外，可以製造用於處理節點106的電路元件130，該等節點的尺寸則較大或較小於涉及該示例性具體實施例所說明那些節點的尺寸。一旦已製造該等電路元件130和貫穿基板通孔312，則該矽中介層310可切割成適當的形狀和尺寸(例如矩形、正方形等)。
第六圖用為根據本發明之一具體實施例之於製造伺服處理模組之方法步驟的流程圖。雖然該等方法步驟係結合例示於第一圖、第三A圖至第三C圖、第四A圖、第四B圖、第五A圖和第五B圖中的該等示例性具體實施例說明，但熟習此項技術者應可理解，對於本發明之範疇內的其他裝置之製造、製作或處理，該等方法步驟能以任何順序執行。
該方法是從步驟610開始，其中複數個電路元件130(例如互連電路元件130-1)和複數個貫穿基板通孔312形成於該矽中介層310上。如以上涉及第五圖所討論，該等貫穿基板通孔312和電路元件130之製造可包括光微影製程、蝕刻和金屬化製程步驟。在步驟612，複數個處理節點106形成於該矽中介層310之頂面上。在步驟614，對於每個處理節點106，處理單元晶粒302、304和記憶體晶粒306耦合於該矽中介層310之頂面。在步驟616，每個處理單元晶粒302、304電耦合於記憶體晶粒306。例如，每個記憶體晶粒306可使用複數個焊料凸塊結構314耦合於該矽中介層310之頂面，使得該記憶體晶粒306之每一者透過該等複數個電路元件130之 一或多個，以電耦合於該等複數個處理單元晶粒302、304之至少一者。
每個處理單元晶粒302、304及/或記憶體晶粒306可直接耦合於該矽中介層310之頂面；或者，該處理單元晶粒302、304及/或記憶體晶粒306可經由大體上不影響該處理單元晶粒302、304和記憶體晶粒306之底面積的中間層或結構耦合。該處理單元晶粒302、304和記憶體晶粒306可使用熱固性材料及/或熱介面材料包覆成型。多餘的包覆成型材料340可經由研磨或拋光製程移除。
接著，在步驟618，散熱座330可配置於該等複數個處理節點106上。該散熱座330可接觸每個處理單元晶粒302、304及/或記憶體晶粒306之背面。此外，熱介面材料可配置於該散熱座330與該處理單元晶粒302、304及/或記憶體晶粒306之間。
在步驟620，複數個電連接322可形成於該矽中介層310之底面上。該等複數個電連接322可透過該等複數個貫穿基板通孔312電耦合於該等複數個處理節點106之一或多個。形成該等複數個電連接322可包括減薄該矽中介層310之底面。此外，形成該等複數個電連接322可包括配置球柵陣列、針柵格陣列或平面柵格陣列結構於該矽中介層310之底面上。最後，在步驟622，該矽中介層經由該等複數個電連接322電耦合於印刷電路板(PCB)320。
總結來說，複數個積體電路(IC)晶粒(例如中央處理單元、圖形處理單元、記憶體結構及/或此類)可固定於矽中介層上，諸如半導體晶圓。該矽中介層可提供配置於其表面上的該等複數個晶粒之間的電連接。此外，該伺服矽中介層可包括貫穿基板通孔，用於提供與固定有該矽中介層之電路板的電連接。最後，該等複數個晶粒之背面使用一導熱與電絕緣的材料覆蓋，且散熱座及/或載體可固定於該晶粒之背面上。
本發明之一優勢在於，複數個處理節點可配置於單一矽中介層晶圓上，簡化製造和封裝製程、使熱管理有效率並允許更大數量處理和記憶體晶粒包括於更小的處理模組中。
以上已參照特殊具體實施例說明本發明。然而，熟諳此技術領域者應理解，可對其做各種修飾和改變而不悖離文後申請專利範圍所闡 述本發明之更廣泛精神與範疇。據此，前述說明和圖式應被視為例示性而非限制性。
因此，本發明之具體實施例之範疇闡述於以下申請專利範圍中。
10‧‧‧形成複數個互連電路元件和貫穿基板通孔於矽中介層上
612‧‧‧形成複數個處理節點於該矽中介層上
614‧‧‧對於每個處理節點，耦合處理單元晶粒和記憶體晶粒於該矽中介層
616‧‧‧對於每個處理節點，電 耦合該處理單元晶粒於該記憶體晶粒
618‧‧‧配置散熱座於該等複數個處理節點上
620‧‧‧形成複數個電連接於該矽中介層之底面上
622‧‧‧以該等複數個電連接電耦合該矽中介層於印刷電路板

Claims (10)

  1. 一種處理模組，包括：一伺服板，其包括耦接於一印刷電路板的一底面；一矽中介層，其包含複數個貫穿基板通孔(through substrate vias)；複數個處理節點，每個處理節點包含：一處理單元晶粒，其以第一複數個焊料凸塊結構直接耦合於該矽中介層之一頂面；一記憶體晶粒，其以第二複數個焊料凸塊結構直接耦合於該矽中介層之該頂面；及複數個電路元件，其電耦合該處理單元晶粒和該記憶體晶粒；複數個電連接，其形成於該矽中介層之一底面上，並透過該等複數個貫穿基板通孔電耦合於該等複數個處理節點；及複數個互連電路元件，其電互連該等複數個處理節點，其中該矽中介層係以第三複數個焊料凸塊結構耦接於該伺服板的一頂面。
  2. 如申請專利範圍第1項之處理模組，其中每個處理單元晶粒包括複數個處理核心和一記憶體控制器。
  3. 如申請專利範圍第1項之處理模組，其中該等複數個處理節點包括至少16個互連的處理節點。
  4. 如申請專利範圍第1項之處理模組，其中該等複數個處理節點包括一第一處理節點類型，其使用一第一倍縮光罩(reticle)製造；及一第二處理節點類型，其使用一第二倍縮光罩製造。
  5. 如申請專利範圍第1項之處理模組，更包括一散熱座，其配置於該等複數個處理節點上。
  6. 如申請專利範圍第1項之處理模組，其中每個處理節點更包括複數個記憶體晶粒，其包含一或多個揮發性記憶體晶粒和一或多個非揮發性記憶體晶粒。
  7. 如申請專利範圍第1項之處理模組，其中該等複數個電連接包括一球柵陣列(ball grid array)、一平面柵格陣列(land grid array)和一針柵格陣列(pin grid array)之至少一者。
  8. 如申請專利範圍第1項之處理模組，更包括一印刷電路板(printed circuit board)，其中該等複數個電連接提供該等複數個處理節點與該印刷電路板之間的一電氣介面。
  9. 如申請專利範圍第8項之處理模組，其中該印刷電路板供應電力給該等複數個處理節點並提供該等複數個處理節點之間的電氣通信。
  10. 一種製造伺服處理模組之方法包括：形成複數個互連電路元件和複數個貫穿基板通孔於被耦接於一伺服板的一矽中介層上，該伺服板係耦接於一印刷電路板；形成複數個處理節點於該矽中介層上，每個處理節點藉由下列而形成：以第一複數個焊料凸塊結構直接耦合一處理單元晶粒於該矽中介層之一頂面；以第二複數個焊料凸塊結構直接耦合一記憶體晶粒於該矽中介層之該頂面；及電連接該處理單元晶粒和該記憶體晶粒；及形成複數個電連接於該矽中介層之一底面上，其中該等複數個電連接透過該等複數個貫穿基板通孔電耦合於該等複數個處理節點，且該等複數個互連電路元件構成電連接該等複數個處理節點。
TW102141082A 2012-11-20 2013-11-12 伺服處理模組 TWI544603B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/682,584 US20140138815A1 (en) 2012-11-20 2012-11-20 Server processing module

Publications (2)

Publication Number Publication Date
TW201440199A TW201440199A (zh) 2014-10-16
TWI544603B true TWI544603B (zh) 2016-08-01

Family

ID=50625673

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102141082A TWI544603B (zh) 2012-11-20 2013-11-12 伺服處理模組

Country Status (4)

Country Link
US (1) US20140138815A1 (zh)
CN (1) CN103839938A (zh)
DE (1) DE102013018914A1 (zh)
TW (1) TWI544603B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9331054B2 (en) * 2013-03-14 2016-05-03 Mediatek Inc. Semiconductor package assembly with decoupling capacitor
US10365046B2 (en) * 2014-07-18 2019-07-30 Intel Corporation Server thermal management with heat pipes
US9721871B2 (en) * 2015-12-03 2017-08-01 Intel Corporation Heat exchanger methods, apparatuses and systems with a manifold structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7623365B2 (en) * 2007-08-29 2009-11-24 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
US20100211885A1 (en) * 2009-02-19 2010-08-19 Vistaprint Technologies Limited Quick design user profiles for improving design time of personalized products
KR101817159B1 (ko) * 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
KR101891862B1 (ko) * 2012-02-08 2018-08-24 자일링크스 인코포레이티드 다수의 인터포저를 갖는 적층형 다이 조립체
US8704384B2 (en) * 2012-02-17 2014-04-22 Xilinx, Inc. Stacked die assembly
US8810006B2 (en) * 2012-08-10 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer system and method
US9337120B2 (en) * 2012-08-17 2016-05-10 Cisco Technology, Inc. Multi-chip module with multiple interposers

Also Published As

Publication number Publication date
CN103839938A (zh) 2014-06-04
TW201440199A (zh) 2014-10-16
DE102013018914A1 (de) 2014-05-22
US20140138815A1 (en) 2014-05-22

Similar Documents

Publication Publication Date Title
US11233036B2 (en) Interconnect structure with redundant electrical connectors and associated systems and methods
KR102257465B1 (ko) 패키지들 내의 휨을 감소시키기 위한 더미 다이들
US9741689B2 (en) 3-D package having plurality of substrates
TWI622105B (zh) 封裝結構及其形成方法
US11088109B2 (en) Packages with multi-thermal interface materials and methods of fabricating the same
US10177032B2 (en) Devices, packaging devices, and methods of packaging semiconductor devices
US9831214B2 (en) Semiconductor device packages, packaging methods, and packaged semiconductor devices
TW201810570A (zh) 半導體封裝及其製作方法
US10276403B2 (en) High density redistribution layer (RDL) interconnect bridge using a reconstituted wafer
TWI805170B (zh) 包含散熱塊的積體扇出型封裝與其製造方法
WO2022036090A1 (en) Creating interconnects between dies using a cross-over die and through-die vias
TWI544603B (zh) 伺服處理模組
JP5628939B2 (ja) マルチチップ集積回路
TW201642428A (zh) 矽中介層與其製作方法
US20240321759A1 (en) Package structure including lower molded structure including a substrate portion, and methods of forming the package structure
TW202410331A (zh) 半導體封裝及其製造方法
TW202420534A (zh) 半導體晶片封裝及其製造方法