CN116705784A - 改善电源信号传输的2.5d封装结构及其制备方法 - Google Patents

改善电源信号传输的2.5d封装结构及其制备方法 Download PDF

Info

Publication number
CN116705784A
CN116705784A CN202310894252.2A CN202310894252A CN116705784A CN 116705784 A CN116705784 A CN 116705784A CN 202310894252 A CN202310894252 A CN 202310894252A CN 116705784 A CN116705784 A CN 116705784A
Authority
CN
China
Prior art keywords
layer
substrate
passive element
module
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310894252.2A
Other languages
English (en)
Inventor
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenghejing Micro Semiconductor Jiangyin Co Ltd filed Critical Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority to CN202310894252.2A priority Critical patent/CN116705784A/zh
Publication of CN116705784A publication Critical patent/CN116705784A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种改善电源信号传输的2.5D封装结构及其制备方法，在基板凹槽中键合被动元件模块，使得芯片电源区经过沿竖向设置的被动元件与基板在竖向上进行电连接，从而可缩短电源供电距离，解决电源压降问题；芯片模块中结合芯片电源区及芯片信号区分区对应制备布线电源区、布线信号区、C4凸块及微凸块，以降低芯片模块键合时的平面度公差，提高电性能；进一步的，通过设置散热元件还可提高封装结构散热效果。

Description

改善电源信号传输的2.5D封装结构及其制备方法
技术领域
本发明属于半导体制造技术领域，涉及一种改善电源信号传输的2.5D封装结构及其制备方法。
背景技术
2.5D封装技术是一种可实现将多个芯片进行同质或异质整合的封装技术，在2.5D封装结构中，芯片通过具有硅通孔(TSV)的TSV中介层(Interposer)，可实现高密度线路互联。
在2.5D封装技术中，通常需要进行如芯片加工、植球、TSV中介层与重新布线层(RDL)的互联、芯片与被动元件的键合、塑封等工艺步骤。其中，由于被动元件水平键合于基板表面，芯片电源区域需要经过TSV中介层以及基板，再与被动元件互联，该传输距离较长，会导致IR压降损耗，降低电性能。
现有解决电源信号传输问题的方法通常为增加平台电压源，例如，从0.9V增加到1.1V，以确保电性能，但这种方法会造成芯片整体功率上升。
因此，提供一种改善电源信号传输的2.5D封装结构及其制备方法，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善电源信号传输的2.5D封装结构及其制备方法，用于解决现有技术中难以有效进行电源信号传输的问题。
为实现上述目的，本发明提供一种改善电源信号传输的2.5D封装结构，所述2.5D封装结构包括：
基板，所述基板包括基板第一面及相对的基板第二面，且所述基板中具有自所述基板第一面向所述基板第二面延伸的基板凹槽；
被动元件模块，所述被动元件模块键合于所述基板凹槽中，所述被动元件模块包括第一重新布线层、被动元件、第二重新布线层及封装层，所述第一重新布线层与所述基板电连接，所述被动元件沿竖向键合于所述第一重新布线层与所述第二重新布线层之间，所述被动元件的第一端与所述第一重新布线层电连接，所述被动元件的第二端与所述第二重新布线层电连接，所述封装层位于所述第一重新布线层与所述第二重新布线层之间包覆所述被动元件；
TSV中介模块，所述TSV中介模块键合于所述基板第一面上，所述TSV中介模块包括TSV中介层及第三重新布线层，所述TSV中介层与所述基板电连接，所述第三重新布线层位于所述TSV中介层表面且与所述TSV中介层电连接；
第一填充层，所述第一填充层填充所述被动元件模块、所述TSV中介模块与所述基板之间的连接间隙；
芯片模块，所述芯片模块键合于所述被动元件模块及所述TSV中介模块上，所述芯片模块包括芯片及第四重新布线层，所述芯片包括芯片电源区及芯片信号区，所述第四重新布线层包括与所述芯片电源区对应电连接的布线电源区及与所述芯片信号区对应电连接的布线信号区，且所述布线电源区与所述第二重新布线层电连接，所述布线信号区与所述第三重新布线层电连接；
第二填充层，所述第二填充层填充所述被动元件模块、所述TSV中介模块与所述芯片模块之间的连接间隙。
可选地，所述被动元件包括电容、电阻、电感中的一种或组合。
可选地，所述布线信号区的布线密度大于所述布线电源区的布线密度，且所述布线信号区的布线层数大于所述布线电源区的布线层数，所述布线电源区与所述第二重新布线层之间通过C4凸块电连接，所述布线信号区与所述第三重新布线层之间通过微凸块电连接。
可选地，还包括位于所述芯片上的散热元件，所述散热元件包括散热壳体或散热片。
可选地，所述基板第二面上还包括金属凸块。
本发明还提供一种改善电源信号传输的2.5D封装结构的制备方法，包括以下步骤：
提供基板，所述基板包括基板第一面及相对的基板第二面，且所述基板中具有自所述基板第一面向所述基板第二面延伸的基板凹槽；
提供被动元件模块及TSV中介模块，将所述被动元件模块键合于所述基板凹槽中，以及将所述TSV中介模块键合于所述基板第一面上，且所述被动元件模块及所述TSV中介模块均分别与所述基板电连接；其中，所述被动元件模块包括第一重新布线层、被动元件、第二重新布线层及封装层，所述第一重新布线层与所述基板电连接，所述被动元件沿竖向键合于所述第一重新布线层与所述第二重新布线层之间，所述被动元件的第一端与所述第一重新布线层电连接，所述被动元件的第二端与所述第二重新布线层电连接，所述封装层位于所述第一重新布线层与所述第二重新布线层之间包覆所述被动元件；所述TSV中介模块包括TSV中介层及第三重新布线层，所述TSV中介层与所述基板电连接，所述第三重新布线层位于所述TSV中介层表面且与所述TSV中介层电连接；
形成第一填充层，所述第一填充层填充所述被动元件模块、所述TSV中介模块与所述基板之间的连接间隙；
提供芯片模块，将所述芯片模块键合于所述被动元件模块及所述TSV中介模块上，所述芯片模块包括芯片及第四重新布线层，所述芯片包括芯片电源区及芯片信号区，所述第四重新布线层包括与所述芯片电源区对应电连接的布线电源区及与所述芯片信号区对应电连接的布线信号区，且所述布线电源区与所述第二重新布线层电连接，所述布线信号区与所述第三重新布线层电连接；
形成第二填充层，所述第二填充层填充所述被动元件模块、所述TSV中介模块与所述芯片模块之间的连接间隙。
可选地，形成所述被动元件模块的步骤包括：
提供支撑衬底；
于所述支撑衬底上形成第一重新布线层；
提供被动元件，将所述被动元件沿竖向键合于所述第一重新布线层上，且所述被动元件的第一端与所述第一重新布线层电连接；
形成封装层，所述封装层覆盖所述被动元件及所述第一重新布线层且显露所述被动元件的第二端；
于所述封装层上形成第二重新布线层，且所述第二重新布线层与所述被动元件的第二端电连接；
去除所述支撑衬底，进行切割，形成所述被动元件模块。
可选地，将所述被动元件沿竖向键合于所述第一重新布线层上的方法包括贴片法或网板贴合法。
可选地，所述被动元件包括电容、电阻、电感中的一种或组合。
可选地，还包括于所述芯片上形成散热元件的步骤，所述散热元件包括散热壳体或散热片；还包括于所述基板第二面上形成金属凸块的步骤。
如上所述，本发明的改善电源信号传输的2.5D封装结构及其制备方法，在基板凹槽中键合被动元件模块，使得芯片电源区经过沿竖向设置的被动元件与基板在竖向上进行电连接，从而可缩短电源供电距离，解决电源压降问题；芯片模块中结合芯片电源区及芯片信号区分区对应制备布线电源区、布线信号区、C4凸块及微凸块，以降低芯片模块键合时的平面度公差，提高电性能；进一步的，通过设置散热元件还可提高封装结构散热效果。
附图说明
图1显示为实施例中改善电源信号传输的2.5D封装结构的制备工艺流程图。
图2显示为实施例中基板的结构示意图。
图3显示为实施例中将被动元件模块键合于基板凹槽后的结构示意图。
图4显示为实施例中制备被动元件模块时在形成第一重新布线层后的结构示意图。
图5a显示为实施例中制备被动元件模块时采用贴片法键合被动元件的状态示意图。
图5b显示为实施例中制备被动元件模块时采用网板贴合法键合被动元件的状态示意图。
图6显示为实施例中制备被动元件模块时键合被动元件后的结构示意图。
图7显示为实施例中制备被动元件模块时形成封装层后的结构示意图。
图8显示为实施例中制备被动元件模块时形成第二重新布线层后的结构示意图。
图9显示为实施例中制备被动元件模块时去除支撑衬底后的结构示意图。
图10显示为实施例中被动元件模块的放大结构示意图。
图11显示为实施例中将TSV中介模块键合于基板第一面后的结构示意图。
图12显示为实施例中TSV中介模块的放大结构示意图。
图13显示为实施例中形成第一填充层后的结构示意图。
图14显示为实施例中键合芯片模块后的结构示意图。
图15显示为实施例中芯片模块的放大结构示意图。
图16显示为实施例中形成第二填充层后的结构示意图。
图17显示为实施例中形成散热元件及金属凸块后的结构示意图。
元件标号说明
100-基板；101-基板凹槽；200-被动元件模块；210-支撑衬底；220-分离层；230-吸嘴；240-网板；201-第一重新布线层；202-被动元件；203-封装层；204-第二重新布线层；300-TSV中介模块；301-TSV中介层；302-第三重新布线层；400-第一填充层；500-芯片模块；501-芯片电源区；502-芯片信号区；503-布线电源区；504-布线信号区；505-C4凸块；506-微凸块；600-第二填充层；700-散热元件；800-金属凸块。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向，可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触，另外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图16，本实施例提供一种改善电源信号传输的2.5D封装结构，所述2.5D封装结构包括：基板100、被动元件模块200、TSV中介模块300、第一填充层400、芯片模块500及第二填充层600。
参阅图2，所述基板100包括基板第一面及相对的基板第二面，且所述基板100中具有自所述基板第一面向所述基板第二面延伸的基板凹槽101。
具体的，本实施例中，所述基板100为内部具有电连接层的PCB基板，且所述基板100的相对两面及所述基板凹槽101中均设置有用以电连接的电性引出端，如金属垫，以便于所述基板100后续与其他器件的电连接。其中，为减小最终制备的所述2.5D封装结构沿竖向的尺寸，以减小电源信号沿竖向的传输距离，以及为减小键合后的所述被动元件模块200与所述TSV中介模块300之间的高度差，如制备的所述被动元件模块200的厚度约为400～600μm，而制备的所述TSV中介模块300中TSV的厚度约为100μm，以提高键合后的所述被动元件模块200与所述TSV中介模块300之间的表面水平度，以便于后续所述芯片模块500与所述被动元件模块200及所述TSV中介模块300的电性连接，本实施例在所述基板100中设置所述基板凹槽101，关于所述基板凹槽101的宽度及深度可根据需要进行设置，此处不作过分限定，关于所述基板100的具体种类此处不作过分限定。
参阅图3及图10，所述被动元件模块200键合于所述基板凹槽101中，所述被动元件模块200包括第一重新布线层201、被动元件202、第二重新布线层204及封装层203，所述第一重新布线层201与所述基板100电连接，所述被动元件202沿竖向键合于所述第一重新布线层201与所述第二重新布线层204之间，所述被动元件202的第一端与所述第一重新布线层201电连接，所述被动元件202的第二端与所述第二重新布线层204电连接，所述封装层203位于所述第一重新布线层201与所述第二重新布线层204之间包覆所述被动元件202。
其中，所述被动元件模块200与所述基板100之间可通过C4凸块电连接，但并非局限于此，此处不作限定。关于所述第一重新布线层201及所述第二重新布线层204的材质及布线层数此处不作限定，可采用如单层布线或多层布线，具体可根据需要进行选择。
作为示例，所述被动元件202可包括电容、电阻、电感中的一种或组合，关于所述被动元件模块200中的所述被动元件202的种类，此处不作过分限制，可根据需要进行选择。
参阅图11及图12，所述TSV中介模块300键合于所述基板第一面上，所述TSV中介模块300包括TSV中介层301及第三重新布线层302，所述TSV中介层301与所述基板100电连接，所述第三重新布线层302位于所述TSV中介层301表面且与所述TSV中介层301电连接。
其中，所述TSV中介模块300与所述基板100之间可通过C4凸块电连接，但并非局限于此，此处不作限定。关于所述第三重新布线层302的材质及布线层数此处不作限定，可采用如单层布线或多层布线，具体可根据需要进行选择。
参阅图13，所述第一填充层400填充所述被动元件模块200、所述TSV中介模块300与所述基板100之间的连接间隙，以通过所述第一填充层400可实现对所述被动元件模块200、所述TSV中介模块300与所述基板100之间的电连接件的保护，提高键合稳定性及电性能。
关于所述第一填充层400的材质采用绝缘材质即可，具体种类此处不作限定。
参阅图14及图15，所述芯片模块500键合于所述被动元件模块200及所述TSV中介模块300上，所述芯片模块500包括芯片及第四重新布线层，所述芯片包括芯片电源区501及芯片信号区502，所述第四重新布线层包括与所述芯片电源区501对应电连接的布线电源区503及与所述芯片信号区502对应电连接的布线信号区504，且所述布线电源区503与所述第二重新布线层204电连接，所述布线信号区504与所述第三重新布线层302电连接。
关于所述芯片的种类可根据需要设置，此处不作过分限定。
作为示例，所述布线信号区504的布线密度大于所述布线电源区503的布线密度，且所述布线信号区504的布线层数大于所述布线电源区503的布线层数，所述布线电源区503与所述第二重新布线层204之间通过C4凸块505电连接，所述布线信号区504与所述第三重新布线层302之间通过微凸块506电连接。
具体的，所述芯片信号区502因需要进行高频信号的传输，为避免信号损失，相较于所述芯片电源区501具有较密的线宽与线距，以及具有较多的布线层数，如所述芯片信号区502的线宽、线距一般小于10μm，布线层数一般为3～4层；所述芯片电源区501因进行电压电流传输，为避免线路烧毁，则需要较大的线宽、线距，如所述芯片电源区501的线宽、线距一般需要大于10μm，布线层数一般为1～2层。其中，当所述布线电源区503及所述布线信号区504之间具有厚度差时，为弥补该厚度差，可在所述布线电源区503的表面形成具有较大尺寸的所述C4凸块505，如所述C4凸块505的厚度可为100～150μm等，而在所述布线信号区504的表面形成具有较小尺寸的所述微凸块506，如所述微凸块506的厚度可为20～40μm等，从而通过分区设置具有不同尺寸的连接凸块，可进行厚度补偿，以降低所述芯片模块500键合时的平面度公差，从而提高所述芯片模块500与所述被动元件模块200及所述TSV中介模块300键合后的电性能。
参阅图16，所述第二填充层600填充所述被动元件模块200、所述TSV中介模块300与所述芯片模块500之间的连接间隙，以通过所述第二填充层600对所述被动元件模块200、所述TSV中介模块300与所述芯片模块500之间的电连接件进行保护，提高键合稳定性及电性能。
关于所述第二填充层600的材质采用绝缘材质即可，具体种类此处不作限定。
作为示例，参阅图17，还可包括位于所述芯片上的散热元件700，其中，所述散热元件700可包括散热壳体或散热片。
具体的，所述散热元件700与所述芯片之间可直接接触，或通过导热胶间接接触，从而通过所述散热元件700可提高散热效果。本实施例中，所述散热元件700采用键合于所述基板100表面上的散热壳体，以通过所述散热壳体提供一个保护空腔，当然在另一实施例中，所述散热元件700也可采用位于所述芯片上的散热片，此处不作限定。
作为示例，参阅图17，还可包括位于所述基板第二面上的金属凸块800，所述金属凸块800与所述基板100电连接，从而通过所述金属凸块800可实现所述基板100与其他器件的电性连接。
其中，所述金属凸块800可包括球栅阵列，厚度可包括如350～550μm等，关于所述金属凸块800的材质此处不作限定。
本实施例还提供一种改善电源信号传输的2.5D封装结构的制备方法，其中，上述2.5D封装结构可采用下述的方法制备，但并非局限于此。
参阅图1，所述2.5D封装结构的制备可包括以下步骤：
S1：提供基板，所述基板包括基板第一面及相对的基板第二面，且所述基板中具有自所述基板第一面向所述基板第二面延伸的基板凹槽；
S2：提供被动元件模块及TSV中介模块，将所述被动元件模块键合于所述基板凹槽中，以及将所述TSV中介模块键合于所述基板第一面上；
S3：形成第一填充层，所述第一填充层填充所述被动元件模块、所述TSV中介模块与所述基板之间的连接间隙；
S4：提供芯片模块，将所述芯片模块键合于所述被动元件模块及所述TSV中介模块上；
S5：形成第二填充层，所述第二填充层填充所述被动元件模块、所述TSV中介模块与所述芯片模块之间的连接间隙。
以下结合图2～图17，对有关所述2.5D封装结构的制备进行介绍。
首先，参阅图1及图2，执行步骤S1，提供基板100，所述基板100包括基板第一面及相对的基板第二面，且所述基板100中具有自所述基板第一面向所述基板第二面延伸的基板凹槽101。
具体的，关于所述基板100的结构可参阅上述有关所述2.5D封装结构的内容，此处不作赘述。
接着，参阅图1、图3及图11，执行步骤S2，提供被动元件模块200及TSV中介模块300，将所述被动元件模块200键合于所述基板凹槽101中，以及将所述TSV中介模块300键合于所述基板第一面上，且所述被动元件模块200及所述TSV中介模块300均分别与所述基板100电连接。
具体的，关于所述被动元件模块200及所述TSV中介模块300的结构可参阅上述有关所述2.5D封装结构的内容，此处不作赘述。
其中，所述被动元件模块200、所述TSV中介模块300键合于所述基板100上的方法可采用如C4凸块技术，以形成C4凸块进行电连接，关于C4凸块的制备可参阅现有制备工艺，关于C4凸块的材质此处不作限定，其中，C4凸块的尺寸可包括如90～120μm，但并非局限于此。
关于所述被动元件模块200、所述TSV中介模块300键合于所述基板100上的先后顺序可根据需要进行选择，如可采用图3与图11中的先键合所述被动元件模块200后键合所述TSV中介模块300，当然在另一实施例中也可先键合所述TSV中介模块300然后键合所述被动元件模块200，或同步键合所述被动元件模块200及所述TSV中介模块300，具体顺序此处不作过分限定。
作为示例，形成所述被动元件模块200的步骤可包括：
如图4，先提供支撑衬底210，其中，所述支撑衬底210可包括如玻璃衬底、硅衬底等，进一步的，为便于后续的剥离操作，优选所述支撑衬底210的表面具有分离层220，如LTHC光热转换层等，以基于激光对所述LTHC光热转换层的加热分离所述支撑衬底210；
接着，如图4，于所述支撑衬底210上形成第一重新布线层201，其中，所述第一重新布线层201可包括单层布线或多层布线，具体层数、材质及制备工艺此处不作限定；
接着，如图5a及图5b，提供被动元件202，将所述被动元件202沿竖向键合于所述第一重新布线层201上，且所述被动元件202的第一端与所述第一重新布线层201电连接；其中，图5a示意了采用贴片法键合所述被动元件202的状态图，图5b则示意了采用网板贴合法键合所述被动元件202的状态图，当采用贴片法时，为实现所述被动元件202沿竖向的贴合，需对现有的SMT机台进行改进，如可在SMT机台中设置一个旋转机械部件，以实现改变吸嘴230的旋转方向，从而实现所述被动元件202的竖向键合；当采用网板贴合法时，可在网板240上设置与所述被动元件202尺寸相匹配的网孔，在所述网板240与所述第一重新布线层201对位完成后，位于所述网板240上的所述被动元件202通过所述网孔则可掉落至所述第一重新布线层201上以实现快速高效的对位竖向键合，从而最终完成所述被动元件202的键合，如图6；
接着，如图7，形成封装层203，所述封装层203覆盖所述被动元件202及所述第一重新布线层201且显露所述被动元件202的第二端，以便于后续的电性引出，关于所述封装层203的材质及制备此处不作限定；
接着，如图8，于所述封装层203上形成第二重新布线层204，且所述第二重新布线层204与所述被动元件202的第二端电连接，其中，所述第二重新布线层204可包括单层布线或多层布线，具体层数、材质及制备工艺此处不作限定；
接着，参阅图9及图10，去除所述支撑衬底210，进行切割，形成所述被动元件模块200。
作为示例，所述被动元件202可包括电容、电阻、电感中的一种或组合，具体可根据需要进行键合。
接着，参阅图13，执行步骤S3，形成第一填充层400，所述第一填充层400填充所述被动元件模块200、所述TSV中介模块300与所述基板100之间的连接间隙。
其中，形成所述第一填充层400的方法可采用点胶法，以避免对所述被动元件模块200及所述TSV中介模块300表面的电性引出端的污染，以便于后续的电连接，但并非局限于此，关于所述第一填充层400的材质选用绝缘材质即可，具体种类此处不作过分限定。
接着，参阅图14，执行步骤S4，提供芯片模块500，并将所述芯片模块500键合于所述被动元件模块200及所述TSV中介模块300上。
关于所述芯片模块500的结构可参阅上述有关所述2.5D封装结构的内容，此处不作赘述。
接着，参阅图16，执行步骤S5，形成第二填充层600，所述第二填充层600填充所述被动元件模块200、所述TSV中介模块300与所述芯片模块500之间的连接间隙。
其中，形成所述第二填充层600的方法可采用点胶法，但并非局限于此，关于所述第二填充层600的材质选用绝缘材质即可，具体种类此处不作过分限定。
进一步的，参阅图17，还可包括于所述芯片上形成散热元件700的步骤，所述散热元件700可包括散热壳体或散热片。
关于所述散热元件700的介绍可参阅上述有关所述2.5D封装结构的内容，此处不作赘述。
进一步的，参阅图17，还可包括于所述基板第二面上形成金属凸块800的步骤。
具体的，所述金属凸块800可包括球栅阵列，厚度可包括如350～550μm等，关于所述金属凸块800的材质及制备此处不作限定。
综上所述，本发明的改善电源信号传输的2.5D封装结构及其制备方法，在基板凹槽中键合被动元件模块，使得芯片电源区经过沿竖向设置的被动元件与基板在竖向上进行电连接，从而可缩短电源供电距离，解决电源压降问题；芯片模块中结合芯片电源区及芯片信号区分区对应制备布线电源区、布线信号区、C4凸块及微凸块，以降低芯片模块键合时的平面度公差，提高电性能；进一步的，通过设置散热元件还可提高封装结构散热效果。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种改善电源信号传输的2.5D封装结构，其特征在于，所述2.5D封装结构包括：
基板，所述基板包括基板第一面及相对的基板第二面，且所述基板中具有自所述基板第一面向所述基板第二面延伸的基板凹槽；
被动元件模块，所述被动元件模块键合于所述基板凹槽中，所述被动元件模块包括第一重新布线层、被动元件、第二重新布线层及封装层，所述第一重新布线层与所述基板电连接，所述被动元件沿竖向键合于所述第一重新布线层与所述第二重新布线层之间，所述被动元件的第一端与所述第一重新布线层电连接，所述被动元件的第二端与所述第二重新布线层电连接，所述封装层位于所述第一重新布线层与所述第二重新布线层之间包覆所述被动元件；
TSV中介模块，所述TSV中介模块键合于所述基板第一面上，所述TSV中介模块包括TSV中介层及第三重新布线层，所述TSV中介层与所述基板电连接，所述第三重新布线层位于所述TSV中介层表面且与所述TSV中介层电连接；
第一填充层，所述第一填充层填充所述被动元件模块、所述TSV中介模块与所述基板之间的连接间隙；
芯片模块，所述芯片模块键合于所述被动元件模块及所述TSV中介模块上，所述芯片模块包括芯片及第四重新布线层，所述芯片包括芯片电源区及芯片信号区，所述第四重新布线层包括与所述芯片电源区对应电连接的布线电源区及与所述芯片信号区对应电连接的布线信号区，且所述布线电源区与所述第二重新布线层电连接，所述布线信号区与所述第三重新布线层电连接；
第二填充层，所述第二填充层填充所述被动元件模块、所述TSV中介模块与所述芯片模块之间的连接间隙。
2.根据权利要求1所述的2.5D封装结构，其特征在于：所述被动元件包括电容、电阻、电感中的一种或组合。
3.根据权利要求1所述的2.5D封装结构，其特征在于：所述布线信号区的布线密度大于所述布线电源区的布线密度，且所述布线信号区的布线层数大于所述布线电源区的布线层数，所述布线电源区与所述第二重新布线层之间通过C4凸块电连接，所述布线信号区与所述第三重新布线层之间通过微凸块电连接。
4.根据权利要求1所述的2.5D封装结构，其特征在于：还包括位于所述芯片上的散热元件，所述散热元件包括散热壳体或散热片。
5.根据权利要求1所述的2.5D封装结构，其特征在于：所述基板第二面上还包括金属凸块。
6.一种改善电源信号传输的2.5D封装结构的制备方法，其特征在于，包括以下步骤：
提供基板，所述基板包括基板第一面及相对的基板第二面，且所述基板中具有自所述基板第一面向所述基板第二面延伸的基板凹槽；
提供被动元件模块及TSV中介模块，将所述被动元件模块键合于所述基板凹槽中，以及将所述TSV中介模块键合于所述基板第一面上，且所述被动元件模块及所述TSV中介模块均分别与所述基板电连接；其中，所述被动元件模块包括第一重新布线层、被动元件、第二重新布线层及封装层，所述第一重新布线层与所述基板电连接，所述被动元件沿竖向键合于所述第一重新布线层与所述第二重新布线层之间，所述被动元件的第一端与所述第一重新布线层电连接，所述被动元件的第二端与所述第二重新布线层电连接，所述封装层位于所述第一重新布线层与所述第二重新布线层之间包覆所述被动元件；所述TSV中介模块包括TSV中介层及第三重新布线层，所述TSV中介层与所述基板电连接，所述第三重新布线层位于所述TSV中介层表面且与所述TSV中介层电连接；
形成第一填充层，所述第一填充层填充所述被动元件模块、所述TSV中介模块与所述基板之间的连接间隙；
提供芯片模块，将所述芯片模块键合于所述被动元件模块及所述TSV中介模块上，所述芯片模块包括芯片及第四重新布线层，所述芯片包括芯片电源区及芯片信号区，所述第四重新布线层包括与所述芯片电源区对应电连接的布线电源区及与所述芯片信号区对应电连接的布线信号区，且所述布线电源区与所述第二重新布线层电连接，所述布线信号区与所述第三重新布线层电连接；
形成第二填充层，所述第二填充层填充所述被动元件模块、所述TSV中介模块与所述芯片模块之间的连接间隙。
7.根据权利要求6所述的2.5D封装结构的制备方法，其特征在于，形成所述被动元件模块的步骤包括：
提供支撑衬底；
于所述支撑衬底上形成第一重新布线层；
提供被动元件，将所述被动元件沿竖向键合于所述第一重新布线层上，且所述被动元件的第一端与所述第一重新布线层电连接；
形成封装层，所述封装层覆盖所述被动元件及所述第一重新布线层且显露所述被动元件的第二端；
于所述封装层上形成第二重新布线层，且所述第二重新布线层与所述被动元件的第二端电连接；
去除所述支撑衬底，进行切割，形成所述被动元件模块。
8.根据权利要求7所述的2.5D封装结构的制备方法，其特征在于：将所述被动元件沿竖向键合于所述第一重新布线层上的方法包括贴片法或网板贴合法。
9.根据权利要求6所述的2.5D封装结构的制备方法，其特征在于：所述被动元件包括电容、电阻、电感中的一种或组合。
10.根据权利要求6所述的2.5D封装结构的制备方法，其特征在于：还包括于所述芯片上形成散热元件的步骤，所述散热元件包括散热壳体或散热片；还包括于所述基板第二面上形成金属凸块的步骤。
CN202310894252.2A 2023-07-20 2023-07-20 改善电源信号传输的2.5d封装结构及其制备方法 Pending CN116705784A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310894252.2A CN116705784A (zh) 2023-07-20 2023-07-20 改善电源信号传输的2.5d封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310894252.2A CN116705784A (zh) 2023-07-20 2023-07-20 改善电源信号传输的2.5d封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN116705784A true CN116705784A (zh) 2023-09-05

Family

ID=87843477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310894252.2A Pending CN116705784A (zh) 2023-07-20 2023-07-20 改善电源信号传输的2.5d封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN116705784A (zh)

Similar Documents

Publication Publication Date Title
US10062665B2 (en) Semiconductor packages with thermal management features for reduced thermal crosstalk
US7888786B2 (en) Electronic module comprising memory and integrated circuit processor chips formed on a microchannel cooling device
KR101645507B1 (ko) 반도체 패키지 내의 다이간 간격을 감소시키는 언더필 물질 플로우 제어
US8786070B2 (en) Microelectronic package with stacked microelectronic elements and method for manufacture thereof
CN112514062A (zh) 具有在芯片与封装衬底之间提供电源连接的芯片互连桥的多芯片封装结构
US9953907B2 (en) PoP device
US11515290B2 (en) Semiconductor package
US20130277855A1 (en) High density 3d package
US20120146216A1 (en) Semiconductor package and fabrication method thereof
KR20140130395A (ko) 반도체 디바이스 제조 방법
EP3255668A1 (en) Chip
CN217444385U (zh) 芯片封装结构
Jang et al. Advanced RDL interposer PKG technology for heterogeneous integration
CN114497019A (zh) 一种多芯片立体集成结构及制作方法
CN110544673B (zh) 一种多层次融合的三维系统集成结构
CN116613154B (zh) 改善电源信号传输的2.5d封装结构及其制备方法
TWI797701B (zh) 半導體裝置及其製造方法
CN115332187A (zh) 一种基于中介层的封装
CN220233193U (zh) 改善电源信号传输的2.5d封装结构
CN116705784A (zh) 改善电源信号传输的2.5d封装结构及其制备方法
CN220367918U (zh) 改善电源信号传输的2.5d封装结构
CN103839938A (zh) 服务器处理模块
US20240071934A1 (en) Composite bridges for 3d stacked integrated circuit power delivery
TWI806343B (zh) 半導體封裝及其製造方法
TWI807660B (zh) 封裝元件及其製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination