TWI806343B - 半導體封裝及其製造方法 - Google Patents

半導體封裝及其製造方法 Download PDF

Info

Publication number
TWI806343B
TWI806343B TW111100704A TW111100704A TWI806343B TW I806343 B TWI806343 B TW I806343B TW 111100704 A TW111100704 A TW 111100704A TW 111100704 A TW111100704 A TW 111100704A TW I806343 B TWI806343 B TW I806343B
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor device
semiconductor
edge
ring structure
Prior art date
Application number
TW111100704A
Other languages
English (en)
Other versions
TW202310218A (zh
Inventor
葉書伸
楊哲嘉
汪金華
林昱聖
林柏堯
鄭心圃
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202310218A publication Critical patent/TW202310218A/zh
Application granted granted Critical
Publication of TWI806343B publication Critical patent/TWI806343B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

半導體封裝包括基板、以朝向基板的邊緣的偏移位置設置於基板上的第一半導體裝置以及設置在基板之上並圍繞第一半導體裝置的環結構。環結構包括懸設於基板的邊緣之上的懸臂部。

Description

半導體封裝及其製造方法
本發明實施例是有關於一種半導體封裝及其製造方法。
半導體裝置用於各種電子應用，例如個人計算機、手機、數位相機以及其他電子設備。半導體裝置通常通過在半導體基板上順序沉積絕緣或介電層、導電層以及半導體材料層，並使用光刻對各種材料層進行構圖以在其上形成電路部件以及元件來製造。許多集成電路通常是在單個半導體晶片上製造的。晶圓的晶粒可以在晶圓級進行加工以及封裝，並且已經開發了用於晶圓級封裝的各種技術。
根據本揭露的一些實施例，半導體封裝包括基板、第一半導體裝置及環結構。第一半導體裝置以朝向所述基板的邊緣的偏移位置設置於所述基板之上。環結構設置在基板之上並圍繞第一半導體裝置。環結構包括懸設所述基板的所述邊緣之上的懸臂部。
根據本揭露的一些實施例，半導體封裝包括基板、第一半導體裝置及罩體。第一半導體裝置設置在所述基板之上並從所述基板的長軸向所述基板的邊緣偏離。罩體設置在所述基板之上，其中所述罩體圍繞且覆蓋所述第一半導體裝置並包括懸設於所述基板的所述邊緣之上的懸臂部。
根據本揭露的一些實施例，一種半導體封裝的製造方法包括以下步驟。在基板之上提供第一半導體裝置，其中所述第一半導體裝置朝向所述基板的邊緣偏移；通過第一黏著層將環結構貼附到所述基板，其中所述環結構圍繞所述第一半導體裝置並包括懸設於所述基板的所述邊緣之上的懸臂部；以及通過第二黏著層將蓋結構貼附到所述環結構，其中所述蓋結構罩覆所述第一半導體裝置並包括覆蓋所述懸臂部的延伸部。
100、100a、100b、100c:半導體封裝
101:封裝
105:導電凸塊
106:底部填料
110:基板
120:第一半導體裝置、半導體裝置
122:表面安裝元件
130:罩體
132:環結構
1321、1321a、1321b:懸臂部
134:蓋結構
1341、1341a、1341b:延伸部
140:第一黏著層、黏著層
150:第二半導體裝置、半導體裝置
160:第二黏著層、黏著層
180:中介層
182、186:連接器
184:基板通孔
190:封裝材料
60:接點
C1、C2:拐角
CL:中心軸
d1、d2、S1:距離
DP:分配器
E1、E2:邊緣
L1、L2、W2:長度
OP:開口圖案
T1、T2:厚度
W1:寬度
當結合附圖閱讀時，從以下詳細描述可以最好地理解本揭露的方面。需要注意的是，根據行業中的標準做法，各種特徵並未按比例繪製。事實上，為了討論的清楚起見，可以任意增加或減少各種特徵的尺寸。
圖1示出了根據本揭露的一些實施例的半導體封裝的示意性俯視圖。
圖2示出了根據本揭露的一些實施例的圖1中的半導體封裝沿a-a'線的示意性截面圖。
圖3示出了根據本揭露一些實施例的半導體封裝的示意性截面圖。
圖4圖示了根據本揭露的一些實施例的半導體封裝的示意性俯視圖。
圖5示出了根據本揭露的一些實施例的半導體封裝的示意圖。
圖6示出了根據本揭露的一些實施例的圖5中的半導體封裝沿b-b'線的示意性截面圖。
圖7示出了根據本揭露的一些實施例的半導體封裝的示意性截面圖。
圖8示出了根據本揭露一些實施例的半導體封裝的局部放大俯視圖。
圖9示出了根據本揭露一些實施例的半導體封裝的局部放大俯視圖。
圖10至圖14圖示了根據本揭露的一些實施例的半導體封裝的製造中的中間階段的截面圖。
圖15至圖16示出了根據本揭露的一些實施例的半導體封裝的製造中的中間階段的截面圖。
圖17圖示了根據本揭露的一些實施例的半導體封裝的示意性截面圖。
以下揭露提供用於實施本揭露的不同特徵的許多不同實 施例或實例。以下闡述元件及排列的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵「之上」或第二特徵「上」可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用參考數字及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「位於...之下(beneath)」、「位於...下方(below)」、「下部的(lower)」、「位於...上方(above)」、「上部的(upper)」等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
根據各種示例性實施例提供了一種半導體封裝及其形成方法。在具體闡述所示實施例之前，先概括闡述本揭露實施例的某些有利特徵及面向。半導體封裝可用於改善製造過程中的應力集中及/或脫層(delamination)問題。下面描述的是具有以偏移位置設置在基板上(例如，從基板的中心軸偏移)的半導體裝置的結構。相應地，圍繞半導體裝置的環結構是懸設於基板的邊緣之上，這增加了設置於其上的環結構以及蓋結構之間的接合面積，從而避免 或減少了應力集中及/或脫層問題，尤其是在黏著層中及晶粒拐角(corner)附近。此外，可以簡化製造流程，降低生產成本。根據一些實施例示出了形成封裝的中間階段。討論了一些實施例的一些變化。在各種視圖以及說明性實施例中，相同的附圖標記用於表示相同的元件。
圖1示出了根據本揭露的一些實施例的半導體封裝的示意性俯視圖。圖2示出了根據本揭露的一些實施例的圖1中的半導體封裝沿a-a'線的示意性截面圖。現在參考圖1以及圖2，在一些實施例中，半導體封裝100包括基板110、(第一)半導體裝置120以及環結構132。在一些實施例中，基板110是封裝基板，其可以是增層(built-up)基板或層壓(laminate)基板。在一些其他實施例中，基板110可以是中介層，其包括電介質基板或半導體基板(例如矽基板)。在一些實施例中，導電重分佈線(未示出)形成在基板110中以將基板110相對側上的導電特徵相互電耦合。
根據本揭露的一些實施例，半導體裝置120設置在基板110上方。半導體裝置120可以是包括諸如電晶體等主動裝置的裝置晶粒。在一些實施例中，半導體裝置120可以包括工件，其包括例如可以被絕緣層覆蓋的矽或其他半導體材料。半導體裝置120的工件可以包括未示出的主動元件或電路，例如電晶體、二極體、電阻器、電容器等。在一些實施例中，半導體裝置120是邏輯晶粒，其可以包括系統單晶片(system on chip,SoC)，並且可能包括諸如中央處理單元(CPU)、記憶體控制器以及其他相關系統元件之類 的元件。在一些實施例中，半導體裝置120可以包括一個或多個堆疊的介電層、導電層及/或半導體層。例如，半導體裝置120可以對應於一個或多個重疊的儲存裝置(例如，閃存以及DRAM記憶體)、一個或多個處理器或處理器核(例如，CPU核)、其他數位邏輯或其組合。
根據本揭露的一些實施例，半導體裝置120以朝向基板110的邊緣E1偏移的偏移位置(offset position)被安裝在基板110上。換言之，半導體裝置120偏離基板110的中心軸(長軸)CL(例如，平行於邊緣E1的中心軸CL)一特定距離。因此，基板110的邊緣E1與半導體裝置120的相應(最近)側之間的距離d2實質上小於基板110的相對邊緣E2(相對於邊緣E1)與相應(最近)側之間的距離d1。半導體裝置120。在一些實施例中，出於設計及/或佈局的目的，半導體裝置120以偏移位置設置於基板110上。舉例來說，半導體裝置120可自基板110的中心偏移以騰出空間給表面安裝元件122，但本揭露不限於此。在這樣的實施例中，表面安裝元件122可以設置在基板110之上並且與半導體裝置120相鄰。在一些實施例中，表面安裝元件122更接近於基板110的相對邊緣E2。在一些實施例中，表面安裝元件122可以是被動裝置(例如，電容器、電阻器、電感器、變容二極體(varactors)等)。表面安裝元件122的放置可包括例如表面安裝技術(surface mount technology,SMT)連接。
在一些實施例中，環結構132設置在基板110之上並圍 繞半導體裝置120。在一些實施例中，環結構132可以是導熱的，並且由諸如銅、鋁等金屬形成。從俯視圖的方向看，環結構132可以具有如圖1所示的環形，並且可以是完整的(連續的)環或部分的(不連續的)環。環結構132包括懸臂部1321，即懸設超過基板110的邊緣E1。在一些實施例中，從俯視圖的方向看，環結構132的主輪廓與基板110的輪廓實質上對齊，並且懸臂部1321如圖1所示地突出於主輪廓。在一些實施例中，懸臂部1321的長度L1實質上大於半導體裝置120的相應(較近)側的長度L2，且長度L1實質上等於或小於基板110的邊緣E1的長度W2。在一些實施例中，懸臂部1321的長度L1可以實質上大於懸臂部1321的寬度W1。在替代實施例中，長度L1可以實質上短於寬度W1。在一些實施例中，懸臂部1321的厚度T1可以實質上大於懸臂部1321的寬度W1。在替代實施例中，厚度T1可以實質上等於或小於寬度W1。然而，上述元件之間的尺寸關係僅是為了說明，並不用於限制本揭露。
在一些實施例中，半導體封裝100更可以包括(第一)黏著層140設置在基板110以及環結構132之間，用於將環結構132貼附到基板110。黏著層140可以包括分配到基板110的頂表面上的熱介面材料(thermal interface material,TIM)。TIM的導熱性(因此得名)比典型的黏合劑材料更高。在一些實施例中，黏著層140可以包括有機材料，並且更可以充當黏合劑。在一些實施例中，黏著層140可以包括聚合物基體(matrix)、相變聚合物、矽基基體、 基體添加劑(助焊劑)、填充材料(具有有機可焊性保護塗層的金屬芯)或類似物。
一般而言，在製程過程中，構成半導體封裝100的不同材料以不同的速率(即相對膨脹率)膨脹以及收縮，這意味著它們的熱膨脹係數(CTE)不匹配。半導體封裝100中的材料(例如，基板110、半導體裝置120、黏著層140以及環結構132的材料)的這種CTE失配是例如應力集中、脫層等可靠性問題的原因，尤其是在黏著層及晶粒拐角周圍。在半導體封裝100不對稱的情況下(例如，半導體裝置120從基板110的中心軸CL偏移)，半導體封裝100在機構性上將更加不平衡。這種不對稱性以及封裝中使用的不同材料(例如，基板110、半導體裝置120、黏著層140及環結構132等材料之間的CTE不匹配)會導致機械應力及熱應力的產生，進而導致封裝翹曲及共平面等問題。封裝翹曲會在半導體裝置120的焊點上施加應力，尤其是在裝置拐角周圍，導致一些焊料凸塊的分離(detachment)及/或對裝置120的物理性損壞。此外，這種封裝翹曲會導致半導體裝置120通過黏著層140從環結構132分離(例如，脫層)。
如果環結構132的輪廓從俯視圖的方向看完全與基板110的輪廓對齊(即沒有懸臂部1321)，則邊緣E1上的環結構132的塊體(bulk)將小於相對邊緣E2上的環結構132的塊體。另外，邊緣E1上的基板110及環結構132之間的結合(接觸)面積也會比對面的邊緣E2小，這會導致應力集中、脫層等可靠性問題變得 更糟，尤其是在黏著層140中及晶粒拐角的周圍。因此，環結構132配置有懸設於基板110的邊緣E1之上的懸臂部1321，這增加了半導體封裝100的機械強度並且平衡了每一側的材料比例。因此，可以避免或至少顯著減少例如應力集中(例如在黏著層中、晶粒拐角周圍)與由於非對稱半導體封裝100中的CTE失配所引起的脫層等可靠性問題。從實驗的角度來看，與沒有懸臂部1321的非對稱半導體封裝相比，半導體封裝100的翹曲減少了大約5%至10%。
圖3示出了根據本揭露一些實施例的半導體封裝的示意性截面圖。應注意，圖3中所示的半導體封裝100a包含許多與先前結合圖1及圖2揭露的半導體封裝100a相同或相似的特徵。為了清楚及簡單起見，可以省略相同或相似特徵的詳細描述，並且相同或相似的附圖標記表示相同或相似的部件。圖3所示的半導體封裝100a與圖1及圖2所示的半導體封裝100的主要區別描述如下。
現在參考圖3，在一些實施例中，半導體封裝100a更可以包括設置在環結構132之上並覆蓋半導體裝置120的蓋結構134。蓋結構134可由具有高熱導率的金屬或金屬合金形成。蓋結構134可以由與環結構132相同的材料形成。在替代實施例中，蓋結構134及環結構132可以由不同的材料形成。蓋結構134包括延伸部1341，其覆蓋環結構132的懸臂部1321。在一些實施例中，從俯視圖的方向看，延伸部1341的輪廓(outline)與懸臂部1321的輪 廓實質上對齊(蓋結構134的俯視圖可以參考圖5，有或沒有開口圖案OP)。換言之，延伸部1341的側表面與懸臂部1321的相應側表面實質上共面。在其中一種實施方式中，從俯視圖的方向看，蓋結構134的整個輪廓可以與環結構132的整個輪廓實質上對齊(輪廓的俯視圖可以參考圖5)。據此，圍繞半導體裝置110的環結構132及覆蓋半導體裝置110的蓋結構134組裝在一起並共同形成罩體130。如此，設置在基板110上方的罩體130圍繞並罩覆半導體裝置120。在一些實施例中，從俯視圖的方向看，罩體130的主輪廓與基板110的輪廓實質上對齊，並且懸臂部1321連同延伸部1341突出於基板110的主輪廓。在一些實施例中，蓋結構134的厚度T2可以大於環結構132的厚度T1。在替代實施例中，蓋結構134的厚度T2可以實質上等於或小於環結構132的厚度T1。本揭露不限於此。
在一些實施例中，蓋結構134可以通過(第二)黏著層160貼附至環結構132。黏著層160可以包括選自與黏著層140的候選材料相同的組的材料。在一些實施例中，黏著層160更可以包括熱介面材料並且設置在蓋結構134及環結構132之間。在一些實施例中，黏著層160全面分佈在環結構132面向蓋結構134的上表面上。更具體地，黏著層160完全罩覆懸臂部1321的面對蓋結構134的延伸部1341的上表面。藉此，提升環結構132與蓋結構134之間的接合強度，增加半導體封裝100的機械強度，平衡半導體封裝100a中的材料比例。因此，可以避免或至少顯著減 少例如應力集中(例如在黏著層160中)及由於不對稱半導體封裝100a中的CTE失配引起的脫層等可靠性問題。在實驗上，與無懸臂部的罩體相比，黏著層160中的應力減少了約25%至35%，且與無懸臂部的非對稱半導體封裝相比，半導體封裝100的翹曲減少約5%至10%。
圖4圖示了根據本揭露的一些實施例的半導體封裝的示意性俯視圖。圖5示出了根據本揭露的一些實施例的半導體封裝的示意圖。圖6示出了根據本揭露的一些實施例的圖5中的半導體封裝沿b-b'線的示意性截面圖。需要注意的是，圖4至圖6所示的半導體封裝100b包含許多與之前揭露的半導體封裝相同或相似的特徵。為了清楚及簡單起見，可以省略相同或相似特徵的詳細描述，並且相同或相似的附圖標記表示相同或相似的部件。注意，為了清楚及簡單的目的，圖4中的蓋結構被省略以更好地說明下麵的結構。圖4至圖6所示的半導體封裝100b與之前揭露的半導體封裝之間的主要區別描述如下。
現在參考圖4及圖5，在一些實施例中，半導體封裝100b可以進一步包括至少一個(第二)半導體裝置150設置在基板110之上。半導體裝置150與半導體裝置120以並排的方式設置在基板110上。在一些實施例中，半導體裝置120被半導體裝置150圍繞。在一些實施例中，半導體裝置120是邏輯晶粒，並且半導體裝置150是記憶體晶粒，但是半導體裝置120及150可以是具有其他功能的其他類型的晶粒的任意組合。在一些實施例中，半導體裝 置120可以是系統單晶片(SoC)晶粒、多個SoC堆疊晶粒等。在一些實施例中，每個半導體裝置150可以是動態隨機存取記憶體(dynamic random access memory,DRAM)、高帶寬記憶體(high bandwidth memory,HBM)、晶片級封裝(chip scale package,CSP)等。儘管圖4示出了具有一個半導體裝置120及兩個半導體裝置150的半導體封裝100b，但其他實施例可以包括任意數量的半導體裝置120及/或半導體裝置150。在其他實施例中，封裝材料(未示出)可以將半導體裝置120及150封裝在其中，並且可以暴露半導體裝置120及150的頂面。注意，半導體封裝100b沿圖5中a-a'線的截面圖可以與圖3所示的截面圖相同或至少相似。
根據本揭露的一些實施例，半導體裝置150可以沿著平行於邊緣E1的基板110的中心軸(例如，圖1中所示的中心軸CL)配置，而半導體裝置120是從基板110的中心軸偏移(偏離)一特定距離。換言之，半導體裝置120是從半導體裝置150的平行於邊緣E1的中心軸偏移(偏離)。表面安裝元件(未示出)可以鄰近半導體裝置120設置並且更靠近基板110的相對邊緣E2。也就是說，半導體裝置120可從基板110的中心偏移以為表面安裝元件122騰出空間，但本揭露不限於此。
因此，包括環結構132及蓋結構134的罩體130設置在基板110之上以圍繞及覆蓋半導體裝置120及150。罩體130包含環結構132的懸臂部1321及蓋結構134的延伸部1341組裝在一起以懸設於基板110的邊緣E1之上。在一些實施例中，從俯視圖 的方向看，罩體130的主輪廓與基板110的輪廓實質上對齊，並且懸臂部1321連同延伸部1341突出於主輪廓。
現在參考圖5及圖6，在一些實施例中，半導體裝置120及150各自具有它們自己的高度，其可以彼此相等或彼此不同。因此，在半導體裝置150高於半導體裝置120的實施例中，罩體130更可以包括至少一個開口圖案OP，其對應於半導體裝置150(或半導體裝置中的較高者)的背面，用於露出半導體裝置150的背面。在一些實施例中，罩體130包括開口圖案OP，其中每個半導體裝置150延伸到開口圖案OP的其中之一內。開口圖案OP的數量可以對應於半導體裝置150的數量，或者需要延伸到開口圖案OP中的半導體裝置120及/或150的數量。在一些實施例中，黏著層160可施加於半導體裝置120(或高度較低的半導體裝置)的背面，因此，當罩體130設置於上方時，半導體裝置120可通過黏著層160直接熱耦合到罩體130。因此，可以選擇開口圖案OP在罩體130中的深度及寬度，使得黏著層160具有較小的厚度以具有良好的散熱效率。
圖7示出了根據本揭露的一些實施例的半導體封裝的示意性截面圖。需要注意的是，圖7所示的半導體封裝100c包含許多與圖4至圖6所示的半導體封裝100b相同或相似的特徵。為了清楚及簡單起見，可以省略相同或相似特徵的詳細描述，並且相同或相似的附圖標記表示相同或相似的部件。圖7所示的半導體封裝100c與之前揭露的半導體封裝100b之間的主要區別描述如下。
根據本揭露的一些實施例，如圖7所示，對於半導體裝置120及150的高度彼此基本相同或相似的半導體封裝100c，罩體130可同時罩覆半導體裝置120及150。也就是說，罩體130可能沒有圖6中所示的任何開口圖案。在一些實施例中，黏著層160可以施加到半導體裝置120及150的背面，使得當罩體130設置在其上時，半導體裝置120及150可以通過黏著層160直接熱耦合到罩體130上。即，黏著層160設置於罩體130與半導體裝置120與150之間並與其接觸，以具有良好的散熱效率。在此實施例中，半導體元件120與150的高度仍可彼此不同，且可將黏著層160以不同的厚度施加於半導體元件120與150的背面以補償半導體元件120與150之間的高度差。
圖8示出了根據本揭露一些實施例的半導體封裝的局部放大俯視圖。參考圖8，在一些實施例中，正如前面提到的，半導體封裝中材料的CTE不匹配是導致應力集中、脫層等可靠性問題的原因。在半導體封裝不對稱的情況下(例如，半導體裝置120從基板110的中心軸CL偏移)，不對稱性以及封裝中使用的不同材料會導致機械應力及熱應力集中，尤其是在較靠近邊緣E1的半導體裝置120的拐角附近。因此，在一些實施例中，懸臂部1321與延伸部1341的長度L1實質上大於半導體裝置120的長度L2，以確保半導體裝置120較靠近邊緣E1的拐角可被罩體130很好地包圍及補強。由此，可以提高半導體裝置120靠近邊緣E1的拐角處的機械強度。在本實施例中，懸臂部1321及延伸部1341的長度 L1實質上大於懸臂部1321及延伸部1341的寬度。在另一實施例中，懸臂部1321與延伸部1341的長度L1可實質上等於或小於懸臂部1321的寬度，依半導體封裝的設計及佈局需求而定。
圖9示出了根據本揭露一些實施例的半導體封裝的局部放大俯視圖。應注意，圖9中所示的半導體封裝包含許多與早先揭露的半導體封裝相同或相似的特徵。為了清楚及簡單起見，可以省略相同或相似特徵的詳細描述，並且相同或相似的附圖標記表示相同或相似的部件。圖9所示的半導體封裝與之前揭露的半導體封裝之間的主要區別描述如下。
如圖9所示，在一些實施例中，由於半導體裝置120較靠近邊緣E1的拐角周圍的區域承受更嚴重的機械及熱應力集中，罩體130可以包括一個以上的懸臂部1321a、1321b以及一個以上相應的延伸部1341a、1341b，其分別對應於半導體元件120較靠近邊緣E1的相應拐角(例如拐角C1、C2)而設置。因此，半導體裝置120較靠近邊緣E1的拐角可以被相應的懸臂部1321a、1321b及延伸部1341a、1341b很好地包圍及補強，並且可以提高半導體裝置120的拐角C1、C2周圍的機械強度。根據本揭露的一些實施例，懸臂部1321a、1321b中的相鄰兩個之間的間隙P1實質上短於懸臂部1321a、1321b的兩個最外側之間的距離L3的四分之一(即P1<L3/4)。同樣的配置也可對應地應用於延伸部1341a、1341b。然而，上述元件之間的尺寸關係僅是為了說明，並不用於限制本揭露。
圖10至圖14圖示了根據本揭露的一些實施例的半導體封裝的製造中的中間階段的截面圖。圖10至圖14描繪半導體封裝之一的製造流程之一以供說明。本揭露不限於此。為了清楚及簡單起見，可以省略相同或相似特徵的詳細描述，並且相同或相似的附圖標記表示相同或相似的部件。
參考圖10及圖10A，注意圖10A示出了圖10所示的相同結構的不同截面圖，用於示出半導體裝置150。例如，圖10示出了沿基板110的短軸(例如，圖4中所示的a-a'線)的截面圖，圖10A示出了沿基板110的長軸(例如，圖4中所示的b-b'線)的截面圖。根據本揭露的一些實施例，至少一個(第一)半導體裝置120及至少一個(第二)半導體裝置150設置在基板110之上。在一些實施例中，基板110可以是封裝基板，例如印刷電路板(PCB)、有機基板、陶瓷基板、主機板等，其可以是增層基板或層壓基板。導電重分佈線(未示出)形成在基板110中以將基板110相對側上的導電特徵相互電耦合。基板110更可以包括設置在與設置半導體裝置120及150的表面相對的表面上的接點(例如，球柵陣列(BGA)球)。或者，基板110可以包括其他類型的材料及配置。半導體裝置120及150可以是包括諸如電晶體的主動裝置的裝置晶粒。在一些實施例中，半導體裝置120是邏輯晶粒，並且半導體裝置150是記憶體晶粒，但是半導體裝置120及150可以是任何組合的其他類型的晶粒。
根據本揭露的一些實施例，如前所述，半導體裝置120與 基板110的中心軸CL(例如，長軸)相距偏移一特定距離S1。例如，半導體裝置120是朝向基板110的邊緣E1偏移了距離S1。在一些實施例中，出於設計及/或佈局的目的，半導體裝置120以偏移位置設置在基板110上。舉例來說，半導體裝置120可從基板110的中心軸CL偏移以給表面安裝元件122騰出空間，但本揭露不限於此。根據各種實施例，半導體裝置150以與半導體裝置110並排的方式設置在基板110上。在一些實施例中，半導體裝置120被半導體裝置150圍繞。在一些實施例中，半導體裝置150可以沿著平行於邊緣E1的基板110的中心軸CL佈置，而半導體裝置120從基板110的中心軸CL偏移(偏離)特定距離S1。
在一些實施例中，半導體裝置120及150通過多個導電凸塊105接合到基板110的頂面。導電凸塊105耦合在基板110上的接墊(未示出)與半導體裝置120及150上的接墊(也未示出)之間。根據各種實施例，導電凸塊105包括微凸塊。在一些實施例中，導電凸塊105包括受控塌陷晶片連接(controlled collapse chip connection,C4)凸塊；然而，導電凸塊105可替代地包括其他類型的電連接。執行回焊製程以回焊導電凸塊105並將其接合至基板110。隨後，可以在半導體裝置120及150與基板110之間分配底部填料(underfill)106。
然後，參考圖11，分配器(dispenser)DP將黏著層140分配到環結構132欲設置的基板110的上表面上。在一些實施例中，黏著層140可以包括TIM，其具有比典型黏合材料相對更高 的熱導率(因此得名)。黏著層140可以包括有機材料，並且更可以用作黏合劑。在一些實施例中，黏著層140包括聚合物基體、相變聚合物、矽基基體、基體添加劑(助焊劑)、填充材料(具有有機可焊性保護塗層的金屬芯)等。根據各種實施例，黏著層140以具有高黏度的液體形式分配。或者，黏著層140可以是膠帶。
現在參考圖12，在一些實施例中，導熱的環結構132可以由諸如銅、鋁等金屬而形成並通過黏著層140安裝在基板110之上。環結構132在俯視圖的方向看可以具有如圖1及圖4所示的環形，並且可以是全環或部分環。如前所述，環結構132圍繞半導體裝置120及150並且包括懸設於基板110的邊緣E1之上的懸臂部1321。壓力更可用於減小黏著層140的厚度。然後進行固化步驟以固化黏著層140，使得環結構132黏合到黏著層140。
現在參考圖13及圖13A，注意到圖13A示出了圖13中所示的相同合成結構的不同截面圖，用於示出半導體裝置150。例如，圖13顯示了沿基板110的短軸(例如，圖4中所示的a-a'線)的截面圖，圖13A顯示了沿基板110的長軸(例如，圖4中所示的b-b'線)的截面圖。根據本揭露的一些實施例，分配器DP進一步在環結構132的上表面上分配黏著層160。在一些實施例中，黏著層160全面分佈(即完全罩覆)在懸臂部1321的上表面上以與蓋結構134的延伸部1341黏合。在一些實施例中，更可以在半導體裝置120及150的背面上分配黏著層160。黏著層160可以包括選自與黏著層140的候選材料相同的組的材料。此外，黏著層140 及160可以包括相同的材料或不同的材料。
然後，參考圖14，在一些實施例中，蓋結構134通過黏著層160安裝在環結構132之上。根據本揭露的一些實施例，根據各種實施例，蓋結構134的安裝可以使用抽吸頭(suction head)(未示出)，其通過抽真空來拾取蓋結構134，並且將蓋結構134放置在黏著層160之上。黏著層160可以由具有高導熱率的金屬或金屬合金形成。可以施加壓力以確保蓋結構134與環結構132上的黏著層160及半導體裝置120、150(從該截面圖中未示出)的良好接觸。壓力也可用於減小黏著層160(及黏著層140，如果它尚未被完全固化)的厚度。然後執行固化步驟以固化黏著層160(以及可能的黏著層140)，使得蓋結構134黏附到黏著層160。如前所述，蓋結構罩覆半導體裝置120及半導體裝置150(未從該截面圖中示出)，並且包括罩覆懸臂部1321的延伸部1341。黏著層160全面覆蓋懸臂部1321面向延伸部1341的上表面，因此懸臂部1321與延伸部1341全面黏合，從而提高環結構132及蓋結構134之間的結合強度，增加了半導體封裝的機械強度，平衡了半導體封裝中的材料比例。因此，可以避免或至少顯著減少例如應力集中(例如在黏著層160中)及由於非對稱半導體封裝中的CTE失配引起的脫層等可靠性問題。
圖15至圖16示出了根據本揭露的一些實施例的半導體封裝的製造中的中間階段的截面圖。需要注意的是，圖15及16所示的半導體封裝的製造流程包含許多與之前揭露的半導體封裝的 製造流程相同或相似的特徵。為了清楚及簡單起見，可以省略相同或相似特徵的詳細描述，並且相同或相似的附圖標記表示相同或相似的部件。下面描述圖15及16所示的半導體封裝的製造流程與之前揭露的半導體封裝的製造流程之間的主要區別。
參考圖15及圖16，在一些實施例中，半導體裝置120及150的高度可以彼此不同。在本實施例中，半導體裝置150高於半導體裝置120。因此，如圖16所示，蓋結構134可進一步包括對應於半導體裝置150(或半導體裝置中的較高者)的背面的開口圖案OP，以使得部分半導體裝置150可延伸進入相應的開口圖案OP內。開口圖案OP的數量可以對應於半導體裝置150的數量，或者需要擴展到開口圖案OP中的半導體裝置120及/或150的數量。在一些實施例中，黏著層160可施加於半導體裝置120(或高度較低的半導體裝置)的背面，因此，當蓋結構134設置於上方時，半導體裝置120可通過黏著層160直接熱耦合到蓋結構134。因此，可以選擇開口圖案OP在蓋結構134中的深度及寬度，使得黏著層160具有較小的厚度以具有良好的散熱效率。
圖17圖示了根據本揭露的一些實施例的半導體封裝的示意性截面圖。注意，圖17所示的半導體封裝包含許多與早先揭露的半導體封裝相同或相似的特徵。為了清楚及簡單起見，可以省略相同或相似特徵的詳細描述，並且相同或相似的附圖標記表示相同或相似的部件。圖17所示的半導體封裝與之前揭露的半導體封裝之間的主要區別描述如下。
參考圖17，在一些實施例中，提供封裝101，其包括設置在半導體裝置150之間的半導體裝置120。在一些實施例中，半導體裝置120可以是系統單晶片(SoC)晶粒、多個SoC堆疊晶粒等，其是高功率消耗晶粒並且可能消耗相對大量的功率，因此，與半導體裝置150相比，產生熱量相對較大。在一些實施例中，半導體裝置150可以是高帶寬記憶體(HBM)及/或高記憶體立方體(high memory cube,HMC)模塊，其可以包括接合到邏輯晶粒的記憶體晶粒。在替代實施例中，半導體裝置120及150可以是具有其他功能的其他晶片。
如圖17所示，半導體裝置120及150通過可以是微凸塊的多個連接器182接合到封裝元件(例如，中介層180)的頂面。在替代實施例中，半導體裝置120及150可以接合到不同的封裝元件，例如基板、印刷電路板(PCB)等。如前所述，半導體裝置120從中介層180的中心軸偏移。根據各種實施例，如前所述，半導體裝置150與半導體裝置110以並排方式佈置在基板110上。在一些實施例中，半導體裝置150可以沿著中介層180的中心軸配置，而半導體裝置120從中介層180的中心軸偏移(偏離)。
根據本揭露的一些實施例，中介層180可以是具有互連結構的晶圓，用於電連接半導體裝置120及150中的主動裝置(未示出)以形成功能電路。半導體裝置120及150的連接器182電連接到中介層180的頂側上的接墊。根據各種實施例，基板通孔(TSV)184的其中之一可以電連接到中介層180的背側上的連接 器186的其中之一。在一個實施例中，連接器186可以是包括焊料的受控塌陷晶片連接(C4)凸塊。連接器186可以具有比連接器182更大的臨界尺寸(例如，節距)。也可以使用中介層180的其他配置。根據各種實施例，半導體裝置120及150可以被封裝在封裝材料190中。
在一些實施例中，之後，使用連接器186將封裝101結合到基板110。由此產生的基板上晶圓上晶片(chip on wafer on substrate,CoWoS)封裝如圖17所示。如前所述，基板110可以是任何合適的封裝基板，例如印刷電路板(PCB)、有機基板、陶瓷基板、主機板等。基板110可用於將封裝101與其他封裝/裝置互連以形成功能電路。在一些實施例中，這些其他封裝及裝置也可以設置在基板110的表面上。根據各種實施例，基板110更可以包括設置在與封裝101相對的表面上的接點60(例如，球柵陣列(BGA)球)。接點60可用於將封裝101電連接到主機板(未示出)或電氣系統的另一裝置元件。如前所述，環結構132及蓋結構134可以安裝在基板110之上以向非對稱半導體封裝100d提供機械強度。
基於以上討論，可以看出本揭露提供了各種優點。然而，應當理解，並非所有的優點都必須在本文中討論，並且其他實施例可以提供不同的優點，並且所有實施例都不需要特定的優點。
根據本揭露的一些實施例，半導體封裝包括基板、第一半導體裝置及環結構。第一半導體裝置以朝向所述基板的邊緣的偏 移位置設置於所述基板之上。環結構設置在基板之上並圍繞第一半導體裝置。環結構包括懸設所述基板的所述邊緣之上的懸臂部。在一實施例中，所述的半導體封裝更包括設置在所述環結構之上並覆蓋所述第一半導體裝置的蓋結構，其中所述蓋結構包括覆蓋所述懸臂部的延伸部。在一實施例中，所述半導體封裝更包括設置在所述基板以及所述環結構之間的第一黏著層以及設置在所述蓋結構以及所述環結構之間的第二黏著層。在一實施例中，所述第二黏著層完全覆蓋所述懸臂部面向所述延伸部的上表面。在一實施例中，所述懸臂部的長度實質上大於所述第一半導體裝置的相應邊的長度，並且實質上等於或小於所述基板的所述邊緣的長度。在一實施例中，所述半導體封裝更包括與所述第一半導體裝置並排設置的第二半導體裝置。在一實施例中，所述懸臂部包括多個懸臂部，其對應於所述第一半導體裝置中較接近所述邊緣的相應拐角。在一實施例中，所述半導體封裝更包括設置在所述基板之上的表面安裝元件，其中所述表面安裝元件設置為鄰近所述第一半導體裝置並且較靠近與所述邊緣相對的所述基板的相對邊緣。
根據本揭露的一些實施例，半導體封裝包括基板、第一半導體裝置及罩體。第一半導體裝置設置在所述基板之上並從所述基板的長軸向所述基板的邊緣偏離。罩體設置在所述基板之上，其中所述罩體圍繞且覆蓋所述第一半導體裝置並包括懸設於所述基板的所述邊緣之上的懸臂部。在一實施例中，所述罩體更包括經由第一黏著層設置於所述基板之上並圍繞所述第一半導體裝置的環 結構以及經由第二黏著層設置於所述環結構之上並覆蓋所述第一半導體裝置的蓋結構。在一實施例中，所述第二黏著層全面性地分佈於所述環結構面向所述蓋結構的上表面上。在一實施例中，所述半導體封裝更包括與所述第一半導體裝置並排設置的第二半導體裝置。在一實施例中，所述罩體更包括對應於所述第二半導體裝置背面的開口圖案。在一實施例中，從俯視圖的方向看，所述罩體的主輪廓與所述基板的輪廓實質上對齊，且所述懸臂部突出於所述主輪廓。在一實施例中，所述懸臂部包括多個懸臂部，對應於所述第一半導體裝置中較接近所述邊緣的相應拐角。在一實施例中，所述多個懸臂部中的相鄰兩個之間的間隙實質上短於所述多個懸臂部的兩個最外側之間的距離的四分之一。
根據本揭露的一些實施例，一種半導體封裝的製造方法包括以下步驟。在基板之上提供第一半導體裝置，其中所述第一半導體裝置朝向所述基板的邊緣偏移；通過第一黏著層將環結構貼附到所述基板，其中所述環結構圍繞所述第一半導體裝置並包括懸設於所述基板的所述邊緣之上的懸臂部；以及通過第二黏著層將蓋結構貼附到所述環結構，其中所述蓋結構罩覆所述第一半導體裝置並包括覆蓋所述懸臂部的延伸部。在一實施例中，所述半導體封裝的所述製造方法更包括：提供第二半導體裝置於所述基板之上，其中所述第二半導體裝置沿著所述邊緣與所述第一半導體裝置並排。在一實施例中，所述第二黏著層完全罩覆所述懸臂部面向所述延伸部的上表面。在一實施例中，所述半導體封裝的所述製 造方法更包括：執行固化製程以固化所述第一黏著層以及所述第二黏著層。
以上概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的各個態樣。熟習此項技術者應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，該些等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下對其作出各種改變、代替及變更。
100：半導體封裝 110：基板 120：第一半導體裝置、半導體裝置 132：環結構 1321：懸臂部 C1、C2：拐角 CL：中心軸 d1、d2：距離 E1、E2：邊緣 L1、L2、W2：長度 W1：寬度

Claims (10)

  1. 一種半導體封裝，包括：基板；第一半導體裝置，以朝向所述基板的邊緣的偏移位置設置於所述基板之上；以及環結構，設置在所述基板之上並圍繞所述第一半導體裝置，其中所述環結構包括懸設所述基板的所述邊緣之上的懸臂部；蓋結構，設置在所述環結構之上並覆蓋所述第一半導體裝置，其中所述蓋結構包括覆蓋所述懸臂部的延伸部。
  2. 如請求項1所述的半導體封裝，其中從俯視圖的方向看，所述環結構的主輪廓與所述基板的輪廓實質上對齊，且所述懸臂部突出於所述主輪廓。
  3. 如請求項1所述的所述半導體封裝，更包括設置在所述基板以及所述環結構之間的第一黏著層以及設置在所述蓋結構以及所述環結構之間的第二黏著層，其中所述第二黏著層完全覆蓋所述懸臂部面向所述延伸部的上表面。
  4. 如請求項1所述的所述半導體封裝，其中所述懸臂部的長度實質上大於所述第一半導體裝置的相應邊的長度，並且實質上等於或小於所述基板的所述邊緣的長度。
  5. 如請求項1所述的所述半導體封裝，其中所述懸臂部包括多個懸臂部，其對應於所述第一半導體裝置中較接近所述邊緣的相應拐角。
  6. 如請求項1所述的所述半導體封裝，更包括設置在所述基板之上的表面安裝元件，其中所述表面安裝元件設置為鄰近所述第一半導體裝置並且較靠近與所述邊緣相對的所述基板的相對邊緣。
  7. 一種半導體封裝，包括：基板；第一半導體裝置，設置在所述基板之上並從所述基板的長軸向所述基板的邊緣偏離；以及罩體設置在所述基板之上，其中所述罩體圍繞且覆蓋所述第一半導體裝置並包括懸設於所述基板的所述邊緣之上的懸臂部，其中所述懸臂部的長度實質上大於所述第一半導體裝置的相應邊的長度，並且實質上等於或小於所述基板的所述邊緣的長度。
  8. 如請求項7所述的所述半導體封裝，更包括與所述第一半導體裝置並排設置的第二半導體裝置，其中所述罩體更包括對應於所述第二半導體裝置背面的開口圖案。
  9. 如請求項7所述的所述半導體封裝，其中所述懸臂部包括多個懸臂部，對應於所述第一半導體裝置中較接近所述邊緣的相應拐角，其中所述多個懸臂部中的相鄰兩個之間的間隙實質上短於所述多個懸臂部的兩個最外側之間的距離的四分之一。
  10. 一種半導體封裝的一種製造方法，包括：在基板之上提供第一半導體裝置，其中所述第一半導體裝置朝向所述基板的邊緣偏移； 通過第一黏著層將環結構貼附到所述基板，其中所述環結構圍繞所述第一半導體裝置並包括懸設於所述基板的所述邊緣之上的懸臂部；以及通過第二黏著層將蓋結構貼附到所述環結構，其中所述蓋結構罩覆所述第一半導體裝置並包括覆蓋所述懸臂部的延伸部。
TW111100704A 2021-08-30 2022-01-07 半導體封裝及其製造方法 TWI806343B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/460,349 2021-08-30
US17/460,349 US12033906B2 (en) 2021-08-30 2021-08-30 Semiconductor package and manufacturing method thereof

Publications (2)

Publication Number Publication Date
TW202310218A TW202310218A (zh) 2023-03-01
TWI806343B true TWI806343B (zh) 2023-06-21

Family

ID=84465190

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111100704A TWI806343B (zh) 2021-08-30 2022-01-07 半導體封裝及其製造方法

Country Status (3)

Country Link
US (2) US12033906B2 (zh)
CN (1) CN115497881A (zh)
TW (1) TWI806343B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100252922A1 (en) * 2009-04-03 2010-10-07 Infineon Technologies Ag Power Semiconductor Module, Power Semiconductor Module Assembly and Method for Fabricating a Power Semiconductor Module Assembly
CN107431067A (zh) * 2015-03-27 2017-12-01 三菱电机株式会社 功率模块

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8587114B2 (en) * 2010-10-05 2013-11-19 International Business Machines Corporation Multichip electronic packages and methods of manufacture
US8907472B2 (en) * 2013-02-07 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC package comprising perforated foil sheet
US9502383B2 (en) * 2014-03-12 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. 3D integrated circuit package processing with panel type lid
US11139223B2 (en) * 2018-11-29 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100252922A1 (en) * 2009-04-03 2010-10-07 Infineon Technologies Ag Power Semiconductor Module, Power Semiconductor Module Assembly and Method for Fabricating a Power Semiconductor Module Assembly
CN107431067A (zh) * 2015-03-27 2017-12-01 三菱电机株式会社 功率模块

Also Published As

Publication number Publication date
US20230063542A1 (en) 2023-03-02
TW202310218A (zh) 2023-03-01
US12033906B2 (en) 2024-07-09
CN115497881A (zh) 2022-12-20
US20240312852A1 (en) 2024-09-19

Similar Documents

Publication Publication Date Title
US8709865B2 (en) Fabrication method of packaging substrate having through-holed interposer embedded therein
US9502335B2 (en) Package structure and method for fabricating the same
US11515290B2 (en) Semiconductor package
TWI496270B (zh) 半導體封裝件及其製法
TWI506743B (zh) 半導體裝置的熱能管理結構及其製造方法
US10049973B2 (en) Electronic package and fabrication method thereof and substrate structure
US12002721B2 (en) Method of fabricating semiconductor structure
US10043789B2 (en) Semiconductor packages including an adhesive pattern
US12107055B2 (en) Electronic package and fabrication method thereof
US20240038670A1 (en) Electronic package and manufacturing method thereof
US11764188B2 (en) Electronic package and manufacturing method thereof
TWI733142B (zh) 電子封裝件
TWI637465B (zh) 電子封裝件及其製法
TWI691025B (zh) 電子封裝件及其製法與承載結構
US20130256915A1 (en) Packaging substrate, semiconductor package and fabrication method thereof
TWI567843B (zh) 封裝基板及其製法
US12057409B2 (en) Electronic package and manufacturing method thereof
US12027484B2 (en) Electronic package and carrier thereof and method for manufacturing the same
TWI806343B (zh) 半導體封裝及其製造方法
TWI765601B (zh) 半導體裝置及製造方法
TW202320271A (zh) 半導體晶粒封裝
TW202238829A (zh) 半導體裝置及其製造方法
TWI824414B (zh) 電子封裝件及其製法
TWM648920U (zh) 線路載板及電子封裝體