CN107431067A - 功率模块 - Google Patents

功率模块 Download PDF

Info

Publication number
CN107431067A
CN107431067A CN201680017527.2A CN201680017527A CN107431067A CN 107431067 A CN107431067 A CN 107431067A CN 201680017527 A CN201680017527 A CN 201680017527A CN 107431067 A CN107431067 A CN 107431067A
Authority
CN
China
Prior art keywords
pressing plate
power model
silica hydrogel
lid
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680017527.2A
Other languages
English (en)
Other versions
CN107431067B (zh
Inventor
田屋昌树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN107431067A publication Critical patent/CN107431067A/zh
Application granted granted Critical
Publication of CN107431067B publication Critical patent/CN107431067B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

得到通过抑制在高温时、低温时或使用电压为高电压时的气泡的产生、硅凝胶与绝缘基板的剥离而能够抑制热循环中的绝缘性能的劣化、确保绝缘性能的功率模块。具有：绝缘基板(2)，在一面搭载有半导体元件(3)；底板(1)，接合到绝得基板(2)的另一面；壳体部件(6)，包围绝缘基板(2)，与底板(1)的接合有绝缘基板(2)的面相接；密封树脂(8)，填充于由底板(1)与壳体部件(6)包围的区域，密封绝缘基板(2)；按压板(9)，与绝缘基板(2)的一面侧的密封树脂(8)的表面紧贴；以及盖部件(7)，和按压板(9)的与密封树脂(8)紧贴的面的相反面对置，在抑制按压板(9)向上方移动的位置处与壳体部件(6)紧固。

Description

功率模块
技术领域
本发明涉及用树脂密封功率半导体元件的功率模块的密封构造。
背景技术
出于应对高电压和大电流的目的将通电路径作为元件的纵向的类型的半导体元件一般被称为功率半导体元件(例如，IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)、双极型晶体管、二极管等)。功率半导体元件被安装于电路基板上并通过密封树脂封装而成的功率模块在产业设备、汽车、铁道等广泛的领域中使用。近年来，伴随着搭载有功率模块的设备的高性能化，对额定电压以及额定电流的增加、使用温度范围的扩大(高温化、低温化)这样的对功率模块的高性能化的要求变高。
功率模块的封装体构造的主流是被称为壳体构造的封装体构造。壳体型的功率模块是在散热用底板上隔着绝缘基板安装有功率半导体元件并对底板粘接壳体的构造。安装于功率模块内部的半导体元件与主电极连接。结合导线用于该功率半导体元件与主电极的连接。出于防止施加高电压时的绝缘不良的目的，一般来说使用以硅凝胶(silicone gel)为代表的绝缘性的凝胶状填充剂作为功率模块的密封树脂。
在以往的功率模块中，公开了一种功率模块，该功率模块为了防止由硅凝胶的振动导致的结合导线的断裂，具有被插入以紧贴于硅凝胶的上表面的按压盖，在按压盖的侧面设置有能够上下移动地与外周壳体的内壁卡合的突起(例如，专利文献1)。
另外，公开了一种功率模块，该功率模块具备覆盖硅凝胶上表面并且其端部固定于壳体的盖部，在容许使用的温度范围内，硅凝胶的上表面至少80％以上与盖部相接(例如，专利文献2)。
现有技术文献
专利文献1：日本特开2000－311970号公报(第3页，第1图)
专利文献2：日本特开2014－130875号公报(第4页，第1图)
发明内容
一般来说，温度越高，气体向硅凝胶中的可溶解量越少。因此，如果功率模块的使用温度范围扩大，在更高温度下使用硅凝胶，则在硅凝胶中溶解不了的气体形成气泡。在产生了这样的气泡的部位，发生硅凝胶与绝缘基板(布线图案)的剥离，得不到由硅凝胶带来的绝缘密封的效果，所以功率模块的绝缘性能劣化。
为了抑制该硅凝胶中的气泡和剥离的发生，使硅凝胶的内部应力变成压缩应力即可。这是由于，拉伸应力为使气泡和剥离扩大、发展的驱动力。
然而，在专利文献1所记载的功率模块中，即使插入按压盖以紧贴于密封树脂的上表面，也由于按压盖相对于外周壳体的内壁能够上下移动，所以功率半导体元件在高温下动作时，密封树脂发生热膨胀而能够容易地顶起按压盖，所以不产生抑止气泡的产生的压缩应力，功率模块的绝缘性能劣化。
另一方面，在专利文献2所记载的功率模块中，由于将盖部的端部固定于壳体，所以无法在高温时硅凝胶发生热膨胀而顶起按压板，所以硅凝胶的内部应力变成压缩应力，气泡的产生被抑制。然而，在低温时由于将盖部的端部固定于壳体，所以要发生热收缩的硅凝胶被盖部拉伸，从而硅凝胶的内部应力为拉伸应力。在硅凝胶的内部应力是拉伸应力的状态下，如果硅凝胶中存在微小的气泡，则气泡由于拉伸应力而扩大。另外，当在硅凝胶与绝缘基板的界面、硅凝胶与功率半导体元件的界面、凝胶与导线的界面存在密合力弱的部分的情况下，由于拉伸应力，产生界面的剥离，或者使剥离发展。在产生了这样的气泡和剥离的部位，得不到由硅凝胶带来的绝缘密封的效果，所以功率模块的绝缘性能劣化。
进一步地，在功率模块的使用电压为更高电压时，即使气泡和剥离的尺寸更小，由于容易发生绝缘破坏，模块的绝缘性能也劣化。
这样，在以往的功率模块中存在如下问题点：在功率模块的使用温度范围扩大而在更高温度或更低温度下使用的情况下或在功率模块的使用电压为高电压的情况下，功率模块的绝缘性能劣化。
本发明是为了解决上述问题点而完成的，得到通过抑制在高温时、低温时或使用电压为高电压时的气泡的产生和硅凝胶与绝缘基板的剥离而能够确保绝缘性能的功率模块。
本发明的功率模块具有：绝缘基板，在一面搭载有半导体元件；底板，接合到所述绝得基板的另一面；壳体部件，包围所述绝缘基板，与所述底板的接合有所述绝缘基板的面相接；密封树脂，填充于由所述底板与所述壳体部件包围的区域，密封所述绝缘基板；按压板，与所述绝缘基板的一面侧的所述密封树脂的表面紧贴；以及盖部件，和所述按压板的与所述密封树脂紧贴的面的相反面对置，在抑制所述按压板向上方移动的位置处，与所述壳体部件紧固。
根据本发明，通过在模块内部的密封树脂与盖之间设置有与密封树脂紧贴的按压板，能够缓和热循环时的填充于壳体内的密封树脂与绝缘基板的热应力的产生。作为其结果，能够提高热循环中的模块的可靠性。
附图说明
图1是示出本发明的实施方式1的功率模块的剖面构造示意图。
图2是示出本发明的实施方式1中的功率模块的低温时的剖面构造示意图。
图3是示出本发明的实施方式1中的功率模块的高温时的剖面构造示意图。
图4是示出本发明的实施方式2的功率模块的剖面构造示意图。
图5是示出本发明的实施方式2中的功率模块的低温时的剖面构造示意图。
图6是示出本发明的实施方式2中的功率模块的高温时的剖面构造示意图。
图7是示出本发明的实施方式2中的功率模块的盖的平面构造示意图。
图8是示出本发明的实施方式2中的功率模块的其他盖的平面构造示意图。
图9是示出本发明的实施方式2中的功率模块的其他盖的平面构造示意图。
图10是示出本发明的实施方式2中的功率模块的其他盖的平面构造示意图。
图11是示出本发明的实施方式2中的功率模块的其他盖的平面构造示意图。
图12是示出本发明的实施方式2中的功率模块的其他盖的平面构造示意图。
图13是示出本发明的实施方式2中的功率模块的其他盖的平面构造示意图。
图14是示出本发明的实施方式3中的功率模块的剖面构造示意图。
图15是示出本发明的实施方式3中的功率模块的按压板的平面构造示意图。
图16是示出本发明的实施方式3中的功率模块的其他按压板的平面构造示意图。
图17是示出本发明的实施方式4中的功率模块的剖面构造示意图。
图18是示出本发明的实施方式4中的功率模块的其他盖与按压板的剖面构造示意图。
图19是示出本发明的实施方式4中的功率模块的其他盖与按压板的剖面构造示意图。
图20是示出本发明的实施方式4中的功率模块的其他盖与按压板的剖面构造示意图。
图21是示出本发明的实施方式5中的功率模块的剖面构造示意图。
图22是示出本发明的实施方式5中的功率模块的其他盖与按压板的剖面构造示意图。
图23是示出本发明的实施方式6中的功率模块的剖面构造示意图。
(符号说明)
1底板；2绝缘基板；3功率半导体元件；4结合导线；5端子；6壳体；7盖；8硅凝胶；9按压板；10、13突起；11、12焊料；14弹簧；21绝缘层；22金属板；23金属板；100、200、300、400、500、600功率模块。
具体实施方式
以下，根据附图详细说明本发明的半导体装置的实施方式。此外，本发明不限于以下的叙述，在不脱离本发明的主旨的范围能够适当变更。
实施方式1.
图1是示出本发明的实施方式1的功率模块的剖面构造示意图。在图1中，功率模块100具备底板1、绝缘基板2、作为半导体元件的功率半导体元件3、结合导线4、端子5、作为壳体部件的壳体6、作为盖部件的盖7、作为密封树脂的硅凝胶8、按压板9以及焊料11、12。
绝缘基板2使用焊料11将绝缘基板2的下表面(另一面)侧接合到底板1上。绝缘基板2具备绝缘层21与金属板22、23。绝缘基板2是将铜或铝等的金属板22、23贴合于由氧化铝、氮化铝、氮化硅等陶瓷或环氧树脂等构成的绝缘层21的双面而成的构造。在作为绝缘基板2的上表面(一面)侧的金属板23形成有布线图案。功率半导体元件3利用焊料12接合于该上表面侧的金属板23。在这里，使用焊料作为接合材料，但不限于此，也可以使用烧结银、导电性粘接剂、液相扩散接合技术来接合。
功率半导体元件3使用MOSFET(Metal Oxide Semiconductor Field EffectTransistor，金属氧化物半导体场效应晶体管)、IGBT(Insulated Gate BipolarTransistor，绝缘栅双极型晶体管)等电力控制用半导体元件或回流二极管等。功率半导体元件3与端子5经由线径为0.1～0.5mm的铝合金制或者铜合金制的线部件即结合导线4电连接。在本实施方式1中，使用结合导线4，但也可以结合带。端子5是铜制的板状电极。端子5嵌入成型(insert molding)或者外嵌成型(outsert molding)于壳体6，用于功率模块100与外部的电流以及电压的输入输出。壳体6用粘接剂(未图示)粘接到底板1。作为壳体6的材料，一般使用PPS(Poly Phenylene Sulfide，聚苯硫醚)树脂或PBT(Poly ButyleneTerephtalate，聚对苯二甲酸丁二醇酯)树脂。
出于确保功率模块100的内部的绝缘性的目的，硅凝胶8被填充于由壳体6与底板1包围的区域内。硅凝胶8被填充至功率半导体元件3以及结合导线4被密封于硅凝胶8内的高度为止。
按压板9紧贴于所填充的硅凝胶8的表面(上表面)地设置。进一步地，盖7设置于壳体6的上部。用盖7分离功率模块100的内部与外部，防止粉尘等侵入到功率模块100的内部。盖7通过粘接剂(未图示)或者螺纹部件(未图示)固定于壳体6。在这里，硅凝胶8的表面是指硅凝胶8的与绝缘基板2的一面相接的相反面。
图2是示出本发明的实施方式1中的功率模块的低温时的剖面构造示意图。图3是示出本发明的实施方式1中的功率模块的高温时的剖面构造示意图。图2是示出模块100的温度降低到常温以下的情况下的模块100的内部的剖面构造示意图。图3是示出模块100的温度上升到硅凝胶8的硬化温度以上的情况下的模块100的内部的剖面构造示意图。
用于功率模块的绝缘密封的硅凝胶8的硬化温度通常是60～80℃。另外，用于功率模块的绝缘密封的硅凝胶8的线膨胀系数通常是300～400ppm/K。另一方面，用于功率模块100的其他结构部件的线膨胀系数是3～25ppm/K，硅凝胶8的线膨胀系数与用于功率模块100的其他结构部件相比，是大几十～一百几十倍的值。
因此，在使填充于壳体6内部的硅凝胶8硬化而使密封工序完成之后，当功率模块100的温度下降至常温时，硅凝胶8与其他结构部件相比更大幅地热收缩。此时，硅凝胶8的表面高度与硬化时相比变低(参照图1)。
当功率模块100的温度变得比常温低时，如图2所示，硅凝胶8的表面高度进一步变低。
另一方面，如果功率模块100的温度比硬化温度高，则硅凝胶8与其他结构部件相比更大幅地热膨胀，所以如图3所示，硅凝胶8的表面高度比硬化时的位置高。
在这里，当将由温度变化引起的硅凝胶8的高度变化量设为ΔL、将硅凝胶8的表面积设为S、将硅凝胶8的体积设为V、将硅凝胶8的体积膨胀率设为β、将温度变化量设为ΔT时，ΔL＝V×β×ΔT×1/S的关系成立。通过使硅凝胶8的盖7侧的表面与盖7的间隔小于ΔL，从而，在功率模块100在比硬化温度高的高温下动作时，按压板9抵接到盖7，从而硅凝胶8的内部应力变成压缩应力。因此，盖7与按压板9的间隔(距离)需要设定得比ΔL小。例如，设定ΔL以使在功率模块100的动作温度为150℃以上时按压板9抵接到盖7即可。
具体来说，使用硬化温度60℃、线膨胀系数400ppm/K的硅凝胶8，在硅凝胶8的高度为10mm的功率模块100中，V/S＝10mm、β＝3×400ppm/K，从而为了功率模块的温度为150℃以上时硅凝胶8的内部应力变成压缩应力，硅凝胶8的盖7侧的表面与盖7的间隔为ΔL≤(10mm)×(400×10－6K－1)×((150－60)℃)＝1.08mm即可。
在这样的功率模块100中，在功率模块100的温度变成低温的情况下，由于硅凝胶8的热收缩，按压板9被向底板1拉下。此时，按压板9未固定于壳体6和盖7，所以与硅凝胶8的热收缩相应地，按压板9还能够向下侧(底板1侧)凸状地弯曲。其结果，在硅凝胶8中几乎不产生热应力，能够缓和硅凝胶8的内部应力变成拉伸应力。因此，即使功率模块100的温度变成低温，也能够抑制气泡和剥离的发展，有抑制绝缘基板2与硅凝胶8的剥离、抑制功率模块的绝缘劣化的效果。
另外，在功率模块100的温度变成高温的情况下，由于硅凝胶8的热膨胀，按压板9被向盖7顶起。此时，由于盖7固定于壳体6，所以当按压板9被顶起至抵接到盖7时，按压板9无法进一步向盖7的方向移动，按压板9的位置被固定。在该状态下，硅凝胶8无法进一步热膨胀，硅凝胶8的内部应力变成压缩应力。由于硅凝胶8的内部应力变成压缩应力，即使功率模块100的温度变成高温，也能够抑制气泡和剥离的发展，有抑制绝缘基板2与硅凝胶8的剥离、抑制功率模块的绝缘劣化的效果。
进一步地，按压板9最好是：在壳体6内大小比盖7小，伴随着由温度变化引起的硅凝胶8的变形，在壳体6内能够相对于在剖面中的上下方向变形(弯曲)，并且是能够相对于上下方向可动的大小。
在如上所述构成的功率模块100中，通过在密封树脂与盖之间紧贴于密封树脂地配置按压板，从而能够抑制由伴随着功率模块100的温度变化时的密封树脂的膨胀、收缩的应力变化引起的气泡和剥离的发展。其结果，能够抑制密封树脂与绝缘基板的剥离，能够提高功率模块的绝缘可靠性。
实施方式2.
在本实施方式2中，在实施方式1中在盖7在按压板9的与盖7对置的面形成有突起10这点不同。当这样在盖7的与按压板9对置的面形成有突起10的情况下，也能够抑制由伴随着密封树脂的膨胀、收缩的应力变化引起的气泡和剥离的发展。其结果，能够抑制密封树脂与绝缘基板的剥离，能够提高功率模块的绝缘可靠性。
图4是示出本发明的实施方式4的功率模块的剖面构造示意图。在图4中，功率模块200具备底板1、绝缘基板2、作为半导体元件的功率半导体元件3、结合导线4、端子5、作为壳体部件的壳体6、作为盖部件的盖7、作为密封树脂的硅凝胶8、按压板9、作为第一突起部的突起10和焊料11、12。
按压板9紧贴于硅凝胶8的表面(上表面)地设置。进一步地，将盖7设置于壳体6的上部。盖7利用粘接剂(未图示)或者螺纹部件(未图示)固定于壳体6。
在盖7的与按压板9对置的面，向与按压板9对置的方向形成有多个突起10。
关于其他部分的结构，是与实施方式1相同的结构。
图5是示出本发明的实施方式2中的功率模块的低温时的剖面构造示意图。图6是示出本发明的实施方式2中的功率模块的高温时的剖面构造示意图。图5是示出模块200的温度降低到常温以下的情况下的模块200的内部的剖面构造示意图。图6是示出模块200的温度上升到硅凝胶8的硬化温度以上的情况下的模块200的内部的剖面构造示意图。
用于功率模块的绝缘密封的硅凝胶8的硬化温度通常是60～80℃。另外，用于功率模块的绝缘密封的硅凝胶8的线膨胀系数通常是300～400ppm/K。另一方面，用于功率模块100的其他结构部件的线膨胀系数是3～25ppm/K，硅凝胶8的线膨胀系数与用于功率模块200的其他结构部件相比较，是大几十～一百几十倍的值。
因此，在使填充于壳体6内部的硅凝胶8硬化而使密封工序完成之后，当功率模块100的温度下降至常温时，硅凝胶8与其他结构部件相比更大幅地热收缩。此时，硅凝胶8的表面高度比硬化时低。
当功率模块200的温度比常温低时，如图5所示，硅凝胶8的表面高度进一步变低。
另一方面，当功率模块200的温度比硬化温度高时，硅凝胶8与其他结构部件相比更大幅地热膨胀，所以如图6所示，硅凝胶8的表面高度比硬化时的位置高。
在这样的功率模块200中，在功率模块200的温度变成低温的情况下，由于硅凝胶8的热收缩，按压板9被向底板1拉下。此时，按压板9未固定于壳体6或盖7，所以与硅凝胶8的热收缩相应地，按压板9还能够向下侧(底板1侧)凸状地弯曲。其结果，在硅凝胶8中几乎不产生热应力，能够缓和硅凝胶8的内部应力变成拉伸应力，因此，即使功率模块200的温度变成低温，也能够抑制气泡和剥离的发展，存在抑制绝缘基板2与硅凝胶8的剥离、抑制功率模块的绝缘劣化的效果。
另外，在功率模块200的温度变成高温的情况下，由于硅凝胶8的热膨胀，按压板9被向盖7顶起。此时，盖7被固定于壳体6，所以当按压板9被顶起至按压板9抵接到形成于盖7的突起10时，按压板9无法进一步向盖7的方向移动，按压板9的位置被固定。在该状态下，硅凝胶8无法进一步热膨胀，硅凝胶8的内部应力变成压缩应力。由于硅凝胶8的内部应力变成压缩应力，即使功率模块100的温度变成高温，也能够抑制气泡和剥离的发展，有抑制绝缘基板2与硅凝胶8的剥离、抑制功率模块的绝缘劣化的效果。
图7是示出本发明的实施方式2中的功率模块的盖的平面构造示意图。在图7中，盖7在模块200的内部的与按压板9对置的面设置有突起10。图8是示出本发明的实施方式2中的功率模块的其他盖的平面构造示意图。图9是示出本发明的实施方式2中的功率模块的其他盖的平面构造示意图。图10是示出本发明的实施方式2中的功率模块的其他盖的平面构造示意图。图11是示出本发明的实施方式2中的功率模块的其他盖的平面构造示意图。图12是示出本发明的实施方式2中的功率模块的其他盖的平面构造示意图。图13是示出本发明的实施方式2中的功率模块的其他盖的平面构造示意图。在图7至图13中，盖7在模块200的内部的与按压板9对置的面设置有突起10。在图7至图13中，设置于盖7的突起10的形状不同。在图7、图10以及图11中，格子状地设置突起10。在图7中，突起10是多个条纹状的组合。在图10中，突起10是十字状。在图11中，突起10是从盖7的中央部放射状地扩展的形状。在图8、图12以及图13中，点状地设置突起10。在图8中，突起10是四边形状。在图12、图13中，突起10是圆状。在图9中，将突起10做成由六边形构成的蜂巢构造。
在图4的功率模块200的剖面构造中，突起10设为多个，但只要能够通过突起10防止按压板9的上升，则突起10的数量也可以是1个。在按压板9的面内方向尺寸大、且板厚薄的情况下，按压板9的刚性变低，所以在将按压板9推碰到突起10时，按压板9容易发生翘曲。当按压板9发生翘曲时，由按压板9带来的按压效果减轻，所以硅凝胶8的压缩应力减少。在该情况下，如图7至图13所示，通过形成多个突起10、并且使多个突起10的设置间隔变窄，从而在将按压板9推碰到突起10时，能够抑制按压板9的翘曲。突起10的数量以及设置间隔适当地设定为按压板9的翘曲不成为问题的程度即可。
另外，通过将突起10设置于盖7，从而在硅凝胶8的填充高度发生偏差时，由于突起10与按压板9抵接，从而也能够均匀地按压硅凝胶8。进一步地，通过将突起10设置于盖7，还得到盖7自身的刚性也提高、盖7不易挠曲这样的效果。
另外，作为突起10的形状，只要是在将按压板9推碰到突起10时不发生按压板9的移动和翘曲的形状即可。
进一步地，突起10既可以与盖7一体地形成，也可以独立地形成突起10并配置于按压板9的翘曲不成为问题的盖7的位置。
在如上所述构成的功率模块200中，通过在密封树脂与盖之间紧贴于密封树脂地配置按压板，能够抑制由伴随着功率模块200的温度变化时的密封树脂的膨胀、收缩的应力变化引起的气泡和剥离的发展。其结果，能够抑制密封树脂与绝缘基板的剥离，能够提高功率模块的绝缘可靠性。
另外，通过将突起10设置于盖7，即使在硅凝胶8的壳体6内的填充高度发生偏差时，也能够抑制按压板9的局部接触，能够对硅凝胶8均匀地产生压缩应力。
进一步地，通过条状地将突起10设置于盖7，能够抑制盖7挠曲，提高盖7的刚性。
实施方式3.
在本实施方式3中，在实施方式2中将形成于盖7的突起10形成于按压板9的与盖7对置的面这点不同。在这样在按压板9的与盖7对置的面形成有突起13的情况下，也能够抑制由伴随着密封树脂的膨胀、收缩的应力变化引起的气泡和剥离的发展。其结果，能够抑制密封树脂与绝缘基板的剥离，能够提高功率模块的绝缘可靠性。
图14是本发明的实施方式3中的功率模块的剖面构造示意图。在图14中，功率模块300具备底板1、绝缘基板2、作为半导体元件的功率半导体元件3、结合导线4、端子5、作为壳体部件的壳体6、作为盖部件的盖7、作为密封树脂的硅凝胶8、按压板9、作为第二突起部的突起13和焊料11、12。
按压板9紧贴于硅凝胶8的表面(上表面)地设置。进一步地，盖7被设置于壳体6的上部。盖7利用粘接剂(未图示)或者螺纹部件(未图示)固定于壳体6。
在按压板9的上侧，向与盖7对置的方向形成有多个突起13。
关于其他部分的结构，是与实施方式1相同的结构。
在这样的功率模块300中，在功率模块300的温度变成低温的情况下，由于硅凝胶8的热收缩，按压板9被向底板1拉下。此时，按压板9未被固定于壳体6和盖7，所以与硅凝胶8的热收缩相应地，按压板9还能够向下侧(底板1侧)凸状地弯曲。其结果，在硅凝胶8中几乎不产生热应力，能够缓和硅凝胶8的内部应力变成拉伸应力，因此，即使功率模块300的温度变成低温，也能够抑制气泡和剥离的发展，有抑制绝缘基板2与硅凝胶8的剥离、抑制功率模块的绝缘劣化的效果。
另外，在功率模块300的温度变成高温的情况下，由于硅凝胶8的热膨胀，按压板9被向盖7顶起。此时，盖7被固定于壳体6，所以当按压板9被顶起至按压板9抵接到形成于盖7的突起10时，按压板9无法进一步向盖7的方向移动，按压板9的位置被固定。在该状态下，硅凝胶8无法进一步热膨胀，硅凝胶8的内部应力变成压缩应力。由于硅凝胶8的内部应力变成压缩应力，即使功率模块300的温度变成高温，也能够抑制气泡和剥离的发展，有抑制绝缘基板2与硅凝胶8的剥离、抑制功率模块的绝缘劣化的效果。
图15是本发明的实施方式3中的功率模块的盖的平面构造示意图。图16是本发明的实施方式3中的功率模块的其他盖的平面构造示意图。在图15、图16中，设置于按压板9的突起13的形状不同。
在本实施方式3中将突起13设为多个，只要能够利用突起13防止按压板9的上升，则突起13的数量也可以是1个。将突起13的数量以及设置间隔适当地设定为按压板9的翘曲不成为问题的程度即可。另外，作为突起13的形状，只要是在突起13被推碰到盖7时不发生按压板9的移动和翘曲的形状即可。另外，即使使用与实施方式1所示的盖7的突起10相同的形状来形成突起13，也得到与图15、图16所示的突起13相同的效果。
另外，通过使突起13的数量以及设置面积增多，从而按压板9的刚性提高，所以能够抑制按压板9的翘曲。因此，即使功率模块300的温度变成高温，也能够抑制气泡和剥离的发展，提高不发生功率模块的绝缘劣化的效果。
进一步地，突起13既可以与按压板9一体地形成，也可以独立地形成突起13并配置于按压板9的翘曲不成为问题的位置。
在如上所述构成的功率模块300中，通过在密封树脂与盖之间紧贴于密封树脂地配置按压板，能够抑制由伴随着功率模块300的温度变化时的密封树脂的膨胀、收缩的应力变化引起的气泡和剥离的发展。其结果，能够抑制密封树脂与绝缘基板的剥离，能够提高功率模块的绝缘可靠性。
另外，通过将突起13设置于按压板9，即使在硅凝胶8的壳体6内的填充高度发生偏差时，也能够抑制按压板9对盖7的局部接触，能够对硅凝胶8均匀地产生压缩应力。
进一步地，通过条状地将突起13设置于按压板9，从而能够抑制按压板9的挠曲，提高按压板9的刚性。
实施方式4.
在本实施方式4中，在实施方式2、3中将形成于盖7或者按压板9中的某个部件的突起形成于盖7和按压板9这两者的对置的位置这点不同。在这样在按压板9的与盖7对置的面形成有突起13的情况下，也能够抑制由伴随着密封树脂的膨胀、收缩的应力变化引起的气泡和剥离的产生。其结果，能够抑制密封树脂与绝缘基板的剥离，能够提高功率模块的绝缘可靠性。
图17是本发明的实施方式4的功率模块的剖面构造示意图。在图17中，功率模块400具备底板1、绝缘基板2、作为半导体元件的功率半导体元件3、结合导线4、端子5、作为壳体部件的壳体6、作为盖部件的盖7、作为密封树脂的硅凝胶8、按压板9、作为第一突起部的突起10、焊料11、12以及作为第二突起部的突起13。
图18是示出本发明的实施方式4中的功率模块的其他盖与按压板的剖面构造示意图。在图18中，关于盖7，在模块400的内部的与按压板9对置的面设置有突起10。另外，关于按压板9，在与盖7对置的面设置有突起13。图19是示出本发明的实施方式4中的功率模块的其他盖与按压板的剖面构造示意图。图20是示出本发明的实施方式4中的功率模块的其他盖与按压板的剖面构造示意图。在图18至图20中，设置于盖7与按压板9的突起10、13的形状不同。盖7与按压板9的组合配置于突起10与突起13对置的位置即可，也可以是图18、图19、图20中的盖7与按压板9的任意组合。
按压板9紧贴于硅凝胶8的表面(上表面)地设置。进一步地，盖7被设置于壳体6的上部。盖7利用粘接剂(未图示)或者螺纹部件(未图示)固定于壳体。
在按压板9的上侧，向与盖7对置的方向形成有多个突起10。进一步地，在盖7的下侧，在与形成于按压板9的多个突起10对置的位置形成有多个突起13。
关于其他部分的结构，是与实施方式1相同的结构。
在这样的功率模块400中，在功率模块400的温度变成低温的情况下，由于硅凝胶8的热收缩，按压板9被向底板1拉下。此时，按压板9未固定于壳体6和盖7，所以与硅凝胶8的热收缩相应地，按压板9还能够向下侧(底板1侧)凸状地弯曲。其结果，在硅凝胶8处几乎不产生热应力，能够缓和硅凝胶8的内部应力变成拉伸应力。因此，即使功率模块400的温度变成低温，也能够抑制气泡和剥离的发展，有抑制绝缘基板2与硅凝胶8的剥离、抑制功率模块的绝缘劣化的效果。
另外，在功率模块400的温度变成高温的情况下，由于硅凝胶8的热膨胀，按压板9被向盖7顶起。此时，盖7被固定于壳体6，所以当按压板9被顶起至按压板9抵接到形成于盖7的突起10时，按压板9无法进一步向盖7的方向移动，按压板9的位置被固定。在该状态下，硅凝胶8无法进一步热膨胀，硅凝胶8的内部应力变成压缩应力。由于硅凝胶8的内部应力变成压缩应力，即使功率模块400的温度变成高温，也能够抑制气泡和剥离的发展，有抑制绝缘基板2与硅凝胶8的剥离、抑制功率模块的绝缘劣化的效果。
在本实施方式4中，将突起10以及突起13设为多个，但只要能够利用突起10以及突起13防止按压板9的上升，则突起10以及突起13的数量也可以是1个。将突起10以及突起13的数量以及设置间隔适当地设定为按压板9的翘曲不成为问题的程度即可。另外，作为突起10以及突起13的形状，只要是在突起10推碰到突起13时不发生按压板9的移动和翘曲的形状即可。
另外，如果将突起10与突起13设为不同的大小，则还能够应对硅凝胶8由于热膨胀向盖7侧抬起按压板9的情况下突起13相对于的突起10发生位置偏移的情况。
进一步地，通过使突起10的数量以及设置面积增多，从而按压板9的刚性提高，所以能够抑制按压板9的翘曲。因此，即使功率模块400的温度变成高温，也能够抑制气泡和剥离的发展，提高不发生功率模块的绝缘劣化的效果。
另外，突起10既可以与盖7一体地形成，也可以独立地形成突起10并形成于按压板9的翘曲不成为问题的盖7的位置。
进一步地，突起13既可以与按压板9一体地形成，也可以独立地形成突起13并配置于按压板9的翘曲不成为问题的位置。
在如上所述构成的功率模块400中，通过在密封树脂与盖之间紧贴于密封树脂地配置按压板，能够抑制由伴随着功率模块400的温度变化时的密封树脂的膨胀、收缩的应力变化引起的气泡和剥离的发展。其结果，能够抑制密封树脂与绝缘基板的剥离，能够提高功率模块的绝缘可靠性。
另外，通过将突起10设置于盖7、将突起13设置于按压板9，即使在硅凝胶8的壳体6内的填充高度发生偏差时，也能够抑制按压板9对盖7的局部接触，能够对硅凝胶8均匀地产生压缩应力。
进一步地，通过条状地将突起10设置于盖7，能够抑制盖7的挠曲，提高盖7的刚性。另外，通过条状地将突起13设置于按压板9，从而能够抑制按压板9的挠曲，提高按压板9的刚性。
实施方式5.
在本实施方式5中，在实施方式2中将配置于硅凝胶8上的按压板9变更成多个按压板9这点不同。在这样做成多个按压板9、并在盖7的与按压板9对置的面形成有突起10的情况下，也能够抑制由伴随着密封树脂的膨胀、收缩的应力变化引起的气泡和剥离的产生。其结果，能够抑制密封树脂与绝缘基板的剥离，能够提高功率模块的绝缘可靠性。
图21是本发明的实施方式5的功率模块的剖面构造示意图。在图21中，功率模块500具备底板1、绝缘基板2、作为半导体元件的功率半导体元件3、结合导线4、端子5、作为壳体部件的壳体6、作为盖部件的盖7、作为密封树脂的硅凝胶8、按压板9、作为第一突起部的突起10以及焊料11、12。
多个按压板9紧贴于硅凝胶8的表面(上表面)地设置。这些分割成多个的按压板9配置成隔着硅凝胶8与形成于绝缘基板2上的金属板23的布线图案对应。盖7设置于壳体6的上部。盖7利用粘接剂(未图示)或者螺纹部件(未图示)固定于壳体。形成于盖7的突起10配置于与多个按压板9对应的位置。
关于其他部分的结构，是与实施方式1相同的结构。
在这样的功率模块500中，在功率模块500的温度变成低温的情况下，由于硅凝胶8的热收缩，按压板9被向底板1拉下。此时，按压板9未固定于壳体6和盖7，所以与硅凝胶8的热收缩相应地，按压板9还能够向下侧(底板1侧)凸状地弯曲。其结果，在硅凝胶8处几乎不产生热应力，能够缓和硅凝胶8的内部应力变成拉伸应力，因此，即使功率模块500的温度变成低温，也能够抑制气泡和剥离的发展，有抑制绝缘基板2与硅凝胶8的剥离、抑制功率模块的绝缘劣化的效果。
另外，在功率模块500的温度变成高温的情况下，由于硅凝胶8的热膨胀，按压板9被向盖7顶起。此时，盖7被固定于壳体6，所以当按压板9被顶起至按压板9抵接到形成于盖7的突起10时，按压板9无法进一步向盖7的方向移动，按压板9的位置被固定。在该状态下，硅凝胶8无法进一步热膨胀，硅凝胶8的内部应力变成压缩应力。由于硅凝胶8的内部应力变成压缩应力，即使功率模块500的温度变成高温，也能够抑制气泡和剥离的发展，有抑制绝缘基板2与硅凝胶8的剥离、抑制功率模块的绝缘劣化的效果。
图22是示出本发明的实施方式5中的功率模块的其他盖与按压板的剖面构造示意图。在图22中，关于盖7，在模块400的内部的与配置有多个的按压板9对置的面，在与按压板9对应的位置设置有突起10。
在如上所述构成的功率模块500中，通过在密封树脂与盖之间紧贴于密封树脂地配置按压板，能够抑制由伴随着功率模块500的温度变化时的密封树脂的膨胀、收缩的应力变化引起的气泡和剥离的发展。其结果，能够抑制密封树脂与绝缘基板的剥离，能够提高功率模块的绝缘可靠性。
另外，通过将突起10设置于盖7，即使在硅凝胶8的壳体6内的填充高度发生偏差时，也能够抑制按压板9的局部接触，能够对硅凝胶8均匀地产生压缩应力。
进一步地，通过条状地将突起10设置于盖7，能够抑制盖7的挠曲，提高盖7的刚性。
另外，通过分割按压板9而做成多个并配置于需要抑制气泡和剥离的部位，能够控制硅凝胶8处产生的压缩应力。
实施方式6.
在本实施方式6中，在实施方式2中代替形成于盖7的突起10而具备弹簧14这点不同。在这样代替突起10而形成有弹簧14的情况下，也能够抑制由伴随着密封树脂的膨胀、收缩的应力变化引起的气泡和剥离的发展。其结果，能够抑制密封树脂与绝缘基板的剥离，能够提高功率模块的绝缘可靠性。
图23是本发明的实施方式6的功率模块的剖面构造示意图。在图23中，功率模块600具备底板1、绝缘基板2、作为半导体元件的功率半导体元件3、结合导线4、端子5、作为壳体部件的壳体6、作为盖部件的盖7、作为密封树脂的硅凝胶8、按压板9、作为弹性部的弹簧14和焊料11、12。
按压板9紧贴于硅凝胶8的表面(上表面)地设置。进一步地，盖7设置于壳体6的上部。盖7利用粘接剂(未图示)或者螺纹部件(未图示)固定于壳体。
在盖7的下侧，向与按压板9对置的方向固定有多个弹簧14。在这里，使用S形弹簧作为弹簧14。
关于其他部分的结构，是与实施方式1相同的结构。
在这样的功率模块600中，在功率模块600的温度变成低温的情况下，由于硅凝胶8的热收缩，按压板9被向底板1拉下。此时，按压板9未固定于壳体6和盖7，所以与硅凝胶8的热收缩相应地，按压板9还能够向下侧(底板1侧)凸状地弯曲。其结果，在硅凝胶8处几乎不产生热应力，能够缓和硅凝胶8的内部应力变成拉伸应力。因此，即使功率模块600的温度变成低温，也能够抑制气泡和剥离的发展，有抑制绝缘基板2与硅凝胶8的剥离、抑制功率模块的绝缘劣化的效果。
另外，在功率模块600的温度变成高温的情况下，由于硅凝胶8的热膨胀，按压板9被向盖7顶起。此时，盖7被固定于壳体6，所以按压板9抵接到形成于盖7的弹簧14，当按压板9被顶起至弹簧的回弹力超过凝胶的膨胀力时，按压板9无法进一步向盖7的方向移动，按压板9的位置被固定。于是，硅凝胶8无法进一步热膨胀，硅凝胶8的内部应力变成压缩应力。由于硅凝胶8的内部应力变成压缩应力，即使功率模块600的温度变成高温，也能够抑制气泡和剥离的发展，有不发生功率模块的绝缘劣化的效果。
在本实施方式6中，弹簧14设为多个，但只要能够利用弹簧14防止按压板9的上升，则弹簧14的数量也可以是1个。弹簧14的数量以及设置间隔只要适当地设定为按压板9的翘曲不成为问题的程度即可。
另外，在本实施方式6中，弹簧14设为S形弹簧，但不限制于S形弹簧，也可以使用螺旋弹簧、板簧等有回弹力的弹簧。
进一步地，在本实施方式6中，弹簧14做成固定于盖7的结构，但弹簧14也可以做成向与盖7对置的方向固定于按压板的上侧的结构。如果在盖7与按压板9之间插入弹簧14，则能够得到相同的效果。
在如上所述构成的功率模块600中，通过在密封树脂与盖之间紧贴于密封树脂地配置按压板，能够抑制由伴随着功率模块600的温度变化时的密封树脂的膨胀、收缩的应力变化引起的气泡和剥离的发展。其结果，能够抑制密封树脂与绝缘基板的剥离，能够提高功率模块的绝缘可靠性。
另外，通过将弹簧14配置于盖7，由于弹簧14的弹性，能够对硅凝胶8均匀地产生压缩应力。
实施方式7.
在本实施方式7中，在实施方式1至6中将按压板9设为重物这点不同。在这样将按压板9设为重物的情况下，也能够抑制由伴随着密封树脂的膨胀、收缩的应力变化引起的气泡和剥离的发展。其结果，能够抑制密封树脂与绝缘基板的剥离，能够提高功率模块的绝缘可靠性。
作为重物的按压板9做成Cu或者Cu合金制。关于其他部分的结构，是与实施方式1相同的结构。
通过做成这样的结构，将由作为重物的按压板9的重量产生的按压力始终施加于硅凝胶8的上表面，所以硅凝胶8内部的压缩应力进一步增加。由此，即使功率模块100的温度变成高温，由于在硅凝胶8内部持续产生压缩应力，所以也能够抑制气泡和剥离的发展，有抑制绝缘基板2与硅凝胶8的剥离、抑制功率模块的绝缘劣化的效果。
此外，重物是指由通过配置于硅凝胶8的上表面而能够对硅凝胶8内部通过其重量向绝缘基板2产生压缩应力的材料、材质形成的物(按压板9)。
在这里，按压板9做成Cu或者Cu合金制，但不一定限定于这些材质，也可以使用与硅凝胶8相比密度相对高的材质。Al、Al合金、Fe、Fe合金等金属是适合的。另外，也可以是这些金属彼此的复合部件或与树脂的复合部件。
在如上所述构成的功率模块100中，通过在密封树脂与盖之间紧贴于密封树脂地配置作为重物的按压板，能够抑制由伴随着功率模块100的温度变化时的密封树脂的膨胀、收缩的应力变化引起的气泡和剥离的发展。其结果，能够抑制密封树脂与绝缘基板的剥离，能够提高功率模块的绝缘可靠性。
另外，在应用于功率模块200、300、400、500、600中的任意功率模块的构造的情况下，都起到相同的效果。

Claims (6)

1.一种功率模块，其特征在于，具备：
绝缘基板，在一面搭载有半导体元件；
底板，接合于所述绝得基板的另一面；
壳体部件，包围所述绝缘基板，和所述底板的与所述绝缘基板的另一面接合的面相接；
密封树脂，填充到由所述底板与所述壳体部件包围的区域，密封所述绝缘基板；
按压板，紧贴于所述密封树脂的与所述绝缘基板的一面相反的面；以及
盖部件，和所述按压板的与和所述密封树脂紧贴的面的相反面对置，在抑制所述按压板向上方移动的位置处与所述壳体部件紧固。
2.根据权利要求1所述的功率模块，其特征在于，
所述盖部件在与所述按压板对置的面侧具有第一突起部。
3.根据权利要求1或者2所述的功率模块，其特征在于，
所述按压板在与所述盖部件对置的面侧具有第二突起部。
4.根据权利要求2所述的功率模块，其特征在于，
所述按压板在与所述盖部件对置的面侧具有第二突起部，所述第二突起部与所述第一突起部分别对置地配置。
5.根据权利要求2所述的功率模块，其特征在于，
所述第一突起部是弹簧。
6.根据权利要求1至5中的任一项所述的功率模块，其特征在于，
所述按压板是重物。
CN201680017527.2A 2015-03-27 2016-02-19 功率模块 Active CN107431067B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-066338 2015-03-27
JP2015066338 2015-03-27
PCT/JP2016/054903 WO2016158072A1 (ja) 2015-03-27 2016-02-19 パワーモジュール

Publications (2)

Publication Number Publication Date
CN107431067A true CN107431067A (zh) 2017-12-01
CN107431067B CN107431067B (zh) 2020-03-31

Family

ID=57007056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680017527.2A Active CN107431067B (zh) 2015-03-27 2016-02-19 功率模块

Country Status (5)

Country Link
US (1) US11011442B2 (zh)
JP (1) JP6381784B2 (zh)
CN (1) CN107431067B (zh)
DE (1) DE112016001427T5 (zh)
WO (1) WO2016158072A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI806343B (zh) * 2021-08-30 2023-06-21 台灣積體電路製造股份有限公司 半導體封裝及其製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7324036B2 (ja) * 2019-04-17 2023-08-09 アルプスアルパイン株式会社 電子機器および製造方法
WO2021002006A1 (ja) * 2019-07-04 2021-01-07 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JP7384146B2 (ja) * 2020-11-26 2023-11-21 三菱電機株式会社 半導体装置および電力変換装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030011057A1 (en) * 2001-01-23 2003-01-16 Dai Nakajima Semiconductor device
US20030089974A1 (en) * 2001-11-09 2003-05-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
CN101755337A (zh) * 2007-07-20 2010-06-23 Abb技术有限公司 半导体模块
JP2013149819A (ja) * 2012-01-20 2013-08-01 Fuji Electric Co Ltd 高圧モジュール

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122248A (ja) 1985-11-22 1987-06-03 Hitachi Ltd 半導体装置
JPS62122246A (ja) 1985-11-22 1987-06-03 Mitsubishi Electric Corp 樹脂モ−ルド半導体装置
JPH01108901U (zh) 1988-01-14 1989-07-24
JPH01108951U (zh) * 1988-01-14 1989-07-24
JP2874720B2 (ja) * 1991-10-25 1999-03-24 日本電気株式会社 混成集積回路装置
JPH06342855A (ja) 1993-06-02 1994-12-13 Hitachi Ltd 中蓋付き半導体パッケージ
JPH09237669A (ja) 1996-02-15 1997-09-09 Kansei Corp 通電装置
JPH10335579A (ja) * 1997-05-27 1998-12-18 Toshiba Corp 大電力半導体モジュール装置
JP3518407B2 (ja) 1999-02-25 2004-04-12 株式会社デンソー 半導体装置およびその製造方法
US6833617B2 (en) * 2001-12-18 2004-12-21 Hitachi, Ltd. Composite material including copper and cuprous oxide and application thereof
JP2006342855A (ja) 2005-06-08 2006-12-21 Sumitomo Metal Mining Co Ltd 振動エネルギー吸収装置
JP5061717B2 (ja) 2007-05-18 2012-10-31 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
DE102009002191B4 (de) * 2009-04-03 2012-07-12 Infineon Technologies Ag Leistungshalbleitermodul, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
JP5909924B2 (ja) 2011-08-25 2016-04-27 株式会社明電舎 半導体モジュール
JP2014033092A (ja) * 2012-08-03 2014-02-20 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2014130875A (ja) 2012-12-28 2014-07-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP6057748B2 (ja) 2013-02-04 2017-01-11 三菱電機株式会社 パワーモジュールおよびパワーモジュールの製造方法
JP2014150203A (ja) 2013-02-04 2014-08-21 Mitsubishi Electric Corp パワーモジュール、およびパワーモジュールの製造方法
CN105612613B (zh) * 2014-04-01 2018-11-06 富士电机株式会社 半导体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030011057A1 (en) * 2001-01-23 2003-01-16 Dai Nakajima Semiconductor device
US20030089974A1 (en) * 2001-11-09 2003-05-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
CN101755337A (zh) * 2007-07-20 2010-06-23 Abb技术有限公司 半导体模块
JP2013149819A (ja) * 2012-01-20 2013-08-01 Fuji Electric Co Ltd 高圧モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI806343B (zh) * 2021-08-30 2023-06-21 台灣積體電路製造股份有限公司 半導體封裝及其製造方法
US12033906B2 (en) 2021-08-30 2024-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof

Also Published As

Publication number Publication date
CN107431067B (zh) 2020-03-31
US20180068918A1 (en) 2018-03-08
JPWO2016158072A1 (ja) 2017-08-17
WO2016158072A1 (ja) 2016-10-06
DE112016001427T5 (de) 2017-12-21
US11011442B2 (en) 2021-05-18
JP6381784B2 (ja) 2018-08-29

Similar Documents

Publication Publication Date Title
CN104517913B (zh) 半导体装置及其制造方法
CN109935574B (zh) 半导体模块和用于生产半导体模块的方法
CN108242401B (zh) 用于制造电子模块组件的方法和电子模块组件
CN106463420B (zh) 电力用半导体装置及其制造方法
US8674492B2 (en) Power module
CN104756249B (zh) 半导体装置及其制造方法
CN107431067A (zh) 功率模块
CN108292655A (zh) 功率模块
JP6705394B2 (ja) 半導体モジュールおよびインバータ装置
US9754855B2 (en) Semiconductor module having an embedded metal heat dissipation plate
US8637971B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN104067387A (zh) 半导体装置及其制造方法
CN103515332A (zh) 半导体封装件
JP6676079B2 (ja) 半導体装置およびその製造方法
CN109599372A (zh) 半导体装置
JP2009252838A (ja) 半導体装置
US9257376B2 (en) Semiconductor package and method of manufacturing the same
CN104425413A (zh) 半导体装置及其制造和运行方法和制造半导体组件的方法
CN109729738A (zh) 功率模块及其制造方法
CN108735614A (zh) 半导体装置及半导体装置的制造方法
CN109712944A (zh) 具有被部分涂覆的电源端子的功率半导体模块
CN104471705B (zh) 用于大面积半导体芯片的低热应力封装
CN106024385A (zh) 一种片式高压瓷介电容器
KR20150060041A (ko) 전력 모듈 패키지 및 그 제조 방법
CN107068644A (zh) 半导体装置、引线框架以及引线框架的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant