CN104425413A - 半导体装置及其制造和运行方法和制造半导体组件的方法 - Google Patents

半导体装置及其制造和运行方法和制造半导体组件的方法 Download PDF

Info

Publication number
CN104425413A
CN104425413A CN201410450708.7A CN201410450708A CN104425413A CN 104425413 A CN104425413 A CN 104425413A CN 201410450708 A CN201410450708 A CN 201410450708A CN 104425413 A CN104425413 A CN 104425413A
Authority
CN
China
Prior art keywords
chip assembly
semiconductor
control electrode
contact
main electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410450708.7A
Other languages
English (en)
Other versions
CN104425413B (zh
Inventor
G.比尔
I.埃舍尔-珀佩尔
J.赫格尔
O.霍尔费尔德
P.坎沙特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104425413A publication Critical patent/CN104425413A/zh
Application granted granted Critical
Publication of CN104425413B publication Critical patent/CN104425413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及半导体装置及其制造和运行方法和制造半导体组件的方法。该半导体装置包括上和下接触板以及多个芯片组件。每个芯片组件具有半导体芯片，其具有半导体本体，半导体本体具有上侧和与上侧对置的在垂直方向上隔开的下侧。在上侧上分别布置有单独的上主电极和控制电极。芯片组件分别具有独立的布置在有关的芯片组件的半导体芯片的下侧上的下主电极或在每个芯片组件中布置在该芯片组件的半导体本体的下侧上的共同的下主电极。在每个芯片组件中借助其控制电极能够控制在上主电极与下主电极之间的电流。芯片组件通过介电填料以材料决定的方式彼此连接成固定复合体。嵌入复合体中的控制电极互连结构将芯片组件的控制电极彼此导电连接。

Description

半导体装置及其制造和运行方法和制造半导体组件的方法
技术领域
本发明涉及半导体装置、用于制造半导体组件的方法、用于制造半导体装置的方法和用于运行半导体装置的方法。
背景技术
具有目前位于市场上的压接式封装单元的半导体装置拥有复杂的构造，以便使在压接式封装单元中包含的半导体芯片与这些单元的主电极、例如发射极和集电极、源极和漏极或阳极和阴极电连接，和/或与控制电极、例如栅极或基极电连接。
发明内容
因此，存在对这种半导体装置的改进的设计、对改进的制造方法和改进的半导体装置的运行的需求。为此，本发明提供一种根据权利要求1所述的半导体装置、一种根据权利要求22所述的用于制造半导体组件的方法、一种根据权利要求28所述的用于制造半导体装置的方法和一种根据权利要求29所述的用于运行半导体装置的方法。本发明的扩展方案和改进方案是从属权利要求的主题。
半导体装置包括上接触板和下接触板以及多个芯片组件。所述芯片组件中的每一个具有半导体芯片，其具有半导体本体，该半导体本体拥有上侧和与该上侧对置的下侧，其中上侧在垂直方向上与下侧隔开。此外，所述芯片组件中的每一个具有布置在上侧上的单独的（即仅属于有关的芯片组件的）上主电极和布置在上侧上的单独的（即仅属于有关的芯片组件的）控制电极。此外，所述芯片组件中的每一个可以具有单独的（即属于有关的芯片组件的）下主电极，该下主电极被布置在有关的芯片组件的半导体芯片的半导体本体的下侧上，或者芯片组件可以具有共同的下主电极，该下主电极被布置在芯片组件的半导体本体中的每个的下侧上。
借助控制电极，可以控制在该芯片组件的单独的上主电极和该芯片组件的单独的下主电极或共同的下主电极之间的电流。此外，在上主电极与下主电极之间的电流路径也被称作“负载路段”。
在此意义下如下电极被理解为主电极，在这些电极之间半导体本体在半导体芯片的运行期间被负载电流流经。半导体芯片例如可以包含二极管、或MOSFET、IGBT、一般而言IGFET、双极型晶体管、晶闸管或任意的其它的可控的功率半导体器件。上主电极和下主电极一般可以为任意的被集成到相应半导体芯片中的功率半导体器件的阳极和阴极、阴极和阳极、漏极和源极、源极和漏极、发射极和集电极或集电极和发射极。控制电极、例如（例如MOSFET、IGBT、IGFET、晶闸管的）栅极端子或（例如除IGBT之外的双极型晶体管的）基极端子为控制端子，通过该控制端子可以控制相应的上主电极与下主电极之间的负载电流。在所述芯片组件中的每一个中，控制电极位于半导体本体的上侧上。
此外，该半导体装置具有介电的填料，所述芯片组件通过该填料以材料决定的方式彼此连接成固定的复合体。嵌入固定的复合体中的控制电极互连结构将芯片组件的控制电极彼此导电地连接。为此，介电填料可以连续地在相邻的芯片组件之间延伸。可选地，介电填料甚至可以在相邻的芯片组件的半导体本体之间连续地延伸并且分别直接与该半导体本体、即与其半导体材料邻接。
在用于制造半导体组件的方法中，提供载体、以及介电填料和多个芯片组件。所述芯片组件中的每一个具有半导体芯片，其具有半导体本体，其中该半导体本体具有上侧和与上侧对置的下侧，并且其中上侧在垂直方向上与下侧隔开。此外，所述芯片组件中的每一个包含布置在上侧上的单独的上主电极和布置在上侧上的单独的控制电极。所述芯片组件并排地被布置在载体上。此后，控制电极借助控制电极互连结构导电地彼此连接。布置在载体上的芯片组件和将控制电极电连接的控制电极互连结构被嵌入填料中。随后，填料被硬化，使得芯片组件相互之间以及控制电极互连结构与芯片组件通过填料固定地彼此连接，并且芯片组件与控制电极互连结构和填料一起形成固定的复合体。此外，所提供的芯片组件中的每一个要么具有单独的下主电极，该下主电极被布置在有关的芯片组件的半导体本体的下侧上，要么在固定的复合体上布置所述芯片组件共同的下主电极，在所述芯片组件中的每一个中该下主电极被布置在该芯片组件的半导体本体的下侧上。在所述芯片组件中的每一个中，可以借助其控制电极来控制在该芯片组件的单独的上主电极和单独的或共同的下主电极之间的电流。
从可如前面所阐述的那样来制造的半导体组件出发，可以产生具有上面提及的特征的半导体装置。为此，提供上接触板和下接触板，并且将半导体组件布置在上接触板与下接触板之间，使得在所述芯片组件中的每一个中上主电极与上接触板导电连接并且下主电极与下接触板导电连接。
为了能够实现如前面所阐述的那样构建的和/或制造的半导体装置的电气运行，所述半导体装置可以被插入在导电的上压力接触件与导电的下压力接触件之间，使得在上压力接触件与上接触板之间存在压力接触，而上压力接触件和上接触板不以材料决定的方式连接，并且在下压力接触件与下接触板之间存在压力接触，而下压力接触件和下接触板不以材料决定的方式连接。上压力接触件和下压力接触件连接到电压源上，使得不同的电位施加在上压力接触件和下压力接触件上。
附图说明
随后借助实施例参照附图来阐述本发明。在这些图中，相同的附图标记表示相同或起相同作用的部分。
图1至图29示出根据第一实施例的半导体装置和半导体组件的制造。
图30至图51示出根据第二实施例的半导体装置和半导体组件的制造。
图52至图75示出根据第三实施例的半导体装置和半导体组件的制造。
图76至图79示出用于制造半导体装置的控制电极互连结构的不同几何结构，其中所有芯片组件的控制端子具有至芯片组件的共同的控制连接点的等长的连接线路。
图80和图81示出用于将多个芯片组件嵌入填料中的另一方法的不同步骤。
图82示出半导体装置，该半导体装置被插入在两个导电压力件之间并且通过所述压力件被电接触。
具体实施方式
第一实施例
首先，半导体装置的第一实施例以及用于制造该半导体装置的方法借助图1至29来阐述。
图1示出半导体芯片1以及用于制造如在图2中所示的芯片组件2的其它部件。半导体芯片1包括由半导体基本材料构成的半导体本体10，在该半导体本体中尤其包含p型导电和n型导电的半导体区域，用以实现集成到半导体本体10中的功率半导体器件。此外，半导体芯片1还可以具有任意多的导电层，譬如金属化、硅化物层或由掺杂的多晶半导体材料（例如多晶硅）构成的层，但也可以具有任意多的介电层、譬如氮化物层（例如氮化硅）或氧化物层（例如氧化硅），或具有钝化层，譬如酰亚胺层。半导体基本材料可以是任何已知的用于制造半导体器件通常的半导体基本材料，例如任意的元素半导体（例如硅、锗）、任意的化合物半导体（例如II-VI半导体、如硒化锌或硫化镉，III-V半导体、如磷化镓、砷化镓、磷化铟、锑化锡，或IV-IV半导体、如碳化硅或锗化硅）。
半导体本体10具有上侧10t以及与上侧对置的下侧10b。上侧10t在垂直方向v上与下侧10b隔开，其中垂直方向v垂直于下侧10b伸展。在上侧10t上布置有上主电极11，在下侧10b上布置有下主电极12。控制电极13同样位于上侧10t上。此外，可选的上介电钝化层15可以被施加到上侧10t上。该钝化层15例如可以是聚酰亚胺。
上主电极11、下主电极12和控制电极13例如可以是薄金属化层。这样的金属化层可以已经在制造具有其它相同半导体芯片1的晶片复合体中的半导体芯片1期间，即还在将晶片分割成彼此无关的半导体芯片1之前被施加到半导体本体10上。
如在图2中所示，导电的上补偿小板21位于上主电极11的背离半导体本体10的侧上，该上补偿小板借助上连接层31以材料决定的方式与上主电极11连接。相应地，导电的下补偿小板22位于下主电极12的背离半导体本体10的侧上，该下补偿小板借助下连接层32与下主电极12以材料决定的方式连接。
补偿小板21和22尤其用于减低机械应力，该机械应力在这种补偿小板21、22通过以后阐述的（例如由铜或铝构成的）接触板41或42被压力接触时出现，其中所述接触板具有与半导体本体10的热膨胀系数极为不同的热膨胀系数。在缺少补偿小板21、22的情况下，接触板41和42将直接接触非常薄的主电极11或12。由于在此形成的热机械应力，在最好的情况下半导体芯片1的电特性将改变，在最不利的情况下半导体芯片1也可能断裂。
补偿小板21和22（在安装在上主电极11或下主电极12上之前以及直接在安装之后）在垂直方向v上具有相对大的厚度d21'或d22'，例如分别至少0.5mm、分别至少1mm或分别至少1.5mm。此外，在补偿小板21和22如以后还要阐述的那样被打磨时，通过大厚度应避免对主电极11或12 的损伤。
可选地，上补偿小板21和/或下补偿小板22可以具有线性热膨胀系数，其显著小于上主电极11和下主电极12的线性热膨胀系数，以便实现线性热膨胀系数与半导体本体10的小的线性热膨胀系数的适配。例如，上补偿小板21和/或下补偿小板22在20℃的温度下可以具有小于11ppm/K的线性热膨胀系数，或具有甚至小于7ppm/K的线性热膨胀系数。上补偿小板21和/或下补偿小板22在此例如可以由如下材料之一构成或具有如下构造之一：钼；金属基质复合材料（MMC），例如AlSiC（铝硅碳化物）；具有两个或更多金属层的多层材料、例如具有层序列铜钼铜（Cu-Mo-Cu）的三层材料，例如层厚度比为1:4:1，这在20℃的温度下得到大约7.3ppm/K的Cu-Mo-Cu三层材料的膨胀系数。
上连接层31例如可以被构造为任意的焊料层，尤其也可以被构造为扩散焊料层、烧结层，该烧结层包含烧结的金属粉末（例如银粉末或银片），或被构造为导电粘接层。与此无关地，下连接层32也可以被构造为任意的焊料层，尤其也可以被构造为扩散焊料层、烧结层，该烧结层包含烧结的金属粉末（例如银粉末或银片），或被构造为导电粘接层。上连接层31和下连接层32尤其可以由相同材料构成，但也可以使用针对这两个层所提到的材料的任意组合。
在图1中，被用于制造上连接层31或下连接层32的初始材料用31'或用32'来表示。应该以此来表达的是，原始连接剂31'和32'在制造连接之后可以以改变的形式存在。
在构造为焊料的初始材料31'、32'（例如包含锡的焊料）的情况下，所得到的连接层31或32可以包含如下材料（例如铜），该材料在连接过程期间从上主电极11或下主电极12扩散至焊料中，并且因此是完成的连接层31或32的组成部分。为了制造连接，焊料31'、32'例如可以以焊料膏的形式（例如通过丝网印刷或刮板印刷）被涂敷到主电极11、12上和/或补偿小板上。同样，焊料31'、32'但是也可以以预制的焊料小板（“预先形成的焊料”）的形式被装入上补偿小板21与上主电极11之间或下补偿小板22与下主电极12之间。在任何情况下，该焊料膏或该焊料小板/这些焊料小板为了制造所阐述的连接而被熔融并且随后被冷却，使得在上补偿小板21与上主电极11之间或在下补偿小板22与下主电极12之间分别形成上连接层31或下连接层32形式的材料决定的连接。
在构造为烧结层的连接层31或32的情况下，该连接层所基于的初始材料31'或32'可以被构造为膏，该膏包含金属粉末（例如银粉末或银片）以及溶剂。为了制造连接层31、32，该膏例如可以（例如通过丝网印刷或刮板印刷）被涂敷到主电极11、12和/或补偿小板21、22上。由膏形成的膏层于是被布置在上主电极11与上补偿小板21之间并且分别接触该上主电极11和上补偿小板21，和/或另一由膏形成的膏层被布置在下主电极12与下补偿小板22之间并且分别接触下主电极12与下补偿小板22。在该状态下，膏层通过蒸发其中所包含的溶剂来干燥并且此后被烧结，其中烧结可以在明显低于250℃的温度的情况下进行。通过烧结，由两个膏层31'、32'形成（导电的）上连接层31或（导电的）下连接层32。
在构造为导电粘接层的连接层31或32的情况下，该连接层所基于的初始材料31'或32'构造为导电粘接剂。为了制造连接层31、32，粘接剂例如可以（例如通过丝网印刷或刮板印刷）被涂敷到主电极11、12上和/或补偿小板21、22上。由粘接剂形成的上胶粘剂层被布置在上主电极11与上补偿小板21之间并且分别接触该上主电极11与上补偿小板21。通过随后的硬化，由上胶粘剂层形成导电的上连接层31。相应地，由粘接剂形成的下胶粘剂层被布置在下主电极12与下补偿小板22之间并且分别接触该下主电极12与下补偿小板22。通过随后的硬化，由下胶粘剂层形成导电的下连接层32。
如此外在图3中和在图4中以垂直剖面所示的那样，然后多个芯片组件2并排地被放置在共同的载体300的相同侧上，其中多个芯片组件中的每一个都具有半导体芯片1并且如所阐述的那样装备有上补偿小板21和下补偿小板22。可选地，放置可如所示的那样进行，使得所有芯片组件2的上补偿小板21背离载体300。然而，原则上，也可以在芯片组件2中的一个或多个芯片组件中上补偿小板21背离载体300，而在芯片组件2的一个或多个另外的芯片组件中上补偿小板21朝向载体300。
芯片组件2在载体300上的放置可以进行为使得这些芯片组件相对于彼此位于预先给定的位置中。为了避免所放置的芯片组件2的滑动，载体300的表面可以被构造为使得芯片组件2附着到该表面上。例如，载体300为此可以配备有粘接膜，芯片组件2被放置到该粘接膜上。
如此外在图5中所示，在将芯片组件2放置到载体300上之后，将控制电极互连结构70施加到固定在载体300上的芯片组件2上，使得该芯片组件2的控制电极13通过控制电极互连结构70彼此导电连接。控制电极互连结构70例如可以被构造为预制的、栅格状的印刷电路板，或被构造为预制的、导电的冲压栅格。在任何情况下，控制电极互连结构70具有导体结构72，如在根据图6的放大的部分A和根据图7的部分A的垂直剖面中示出的。在印刷电路板的情况下，导体结构72可以通过介电载体的平面金属化（例如FR-4）来构造。在导电的冲压栅格的情况下，导体结构72例如可以通过对金属板的冲压来产生。在导体结构72与控制电极13之间的导电连接可以借助连接层33（参见图10）、例如焊料、具有烧结的金属粉末的层、导电的粘接剂或单纯的压力接触来制造。
在根据图10的装置中，控制电极互连结构70直接处于钝化层15上。替代于此，控制电极互连结构70和/或控制电极互连结构70的导体结构72也可以与钝化层15隔开。在钝化层15与控制电极互连结构70之间或在钝化层15与导体结构72之间然后形成的自由空间以后将以填料4来填充。为了保证在控制电极互连结构70或控制电极互连结构70的导体结构与控制电极13之间所需的电连接，连接层33必须被构成为相应地更厚，和/或控制电极互连结构70或其导体结构72必须在控制电极13之上具有突起部，该突起部朝着控制电极13的方向延伸。
可选地，在控制电极互连结构70与控制电极13连接之前、期间或之后导电连接件78可以被施加到控制电极互连结构70上，并且与导体结构72导电连接，这可以借助焊料、具有烧结的金属粉末的层、导电粘接剂通过焊接或通过超声波接合来进行。
图8和图9示出对应于图3或图4的、然而在将控制电极互连结构70安装在控制电极13上之后的俯视图或垂直剖面。该图示仅应理解为示意性的。尤其，利用图9应示出，芯片组件2（由于上补偿小板21）可以在垂直方向v上可以突出超过控制电极互连结构70。图10示出根据图9的视图的放大的区段。其中也示出了已经阐述的连接层33。
如此外在图11中所示，在制造在控制电极互连结构70与控制电极13之间的导电连接之后，粘稠的填料4被施加到位于载体300上的芯片组件2之上。此后，填料4如在图12中所示的那样借助冲具310被压向载体300，使得至少位于分别相邻的芯片组件2之间的间隙以填料4填充。
此后，填料4被硬化，使得嵌入填料4中的芯片组件2与填料4一起形成固定的复合体5。如此外在图13中所示，冲具310在填料4硬化之后可以从固定的复合体5被提起，并且复合体5可以从载体300被移除。图14示出然后存在的复合体5。至少在硬化状态中为介电的填料4引起芯片组件2固定地且以材料决定的方式彼此连接。例如缩聚的聚合物（例如环氧树脂或基于聚氨酯的浇注材料）适合作为填料。然而，原则上，对于本发明的所有扩展方案可以使用任意的填料4，只要这些填料在硬化状态中为介电的。尤其，根据本发明的填料可以由均质材料或均质材料混合物形成。
现在，复合体5的上覆盖层51可以从复合体5被去除，使得从复合体5保留剩余复合体6，参见图6。可选地，可以在例如通过成型铣削去除覆盖层51之前或之后使复合体5为所期望的几何形状。例如为此在图16中示出了剩余复合体6，该剩余复合体具有基本上矩形的基本轮廓，这在根据图18的俯视图中被示出，在该俯视图中也可看到上补偿小板21。图17还示出根据图16的视图的放大的部分。
此外，借助根据图16至18的构造来阐述制造。当然，其它制造也同样可以从根据图15的装置出发来进行。然后，可以在以后的时间点实现与期望的几何形状的可能期望的适配。
在任何情况下，填料4在剩余复合体6中也引起芯片组件2固定地彼此连接。在此情况下，填料4可选地直接紧贴在所述芯片组件2中的每一个的半导体本体10上，即在其半导体材料上。在此，填料4可以在相邻的芯片组件2的半导体芯片1的半导体本体10之间连续地延伸。
图19示出根据图18的装置，以及附加地示出被填料4遮盖的并且因此仅虚线示出的控制电极互连结构70的分布。根据图20的图示对应于根据图19的图示，然而在相对的侧来看，使得在此可看到下补偿小板22。又虚线示出了被填料4遮盖的控制电极互连结构70的分布。
图21示出图19中所示的具有芯片组件2的放大的部分B。在此，芯片组件2的半导体芯片1的被填料4掩盖的半导体10的侧向界限借助点划线示出。同样被填料4掩盖的控制电极13的侧向界限借助点线示出。而未示出控制电极互连结构70的分布。
图22示出在图19中所示的具有剩余复合体6的侧边缘6r或填料4的区段的放大的部分C。在此，被填料4掩盖的可选地导电的连接件78的侧向界限借助点划线示出。同样被填料4掩盖的控制电极互连结构70的分布借助点线示出。
只要存在导电的连接件78，该连接件就可以从剩余复合体6之外通过连接电极75来电接触，该连接电极被引导穿过在填料4中产生的例如被构造为孔或槽的穿通部。图23和图24示出关于此的实例，图23和图24对应于根据图19和图22的部分C。如首先在图23中所示的，嵌入填料4中的连接件78可以穿过硬化的填料4来钻孔，使得形成构造为孔的穿通部44。同样，代替孔，可以将槽铣削到填料4中，并且可选地也铣削到嵌入该填料中的连接件78中。在任何情况下，穿通部44从剩余复合体6的侧边缘6r或填料4出发在垂直于垂直方向v的方向上进入填料4直至至少延伸至连接件78。
如此外在图24中所示，然后可以将连接电极75引入穿通部44中，使得该连接电极电接触连接件78。连接电极75例如可以是螺钉，该螺钉被旋入相对于螺钉的外螺纹尺寸不足地构造的孔中，使得外螺纹切入到连接件78中。替代地，也可以首先将与螺钉的外螺纹相配的内螺纹切割到孔中，该内螺纹伸入连接件78中并且螺钉75然后被旋入内螺纹，直至旋入连接件78中。另一替代方案在于，将连接电极75的被焊接的尖端推入穿通部44中并且然后将连接电极75与连接件78焊接。焊接所需的热量可以通过连接电极75来输送。同样可能的是，借助导电的粘接剂将连接电极75与连接件78机械并且导电连接。
如同样在图24中所示的，连接电极75可以被用于将控制线路9固定在剩余复合体6上。通过这种控制线路9，可以在以后的运行期间将电控制信号、例如“高”电平或“低”电平输送给控制电极13，例如以便将负载路段置于导通或截止状态中。
替代于如所描述的那样与控制电极互连结构70的导体结构72导电地并且可选地也以材料决定的方式连接的连接件78，导体结构72也可以直接以借助图23和图24所描述的方式通过连接电极75被电接触和/或与控制线路9电连接。在这种情况下，因此导体结构72本身承担连接件78的作用。
图25示出在图29中所示的完成的半导体装置7的分解图，图26和图27示出在半导体装置的装配期间的半导体装置7，以及图28示出根据图29的、然而没有上接触板41的装置的俯视图。如从这些图25至29中得出的那样，半导体装置7包括具有穿通部44的剩余复合体6、导电的上接触板41、导电的下接触板42以及间隔环50。剩余复合体6可以配备有连接电极75和/或控制线路9，如参照图23和图24所阐述的那样。
具有嵌入填料4中的控制电极互连结构70的剩余复合体6被布置在上接触板41与下接触板42之间。上接触板41用于电并且机械接触所述芯片组件2中的每一个的朝向上接触板41的补偿小板21、22（在此：上补偿小板21）。为此，上接触件41针对所述芯片组件2中的每一个具有上接触平台411（为此参见图26），该上接触平台电并且机械接触有关的芯片组件2的补偿小板21、22之一（在此：上补偿小板21）。
相应地，下接触板41用于电并且机械接触所述芯片组件2中的每一个的朝向下接触板42的补偿小板21、22（在此：下补偿小板22）。为此，下接触件42针对所述芯片组件2中的每一个具有下接触平台421，该下接触平台电并且机械接触有关的芯片组件2的补偿小板21、22之一（在此：下补偿小板22）。
例如铜适合作为上接触件41和/或下接触件42的材料，铜可选地可以在表面上配备有薄的镍层。然而，原则上也可以使用任意的其它的导电材料，尤其是金属或金属合金，例如铝或铝合金或铜合金，或者具有涂层或者没有涂层。
在所示的实例中，在半导体装置7的芯片组件2中的每一个中，上接触小板21位于芯片组件2的朝向上接触板41的侧上，并且下接触小板22位于芯片组件2的朝向下接触板42的侧上。
与此不同地，其它半导体装置可以具有芯片组件2的第一子集和芯片组件2的第二子集，其中在第一子集的芯片组件2中的每一个中上接触小板21位于芯片组件2的朝向上接触板41的侧上，并且下接触小板22位于芯片组件2的朝向下接触板42的侧上，并且其中在第二子集的芯片组件3中的每一个中上接触小板21位于芯片组件2的朝向下接触板42的侧上，并且下接触小板22位于芯片组件2的朝向上接触板41的侧上。
同样可能的是，在半导体装置的芯片组件2中的每一个中，上接触小板21位于芯片组件2的朝向下接触板41的侧上，并且下接触小板22位于芯片组件2的朝向上接触板41的侧上。
布置在接触板41与42之间的并且环形地围绕剩余复合体6的间隔环50由介电材料、例如陶瓷构成。由此防止在接触板41与42之间的电气短路。如也在本发明的所有其它扩展方案中那样，间隔环50可以不仅与上接触板41而且与下接触板42以材料决定的方式、例如通过焊接、粘接或烧结来连接。
替代于或附加于如前面所阐述的那样被布置在芯片组件2的半导体芯片1与上接触板41之间的控制电极互连结构70，控制电极互连结构70或其它控制电极互连结构可以以相应的方式也被布置在芯片组件2的半导体芯片1与下接触板42之间，以便电连接控制电极13，所述控制电极可选地可以被布置在半导体本体10的朝向下接触件42的侧上。
只要存在至少一个控制电极互连结构70，就可以针对控制电极互连结构70中的每一个设置连接电极75和/或导电的控制线路9（参见图23、24和27至29），以便能够从完成的半导体装置7（参见图29）之外电接触有关的控制电极互连结构70。在此，每个这种控制电极互连结构70可以与其它控制电极互连结构70的构型无关地如根据图23和图24所阐述的那样通过导电的并且可选地也以材料决定的方式与导体结构72连接的、导电的连接件78从剩余复合体6之外来电接触，或所述控制电极互连结构70的导体结构72甚至可以承担连接件78的作用。
在任何情况下，连接电极75或如在图27和图29中所示的那样控制线路9可以穿过在间隔环50中构造的通孔或槽55（参见图25和图26）被引导至半导体装置7的外侧。在间隔环50之内，控制线路9（和/或连接电极75）导电地连接到控制电极互连结构70上并且因此连接到控制电极13上。若使用连接电极75、例如螺钉，则该连接电极可以不仅被引导通过穿通部44而且也被引导通过通孔或槽55。在螺钉的情况下，该螺钉可以具有螺钉头，当该螺钉被旋入连接件78中或被旋入控制电极互连结构70的导体结构72中时，该螺钉头直接地或例如通过垫圈间接地紧贴在间隔环50上。
第二实施例
随后，半导体装置的第二实施例以及用于制造该半导体装置的方法借助图30至图51来阐述。在第一实施例中芯片组件2的半导体芯片1在嵌入填料4中之前分别配备有上补偿小板21和下补偿小板22，而半导体芯片1在第二实施例中在嵌入之前分别仅配备一个补偿小板。所述补偿小板原则上分别可以为上补偿小板21，但也可以为下补偿小板22。在随后的图中这以下补偿小板22为例来阐述。
图30示出半导体芯片1以及用于制造如在图31中所示的芯片组件2的其它部件。半导体芯片1可以与第一实施例的半导体芯片1一样地来构造或以与第一实施例的半导体芯片1相同的方式来制造。
如在图31中所示，导电的下补偿小板22位于下主电极12的背离半导体本体10的侧上，该下补偿小板借助下连接层32以材料决定的方式与下主电极12连接。
下补偿小板22用于与根据第一实施例的下补偿小板22相同的目的并且其可以具有与根据第一实施例的下补偿小板22相同的特性并且以与根据第一实施例的下补偿小板22相同的方式与下主电极12连接。相应地，下连接层32具有与根据第一实施例的下连接层32相同的构造并且以与根据第一实施例的下连接层32相同的方式且由与根据第一实施例的下连接层32相同的初始材料32'来制造。
图32示出在颠倒（auf den Kopf gedreht）的位置中的根据图31的装置。在该位置中，如此外在图33中所示，多个芯片组件2并排地被放置到共同的载体300的相同侧上，使得芯片组件2的半导体芯片1的上侧10t朝向载体300，其中多个芯片组件中的每一个都具有如根据图30和图31所阐述的构造。
可选地，如前面所描述的导电连接件78也还可以被放置到载体300上的芯片组件2旁边。
可以将芯片组件2和必要时连接件78放置到载体300上，使得芯片组件2和必要时连接件78相对于彼此位于预先给定的位置中。为了避免所放置的芯片组件2的滑动，载体300的表面可以被构造为使得芯片组件2和必要时连接件78附着到所述表面上。例如，载体300为此可以配备有粘接膜，芯片组件2和必要时连接件78被放置到该粘接膜上。图34示出具有固定在载体300上的芯片组件2的根据图33的装置的放大的区段。
如此外在图35中所示，在将芯片组件2和必要时连接件78放置到载体300之后，将粘稠的填料4施加到位于载体300上的芯片组件2和必要时连接件78之上。此后，填料4如在图36中所示的那样借助冲具310被压向载体300，使得至少位于分别相邻的芯片组件2之间的间隙以填料4填充。
此后，填料4被硬化，使得嵌入填料4中的芯片组件2与填料4一起形成固定的复合体5。如此外在图37中所示，冲具310在填料4硬化之后可以从固定的复合体5被提起，并且复合体5可以从载体300被移除。图38示出然后存在的复合体5。至少在硬化状态中为介电的填料4引起芯片组件2固定地且以材料决定的方式彼此连接。填料4可以由与第一实施例的填料4相同的材料构成，或以与第一实施例的填料4相同的方式来处理并且具有与第一实施例的填料4相同的特性。
图39示出根据图38的颠倒的装置，图40示出具有嵌入填料4中的芯片组件2的根据图39的装置的放大的区段，并且图41示出面临上主电极11和控制接触部13的根据图39的整个复合体5的俯视图。从图40和图41中可看出，上主电极11和控制电极13未被填料4覆盖，这因此引起上主电极11和控制电极13在嵌入填料4中期间朝向载体300并且通过载体300来保护以免与填料4接触。上主电极11和控制电极13因此露出，使得它们能毫无问题地被电接触。可选地，还可以执行预防性的清洁步骤，以便清除上主电极11和控制电极13上的可能的污物。
如此外在图42中所示，将控制电极互连结构70施加到根据图41的复合体5上，使得芯片组件2的控制电极13和必要时连接件78通过控制电极互连结构70的导体结构72并且因此通过控制电极互连结构70彼此导电地连接。
控制电极互连结构70例如又可以被构造为预制的栅格状的印刷电路板或被构造为预制的导电的冲压格栅，被放到复合体5上并且与控制电极13以及必要时与连接件78导电连接。相应的导电连接例如可以借助焊料或具有烧结的金属粉末的层或导电的粘接剂来制造。在导电的冲压栅格的情况下，导体结构72例如可以通过对金属板的冲压来产生。
代替将作为预制单元的控制电极互连结构70施加到复合体5上，控制电极互连结构70的导体结构72也可以通过沉积方法被施加到复合体5上并且可选地被介电层73覆盖，这随后借助图43和图44示例性地示出。
图43示出复合体5的具有施加到其上的控制电极互连结构70的导体结构72的区段的放大的垂直剖面。虚线示出了被填料掩盖的连接件78的位置。导体结构72接触控制电极13中的每一个，并且导体结构在连接件78（只要存在）之上伸展并且同样接触该连接件。因此，控制电极13彼此导电连接以及必要时与连接件78导电连接。
导体结构72例如可以通过将导电材料、例如金属或掺杂的多晶半导体材料沉积到复合体5上来实现。沉积例如可以通过化学和/或物理沉积方法、譬如PVD（PVD=physical vapor deposition，物理气相沉积）、或者CVD（CVD=chemical vapor deposition，化学气相沉积）、通过溅射或通过电镀或非电镀来进行。沉积可以一致地进行。完成的被沉积的导体结构72例如可以具有从30μm到70μm的范围内的厚度。
在所提到的方法中的每一种方法中，可以首先在复合体5上产生导电材料的闭合的层，并且此后将该闭合的层结构化，例如借助掩膜以光刻方式结构化。同样可能的是，首先将掩膜层施加到复合体5上，将掩膜层结构化，使得该掩膜层具有开口，并且然后将导电材料沉积在结构化的掩膜层上，使得导电材料放在复合体5上的掩膜开口的区域中并且在构造导体结构72的情况下将控制电极13以及必要时连接件78彼此导电连接。
为了避免在控制电极互连结构70的导体结构72之间穿过钝化部15的电压击穿，可以使用具有足够厚度的钝化部15，或可选地在沉积导体结构72之前还可以将附加的介电层施加到钝化层15上。附加的介电层于是被布置在钝化层15与导体结构72之间。附加的介电层同样可以通过一致的沉积被施加到复合体5上。作为结果，上主电极12并未或至少未完全被附加的介电层覆盖。在整面地沉积附加的介电层的情况下，该介电层必须在上主电极12的区域中被打开，以便能够实现上主电极的接触。例如有机聚合物、聚酰亚胺、环氧树脂或硅树脂适合作为这样的附加的介电层的材料。
如此外作为结果在图44中所示的，可选地可以将另一例如介电的层73施加到导体结构72上，以便将该导体结构电绝缘。这样的介电层73的施加可以通过任意的可用的技术来进行。例如，介电材料可以通过沉积（例如PVD或CVD或溅射）被施加到导体结构72上。同样可能的是，将所冲压的介电板或介电膜放到或粘接到导体结构72上。
在制造复合体5之后，不仅可以将控制电极互连结构70施加到复合体5上，而且也还可以给上主电极11分别配备上补偿小板21，这在图45和图46中被示出。
上补偿小板21用于与根据第一实施例的上补偿小板22相同的目的并且其可以具有与根据第一实施例的上补偿小板21相同的特性且以与根据第一实施例的上补偿小板22相同的方式与上主电极11中的各一个连接。相应地，上连接层31可以具有与根据第一实施例的上连接层31相同的构造并且以与根据第一实施例的上连接层31相同的方式且由与根据第一实施例的上连接层31相同的初始材料32'来制造。通过上补偿小板21以此方式与半导体芯片1连接，该上补偿小板形成有关的芯片组件2的组成部分。
在装备上补偿小板21之前或之后以及在施加控制电极互连结构70之前或之后，复合体5可选地可以被施加到载体320上，使得半导体本体10的下侧10b朝向载体320，这作为结果在图46中被示出。
现在可以重新将另外的填料4'以相同方式施加到该装置上并且此后使该填料硬化，如已经借助图11至13针对填料4到位于载体300上的芯片组件2上的施加所阐述的那样。填料4'在此可以具有与填料4相同的特性。在此，填料4'和填料4可以相同或不同。
作为结果形成复合体5'，如在图47中以部分（还在载体320上）并且在图48中作为整体（从载体320分离）被示出。图47和图48示出在去除这里不仅上覆盖层51而且下覆盖层52之前的复合体5'。在去除这些覆盖层51和52之后保留剩余复合体6，如在图49中作为整体并且在图50中作为放大的部分被示出。
在图47和图48中，平面E1给出在上覆盖层51与剩余复合体6之间的界面。相应地，平面E2给出在下覆盖层52与剩余复合体6之间的界面。平面E1和E2优选地彼此平行地伸展。
通过从复合体5'中去除上覆盖层51和下覆盖层5，硬化的填料4、4'部分地从复合体5'被去除。此外，在芯片组件2中的每一个中，有关的芯片组件2的上补偿小板21和下补偿小板22分别部分地从复合体5'被去除。
在任何情况下，在去除上覆盖层51和下覆盖层52之后填料4和/或另外的填料4'也导致芯片组件1固定地并且以材料决定的方式彼此连接并且与填料4一起形成剩余复合体6。
上覆盖层51和下覆盖层52的去除例如可以通过复合体5'在常规的晶片研磨设备中的加工（研磨、抛光、磨光等）来进行。由此可以实现，剩余复合体6（除了小的碟化效应之外）具有平面平行的表面6t和6b，(被打磨的)上补偿小板21和（被打磨的)下补偿小板22在所述表面上与填料4齐平地终止。
在去除上覆盖层51和下覆盖层52之后，在剩余复合体6中保留芯片组件2中的每一个的半导体芯片1、上连接层31和下连接层32。此外，然后，在半导体组件2中的每一个中，上补偿小板的在去除上覆盖层51之后保留的剩余部分和下补偿小板22的在去除下覆盖层52之后保留的剩余部分露出。
在去除上覆盖层51之后，上补偿小板21的厚度d21相对于其原始厚度d21'（参见图45）减小，例如减小了大约0.1mm。但是，被降低的厚度d21仍然可以例如为至少0.4mm，至少0.9mm或至少1.4mm。
此外，通过去除下覆盖层52，下补偿小板22的厚度d22相对于其原始厚度d22'（参见图30）减小，例如减小了大约0.1mm。但是，被降低的厚度d22仍然可以例如为至少0.4mm，至少0.9mm或至少1.4mm。
作为结果，可以在剩余复合体6中以与在第一实施例的剩余复合体6（图16）中相同的方式可选地在用于制造所期望的几何结构的成型铣削之后通过连接电极75和/或通过控制线路9电接触被填料4、4'覆盖的控制电极互连结构70或其导电结构72，如这已经借助第一实施例所阐述的。
此外，剩余复合体6可以被布置在导电的上接触板41与导电的下接触板42之间以及可选地被布置在介电间隔环50之内，使得所述芯片组件2中的每一个的上接触板41电并且机械接触朝向上接触板41的补偿小板21、22（在此：上补偿小板21），并且所述芯片组件2中的每一个的下接触板42电并且机械接触朝向下接触板42的补偿小板21、22（在此：下补偿小板22）。
上接触件41和下接触件42可以具有与第一实施例的上接触件41和下接触件42相同的特性并且由与第一实施例的上接触件41和下接触件42相同的材料构成。图51示出完成的半导体装置7。
第三实施例
随后，半导体装置的第三实施例以及用于制造该半导体装置的方法借助图52至图75来阐述。在第一实施例中芯片组件2的半导体芯片1在嵌入填料4中之前分别配备有两个补偿小板22和22或在第二实施例中分别配备有补偿小板22，而半导体芯片1在第三实施例中在嵌入之前没有配备补偿小板。更确切地说，在半导体芯片1被嵌入填料4之后，给半导体芯片1装备补偿小板21和22。半导体芯片1因此分别形成芯片组件2。
图52示出半导体芯片1，其除了缺少下主电极12之外可以与第一实施例的半导体芯片1同样地构造或以与第一实施例的半导体芯片1相同的方式来制造。半导体本体10的下侧10b因此露出，也就是说，该下侧通过半导体本体10的半导体材料形成。
图53示出在颠倒的位置中的根据图51的半导体芯片1。在该位置中，如此外在图54所示的，将多个半导体芯片1并排地放置到共同的载体300的相同侧上，使得半导体芯片1的上侧10t朝向载体300。图55示出具有固定在载体300上的半导体芯片1的根据图54的装置的放大的部分。如同样在图54中所示的，可选地，如前面所描述的导电的连接件78也还可以被放置到载体300上的半导体芯片1旁边。
可以将半导体芯片1和必要时连接件78放置到载体300上，使得半导体芯片1和必要时连接件78相对于彼此位于预先给定的位置中。为了避免所放置的芯片组件2的滑动，载体300的表面可以构造为使得半导体芯片1和必要时连接件78附着到所述表面上。例如，载体300为此可以配备有粘接膜，半导体芯片1和必要时连接件78被放置到该粘接膜上。
如此外在图56中所示的，在将半导体芯片1和必要时连接件78放置到载体300上之后，将粘稠的填料4施加到位于载体300上的半导体芯片1和必要时连接件78之上。
此后，填料4如在图57中所示的那样借助冲具310被压向载体300，使得至少位于分别相邻的半导体芯片1之间的间隙以填料4填充。
此后，填料4被硬化，使得嵌入填料4中的半导体芯片1与填料4一起形成固定的复合体5。
如此外在图58中所示的，冲具310在填料4硬化之后可以从固定的复合体5被提起，并且复合体5可以从载体300被移除。
图59示出然后存在的复合体5。至少在硬化状态中为介电的填料4引起半导体芯片1固定地且以材料决定的方式彼此连接。填料4可以由与第一实施例的填料4相同的材料构成，或以与第一实施例的填料4相同的方式来处理并且具有与第一实施例的填料4相同的特性。
图59示出在去除下覆盖层52之前的复合体5。由于在复合体中半导体本体10被颠倒，所以下覆盖层52位于上面。在去除该覆盖层52之后，保留剩余复合体6，如在图60中所示。在图59中，平面E2给出在下覆盖层52与剩余复合体6之间的界面。平面E2限定剩余复合体6的下侧6b，并且该平面优选地平行于剩余复合体6的上侧6t伸展。
通过将下覆盖层52从复合体5去除，这例如可以通过复合体5在常规的晶片研磨设备中的加工（研磨、抛光、磨光等）来进行，硬化的填料4部分地从复合体5被去除。在任何情况下，在去除下覆盖层51之后填料4也导致半导体芯片1固定地并且以材料决定的方式彼此连接并且与填料4一起形成剩余复合体6。在去除下覆盖层52之后，因此在剩余复合体6中保留半导体芯片1。
如此外借助图61至66所示的，可选的金属化层92被施加到剩余复合体6的下侧6b上，这例如可以通过沉积方法、例如通过化学和/或物理沉积方法、譬如PVD（PVD=physical vapor deposition，物理气相沉积）、或CVD（CVD=chemical vapor deposition，化学气相沉积）、通过溅射或通过非电镀来进行。
所施加的金属化层92可以如在图61和图62中所示的那样作为闭合的层来施加，或如在图63和图64中所示的那样作为结构化的层来施加。在结构化的层的情况下，结构化可以被选择为使得金属化层92的所有区段仅仅接触半导体本体10的下侧10b。在任何情况下，金属化层92接触半导体本体10的下侧10b。金属化层92因此对于半导体芯片1中的每一个为下主电极。此外，该金属化层承担增附剂的功能。该金属化层可以单层或多层地构建，在多层构造的情况下，该金属化层也可以被构建为夹心结构。该金属化层例如可以由钛构成或具有一个或多个钛层。可选地，金属化层92也可以被放到钝化层15（只要存在）上和/或填料4上。
图65示例性地示出在颠倒的位置中的根据图62的装置，图66示出该装置的放大的区段，更确切地说在可选地成型铣削该装置以实现所期望的几何结构之后。成型铣削可以如在本发明的所有其它扩展方案中那样在将半导体芯片1压入填料4中之后的任意时间点进行。根据图66的放大的区段也示出剩余复合体6的侧边缘6r，以及可选的、在侧边缘6r附近嵌入填料4中的连接件78。
如此外在图69中所示的，将控制电极互连结构70施加到根据图66的装置上，使得芯片组件2的控制电极13和必要时连接件78通过控制电极互连结构70的导体结构72并且因此通过控制电极互连结构70彼此导电地连接。
控制电极互连结构70例如又可以被构造为预制的栅格状的印刷电路板或被构造为预制的导电的冲压格栅，被放到剩余复合体6上并且与控制电极13以及必要时与连接件78导电连接。相应的导电连接例如可以借助焊料或具有烧结的金属粉末的层或导电的粘接剂或借助单纯的压力接触连接来制造。在导电的冲压栅格的情况下，导体结构72例如可以通过对金属板的冲压来产生。
代替将作为预制单元的控制电极互连结构70施加到剩余复合体6上，控制电极互连结构70的导体结构72可以如作为结果在图67中所示的那样也通过沉积方法被施加到剩余复合体6上，并且如作为结果在图68中所示的那样被介电层73覆盖。介电层73保护导体结构73和控制电极13以免与用于制造上连接层31的初始材料31'接触，该初始材料在图69中被示出并且该初始材料如作为结果在图70中所示的那样被施加到控制电极互连结构70和其导体结构72之上以及越过控制电极13和上主电极11施加到剩余复合体6上。此外，将用于制造下连接层32的初始材料32'越过下主电极12并且（只要如在本实例中那样被设置）越过金属化层92施加到其上。如尤其借助图70中的初始材料31'可容易地看到的那样，可以使用初始材料31'，但也可以使用初始材料32'来补偿剩余复合体6的表面的不平坦性。
替代地，然而同样可能的是，将初始材料31'结构化地仅涂敷在上主电极11之上，但是不涂敷在控制电极13之上并且不涂敷在控制电极互连结构70的导体结构72之上。在该情况下，可选地可以舍弃介电层73。
初始材料31'用于制造上连接层31，该上连接层将上主电极11与共同的上补偿板21以材料决定的方式且导电连接。相应地，初始材料32'用于制造下连接层32，该下连接层将下主电极12与共同的下补偿板22以材料决定的方式且导电地连接，如这在图71中并且作为结果在图72中所示的。图73示出针对图72的整个装置。
上补偿板21和下补偿小板22用于与根据第一实施例的上补偿小板21和下补偿小板22相同的目的并且它们可以（除了与垂直方向v垂直的更大延伸之外）具有与根据第一实施例的上补偿小板21和下补偿小板22相同的特性并且以与根据第一实施例的上补偿小板21和下补偿小板22相同的方式与上主电极11和下主电极12连接。相应地，上连接层31和下连接层32可以具有与根据第一实施例的上连接层31和下连接层32相同的构造并且以与根据第一实施例的上连接层31和下连接层32相同的方式且由与根据第一实施例的上连接层31和下连接层32相同的初始材料31'和32'来制造。
作为结果，在装备有补偿板21、22的剩余复合体6中可以以与在第一实施例的剩余复合体6（图16）中相同的方式通过连接电极75和/或通过控制线路9电接触被填料4覆盖的连接件78或被填料4覆盖的控制电极互连结构70或其导体结构72，如已经借助第一实施例所阐述的那样。
此外，剩余复合体6可以被布置在导电的上接触板41与导电的下接触板42之间以及可选地可以被布置在介电的间隔环50之内，使得上接触板41电并且机械接触上补偿板21，并且下接触板42电并且机械接触下补偿板22。
上接触件41和下接触件42可以具有与第一实施例的上接触件41和下接触件42相同的特性并且由与第一实施例的上接触件41和下接触件42相同的材料构成。图74示出完成的半导体装置7，图75示出其分解图。
尽管上接触板41和/或下接触件42可选地可以具有上接触平台411或下接触平台421，如前面所描述的那样。不过，在接触件41和42中可以舍弃这种接触平台411或421，接触件41、42不必分别接触多个独立的补偿小板21或22，而是分别仅接触补偿板21或22。例如，上接触件41和/或下接触件42分别可以被构造为平坦的金属板，这简化制造。
为了在具有用于接通和/或关断的相同开关阈值的半导体1的情况下实现同时的接通或关断，可以规定：导体结构77在其连接部位77与半导体芯片1中的每一个的控制电极13之间具有的欧姆电阻相等。在导体结构72的材料均质或材料结构均匀的情况下，这在本发明的所有扩展方案和实施例中最简单地可以通过如下方式实现：导体结构72在其连接部位77与控制电极13之间分别具有的线路长度等长。关于此的实例在图78中被示出。连接部位77在此通过导体结构72的如下部位给定，在该部位上导体结构72连接到连接件78（只要存在）上或连接到连接电极75或控制线路9上。
图76、77和79还示出另一扩展变型方案，根据该扩展变型方案，控制电极互连结构70还可以具有嵌入填料4中的一个或多个无源器件76。无源器件76例如可以是欧姆电阻，但也可以是任意的其它的无源器件、譬如电容器或电感。一个或多个集成的栅极电阻76的实例在图76、77和79中被示出。这样的栅极电阻76可以分别仅连接在正好一个控制电极13之前，或者也可以替代地连接在多个或所有控制电极13之前。这样的栅极电阻76例如可以具有至少2欧姆的欧姆电阻。
如在图76中所示，无源器件76可以例如以SMT技术（表面安装技术）或以厚层技术被安装在控制电极互连结构70的导体结构72上。然而，同样可能的是，无源器件76为控制电极互连结构70的导体结构72的组成部分，这在图77和79中被示出。在所示的实例中分别涉及欧姆电阻76，这些欧姆电阻通过导体结构72的局部横截面变窄来形成。电阻76要么在每个半导体芯片1之前要么在多个彼此并联连接的半导体芯片1之前。例如，两个、三个或四个并联连接的半导体芯片1的控制电极13可以通过共同的栅极电阻76连接到共同的连接部位77上。
借助图9至13在前面阐述了一种方法，利用该方法可以将多个半导体芯片1嵌入共同的填料4中。对此替代的方法现在借助图80和81来阐述。
首先，如已经描述的那样，提供一种装置，其中半导体芯片1并排地被布置在共同的载体300上，如这作为结果示例性地在图4中所示的。此外，冲具310被置于半导体芯片1之上，使得半导体芯片1被布置在载体300和冲具310的彼此平行的表面区段之间。此外，分离膜351被置于冲具310与半导体芯片1之间。在保持该装置的情况下，然后如在图80中所示，填料4在使用注射设备350的情况下被注射到分离膜351与载体300之间，使得至少位于分别相邻的半导体芯片1之间的间隙以填料4填充。通过分离膜351保护冲具310以免与填料4接触。
图81示出在注射过程结束之后并且在去除注射设备350时的装置。在填料4硬化之后，然后可以将冲具310、分离膜351和载体300从具有半导体装置2和硬化的填料4的复合体去除。
借助到目前为止所阐述的实例示出了，半导体装置7的多个或所有半导体芯片1可以相同。但本发明也可以被用于在半导体装置7中使用不同的和/或在空间上不同地被定向的半导体芯片1并且将这些半导体芯片通过填料4以材料决定的方式彼此连接。两个不同的半导体芯片1作为实例被列举，所述半导体芯片的半导体本体10具有不同的厚度。半导体芯片1的不同厚度可以有利地通过使用不同厚度的上补偿小板21和/或下补偿小板22来补偿。一个半导体芯片1例如是可控的半导体器件，例如MOSFET或IGBT，另一半导体芯片1是二极管。在具有上接触板41和下接触板42的完成的半导体装置7中，二极管例如可以被构造为空转二极管，其电连接在可控的半导体器件的上主电极11与下主电极12之间。半导体装置7的剩余复合体6具有平坦的上侧6t并且与该上侧平行的平坦的下侧6b。
此外，不同半导体芯片1的半导体本体10的（在垂直方向v上）不同的厚度也可以通过上连接层31和/或通过下连接层31来补偿，使得半导体装置7的剩余复合体6具有彼此相对的平面平行的上侧6t和下侧6b。
在到目前为止所阐述的实施例中，剩余复合体6的上侧6t和下侧6b分别平面平行。倘使这些剩余复合体6分别具有彼此独立的上补偿小板21和/或下补偿小板22，所属的上接触板41或下接触板42就配备有接触平台411或421，这些接触平台中的每一个被用于接触其它上补偿小板21或下补偿小板22。
以下现在阐述，如在如下半导体装置7中那样，该半导体装置的安装在接触板41与42之间的剩余复合体6具有多个彼此独立的上补偿小板21和/或多个彼此独立的下补偿小板22，仍然可以实现简单地构型的上或下接触板41或42的使用。简单地构型的接触板41或42意指如下接触板，这些接触板不具有接触平台411或421，而是这些接触板具有可较简单地制造的结构、譬如分别平坦的表面区段，该表面区段为平坦的电接触面，所述电接触面接触所有上或下补偿小板21或22。
起点是半导体装置7，其剩余复合体6具有平坦的并且彼此平行的上侧6t和6b。只要该剩余复合体6具有多个彼此隔开的上补偿小板21，上侧6t的一部分就通过填料4形成。为了实现上补偿小板21从填料4突出并且因此可以通过上接触板41的平坦的接触面被接触，填料4可以相对于剩余复合体6的原始上侧6t下降。
相应内容也适用于如下情况：半导体装置7的剩余复合体6具有多个彼此隔开的下补偿小板22。于是，也就是说，下侧6t的一部分通过填料4形成。为了实现下补偿小板22从填料4突出并且因此可以通过下接触板42的平坦的接触面被接触，填料4可以相对于剩余复合体6的原始下侧6b下降。
原则上，也存在以下可能性，即，使填料4仅在剩余复合体6的上侧6t上或仅在剩余复合体6的下侧6b上下降并且仅在那里使用具有针对有关的补偿小板21或22的平坦的接触面的上或下接触板41或42，而其它下或上接触板42或41配备有接触平台421或411。
根据本发明的半导体装置7现在可以如示例性地在图82中所示的那样被插入在导电上压力件81和导电的下压力件82之间，使得在上压力件81与上接触板41之间以及在下压力件82与下接触板42之间分别存在电压力接触连接。具有半导体装置7、上压力件81和下压力件82的完成的压力接触装置8然后可以被电互连。例如，压力接触装置8可以与欧姆负载和/或电感负载500串联连接在正供电电位V+与负供电电位V-之间。
此外，也可以将多个、在此仅示例性地九个、独立的并排的剩余复合体6组合成更大的单元60，使得这些剩余复合体可以被布置在共同的上接触板41和下接触板42之间，并且由这些接触板41、42分别被电接触。
这些剩余复合体6中的每一个例如可以具有按两行和两列布置的四个半导体芯片10、按三行和三列布置的九个半导体芯片10、或如所示的那样按三行和三列布置的九个半导体芯片。
在本发明的所有扩展方案中，控制电极互连结构70可以嵌入填料4中。在此，控制电极互连结构70的背离半导体本体100的侧可以完全或至少逐区段地被填料4的一部分遮盖。
原则上，在本发明的意义上的半导体装置中，任意数目的彼此分离的半导体本体100可以通过填料4固定地彼此连接。该数目例如可以为至少9个、至少25个或至少36个。
应指出的是，所阐述的实施例的特征和方法步骤可以被相互组合，只要未言及其它。

Claims (29)

1.一种半导体装置（7），包括：
上接触板（41）和下接触板（42）；
多个芯片组件（2），所述芯片组件中的每一个具有：
- 半导体芯片（1），该半导体芯片具有半导体本体（10），其中所述半导体本体（10）具有上侧和与所述上侧对置的下侧，并且其中所述上侧在垂直方向（v）上与所述下侧隔开；
- 布置在所述上侧上的单独的上主电极（11）；以及
- 布置在所述上侧上的单独的控制电极（13）；
其中所述芯片组件（2）要么分别具有独立的下主电极（12），所述独立的下主电极被布置在有关的芯片组件（2）的半导体芯片（100）的下侧上，要么具有共同的下主电极（92），所述共同的下主电极在所述芯片组件（2）中的每一个中被布置在该芯片组件（2）的半导体本体（100）的下侧上；
其中在所述芯片组件（2）中的每一个中，借助该芯片组件的控制电极（13）能够控制在单独的上主电极（11）与单独的或共同的下主电极（12，92）之间的电流；
介电填料（4），通过所述介电填料将所述芯片组件（2）以材料决定的方式彼此连接成固定复合体（6）；
控制电极互连结构（70），所述控制电极互连结构被嵌入到所述固定的复合体（6）中并且所述控制电极互连结构将所述芯片组件（2）的控制电极（13）彼此导电连接。
2.根据权利要求1所述的半导体装置，其中
（a）所述芯片组件（2）中的每一个都具有导电的上补偿小板（22），所述上补偿小板被布置在所述上主电极（11）的背离所述半导体本体（10）的侧上，并且借助上连接层（31）与所述上主电极（11）以材料决定的方式且导电地连接；或
（b）所述芯片组件（2）具有共同的导电的上补偿板（21），所述上补偿板在所述芯片组件（2）中的每一个中被布置在所述上主电极（11）的背离所述半导体本体（10）的侧上并且借助上连接层（31）与所述上主电极（11）以材料决定的方式且导电地连接。
3.根据权利要求2所述的半导体装置，其中所述上连接层（31）被构造为焊料层、或粘接层或具有烧结的金属粉末的层。
4.根据权利要求2或3之一所述的半导体装置，其中
在情况（a）中，所述上补偿小板（21）分别具有小于11ppm/K或小于7ppm/K的线性热膨胀系数；或
在情况 （b）中，所述上补偿板（21）具有小于11ppm/K或小于7ppm/K的线性热膨胀系数。
5.根据权利要求2至4之一所述的半导体装置，其中
在情况（a）中，所述上补偿小板（21）在垂直方向（v）上分别具有至少0.4 mm、至少0.9 mm或至少1.4 mm的厚度（d21）；或
在情况（b）中，所述上补偿板（21）在垂直方向（v）上具有至少0.4 mm、至少0.9 mm或至少1.4 mm的厚度（d21）。
6.根据权利要求2至5之一所述的半导体装置，其中所述上接触板（41）在其朝向所述下接触板（42）的侧上具有平坦的表面区段，所述表面区段
在情况（a）中电接触所述芯片组件（2）中的每一个的上补偿小板（21）的背离半导体本体（10）的侧；或
在情况（b）中电接触所述上补偿板（21）的背离半导体本体（10）的侧。
7.根据权利要求2至5之一所述的半导体装置，其中所述上接触板（41）在其朝向所述下接触板（42）的侧上
在情况（a）中针对所述芯片组件（2）中的每一个具有上接触平台（411），所述上接触平台电接触所述芯片组件（2）中的每一个的上补偿小板（21）的背离半导体本体（10）的侧；或者
在情况（b）中针对所述芯片组件（2）中的每一个具有上接触平台（411），所述上接触平台电接触所述上补偿板（21）的背离半导体本体（10）的侧。
8.根据上述权利要求之一所述的半导体装置，其中
（c）所述芯片组件（2）中的每一个具有导电的下补偿小板（22），所述下补偿小板被布置在所述下主电极（12，92）的背离所述半导体本体（10）的侧上并且借助下连接层（32）与所述下主电极（12，92）以材料决定的方式且导电地连接；或
（d）所述芯片组件（2）具有共同的导电的下补偿板（22），所述下补偿板在所述芯片组件（2）中的每一个中被布置在所述下主电极（12，92）的背离所述半导体本体（10）的侧上并且借助下连接层（32）与所述下主电极（12，92）以材料决定的方式且导电地连接。
9.根据权利要求8所述的半导体装置，其中所述下连接层（32）被构造为焊料层、或粘接层或具有烧结的金属粉末的层。
10.根据权利要求8或9之一所述的半导体装置，其中
在情况（c）中，所述下补偿小板（22）分别具有小于11ppm/K或小于7ppm/K的线性热膨胀系数；或
在情况 （d）中，所述下补偿板（22）具有小于11ppm/K或小于7ppm/K的线性热膨胀系数。
11.根据权利要求8至10之一所述的半导体装置，其中
在情况（c）中，所述下补偿小板（22）在垂直方向（v）上分别具有至少0.4mm、至少0.9mm或至少1.4mm的厚度（d22）；或
在情况（d）中，所述下补偿板（22）在垂直方向（v）上具有至少0.4 mm、至少0.9 mm或至少1.4 mm的厚度（d22）。
12.根据权利要求8至11之一所述的半导体装置，其中所述下接触板（42）在其朝向所述上接触板（41）的侧上具有平坦的表面区段，所述表面区段
在情况（c）中电接触所述芯片组件（2）中的每一个的下补偿小板（22）的背离半导体本体（10）的侧；或
在情况（d）中电接触所述下补偿小板（22）的背离半导体本体（10）的侧。
13.根据权利要求8至11之一所述的半导体装置，其中所述下接触板（42）在其朝向所述上接触板（41）的侧上
在情况（c）中针对所述芯片组件（2）中的每一个具有下接触平台（421），所述下接触平台电接触所述芯片组件（2）中的每一个的下补偿小板（22）的背离半导体本体（10）的侧；或者
在情况（d）中针对所述芯片组件（2）中的每一个具有下接触平台（421），所述下接触平台电接触所述下补偿板（22）的背离半导体本体（10）的侧。
14.根据上述权利要求之一所述的半导体装置，该半导体装置具有介电的间隔环（50），所述间隔环被布置在所述上接触板 （41）与所述下接触板（42）之间并且包围所述芯片组件（2）。
15.根据上述权利要求之一所述的半导体装置，所述半导体装置具有导电的连接件（78），该连接件
被嵌入填料（4）中；
通过所述控制电极互连结构（70）与所述控制电极（13）导电地连接；
由连接电极（75）被电接触，所述连接电极被引导穿过构造在所述填料（4）中的穿通部（44）。
16.根据权利要求15所述的半导体装置，其中所述穿通部（44）从所述固定的复合体（6）的侧边缘（6r）出发在与垂直方向（v）垂直的方向上进入所述填料（4）延伸直至所述连接件（78）。
17.根据上述权利要求之一所述的半导体装置，其中所述控制电极互连结构（70）被构造为印刷电路板或结构化的金属化层（72）。
18.根据上述权利要求之一所述的半导体装置，其中所述芯片组件（2）中的直接相邻的芯片组件的半导体本体（10）具有至少300μm的间隔。
19.根据上述权利要求之一所述的半导体装置，其中所述控制电极互连结构（70）具有一致地沉积的导体结构（72）。
20.根据权利要求19所述的半导体装置，其中所述一致地沉积的导体结构（72）具有在从30μm到70μm的范围内的厚度。
21.根据上述权利要求之一所述的半导体装置，其中所述控制电极互连结构（70）包含至少一个无源器件（78），所述无源器件被嵌入所述填料（4）中，并且所述无源器件
被布置在所述控制电极互连结构（70）的导体结构（72）上；和/或
是所述控制电极互连结构（70）的导体结构（72）的组成部分。
22.一种用于制造半导体组件（7）的方法，具有如下步骤：
提供载体（300）；
提供介电的填料（4）；
提供多个芯片组件（2），所述芯片组件中的每一个具有：
- 半导体芯片（1），该半导体芯片具有半导体本体（10），其中所述半导体本体（10）具有上侧和与所述上侧对置的下侧，并且其中所述上侧在垂直方向（v）上与所述下侧隔开；
- 布置在所述上侧上的单独的上主电极（11）；以及
- 布置在所述上侧上的单独的控制电极（13）；
将所述芯片组件（2）并排地布置在所述载体（300）上；
将所述控制电极（13）借助控制电极互连结构（70）电连接；
将布置在所述载体（300）上的芯片组件（2）和将所述控制电极（13）电连接的控制电极互连结构（70）嵌入所述填料（4）中，并且随后将所述填料（4）硬化，使得所述芯片组件（2）彼此之间以及所述控制电极互连结构（70）与所述芯片组件（2）通过所述填料（4）固定地彼此连接，并且所述芯片组件（2）与所述控制电极互连结构（70）和所述填料（4）一起形成固定的复合体（5），
其中要么所提供的芯片组件（2）中的每一个具有单独的下主电极（12），所述下主电极被布置在有关的芯片组件（2）的半导体本体（100）的下侧上，或者其中在所述固定的复合体（6）上布置所述芯片组件（2）共同的下主电极（92），所述下主电极在所述芯片组件（2）中的每一个中被布置在该芯片组件（2）的半导体本体（100）的下侧上；以及
其中在所述芯片组件（2）中的每一个中，借助该芯片组件的控制电极（13）能够控制在单独的上主电极（11）与单独的或共同的下主电极（12，92）之间的电流。
23.根据权利要求22所述的方法，其中所述控制电极互连结构（70）通过所述连接电极（75）被电接触，所述连接电极被引导穿过构造在所述填料（4）中的穿通部（44）。
24.根据权利要求23所述的方法，其中首先在硬化的填料（4）中产生所述穿通部（44）并且此后将所述连接电极（75）引入到所述穿通部（44）中并且由此与所述控制电极互连结构（70）导电连接。
25.根据权利要求24所述的方法，其中首先在硬化的填料（4）中产生所述穿通部（44），使得所述穿通部从所述固定的复合体的侧边缘（6r）出发在与垂直方向（v）垂直的方向上延伸进入所述填料（4）中。
26.根据权利要求24或25所述的方法，其中所述连接电极（75）在其被引入到所述穿通部（44）中时接触导电的连接件（78），所述连接件
被嵌入所述填料（4）中；
通过所述控制电极互连结构（70）与所述控制电极（13）导电地连接。
27.根据权利要求22至26之一所述的方法，其中所述控制电极互连结构（70）
被构造为预制的印刷电路板；或
被构造为预制的导电的冲压格栅；或
通过一致地沉积导电材料来产生。
28.一种用于制造半导体装置（7）的方法，该半导体装置根据权利要求1至21之一来构造，其中该方法包括：
按照根据权利要求22至27之一所述的方法制造半导体组件（6）；
提供上接触板（41）和下接触板（42）；
将所述半导体组件（6）布置在所述上接触板（41）与所述下接触板（42）之间，使得在所述芯片组件（2）中的每一个中
- 所述上主电极（11）与所述上接触板（41）导电地连接；
- 所述下主电极（12，92）与所述下接触板（42）导电地连接。
29.一种用于运行半导体装置（7）的方法，具有如下步骤：
提供半导体装置，该半导体装置根据权利要求1至21之一来构造和/或按照根据权利要求28所述的方法来制造；
提供导电的上压力接触件（81）和导电的下压力接触件（82）；
将所述半导体装置（7）插入在所述上压力接触件（81）与所述下压力接触件（82）之间，使得在所述上压力接触件和所述上接触板（41）之间存在单纯的压力接触，并且在所述下压力接触件（82）与所述下接触板（42）之间存在单纯的压力接触；以及
将所述上压力接触件（81）和所述下压力接触件（82）连接到电压源上，使得不同的电位（V+,V-）施加在所述上压力接触件（81）和所述下压力接触件（82）上。
CN201410450708.7A 2013-09-05 2014-09-05 半导体装置及其制造和运行方法和制造半导体组件的方法 Active CN104425413B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013217802.6 2013-09-05
DE102013217802.6A DE102013217802B4 (de) 2013-09-05 2013-09-05 Halbleiteranordnung, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung

Publications (2)

Publication Number Publication Date
CN104425413A true CN104425413A (zh) 2015-03-18
CN104425413B CN104425413B (zh) 2017-09-15

Family

ID=52470487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410450708.7A Active CN104425413B (zh) 2013-09-05 2014-09-05 半导体装置及其制造和运行方法和制造半导体组件的方法

Country Status (3)

Country Link
US (1) US9620459B2 (zh)
CN (1) CN104425413B (zh)
DE (1) DE102013217802B4 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107204300A (zh) * 2016-03-16 2017-09-26 英飞凌科技股份有限公司 用于制造芯片复合结构的方法
CN108122895A (zh) * 2015-03-27 2018-06-05 英飞凌科技股份有限公司 具有芯片阵列的半导体组件
TWI669765B (zh) * 2018-08-16 2019-08-21 大陸商長江存儲科技有限責任公司 使用背面補償結構的晶圓平整度控制

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015109186A1 (de) 2015-06-10 2016-12-15 Infineon Technologies Ag Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung
DE102018121403B4 (de) 2018-09-03 2024-10-17 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Verfahren zur Herstellung einer stabilisierten Platine
JP7395452B2 (ja) * 2020-09-23 2023-12-11 株式会社東芝 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010011757A1 (en) * 2000-02-07 2001-08-09 Kabushiki Kaisha Toshiba Pressure-contact type semiconductor device
US6281569B1 (en) * 1997-09-17 2001-08-28 Kabushiki Kaisha Toshiba Pressure-contact semiconductor device
CN1685499A (zh) * 2002-09-27 2005-10-19 Abb研究有限公司 压装功率半导体模块
CN101075606A (zh) * 2006-05-17 2007-11-21 株式会社日立制作所 功率半导体模块
DE102012202281A1 (de) * 2012-02-15 2013-08-22 Infineon Technologies Ag Halbleiteranordnung für Druckkontaktierung
CN104465566A (zh) * 2013-08-22 2015-03-25 英飞凌科技股份有限公司 半导体装置、制造多个芯片组件和制造半导体装置的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072240A (en) 1998-10-16 2000-06-06 Denso Corporation Semiconductor chip package
JP2005217072A (ja) 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
EP2722879B1 (en) 2011-06-16 2020-07-22 Fuji Electric Co., Ltd. Semiconductor unit and semiconductor device using the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281569B1 (en) * 1997-09-17 2001-08-28 Kabushiki Kaisha Toshiba Pressure-contact semiconductor device
US20010011757A1 (en) * 2000-02-07 2001-08-09 Kabushiki Kaisha Toshiba Pressure-contact type semiconductor device
CN1685499A (zh) * 2002-09-27 2005-10-19 Abb研究有限公司 压装功率半导体模块
CN101075606A (zh) * 2006-05-17 2007-11-21 株式会社日立制作所 功率半导体模块
DE102012202281A1 (de) * 2012-02-15 2013-08-22 Infineon Technologies Ag Halbleiteranordnung für Druckkontaktierung
CN104465566A (zh) * 2013-08-22 2015-03-25 英飞凌科技股份有限公司 半导体装置、制造多个芯片组件和制造半导体装置的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122895A (zh) * 2015-03-27 2018-06-05 英飞凌科技股份有限公司 具有芯片阵列的半导体组件
CN108122895B (zh) * 2015-03-27 2021-07-27 英飞凌科技股份有限公司 具有芯片阵列的半导体组件
CN107204300A (zh) * 2016-03-16 2017-09-26 英飞凌科技股份有限公司 用于制造芯片复合结构的方法
TWI669765B (zh) * 2018-08-16 2019-08-21 大陸商長江存儲科技有限責任公司 使用背面補償結構的晶圓平整度控制
US10763099B2 (en) 2018-08-16 2020-09-01 Yangtze Memory Technologies Co., Ltd. Wafer flatness control using backside compensation structure

Also Published As

Publication number Publication date
US9620459B2 (en) 2017-04-11
DE102013217802B4 (de) 2020-01-09
CN104425413B (zh) 2017-09-15
US20150061144A1 (en) 2015-03-05
DE102013217802A1 (de) 2015-03-05

Similar Documents

Publication Publication Date Title
CN104465566B (zh) 半导体装置、制造多个芯片组件和制造半导体装置的方法
US8446003B2 (en) Semiconductor device including double-sided multi-electrode chip embedded in multilayer wiring substrate
CN100444371C (zh) 功率半导体封装
CN104425413A (zh) 半导体装置及其制造和运行方法和制造半导体组件的方法
US7679197B2 (en) Power semiconductor device and method for producing it
CN101447442B (zh) 包括在基底上放置半导体芯片的制造装置的方法
US7772693B2 (en) Panel, semiconductor device and method for the production thereof
CN107204300A (zh) 用于制造芯片复合结构的方法
CN104620372B (zh) 半导体装置
CN102403296A (zh) 半导体模块及其制造方法
CN104425473B (zh) 半导体装置及制造和运行方法和制造多个芯片组件的方法
TWI596728B (zh) 具有單列直插引線模塊的半導體功率器件及其製備方法
US20140151744A1 (en) Power semiconductor devices
CN104882423A (zh) 半导体器件
CN103426837A (zh) 半导体封装及形成半导体封装的方法
US20150008534A1 (en) Semiconductor device
CN107871672A (zh) 功率半导体模块和用于制造功率半导体模块的方法
WO2017157486A1 (en) Semiconductor device
WO2021001084A1 (en) Semiconductor device
GB2535484B (en) Wafer metallization of high power semiconductor devices
US9362221B2 (en) Surface mountable power components
CN116325151A (zh) 电接触装置、功率半导体模块、用于制造电接触装置的方法和用于制造功率半导体模块的方法
CN111987005A (zh) 用于生产功率半导体模块的方法和功率半导体模块
CN117293118A (zh) 功率模块及其制作方法
CN114975341A (zh) 功率电子载体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant