CN108292655A - 功率模块 - Google Patents

功率模块 Download PDF

Info

Publication number
CN108292655A
CN108292655A CN201680064838.4A CN201680064838A CN108292655A CN 108292655 A CN108292655 A CN 108292655A CN 201680064838 A CN201680064838 A CN 201680064838A CN 108292655 A CN108292655 A CN 108292655A
Authority
CN
China
Prior art keywords
power module
silica gel
insulating substrate
pressing plate
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680064838.4A
Other languages
English (en)
Other versions
CN108292655B (zh
Inventor
原田耕三
原田启行
畑中康道
西村隆
田屋昌树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN108292655A publication Critical patent/CN108292655A/zh
Application granted granted Critical
Publication of CN108292655B publication Critical patent/CN108292655B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/20—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device gaseous at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

得到一种功率模块，通过抑制高温时、低温时或使用电压为高电压时的气泡的发生以及硅胶与绝缘基板的剥离，能够抑制热循环所致的绝缘性能的劣化，确保绝缘性能。一种功率模块，其特征在于，具备：绝缘基板(2)，在上表面搭载有半导体元件(3)；基体板(1)，与绝缘基板(2)的下表面接合；壳体部件(6)，包围绝缘基板(2)，粘接到基体板(1)；密封树脂(8)，填充到由基体板(1)和壳体部件(6)包围的区域，对绝缘基板(2)进行密封；以及压板(9)，从壳体部件(6)的内壁向绝缘基板(2)的外周部的上方突出，紧固于内壁，并与密封树脂(8)相接。

Description

功率模块
技术领域
本发明涉及用树脂密封功率半导体元件的功率模块的密封构造。
背景技术
以应对高电压或大电流为目的将通电路径设为元件的纵向的类型的半导体元件一般被称为功率半导体元件(例如IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)、双极性晶体管、二极管等)。功率半导体元件安装到电路基板上，利用密封树脂封装的功率模块半导体装置被用于工业设备、汽车、铁路等广泛的领域。近年来，伴随搭载有功率模块半导体装置的设备的高性能化，额定电压以及额定电流的增加、使用温度范围的扩大(高温化、低温化)这样的对功率模块的高性能化的要求变高。
关于功率模块的封装构造，被称为壳体构造的构造是主流。壳体型的功率模块半导体装置是如下构造：在散热用基体板上隔着绝缘基板安装功率半导体元件，对基体板粘贴壳体。安装于功率模块半导体装置内部的半导体元件与主电极连接。将接合线用于该功率半导体元件和主电极的连接。以防止高电压施加时的绝缘不良为目的，作为功率模块半导体装置的密封树脂，一般使用以硅胶为代表的绝缘性的凝胶状填充剂。
作为以往的功率模块，公开了具有如下结构的半导体装置：为了防止硅胶的摇动所致的接合线的断裂，具有以与硅胶的上表面紧贴的方式插入的压盖，在压盖的侧面设置有与外周壳体的内壁上下可动地卡合的突起(例如专利文献1)。
另外，公开了具有如下构造的半导体装置：具备覆盖硅胶上表面且其端部被固定于壳体的盖部，在容许使用的温度范围硅胶的上表面至少80％以上与盖部相接(例如专利文献2)。
现有技术文献
专利文献
专利文献1：日本特开2000-311970号公报(第3页、第1图)
专利文献2：日本特开2014-130875号公报(第4页、第1图)
发明内容
一般温度越高，向硅胶中的气体的可溶解量越少。因此，当功率模块的使用温度范围扩大而在更高温度下使用硅胶时，不能完全溶到硅胶中的气体在硅胶内形成气泡。在发生这样的气泡的部位处，发生硅胶和绝缘基板(布线图案)的剥离，得不到利用硅胶的绝缘密封的效果，所以功率模块的绝缘性能劣化。
为了抑制该硅胶中的气泡和剥离的发生，使硅胶针对绝缘基板的内部应力成为压缩应力即可。其原因为，在为拉伸应力的情况下，成为使气泡和剥离扩大、发展的驱动力。
然而，在专利文献1中，即使以紧贴于密封树脂的上表面的方式插入压盖，压盖也可能相对外周壳体的内壁上下活动，所以在功率半导体元件在高温下动作时，密封树脂热膨胀而能够将压盖易于抬起，所以不会发生抑制气泡发生的压缩应力，功率模块的绝缘性能劣化。
另一方面，在专利文献2记载的功率模块中，盖部的端部被固定于壳体，所以在高温时硅胶热膨胀而无法将压板抬起，所以硅胶的内部应力成为压缩应力，气泡的发生被抑制。然而，在低温时，盖部的端部被固定于壳体，所以想要热收缩的硅胶被盖部拉伸，从而硅胶的内部应力成为拉伸应力。在硅胶的内部应力为拉伸应力的状态下，在硅胶中有微小的气泡时，气泡由于拉伸应力而扩大。另外，在硅胶和绝缘基板的界面、硅胶和功率半导体元件的界面或凝胶和导线的界面中有紧贴力的弱的部分的情况下，由于拉伸应力，产生界面的剥离、或者使剥离发展。发生这样的气泡，得不到利用硅胶的密封绝缘的效果，功率模块的绝缘性能劣化。
进而，在功率模块的使用电压为更高的电压时，即使气泡或剥离的尺寸更小，仍易于产生绝缘破坏，所以促进模块的绝缘劣化。
这样，在以往的功率模块中存在如下问题点：在功率模块的使用温度范围扩大而在更高的温度或更低的温度下使用的情况下或功率模块的使用电压为高电压的情况下，功率模块的绝缘性能劣化。
本发明是为了解决如上述的问题而完成的，得到一种当在高温或低温下使用的情况下或功率模块的使用电压为高电压的情况下，通过抑制气泡的发生以及硅胶和绝缘基板的剥离，使绝缘性能不会劣化的功率模块。
本发明提供一种功率模块，其特征在于，具备：绝缘基板，在上表面搭载有半导体元件；基体板，与所述绝缘基板的下表面接合；壳体部件，包围所述绝缘基板，粘接到所述基体板；密封树脂，填充到由所述基体板和所述壳体部件包围的区域，对所述绝缘基板进行密封；以及压板，从所述壳体部件的内壁向所述绝缘基板的外周部的上方突出，紧固于所述内壁，并与所述密封树脂相接。
根据本发明，在功率模块的壳体内壁设置与密封树脂相接的压板，所以能够提高功率模块的可靠性。
附图说明
图1是本发明的实施方式1中的功率模块的剖面构造示意图。
图2是示出本发明的实施方式1中的功率模块的高温时的剖面构造示意图。
图3是示出本发明的实施方式1中的功率模块的低温时的剖面构造示意图。
图4是本发明的实施方式1中的其他功率模块的剖面构造示意图。
图5是示出本发明的实施方式1中的其他功率模块的高温时的剖面构造示意图。
图6是示出本发明的实施方式1中的其他功率模块的低温时的剖面构造示意图。
图7是示出本发明的实施方式1中的功率模块的平面构造示意图。
图8是示出本发明的实施方式1中的其他功率模块的平面构造示意图。
图9是示出本发明的实施方式2中的功率模块的剖面构造示意图。
图10是示出本发明的实施方式2中的其他功率模块的剖面构造示意图。
图11是示出本发明的实施方式3中的功率模块的剖面构造示意图。
图12是示出本发明的实施方式3中的功率模块的高温时的剖面构造示意图。
图13是示出本发明的实施方式3中的功率模块的低温时的剖面构造示意图。
图14是示出本发明的实施方式3中的功率模块的平面构造示意图。
图15是示出本发明的实施方式3中的其他功率模块的平面构造示意图。
(符号说明)
1：基体板；2：绝缘基板；3：功率半导体元件；4：接合线；5：端子；6：壳体；7：盖；8：硅胶；9：压板；10：脱模处理层；11：焊料；12：焊料；13：钩状突起；14：脱模压板；15：空间；21：绝缘层；22：金属板；23：金属板；100、200、300：功率模块。
具体实施方式
以下，根据附图，详细说明本发明的功率模块的实施方式。此外，本发明不限定于以下的记述，能够在不脱离本发明的要旨的范围内适宜地变更。
实施方式1.
图1是本发明的实施方式1中的功率模块的剖面构造示意图。在图中，功率模块100具备基体板1、绝缘基板2、作为半导体元件的功率半导体元件3、接合线4、端子5、作为壳体部件的壳体6、作为盖部件的盖7、作为密封树脂的硅胶8、压板9、作为脱模层的脱模处理层10、焊料11、焊料12。
关于绝缘基板2，使用焊料12将绝缘基板2的下表面侧接合到基体板1上。绝缘基板2具备绝缘层21和金属板22、23。绝缘基板2为将铜或铝等的金属板22、23粘贴于使用氧化铝、氮化铝、氮化硅等的陶瓷或环氧树脂等所构成的绝缘层21的两面的构造。在绝缘基板2的上表面侧的金属板22形成有布线图案。将功率半导体元件3用焊料11接合到该绝缘基板2上表面侧的金属板22。在此，使用焊料作为接合材料，但不限于此，也可以使用烧结银、导电性粘接剂、液相扩散接合技术来接合。
功率半导体元件3使用MOSFET(Metal Oxide Semiconductor Field EffectTransistor，金属氧化物半导体场效应晶体管)或IGBT(Insulated Gate BipolarTransistor，绝缘栅双极晶体管)等电力控制用半导体元件或回流二极管等。经由作为线径0.1～0.5mm的铝合金制或者铜合金制的线材料的接合线4电连接功率半导体元件3和端子5。在此，使用接合线4，但也可以是接合带。
端子5是铜制的板状电极。端子5镶嵌成型(insert molding)或者外插入成型(outsert molding)于壳体6，用于电流以及电压的输入输出。对基体板1用粘接剂(未图示)粘接壳体6。作为壳体6的材料，一般使用PPS(Poly Phenylene Sulfide，聚苯硫醚)树脂或PBT(Poly Butylene Terephtalate，聚对苯二甲酸丁二醇酯)树脂。
以确保功率模块100的内部的绝缘性为目的，在由壳体6和基体板1包围的区域内填充有硅胶8。硅胶8被填充至封入功率半导体元件3、接合线4的高度。
压板9以被封入于硅胶8内的方式设置于壳体6的内壁(侧壁)。关于将压板9向壳体6内壁的配置，以使压板9位于绝缘基板2外周部的上方的方式，从壳体6的内壁向壳体6的内侧突出地配置。
在压板9的下表面(与绝缘基板相对的面)设置脱模处理层10。脱模处理层10设为硅酮系、氟系的覆膜，但只要是与硅胶8的紧贴力(粘接力)比绝缘基板2、功率半导体元件3弱的材料且能够在绝缘基板2、功率半导体元件3上防止气泡和剥离即可。由于该脱模处理层10，压板9与硅胶8的紧贴力低于绝缘基板2以及功率半导体元件3与硅胶8的紧贴力。在此，紧贴力是指表示作为密封树脂的硅胶8和作为功率模块100的结构部件的绝缘基板2、壳体6以及压板9的紧贴程度，在紧贴力低时，易于从硅胶8剥离。相反地，在紧贴力高时，不易从硅胶8剥离。
盖7设置于壳体6的上部。通过盖7，将功率模块100的内部和外部分离，防止粉尘等侵入到功率模块100的内部。将盖7用粘接剂(未图示)或者螺钉(未图示)固定到壳体6。
图2是示出本发明的实施方式1中的功率模块的高温时的剖面构造示意图。图3是示出本发明的实施方式1中的功率模块的低温时的剖面构造示意图。图2是示出本发明的实施方式1中的功率模块100的温度上升到硅胶8的硬化温度以上的情况的高温时的剖面构造示意图。图3是示出本发明的实施方式1中的功率模块100的温度降低到常温以下的低温时的剖面构造示意图。
用于功率模块100的绝缘密封的硅胶8的硬化温度通常是60～80℃。另外，用于功率模块100的绝缘密封材料的硅胶8的线膨胀系数通常是300～400ppm/K。另一方面，用于功率模块100的其他结构部件的线膨胀系数是3～25ppm/K，硅胶8的线膨胀系数是比用于功率模块100的其他结构部件的线膨胀系数大几十～一百几十倍的值。
因此，在功率模块100的温度高于硬化温度时，硅胶8比其他结构部件更大幅地热膨胀，所以如图2所示，硅胶8的表面高度高于硬化时的位置。
另一方面，在功率模块100的温度降低至常温以下时，硅胶8比其他结构部件更大幅地热收缩。此时，如图3所示，硅胶8的表面高度比硬化时更低。而且，在压板9的与绝缘基板2相对的面侧，硅胶8剥离而形成空间15。
在这样的功率模块100中，在功率模块100的温度为高温的情况下，由于硅胶8的热膨胀，应力在将压板9向盖7抬起的方向上发挥作用。此时，压板9被固定于壳体6，所以无法向盖7的方向移动，硅胶8不再能够热膨胀。作为其结果，硅胶8的内部应力针对绝缘基板2成为压缩应力(在向绝缘基板2的方向上发生应力)。通过硅胶8的内部应力成为压缩应力，即使功率模块100的温度为高温，绝缘基板2和硅胶8的剥离也被抑制，具有能够抑制功率模块100内的气泡和剥离的生长、抑制功率模块的绝缘不良的效果。
另外，在功率模块100的温度为低温的情况下，由于硅胶8的热收缩，通过处于压板9的背面的脱模处理层10，硅胶8从压板9剥离，形成空间15。由此，能够抑制硅胶8针对绝缘基板2的内部应力成为拉伸应力。因此，即使功率模块100的温度为低温，绝缘基板2和硅胶8的剥离也被抑制，具有能够抑制功率模块100内的气泡和剥离的增长、抑制功率模块的绝缘不良的效果。
图4是本发明的实施方式1中的其他功率模块的剖面构造示意图。作为功率模块100的结构，与图1所示的结构相同，但硅胶8的稳定时的高度不同。在图4所示的功率模块100的情况下，与硅胶8的上表面相接地配置压板9。
图5是示出本发明的实施方式1中的其他功率模块的高温时的剖面构造示意图。图6是示出本发明的实施方式1中的功率模块的低温时的剖面构造示意图。图5是示出本发明的实施方式1中的功率模块100的温度上升到硅胶8的硬化温度以上的情况的高温时的剖面构造示意图。图6是示出本发明的实施方式1中的其他功率模块100的温度降低到常温以下的低温时的剖面构造示意图。
这样，即使在如硅胶8的稳定时的高度与压板9相接的情况下，也能够得到与在图1所示的稳定时压板9配置于硅胶8内的情况同样的效果。
图7是示出本发明的实施方式1中的功率模块的平面构造示意图。图8是示出本发明的实施方式1中的其他功率模块的平面构造示意图。图7是在功率模块100的壳体6内壁(侧壁)的四边设置有压板9的情况(设置于全周围)的平面构造示意图。图8是在功率模块100的壳体6内壁的设置有端子5的边设置有压板9的情况的平面构造示意图。是如下例子：在由于绝缘基板2、功率半导体元件3、接合线4、端子5的布局而无法在壳体内壁的全周设置压板9的情况下，设置于覆盖作为设置有端子5的壳体6内壁的附近的功率模块100的短边侧的绝缘基板2、功率半导体元件3的沿面上的位置，在功率模块100的短边侧硅胶8的温度变化所致的应力变化大。
如图所示，在俯视时，通过配置成在绝缘基板2上部架设压板9，能够防止硅胶8的内部应力成为拉伸应力。其结果，针对功率模块100的温度变化，抑制绝缘基板2和硅胶8的剥离，具有能够抑制功率模块100内的气泡和剥离的增长、抑制功率模块的绝缘不良的效果。不论是图1所示的功率模块100的情况还是图4所示的其他功率模块100的情况，都能够同样地应用图示的压板9的配置。
在如以上所述构成的功率模块中，在壳体6的内壁与硅胶8相接、或者封入到硅胶8而配置压板9，所以能够抑制功率模块的温度变化中的与密封树脂的膨胀、收缩相伴的应力变化所致的气泡和剥离的增长。其结果，能够抑制硅胶8和绝缘基板2的剥离，提高功率模块的绝缘可靠性。
另外，在功率模块为高温时，硅胶8热膨胀，但在设置于壳体6的压板9下膨胀被压板9抑制，从而硅胶8针对绝缘基板2的内部应力成为压缩应力，能够抑制气泡和剥离，能够抑制功率模块的绝缘不良。
进而，在功率模块为低温时，硅胶8热收缩，但通过硅胶8与设置有脱模处理层10的压板9背面剥离，硅胶8被拉向绝缘基板2方向。其结果，能够缓和硅胶8针对绝缘基板2的拉伸应力，抑制气泡增长和剥离，能够抑制功率模块的绝缘不良。
实施方式2.
本实施方式2相比于实施方式1，在压板9的前端形成有钩状突起13这点不同。这样即使在压板9的端部形成有突起13的情况下，也能够抑制与密封树脂的膨胀、收缩相伴的应力变化所致的气泡和剥离的增长。其结果，能够抑制密封树脂和绝缘基板的剥离，能够提高功率模块的绝缘可靠性。
另外，在低温时，由于压板9的脱模处理层10，在硅胶8从压板9剥离时，有在以剥离为起点的延长线上在硅胶8内引起断裂的情况。通过形成钩状突起13，具有阻止住压板9的背面的脱模处理层10和硅胶8的剥离的扩展、抑制硅胶8内的断裂的效果。
图9是示出本发明的实施方式2中的功率模块的剖面构造示意图。图10是示出本发明的实施方式2中的其他功率模块的剖面构造示意图。在图中，功率模块200具备基体板1、绝缘基板2、作为半导体元件的功率半导体元件3、接合线4、端子5、作为壳体部件的壳体6、作为盖部件的盖7、作为密封树脂的硅胶8、压板9、作为脱模层的脱模处理层10、焊料11、焊料12、作为突出部的钩状突起13。
压板9设置成紧贴于硅胶8的上表面、或者封入到硅胶8。
在这样构成的功率模块200中，能够通过与实施方式1的功率模块100同样的机理，抑制绝缘不良。
在功率模块100的温度为高温的情况下，由于硅胶8的热膨胀，应力在将压板9向盖7抬起的方向上发挥作用。此时，压板9被固定于壳体6，所以无法向盖7的方向移动，硅胶8不再能够热膨胀，硅胶8的内部应力针对绝缘基板2成为压缩应力。通过硅胶8的内部应力成为压缩应力，具有即使功率模块半导体装置100的温度为高温，也能够抑制气泡和剥离的增长、抑制功率模块的绝缘不良的效果。
另外，在功率模块200的温度为低温的情况下，由于硅胶8的热收缩，利用处于压板9的背面的脱模处理层10，硅胶从压板9剥离。由此，能够抑制硅胶8针对绝缘基板2的内部应力成为拉伸应力。因此，具有即使功率模块半导体装置100的温度为低温也能够抑制气泡和剥离的增长、抑制功率模块的绝缘不良的效果。
进而，在功率模块200的温度为低温的情况下，在利用压板9的脱模处理层10而硅胶8从压板9剥离时，有在以剥离为起点的延长线上在硅胶8内引起断裂的情况。然而，通过在压板9形成钩状突起13，能够阻止住压板9的背面的脱模处理层10和硅胶8的剥离的扩展，抑制硅胶8内的断裂。
在功率模块200中，也能够设为如图7、8所示的平面构造。在俯视时，通过配置成在绝缘基板2上部架设压板9，能够防止硅胶8的内部应力成为拉伸应力。其结果，针对功率模块200的温度变化，绝缘基板2和硅胶8的剥离被抑制，具有能够抑制功率模块200内的气泡和剥离的增长、抑制功率模块200的绝缘不良的效果。不论是图1所示的功率模块100的情况还是图4所示的其他功率模块100的情况，都能够同样地应用图示的压板9的配置。
在如以上所述构成的功率模块中，在壳体6的内壁与硅胶8相接、或者封入到硅胶8而配置压板9，所以能够抑制功率模块的温度变化中的与硅胶8的膨胀、收缩相伴的应力变化所致的气泡和剥离的增长。其结果，能够抑制硅胶8和绝缘基板2的剥离、能够提高功率模块的绝缘可靠性。
另外，在功率模块为高温时，硅胶8热膨胀，但在设置于壳体6的压板9下膨胀被压板9抑制，从而硅胶8针对绝缘基板2的内部应力成为压缩应力，能够抑制气泡和剥离，能够抑制功率模块的绝缘不良。
进而，在功率模块为低温时，硅胶8热收缩，但通过硅胶8与设置有脱模处理层10的压板9背面剥离，硅胶8被拉向绝缘基板2方向。其结果，能够缓和硅胶8针对绝缘基板2的拉伸应力，抑制气泡增长和剥离，能够抑制功率模块的绝缘不良。
另外，通过在压板9设置钩状突起13，在低温时，在利用压板9的脱模处理层10而硅胶8从压板9剥离时，有在以剥离为起点的延长线上在硅胶8内引起断裂的情况。通过形成钩状突起13，能够阻止住压板9的背面的脱模处理层10和硅胶8的剥离的扩展，抑制硅胶8内的断裂。
实施方式3.
本实施方式3相比于实施方式1，在将压板9设为用脱模材料构成的脱模压板14这点不同。这样，即使在使用脱模材料形成压板9的情况下，也能够抑制与密封树脂的膨胀、收缩相伴的应力变化所致的气泡和剥离的增长。其结果，能够抑制密封树脂和绝缘基板的剥离，能够提高功率模块的绝缘可靠性。
图11是示出本发明的实施方式3中的功率模块的剖面构造示意图。在图中，功率模块300具备基体板1、绝缘基板2、作为半导体元件的功率半导体元件3、接合线4、端子5、作为壳体部件的壳体6、作为盖部件的盖7、作为密封树脂的硅胶8、焊料11、焊料12、脱模压板14。
脱模压板14以紧贴于硅胶8的上表面或者封入到硅胶8的方式形成于壳体6的内壁。
脱模压板14成为硅酮系、氟系的板材，但只要是紧贴力(粘接力)比绝缘基板2、功率半导体元件3弱的材料、且能够在绝缘基板2、功率半导体元件3上防止气泡和剥离即可。由于该脱模压板14，脱模压板14与硅胶8的紧贴力低于绝缘基板2以及功率半导体元件3与硅胶8的紧贴力。
图12是示出本发明的实施方式3中的功率模块的高温时的剖面构造示意图。图13是示出本发明的实施方式3中的功率模块的低温时的剖面构造示意图。图12是示出本发明的实施方式3中的功率模块300的温度上升到硅胶8的硬化温度以上的情况的高温时的剖面构造示意图。图13是示出本发明的实施方式3中的功率模块300的温度降低到常温以下的低温时的剖面构造示意图。
用于功率模块300的绝缘密封的硅胶8的硬化温度通常是60～80℃。另外，用于功率模块300的绝缘密封材料的硅胶8的线膨胀系数通常是300～400ppm/K。另一方面，用于功率模块300的其他结构部件的线膨胀系数是3～25ppm/K，硅胶8的线膨胀系数是比用于功率模块300的其他结构部件的线膨胀系数大几十～一百几十倍的值。
因此，在功率模块300的温度高于硬化温度时，硅胶8比其他结构部件更大幅地热膨胀，所以如图12所示，硅胶8的表面高度高于硬化时的位置。另外，在脱模压板14的与盖7相对的面侧，硅胶8剥离而形成空间15。
另一方面，在功率模块300的温度降低至常温以下时，硅胶8比其他结构部件更大幅地热收缩。此时，如图13所示，硅胶8的表面高度比硬化时更低。而且，在脱模压板14的与绝缘基板2相对的面侧，硅胶8剥离而形成空间15。
在这样的功率模块300中，在功率模块300的温度为高温的情况下，由于硅胶8的热膨胀，应力在将脱模压板14向盖7抬起的方向上发挥作用。此时，脱模压板14被固定于壳体6，所以无法向盖7的方向移动，硅胶8不再能够热膨胀。作为其结果，硅胶8的内部应力针对绝缘基板2成为压缩应力(在向绝缘基板2的方向上发生应力)。通过硅胶8的内部应力成为压缩应力，即使功率模块300的温度为高温，绝缘基板2和硅胶8的剥离也被抑制，具有能够抑制功率模块300内的气泡和剥离的增长、抑制功率模块300的绝缘不良的效果。
另外，在功率模块300的温度为低温的情况下，由于硅胶8的热收缩，硅胶8从脱模压板14剥离而形成空间15。由此，能够抑制硅胶8针对绝缘基板2的内部应力成为拉伸应力。因此，即使功率模块300的温度为低温，绝缘基板2和硅胶8的剥离也被抑制，具有能够抑制功率模块300内的气泡和剥离的增长、抑制功率模块300的绝缘不良的效果。
图14是示出本发明的实施方式3中的功率模块的平面构造示意图。图15是示出本发明的实施方式3中的其他功率模块的平面构造示意图。图14是在功率模块300的壳体6内壁(侧壁)的四边设置有脱模压板14的情况(设置于全周围)的平面构造示意图。图8是在功率模块300的壳体6内壁的设置有端子5的边设置有脱模压板14的情况的平面构造示意图。是如下例子：在由于绝缘基板2、功率半导体元件3、接合线4、端子5的布局而无法在壳体内壁的全周设置脱模压板14的情况下，设置于作为设置有端子5的壳体6内壁的附近的功率模块300的短边侧的绝缘基板2、功率半导体元件3的沿面上的位置，在功率模块300的短边侧覆盖硅胶8的温度变化所致的应力变化大。
如图所示，在俯视时，通过配置成在绝缘基板2上部架设脱模压板14，能够防止硅胶8的内部应力成为拉伸应力。其结果，针对功率模块300的温度变化，绝缘基板2和硅胶8的剥离被抑制，具有能够抑制功率模块300内的气泡和剥离的增长、抑制功率模块的绝缘不良的效果。
在如以上所述构成的功率模块中，在壳体6的内壁与硅胶8相接、或者封入到硅胶8而配置脱模压板14，所以能够抑制功率模块的温度变化中的与硅胶8的膨胀、收缩相伴的应力变化所致的气泡和剥离的增长。其结果，能够抑制硅胶8和绝缘基板2的剥离，能够提高功率模块的绝缘可靠性。
另外，在功率模块为高温时，硅胶8热膨胀，但在设置于壳体6的脱模压板14下，膨胀被脱模压板14抑制，从而硅胶8针对绝缘基板2的内部应力成为压缩应力，能够抑制气泡和剥离，能够抑制功率模块的绝缘不良。
进而，在功率模块为低温时，硅胶8热收缩，但通过硅胶8与脱模压板14背面剥离，硅胶8被拉向绝缘基板2方向。其结果，能够缓和硅胶8针对绝缘基板2的拉伸应力，抑制气泡生长和剥离，能够抑制功率模块的绝缘不良。

Claims (8)

1.一种功率模块，其特征在于，具备：
绝缘基板，在上表面搭载有半导体元件；
基体板，与所述绝缘基板的下表面接合；
壳体部件，包围所述绝缘基板，粘接于所述基体板；
密封树脂，填充到由所述基体板和所述壳体部件包围的区域，对所述绝缘基板进行密封；以及
压板，从所述壳体部件的内壁向所述绝缘基板的外周部的上方突出并紧固于所述内壁，且与所述密封树脂相接。
2.根据权利要求1所述的功率模块，其特征在于，
所述压板被封入到所述密封树脂内。
3.根据权利要求1或者2所述的功率模块，其特征在于，
所述压板与所述密封树脂的紧贴力低于所述绝缘基板以及所述半导体元件与所述密封树脂的紧贴力。
4.根据权利要求1至3中的任意一项所述的功率模块，其特征在于，
所述压板在与所述绝缘基板相对的面设置有脱模层。
5.根据权利要求1至4中的任意一项所述的功率模块，其特征在于，
所述压板在与所述绝缘基板相对的面的前端具备突出部。
6.根据权利要求1至5中的任意一项所述的功率模块，其特征在于，
所述压板使用该压板与所述密封树脂的紧贴力比所述绝缘基板以及所述半导体元件与所述密封树脂的紧贴力低的材料。
7.根据权利要求1至6中的任意一项所述的功率模块，其特征在于，
在所述壳体部件设置有端子，
所述压板被紧固于所述端子的附近的所述内壁。
8.根据权利要求1至6中的任意一项所述的功率模块，其特征在于，
所述压板紧固于所述内壁的全周。
CN201680064838.4A 2015-11-12 2016-11-01 功率模块 Active CN108292655B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-222109 2015-11-12
JP2015222109 2015-11-12
PCT/JP2016/082465 WO2017082122A1 (ja) 2015-11-12 2016-11-01 パワーモジュール

Publications (2)

Publication Number Publication Date
CN108292655A true CN108292655A (zh) 2018-07-17
CN108292655B CN108292655B (zh) 2021-01-01

Family

ID=58695181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680064838.4A Active CN108292655B (zh) 2015-11-12 2016-11-01 功率模块

Country Status (5)

Country Link
US (1) US10468315B2 (zh)
JP (1) JP6526229B2 (zh)
CN (1) CN108292655B (zh)
DE (1) DE112016005219B4 (zh)
WO (1) WO2017082122A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7247574B2 (ja) * 2018-12-19 2023-03-29 富士電機株式会社 半導体装置
JP7319517B2 (ja) * 2019-02-06 2023-08-02 日亜化学工業株式会社 発光装置、パッケージ、及び、基部
JP7108567B2 (ja) * 2019-03-20 2022-07-28 株式会社東芝 パワーモジュール
JP7258806B2 (ja) * 2020-03-23 2023-04-17 株式会社東芝 半導体装置
WO2023073831A1 (ja) * 2021-10-27 2023-05-04 三菱電機株式会社 半導体装置及び半導体装置の製造方法
EP4273918A1 (en) * 2022-05-05 2023-11-08 Infineon Technologies AG A semiconductor package comprising structures configured to withstand a change of the volume of an potting compound
FR3140201A1 (fr) * 2022-09-22 2024-03-29 Arkema France Appareil électrique comprenant au moins un matériau gélifié

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02134853A (ja) * 1988-11-15 1990-05-23 Mitsubishi Electric Corp 絶縁型半導体装置
JPH0864759A (ja) * 1994-08-24 1996-03-08 Hitachi Ltd 樹脂封止型パワーモジュール装置及びその製法
US5751058A (en) * 1995-10-25 1998-05-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having parallel overlapping main current terminals
JPH10233472A (ja) * 1997-02-21 1998-09-02 Toshiba Corp 樹脂封止型半導体装置
CN1753177A (zh) * 2004-09-22 2006-03-29 富士电机电子设备技术株式会社 功率半导体模块及其制造方法
CN104900546A (zh) * 2015-05-04 2015-09-09 嘉兴斯达半导体股份有限公司 一种功率模块的封装结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0464255A (ja) * 1990-07-03 1992-02-28 Mitsubishi Electric Corp 半導体装置
JP2867753B2 (ja) * 1991-02-25 1999-03-10 富士電機株式会社 半導体装置
US5744860A (en) * 1996-02-06 1998-04-28 Asea Brown Boveri Ag Power semiconductor module
EP1167559B1 (en) 1998-12-07 2006-03-08 Hitachi, Ltd. Composite material and use thereof
JP3518407B2 (ja) 1999-02-25 2004-04-12 株式会社デンソー 半導体装置およびその製造方法
EP1355351B1 (en) 2001-01-23 2018-05-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP3788760B2 (ja) * 2001-11-09 2006-06-21 三菱電機株式会社 半導体装置
EP2017891A1 (en) 2007-07-20 2009-01-21 ABB Technology AG Semiconductor module
JP2014130875A (ja) 2012-12-28 2014-07-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP6205824B2 (ja) * 2013-04-26 2017-10-04 富士電機株式会社 パワーモジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02134853A (ja) * 1988-11-15 1990-05-23 Mitsubishi Electric Corp 絶縁型半導体装置
JPH0864759A (ja) * 1994-08-24 1996-03-08 Hitachi Ltd 樹脂封止型パワーモジュール装置及びその製法
US5751058A (en) * 1995-10-25 1998-05-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having parallel overlapping main current terminals
JPH10233472A (ja) * 1997-02-21 1998-09-02 Toshiba Corp 樹脂封止型半導体装置
CN1753177A (zh) * 2004-09-22 2006-03-29 富士电机电子设备技术株式会社 功率半导体模块及其制造方法
CN104900546A (zh) * 2015-05-04 2015-09-09 嘉兴斯达半导体股份有限公司 一种功率模块的封装结构

Also Published As

Publication number Publication date
JPWO2017082122A1 (ja) 2018-08-23
US10468315B2 (en) 2019-11-05
WO2017082122A1 (ja) 2017-05-18
CN108292655B (zh) 2021-01-01
DE112016005219T5 (de) 2018-07-19
US20180323120A1 (en) 2018-11-08
JP6526229B2 (ja) 2019-06-05
DE112016005219B4 (de) 2021-08-26

Similar Documents

Publication Publication Date Title
CN108292655A (zh) 功率模块
US9171773B2 (en) Semiconductor device
US10104775B2 (en) Semiconductor device and method for manufacturing the same
WO2015174158A1 (ja) パワー半導体モジュールおよび複合モジュール
US10163752B2 (en) Semiconductor device
CN109743882B (zh) 半导体装置以及电力变换装置
US9754855B2 (en) Semiconductor module having an embedded metal heat dissipation plate
JP2013219267A (ja) パワーモジュール
WO2015152373A1 (ja) 半導体装置
JP6676079B2 (ja) 半導体装置およびその製造方法
JP2009252838A (ja) 半導体装置
CN103515332A (zh) 半导体封装件
JP2015046476A (ja) 電力用半導体装置およびその製造方法
JP2019067970A (ja) 半導体装置
WO2018042973A1 (ja) パワーモジュールおよびその製造方法
CN107431067B (zh) 功率模块
US20220051960A1 (en) Power Semiconductor Module Arrangement and Method for Producing the Same
JP2020072094A (ja) パワーユニット、パワーユニットの製造方法及びパワーユニットを有する電気装置
JP2000150724A (ja) 半導体装置
CN111033723B (zh) 功率半导体模块
JP2020072102A (ja) パワーユニット、パワーユニットの製造方法及びパワーユニットを有する電気装置
WO2023073831A1 (ja) 半導体装置及び半導体装置の製造方法
US20220285178A1 (en) Method and Device for Producing a Housing
WO2023175823A1 (ja) 半導体装置
JP2024123341A (ja) パワー半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant