JP6526229B2 - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP6526229B2
JP6526229B2 JP2017550276A JP2017550276A JP6526229B2 JP 6526229 B2 JP6526229 B2 JP 6526229B2 JP 2017550276 A JP2017550276 A JP 2017550276A JP 2017550276 A JP2017550276 A JP 2017550276A JP 6526229 B2 JP6526229 B2 JP 6526229B2
Authority
JP
Japan
Prior art keywords
power module
silicone gel
insulating substrate
pressing plate
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017550276A
Other languages
English (en)
Other versions
JPWO2017082122A1 (ja
Inventor
耕三 原田
耕三 原田
啓行 原田
啓行 原田
畑中　康道
康道 畑中
西村　隆
隆 西村
昌樹 田屋
昌樹 田屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2017082122A1 publication Critical patent/JPWO2017082122A1/ja
Application granted granted Critical
Publication of JP6526229B2 publication Critical patent/JP6526229B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/20—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device gaseous at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

この発明は、パワー半導体素子を樹脂で封止したパワーモジュールの封止構造に関する。
高電圧や大電流に対応する目的で通電経路を素子の縦方向としたタイプの半導体素子は、一般的にパワー半導体素子（たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、バイポーラトランジスタ、ダイオードなど）と呼ばれている。パワー半導体素子が回路基板上に実装され、封止樹脂によりパッケージングされたパワーモジュール半導体装置は、産業機器、自動車、鉄道など、幅広い分野において用いられている。近年、パワーモジュール半導体装置を搭載した機器の高性能化に伴い、定格電圧および定格電流の増加、使用温度範囲の拡大（高温化、低温化）、といったパワーモジュールの高性能化への要求が高まってきている。
パワーモジュールのパッケージ構造は、ケース構造と呼ばれるものが主流である。ケース型のパワーモジュール半導体装置は、放熱用ベース板上に絶縁基板を介して、パワー半導体素子が実装され、ベース板に対してケースが接着された構造である。パワーモジュール半導体装置内部に実装された半導体素子は、主電極と接続されている。このパワー半導体素子と主電極との接続には、ボンディングワイヤが用いられている。高電圧印加時の絶縁不良防止の目的で、一般的に、パワーモジュール半導体装置の封止樹脂としては、シリコーンゲルに代表される絶縁性のゲル状充填剤が用いられる。
従来のパワーモジュールとして、シリコーンゲルの揺動によるボンディングワイヤの破断を防止するために、シリコーンゲルの上面に密着するように挿入される押さえ蓋を有し、押さえ蓋の側面には、外周ケースの内壁と上下動可能に係合する突起が設けられた構造を有する半導体装置が開示されている（例えば特許文献１）。
また、シリコーンゲル上面を覆い、かつその端部がケースに固定された蓋部を備え、使用が許容される温度範囲において、シリコーンゲルの上面少なくとも８０％以上が蓋部に接する構造を有する半導体装置が開示されている（例えば特許文献２）。
特開２０００−３１１９７０号公報（第３頁、第１図） 特開２０１４−１３０８７５号公報（第４頁、第１図）
シリコーンゲル中への気体の溶存可能量は、一般的に高温ほど少ない。したがって、パワーモジュールの使用温度範囲が拡がり、シリコーンゲルがより高温で使用されるようになると、シリコーンゲル中に溶けきれなくなった気体がシリコーンゲル内に気泡を形成する。このような気泡が発生した箇所では、シリコーンゲルと絶縁基板（配線パターン）との剥離が発生し、シリコーンゲルによる絶縁封止の効果が得られないため、パワーモジュールの絶縁性能が劣化してしまう。
このシリコーンゲル中の気泡や剥離の発生を抑制するためには、シリコーンゲルの絶縁基板に対する内部応力を圧縮応力になるようにすればよい。引張応力になった場合は気泡や剥離を拡大、進展させる駆動力になるからである。
しかしながら、特許文献１では、押さえ蓋を封止樹脂の上面に密着するように挿入しても、押さえ蓋が外周ケースの内壁に対して上下動が可能であるため、パワー半導体素子が高温で動作する際には封止樹脂が熱膨張して押さえ蓋を容易に押し上げることができるので、気泡の発生を抑止する圧縮応力は発生せず、パワーモジュールの絶縁性能が劣化してしまう。
一方で、特許文献２に記載のパワーモジュールにおいては、蓋部の端部がケースに固定されているために、高温時にはシリコーンゲルが熱膨張して押さえ板を押し上げることができないので、シリコーンゲルの内部応力は圧縮応力となり、気泡の発生は抑止される。しかしながら、低温時では、蓋部の端部がケースに固定されているために、熱収縮しようとするシリコーンゲルが蓋部に引っ張られることで、シリコーンゲルの内部応力が引張応力となる。シリコーンゲルの内部応力が引張応力の状態では、シリコーンゲルに微小な気泡があると、引張応力により気泡が拡大する。また、シリコーンゲルと絶縁基板の界面や、シリコーンゲルとパワー半導体素子との界面や、ゲルとワイヤとの界面に密着力の弱い部分があった場合に、引張応力により、界面の剥離が生じたり、剥離を進展させたりする。このような気泡が発生し、シリコーンゲルによる封止絶縁の効果が得られず、パワーモジュールの絶縁性能が劣化してしまう。
さらに、パワーモジュールの使用電圧がより高電圧になると、気泡や剥離のサイズがより小さくても、絶縁破壊を生じやすくなるため、モジュールの絶縁劣化が促進されてしまう。
このように、従来のパワーモジュールにおいては、パワーモジュールの使用温度範囲が拡がり、より高温や低温で使用される場合や、パワーモジュールの使用電圧が高電圧になった場合に、パワーモジュールの絶縁性能が劣化してしまうという問題点があった。
この発明は、上記のような問題点を解決するためになされたもので、高温や低温で使用される場合や、パワーモジュールの使用電圧が高電圧になった場合に、気泡の発生やシリコーンゲルと絶縁基板との剥離を抑制することで、絶縁性能の劣化が無いパワーモジュールを得るものである。
この発明に係るパワーモジュールは、上面に半導体素子が搭載された絶縁基板と、前記絶縁基板の下面に接合されたベース板と、前記絶縁基板を取り囲み、前記ベース板に接着されたケース部材と、前記ベース板と前記ケース部材とで囲まれた領域に充填され、前記絶縁基板を封止する封止樹脂と、前記ケース部材の内壁から前記絶縁基板の外周部の上方へ突出して前記内壁に固着され、前記封止樹脂に接した押さえ板と、を備え、前記押さえ板と前記封止樹脂との密着力は、前記絶縁基板および前記半導体素子と前記封止樹脂との密着力よりも低いことを特徴とするパワーモジュール。
この発明によれば、パワーモジュールのケース内壁に封止樹脂と接する押さえ板を設けたので、パワーモジュールの信頼性を向上させることが可能となる。
この発明の実施の形態１におけるパワーモジュールの断面構造模式図である。 この発明の実施の形態１におけるパワーモジュールの高温時を示す断面構造模式図である。 この発明の実施の形態１におけるパワーモジュールの低温時を示す断面構造模式図である。 この発明の実施の形態１における他のパワーモジュールの断面構造模式図である。 この発明の実施の形態１における他のパワーモジュールの高温時を示す断面構造模式図である。 この発明の実施の形態１における他のパワーモジュールの低温時を示す断面構造模式図である。 この発明の実施の形態１におけるパワーモジュールを示す平面構造模式図である。 この発明の実施の形態１における他のパワーモジュールを示す平面構造模式図である。 この発明の実施の形態２におけるパワーモジュールを示す断面構造模式図である。 この発明の実施の形態２における他のパワーモジュールを示す断面構造模式図である。 この発明の実施の形態３におけるパワーモジュールを示す断面構造模式図である。 この発明の実施の形態３におけるパワーモジュールの高温時を示す断面構造模式図である。 この発明の実施の形態３におけるパワーモジュールの低温時を示す断面構造模式図である。 この発明の実施の形態３におけるパワーモジュールを示す平面構造模式図である。 この発明の実施の形態３における他のパワーモジュールを示す平面構造模式図である。
以下に本発明のパワーモジュールの実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の既述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。
実施の形態１．
図１は、この発明の実施の形態１におけるパワーモジュールの断面構造模式図である。図において、パワーモジュール１００は、ベース板１、絶縁基板２、半導体素子であるパワー半導体素子３、ボンディングワイヤ４、端子５、ケース部材であるケース６、蓋材である蓋７、封止樹脂であるシリコーンゲル８、押さえ板９、離型層である離型処理層１０、ハンダ１１、ハンダ１２を備える。
絶縁基板２は、絶縁基板２の下面側をベース板１上にハンダ１２を用いて接合されている。絶縁基板２は、絶縁層２１と金属板２２、２３とを備えている。絶縁基板２は、酸化アルミニウム、窒化アルミニウム、窒化珪素等を用いたセラミックスやエポキシ樹脂等による絶縁層２１の両面に銅やアルミニウムなどの金属板２２、２３を張り合わせた構造となっている。絶縁基板２の上面側の金属板２２には配線パターンが形成されている。この絶縁基板２上面側の金属板２２に、パワー半導体素子３がハンダ１１で接合されている。ここでは、接合材料として、はんだを用いているが、これに限定されるものではなく、焼結銀、導電性接着剤、液相拡散接合技術を用いて接合しても良い。
パワー半導体素子３は、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などの電力制御用半導体素子や還流ダイオードなどが用いられる。パワー半導体素子３と端子５とは、線径０．１〜０．５ｍｍのアルミニウム合金製もしくは銅合金製の線材であるボンディングワイヤ４を介して電気的に接続されている。ここでは、ボンディングワイヤ４を用いているが、ボンディングリボンでも良い。
端子５は、銅製の板状電極である。端子５はケース６にインサート成型もしくはアウトサート成型されており、電流および電圧の入出力に用いられる。ケース６は、ベース板１に対して接着剤（図示せず）で接着されている。ケース６の材料としては、一般的にＰＰＳ（Ｐｏｌｙ Ｐｈｅｎｙｌｅｎｅ Sｕｌｆｉｄｅ）樹脂やＰＢＴ（Ｐｏｌｙ Ｂｕｔｙｌｅｎｅ Ｔｅｒｅｐｈｔａｌａｔｅ）樹脂が用いられる。
パワーモジュール１００の内部における絶縁性を確保する目的で、シリコーンゲル８がケース６とベース板１とで囲まれる領域内に充填されている。シリコーンゲル８は、パワー半導体素子３、ボンディングワイヤ４が封入される高さまで、充填されている。
押さえ板９は、シリコーンゲル８内に封入されるようにケース６の内壁（側壁）に設置されている。押さえ板９のケース６内壁への配置は、押さえ板９が絶縁基板２外周部の上方に位置するように、ケース６の内壁からケース６の内側へ向けて突出して配置されている。
離型処理層１０は、押さえ板９の下面（絶縁基板と対向する面）に施されている。離型処理層１０は、シリコーン系、フッ素系の被膜とするが、絶縁基板２、パワー半導体素子３よりシリコーンゲル８との密着力（接着力）が弱い材料であり、絶縁基板２、パワー半導体素子３上に気泡や剥離を防げることができれば良い。この離型処理層１０により、押さえ板９とシリコーンゲル８との密着力は、絶縁基板２およびパワー半導体素子３とシリコーンゲル８との密着力よりも低くなる。ここで、密着力とは、封止樹脂であるシリコーンゲル８とパワーモジュール１００の構成部材である絶縁基板２、ケース６および押さえ板９との密着度合いを表したものであり、密着力が低いとシリコーンゲル８から剥がれやすくなる。逆に、密着力が高いとシリコーンゲル８から剥がれにくくなる。
蓋７は、ケース６の上部に設置されている。蓋７によって、パワーモジュール１００の内部と外部とを分離し、粉じん等がパワーモジュール１００の内部に侵入することを防いでいる。蓋７は接着剤（図示せず）もしくはネジ（図示せず）でケース６に固定されている。
図２は、この発明の実施の形態１におけるパワーモジュールの高温時を示す断面構造模式図である。図３は、この発明の実施の形態１におけるパワーモジュールの低温時を示す断面構造模式図である。図２は、この発明の実施の形態１におけるパワーモジュール１００の温度がシリコーンゲル８の硬化温度以上に上昇した場合の高温時を示す断面構造模式図である。図３は、この発明の実施の形態１におけるパワーモジュール１００の温度が常温以下に低下した低温時を示す断面構造模式図である。
パワーモジュール１００の絶縁封止に用いられるシリコーンゲル８の硬化温度は、通常、６０〜８０℃である。また、パワーモジュール１００の絶縁封止材料に用いられるシリコーンゲル８の線膨脹係数は、通常、３００〜４００ｐｐｍ／Ｋである。一方、パワーモジュール１００に使用される他の構成部材の線膨脹係数は、３〜２５ｐｐｍ／Ｋであり、シリコーンゲル８の線膨脹係数は、パワーモジュール１００に使用される他の構成部材の線膨張係数と比較して、数十〜百数十倍、大きい値である。
したがって、パワーモジュール１００の温度が硬化温度より高くなると、シリコーンゲル８は他の構成部材よりも大きく熱膨張するため、図２に示すように、シリコーンゲル８の表面高さは、硬化時の位置よりも高くなる。
一方、パワーモジュール１００の温度が常温以下まで下がると、シリコーンゲル８は他の構成部材よりも大きく熱収縮する。このとき、図３に示すようにシリコーンゲル８の表面高さは硬化時よりも低くなる。そして、押さえ板９の絶縁基板２に対向する面側にシリコーンゲル８が剥離し空間１５ができる。
このようなパワーモジュール１００では、パワーモジュール１００の温度が高温になった場合には、シリコーンゲル８の熱膨張によって、押さえ板９が蓋７に向かって押し上げられる方向に応力が働く。このとき、押さえ板９はケース６に固定されているため、蓋７の方向には移動できず、シリコーンゲル８は熱膨張できなくなる。その結果として、シリコーンゲル８の内部応力は、絶縁基板２に対して圧縮応力となる（絶縁基板２へ向かう方向に応力が発生する）。シリコーンゲル８の内部応力が圧縮応力となることで、パワーモジュール１００の温度が高温になっても、絶縁基板２とシリコーンゲル８との剥離が抑制され、パワーモジュール１００内での気泡や剥離の成長を抑制でき、パワーモジュールの絶縁不良を抑制する効果がある。
また、パワーモジュール１００の温度が低温になった場合には、シリコーンゲル８の熱収縮によって、押さえ板９の裏面にある離型処理層１０によりシリコーンゲル８が押さえ板９から剥がれ、空間１５ができる。これにより、シリコーンゲル８の絶縁基板２に対する内部応力が引張応力となることを抑制できる。したがって、パワーモジュール１００の温度が低温になっても、絶縁基板２とシリコーンゲル８との剥離が抑制され、パワーモジュール１００内での気泡や剥離の成長を抑制でき、パワーモジュールの絶縁不良を抑制する効果がある。
図４は、この発明の実施の形態１における他のパワーモジュールの断面構造模式図である。パワーモジュール１００の構成としては、図１に示したものと同じであるが、シリコーンゲル８の定常時の高さが異なる。図４に示したパワーモジュール１００の場合、押さえ板９は、シリコーンゲル８の上面に接して配置される。
図５は、この発明の実施の形態１における他のパワーモジュールの高温時を示す断面構造模式図である。図６は、この発明の実施の形態１における他のパワーモジュールの低温時を示す断面構造模式図である。図５は、この発明の実施の形態１における他のパワーモジュール１００の温度がシリコーンゲル８の硬化温度以上に上昇した場合の高温時を示す断面構造模式図である。図６は、この発明の実施の形態１における他のパワーモジュール１００の温度が常温以下に低下した低温時を示す断面構造模式図である。
このように、シリコーンゲル８の定常時の高さが押さえ板９と接すような場合においても、図１に示した定常時に押さえ板９が、シリコーンゲル８内に配置された場合と同様の効果を得ることが可能である。
図７は、この発明の実施の形態１におけるパワーモジュールを示す平面構造模式図である。図８は、この発明の実施の形態１における他のパワーモジュールを示す平面構造模式図である。図７は、パワーモジュール１００のケース６内壁（側壁）の四辺に押さえ板９を設けた場合（全周囲に設置）の平面構造模式図である。図８は、パワーモジュール１００のケース６内壁の端子５が設けられた辺に押さえ板９を設けた場合の平面構造模式図である。絶縁基板２、パワー半導体素子３、ボンディングワイヤ４、端子５のレイアウトによって、ケース内壁の全周に押さえ板９を設置出来ない場合、シリコーンゲル８の温度変化による応力変化が大きい、端子５が設けられたケース６内壁の近傍であるパワーモジュール１００の短辺側の絶縁基板２、パワー半導体素子３の沿面上を覆う位置に設置された例である。
図に示したように、上面視において、絶縁基板２上部に押さえ板９が架かるように配置することで、シリコーンゲル８の内部応力が引張応力とならないようにできる。その結果、パワーモジュール１００の温度変化に対して、絶縁基板２とシリコーンゲル８との剥離が抑制され、パワーモジュール１００内での気泡や剥離の成長を抑制でき、パワーモジュールの絶縁不良を抑制する効果がある。図に示した押さえ板９の配置は、図１に示したパワーモジュール１００の場合でも、図４に示した他のパワーモジュール１００の場合でも、同様に適用することが可能である。
以上のように構成されたパワーモジュールにおいては、ケース６の内壁にシリコーンゲル８に接して、または、シリコーンゲル８に封入させて押さえ板９を配置したので、パワーモジュールの温度変化における封止樹脂の膨張、収縮に伴う応力変化による気泡や剥離の成長を抑制することが可能となる。その結果、シリコーンゲル８と絶縁基板２との剥離が抑制でき、パワーモジュールの絶縁信頼性の向上が可能となる。
また、パワーモジュールが高温時には、シリコーンゲル８が熱膨張するが、ケース６に設置された押さえ板９下では、押さえ板９により膨張が抑えられる事で、絶縁基板２に対するシリコーンゲル８の内部応力が圧縮応力となり、気泡や剥離を抑制でき、パワーモジュールの絶縁不良の抑制が可能となる。
さらに、パワーモジュールが低温時には、シリコーンゲル８が熱収縮するが、離型処理層１０を施した押さえ板９裏面とシリコーンゲル８が剥がれる事により、シリコーンゲル８は絶縁基板２方向に引き下げられる。その結果、絶縁基板２に対するシリコーンゲル８の引張応力を緩和し、気泡成長や剥離を抑制でき、パワーモジュールの絶縁不良の抑制が可能となる。
実施の形態２．
本実施の形態２は、実施の形態１において、押さえ板９の先端にカギ状突起１３を形成したことが異なる。このように押さえ板９の端部に突起１３を形成した場合においても、封止樹脂の膨張、収縮に伴う応力変化による気泡や剥離の成長を抑制することができる。その結果、封止樹脂と絶縁基板との剥離が抑制でき、パワーモジュールの絶縁信頼性の向上が可能となる。
また、低温時に、押さえ板９の離型処理層１０により、シリコーンゲル８が押さえ板９から剥がれる際、剥がれを起点とした延長線上でシリコーンゲル８内にクラックが起きる場合がある。カギ状突起１３を形成することにより、押さえ板９の裏面の離型処理層１０とシリコーンゲル８との剥がれの延長を食い止め、シリコーンゲル８内のクラックを抑制する効果がある。
図９は、この発明の実施の形態２におけるパワーモジュールを示す断面構造模式図である。図１０は、この発明の実施の形態２における他のパワーモジュールを示す断面構造模式図である。図において、パワーモジュール２００は、ベース板１、絶縁基板２、半導体素子であるパワー半導体素子３、ボンディングワイヤ４、端子５、ケース部材であるケース６、蓋材である蓋７、封止樹脂であるシリコーンゲル８、押さえ板９、離型層である離型処理層１０、ハンダ１１、ハンダ１２、突出部であるカギ状突起１３を備える。
押さえ板９は、シリコーンゲル８の上面に密着、もしくは封入されるように設置されている。
このように構成されたパワーモジュール２００では、実施の形態１のパワーモジュール１００と同様なメカニズムにより絶縁不良を抑制することができる。
パワーモジュール２００の温度が高温になった場合には、シリコーンゲル８の熱膨張によって、押さえ板９が蓋７に向かって押し上げられる方向に応力が働く。このとき、押さえ板９はケース６に固定されているため、蓋７の方向には移動できず、シリコーンゲル８は熱膨張できなくなり、シリコーンゲル８の内部応力は、絶縁基板２に対して圧縮応力となる。シリコーンゲル８の内部応力が圧縮応力となることで、パワーモジュール２００の温度が高温になっても、気泡や剥離の成長を抑制でき、パワーモジュールの絶縁不良を抑制する効果がある。
また、パワーモジュール２００の温度が低温になった場合には、シリコーンゲル８の熱収縮によって、押さえ板９の裏面にある離型処理層１０によりシリコーンゲルが押さえ板９から剥がれる。これにより、シリコーンゲル８の絶縁基板２に対する内部応力が引張応力となることを抑制できる。したがって、パワーモジュール２００の温度が低温になっても、気泡や剥離の成長を抑制でき、パワーモジュールの絶縁不良を抑制する効果がある。
さらに、パワーモジュール２００の温度が低温になった場合には、押さえ板９の離型処理層１０により、シリコーンゲル８が押さえ板９から剥がれる際、剥がれを起点とした延長線上でシリコーンゲル８内にクラックが起きる場合がある。しかしながら、押さえ板９にカギ状突起１３を形成することにより、押さえ板９の裏面の離型処理層１０とシリコーンゲル８との剥がれの延長を食い止め、シリコーンゲル８内のクラックを抑制することができる。
パワーモジュール２００においても、図７，８に示したような平面構造とすることができる。上面視において、絶縁基板２上部に押さえ板９が架かるように配置することで、シリコーンゲル８の内部応力が引張応力とならないようにできる。その結果、パワーモジュール２００の温度変化に対して、絶縁基板２とシリコーンゲル８との剥離が抑制され、パワーモジュール２００内での気泡や剥離の成長を抑制でき、パワーモジュール２００の絶縁不良を抑制する効果がある。図に示した押さえ板９の配置は、図１に示したパワーモジュール１００の場合でも、図９に示した他のパワーモジュール２００の場合でも、同様に適用することが可能である。
以上のように構成されたパワーモジュールにおいては、ケース６の内壁にシリコーンゲル８に接して、または、シリコーンゲル８に封入させて押さえ板９を配置したので、パワーモジュールの温度変化におけるシリコーンゲル８の膨張、収縮に伴う応力変化による気泡や剥離の成長を抑制することが可能となる。その結果、シリコーンゲル８と絶縁基板２との剥離が抑制でき、パワーモジュールの絶縁信頼性の向上が可能となる。
また、パワーモジュールが高温時には、シリコーンゲル８が熱膨張するが、ケース６に設置された押さえ板９下では、押さえ板９により膨張が抑えられる事で、絶縁基板２に対するシリコーンゲル８の内部応力が圧縮応力となり、気泡や剥離を抑制でき、パワーモジュールの絶縁不良の抑制が可能となる。
さらに、パワーモジュールが低温時には、シリコーンゲル８が熱収縮するが、離型処理層１０を施した押さえ板９裏面とシリコーンゲル８が剥がれる事により、シリコーンゲル８は絶縁基板２方向に引き下げられる。その結果、絶縁基板２に対するシリコーンゲル８の引張応力を緩和し、気泡成長や剥離を抑制でき、パワーモジュールの絶縁不良の抑制が可能となる。
また、押さえ板９にカギ状突起１３を備えたことで、低温時に、押さえ板９の離型処理層１０により、シリコーンゲル８が押さえ板９から剥がれる際、剥がれを起点とした延長線上でシリコーンゲル８内にクラックが起きる場合がある。カギ状突起１３を形成することにより、押さえ板９の裏面の離型処理層１０とシリコーンゲル８との剥がれの延長を食い止め、シリコーンゲル８内のクラックの抑制が可能となる。
実施の形態３．
本実施の形態３は、実施の形態１において、押さえ板９を離型材料で構成した離型押さえ板１４にしたことが異なる。このように、押さえ板９を離型材料を用いて形成した場合においても、封止樹脂の膨張、収縮に伴う応力変化による気泡や剥離の成長を抑制することができる。その結果、封止樹脂と絶縁基板との剥離が抑制でき、パワーモジュールの絶縁信頼性の向上が可能となる。
図１１は、この発明の実施の形態３におけるパワーモジュールを示す断面構造模式図である。図において、パワーモジュール３００は、ベース板１、絶縁基板２、半導体素子であるパワー半導体素子３、ボンディングワイヤ４、端子５、ケース部材であるケース６、蓋材である蓋７、封止樹脂であるシリコーンゲル８、ハンダ１１、ハンダ１２、離型押さえ板１４を備える。
離型押さえ板１４は、シリコーンゲル８の上面に密着、もしくは封入されるようにケース６の内壁に形成されている。
離型押さえ板１４は、シリコーン系、フッ素系の板材とするが、絶縁基板２、パワー半導体素子３より密着力（接着力）が弱い材料であり、絶縁基板２、パワー半導体素子３上に気泡や剥離を防げることができれば良い。この離型押さえ板１４により、離型押さえ板１４とシリコーンゲル８との密着力は、絶縁基板２およびパワー半導体素子３とシリコーンゲル８との密着力よりも低くなる。
図１２は、この発明の実施の形態３におけるパワーモジュールの高温時を示す断面構造模式図である。図１３は、この発明の実施の形態３におけるパワーモジュールの低温時を示す断面構造模式図である。図１２は、この発明の実施の形態３におけるパワーモジュール３００の温度がシリコーンゲル８の硬化温度以上に上昇した場合の高温時を示す断面構造模式図である。図１３は、この発明の実施の形態３におけるパワーモジュール３００の温度が常温以下に低下した低温時を示す断面構造模式図である。
パワーモジュール３００の絶縁封止に用いられるシリコーンゲル８の硬化温度は、通常、６０〜８０℃である。また、パワーモジュール３００の絶縁封止材料に用いられるシリコーンゲル８の線膨脹係数は、通常、３００〜４００ｐｐｍ／Ｋである。一方、パワーモジュール３００に使用される他の構成部材の線膨脹係数は、３〜２５ｐｐｍ／Ｋであり、シリコーンゲル８の線膨脹係数は、パワーモジュール３００に使用される他の構成部材の線膨張係数と比較して、数十〜百数十倍、大きい値である。
したがって、パワーモジュール３００の温度が硬化温度より高くなると、シリコーンゲル８は他の構成部材よりも大きく熱膨張するため、図１２に示すように、シリコーンゲル８の表面高さは、硬化時の位置よりも高くなる。そして、離型押さえ板１４の蓋７に対向する面側にシリコーンゲル８が剥離し空間１５ができる。
一方、パワーモジュール３００の温度が常温以下まで下がると、シリコーンゲル８は他の構成部材よりも大きく熱収縮する。このとき、図１３に示すようにシリコーンゲル８の表面高さは硬化時よりも低くなる。そして、離型押さえ板１４の絶縁基板２に対向する面側にシリコーンゲル８が剥離し空間１５ができる。
このようなパワーモジュール３００では、パワーモジュール３００の温度が高温になった場合には、シリコーンゲル８の熱膨張によって、離型押さえ板１４が蓋７に向かって押し上げられる方向に応力が働く。このとき、離型押さえ板１４はケース６に固定されているため、蓋７の方向には移動できず、シリコーンゲル８は熱膨張できなくなる。その結果として、シリコーンゲル８の内部応力は、絶縁基板２に対して圧縮応力となる（絶縁基板２へ向かう方向に応力が発生する）。シリコーンゲル８の内部応力が圧縮応力となることで、パワーモジュール３００の温度が高温になっても、絶縁基板２とシリコーンゲル８との剥離が抑制され、パワーモジュール３００内での気泡や剥離の成長を抑制でき、パワーモジュール３００の絶縁不良を抑制する効果がある。
また、パワーモジュール３００の温度が低温になった場合には、シリコーンゲル８の熱収縮によって、シリコーンゲル８が離型押さえ板１４から剥がれ、空間１５ができる。これにより、シリコーンゲル８の絶縁基板２に対する内部応力が引張応力となることを抑制できる。したがって、パワーモジュール３００の温度が低温になっても、絶縁基板２とシリコーンゲル８との剥離が抑制され、パワーモジュール３００内での気泡や剥離の成長を抑制でき、パワーモジュール３００の絶縁不良を抑制する効果がある。
図１４は、この発明の実施の形態３におけるパワーモジュールを示す平面構造模式図である。図１５は、この発明の実施の形態３における他のパワーモジュールを示す平面構造模式図である。図１４は、パワーモジュール３００のケース６内壁（側壁）の四辺に離型押さえ板１４を設けた場合（全周囲に設置）の平面構造模式図である。図１５は、パワーモジュール３００のケース６内壁の端子５が設けられた辺に離型押さえ板１４を設けた場合の平面構造模式図である。絶縁基板２、パワー半導体素子３、ボンディングワイヤ４、端子５のレイアウトによって、ケース内壁の全周に離型押さえ板１４を設置出来ない場合、シリコーンゲル８の温度変化による応力変化が大きい、端子５が設けられたケース６内壁の近傍であるパワーモジュール３００の短辺側の絶縁基板２、パワー半導体素子３の沿面上を覆う位置に設置された例である。
図に示したように、上面視において、絶縁基板２上部に離型押さえ板１４が架かるように配置することで、シリコーンゲル８の内部応力が引張応力とならないようにできる。その結果、パワーモジュール３００の温度変化に対して、絶縁基板２とシリコーンゲル８との剥離が抑制され、パワーモジュール３００内での気泡や剥離の成長を抑制でき、パワーモジュールの絶縁不良を抑制する効果がある。
以上のように構成されたパワーモジュールにおいては、ケース６の内壁にシリコーンゲル８に接して、または、シリコーンゲル８に封入させて離型押さえ板１４を配置したので、パワーモジュールの温度変化におけるシリコーンゲル８の膨張、収縮に伴う応力変化による気泡や剥離の成長を抑制することが可能となる。その結果、シリコーンゲル８と絶縁基板２との剥離が抑制でき、パワーモジュールの絶縁信頼性の向上が可能となる。
また、パワーモジュールが高温時には、シリコーンゲル８が熱膨張するが、ケース６に設置された離型押さえ板１４下では、離型押さえ板１４により膨張が抑えられる事で、絶縁基板２に対するシリコーンゲル８の内部応力が圧縮応力となり、気泡や剥離を抑制でき、パワーモジュールの絶縁不良の抑制が可能となる。
さらに、パワーモジュールが低温時には、シリコーンゲル８が熱収縮するが、離型押さえ板１４裏面とシリコーンゲル８が剥がれる事により、シリコーンゲル８は絶縁基板２方向に引き下げられる。その結果、絶縁基板２に対するシリコーンゲル８の引張応力を緩和し、気泡成長や剥離を抑制でき、パワーモジュールの絶縁不良の抑制が可能となる。
１ ベース板、２ 絶縁基板、３ パワー半導体素子、４ ボンディングワイヤ、５ 端子、６ ケース、７ 蓋、８ シリコーンゲル、９ 押さえ板、１０ 離型処理層、１１ はんだ、１２ はんだ、１３ カギ状突起、１４ 離型押さえ板、１５ 空間、２１ 絶縁層、２２ 金属板、２３ 金属板、１００，２００，３００ パワーモジュール。

Claims (6)

  1. 上面に半導体素子が搭載された絶縁基板と、
    前記絶縁基板の下面に接合されたベース板と、
    前記絶縁基板を取り囲み、前記ベース板に接着されたケース部材と、
    前記ベース板と前記ケース部材とで囲まれた領域に充填され、前記絶縁基板を封止する封止樹脂と、
    前記ケース部材の内壁から前記絶縁基板の外周部の上方へ突出して前記内壁に固着され、前記封止樹脂内に封入された押さえ板と、
    を備え、
    前記押さえ板と前記封止樹脂との密着力は、前記絶縁基板および前記半導体素子と前記封止樹脂との密着力よりも低いことを特徴とするパワーモジュール。
  2. 前記押さえ板は、前記絶縁基板と対向する面に離型層を設けたことを特徴とする請求項１に記載のパワーモジュール。
  3. 前記押さえ板は、前記絶縁基板と対向する面の先端に突出部を備えたことを特徴とする請求項１から請求項２のいずれか１項に記載のパワーモジュール。
  4. 前記押さえ板は、前記封止樹脂との密着力が前記絶縁基板および前記半導体素子と前記封止樹脂との密着力より低い材料を用いたことを特徴とする請求項１から請求項３のいずれか１項に記載のパワーモジュール。
  5. 前記ケース部材には、端子が設けられ、
    前記押さえ板は、前記端子の近傍の前記内壁に固着されたことを特徴とする請求項１から請求項４のいずれか１項に記載のパワーモジュール。
  6. 前記押さえ板は、前記内壁の全周に固着されたことを特徴とする請求項１から請求項４のいずれか１項に記載のパワーモジュール。
JP2017550276A 2015-11-12 2016-11-01 パワーモジュール Active JP6526229B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015222109 2015-11-12
JP2015222109 2015-11-12
PCT/JP2016/082465 WO2017082122A1 (ja) 2015-11-12 2016-11-01 パワーモジュール

Publications (2)

Publication Number Publication Date
JPWO2017082122A1 JPWO2017082122A1 (ja) 2018-08-23
JP6526229B2 true JP6526229B2 (ja) 2019-06-05

Family

ID=58695181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017550276A Active JP6526229B2 (ja) 2015-11-12 2016-11-01 パワーモジュール

Country Status (5)

Country Link
US (1) US10468315B2 (ja)
JP (1) JP6526229B2 (ja)
CN (1) CN108292655B (ja)
DE (1) DE112016005219B4 (ja)
WO (1) WO2017082122A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11348853B2 (en) 2020-03-23 2022-05-31 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7247574B2 (ja) * 2018-12-19 2023-03-29 富士電機株式会社 半導体装置
JP7319517B2 (ja) * 2019-02-06 2023-08-02 日亜化学工業株式会社 発光装置、パッケージ、及び、基部
JP7108567B2 (ja) * 2019-03-20 2022-07-28 株式会社東芝 パワーモジュール
WO2023073831A1 (ja) * 2021-10-27 2023-05-04 三菱電機株式会社 半導体装置及び半導体装置の製造方法
EP4273918A1 (en) * 2022-05-05 2023-11-08 Infineon Technologies AG A semiconductor package comprising structures configured to withstand a change of the volume of an potting compound
FR3140201A1 (fr) * 2022-09-22 2024-03-29 Arkema France Appareil électrique comprenant au moins un matériau gélifié

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02134853A (ja) * 1988-11-15 1990-05-23 Mitsubishi Electric Corp 絶縁型半導体装置
JPH0464255A (ja) 1990-07-03 1992-02-28 Mitsubishi Electric Corp 半導体装置
JP2867753B2 (ja) * 1991-02-25 1999-03-10 富士電機株式会社 半導体装置
JPH0864759A (ja) * 1994-08-24 1996-03-08 Hitachi Ltd 樹脂封止型パワーモジュール装置及びその製法
JP3396566B2 (ja) * 1995-10-25 2003-04-14 三菱電機株式会社 半導体装置
US5744860A (en) * 1996-02-06 1998-04-28 Asea Brown Boveri Ag Power semiconductor module
JPH10233472A (ja) * 1997-02-21 1998-09-02 Toshiba Corp 樹脂封止型半導体装置
EP1167559B1 (en) 1998-12-07 2006-03-08 Hitachi, Ltd. Composite material and use thereof
JP3518407B2 (ja) 1999-02-25 2004-04-12 株式会社デンソー 半導体装置およびその製造方法
US6787893B2 (en) 2001-01-23 2004-09-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP3788760B2 (ja) * 2001-11-09 2006-06-21 三菱電機株式会社 半導体装置
JP4453498B2 (ja) * 2004-09-22 2010-04-21 富士電機システムズ株式会社 パワー半導体モジュールおよびその製造方法
EP2017891A1 (en) 2007-07-20 2009-01-21 ABB Technology AG Semiconductor module
JP2014130875A (ja) 2012-12-28 2014-07-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP6205824B2 (ja) * 2013-04-26 2017-10-04 富士電機株式会社 パワーモジュール
CN104900546A (zh) * 2015-05-04 2015-09-09 嘉兴斯达半导体股份有限公司 一种功率模块的封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11348853B2 (en) 2020-03-23 2022-05-31 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
WO2017082122A1 (ja) 2017-05-18
CN108292655B (zh) 2021-01-01
DE112016005219B4 (de) 2021-08-26
CN108292655A (zh) 2018-07-17
JPWO2017082122A1 (ja) 2018-08-23
US20180323120A1 (en) 2018-11-08
DE112016005219T5 (de) 2018-07-19
US10468315B2 (en) 2019-11-05

Similar Documents

Publication Publication Date Title
JP6526229B2 (ja) パワーモジュール
JP5518000B2 (ja) パワーモジュールとその製造方法
US7701054B2 (en) Power semiconductor module and method for its manufacture
US10163752B2 (en) Semiconductor device
JP6848802B2 (ja) 半導体装置
US9754855B2 (en) Semiconductor module having an embedded metal heat dissipation plate
JP6676079B2 (ja) 半導体装置およびその製造方法
US10217690B2 (en) Semiconductor module that have multiple paths for heat dissipation
JP2016018866A (ja) パワーモジュール
JP7247574B2 (ja) 半導体装置
JP6305176B2 (ja) 半導体装置及び製造方法
JP6381784B2 (ja) パワーモジュール
JP6820934B2 (ja) パワーモジュールおよびその製造方法
CN112530915A (zh) 半导体装置
JP2015122453A (ja) パワーモジュール
JPH10173098A (ja) パワー半導体装置およびその製法
JP6101507B2 (ja) 半導体装置の製造方法
US9355999B2 (en) Semiconductor device
CN111033723A (zh) 功率半导体模块
JP2024123341A (ja) パワー半導体装置及びその製造方法
US20220077017A1 (en) Semiconductor module and semiconductor module manufacturing method
WO2024185127A1 (ja) 半導体装置及びその製造方法
WO2023073831A1 (ja) 半導体装置及び半導体装置の製造方法
JP2018170362A (ja) 半導体モジュール
JP2015018833A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180502

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190507

R150 Certificate of patent or registration of utility model

Ref document number: 6526229

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250