JP5061717B2 - 半導体モジュール及び半導体モジュールの製造方法 - Google Patents

半導体モジュール及び半導体モジュールの製造方法 Download PDF

Info

Publication number
JP5061717B2
JP5061717B2 JP2007132572A JP2007132572A JP5061717B2 JP 5061717 B2 JP5061717 B2 JP 5061717B2 JP 2007132572 A JP2007132572 A JP 2007132572A JP 2007132572 A JP2007132572 A JP 2007132572A JP 5061717 B2 JP5061717 B2 JP 5061717B2
Authority
JP
Japan
Prior art keywords
metal foil
semiconductor module
resin
insulating plate
resin case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007132572A
Other languages
English (en)
Other versions
JP2008288414A (ja
Inventor
真史 堀尾
龍男 西澤
英司 望月
力宏 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2007132572A priority Critical patent/JP5061717B2/ja
Priority to US12/149,114 priority patent/US7902653B2/en
Priority to DE102008023711.6A priority patent/DE102008023711B4/de
Priority to CN2008100965837A priority patent/CN101335263B/zh
Publication of JP2008288414A publication Critical patent/JP2008288414A/ja
Priority to US12/926,304 priority patent/US7985630B2/en
Application granted granted Critical
Publication of JP5061717B2 publication Critical patent/JP5061717B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は半導体モジュール及び半導体モジュールの製造方法に関し、特にパワー半導体素子を搭載した半導体モジュール及び半導体モジュールの製造方法に関する。
インバータ装置、無停電電源装置、工作機械、産業用ロボットなどでは、その本体装置とは独立して半導体モジュールが使用されている。
この半導体モジュールの構造は、所定の厚みを有した金属ベース板を基体とし、金属ベース板上にパワー半導体素子を搭載したパッケージ型のものが主流である(例えば、特許文献1参照)。例えば、図7は金属ベース板を基体とする半導体モジュールの模式図である。
この半導体モジュール100は、数ミリ厚の金属ベース板101を基体とし、金属ベース板101上には、半田層102を介して金属箔103が接合されている。そして、金属箔103上には、絶縁板104が接合され、絶縁板104上には、金属箔105,106が接合されている。さらに、金属箔105,106上に、半田層107,108を介して、半導体素子109,110が接合されている。ここで、半導体素子109,110は、例えば、IGBT(Insulated Gate Bipolar Transistor)素子、FWD(Free Wheeling Diode)素子等が該当する。さらに、半導体素子109,110上には、半田層111,112を介して、ヒートスプレッダ113,114が接合されている。そして、金属ベース板101の上端縁からは、半導体素子109,110等を取り囲むように、成形された樹脂ケース115が固着されている。
また、図示はしないが、半導体素子109,110の周囲には、金属ワイヤ、リードフレーム等が配設され、例えば、半導体素子109,110の電極と絶縁板104上に形成された回路パターン、もしくは、半導体素子109,110の電極間同士が電気的に接合されている。
さらに、樹脂ケース115内部には、金属ワイヤ等の接触防止や、半導体素子109,110等を水分、湿気、塵から保護するために、シリコーン系材料で構成されたゲル116が封止されている。
そして、半導体モジュール100の下方に冷却体130を位置させ、樹脂ケース115並びに金属ベース板101に設けられた孔部117にボルト等を通し、ボルト等の締め付けにより金属ベース板101を冷却体130に密着させる。
なお、ボルト等の締め付けにより、孔部117近傍の樹脂ケース115が破損する場合があることから、これを防止するために、樹脂ケース115の孔部117内には、補強用の金属リング118が設けられている。
しかし、このような半導体モジュール100は、厚い金属ベース板101を基体としていることから、半導体モジュールの軽量化または小型化が図れない。
そこで、最近では、金属ベース板101を基体としない、小型サイズの半導体モジュールが開示されている(例えば、非特許文献1参照)。
図8は金属ベース板を使用しない半導体モジュールの模式図である。
この半導体モジュール200は、絶縁板104と、絶縁板104の下面に形成された金属箔103と、絶縁板104の上面に形成された金属箔105,106を基体としている。そして、金属箔105,106上に、半田層107,108を介して、半導体素子109,110が接合されている。そして、この型の半導体モジュール200では、絶縁板104の上端縁から、半導体素子109,110等を取り囲むように、成形された樹脂ケース115が固着されている。また、樹脂ケース115内には、同様に、シリコーン系材料で構成されたゲル116が封止されている。
このような半導体モジュール200によれば、肉厚の厚い金属ベース板を基体としないので、半導体モジュールの軽量化、小型化、さらには、低コスト化を図ることができる。
また、この型の半導体モジュール200においては、金属ベース板が存在しないため、樹脂ケース115の側部に取り付け用の金属製フック119を別途設けている。そして、金属製フック119にボルト等を貫入し、ボルト等の締め付けによって半導体モジュール200を冷却体130に固定させる。
特開2003−289130号公報 小松、早乙女、井川、"小容量IGBTモジュール"富士時報Vol.78、No.4、2005、P.260〜263
しかしながら、図8に示す半導体モジュール200の構造では、樹脂ケース115内の封止材料として、シリコーン系材料で構成された軟質のゲル116が使用されている。
このようなゲル116で封止された半導体モジュール200をボルトにより、冷却体130に強く締付けると、半導体モジュール200内の絶縁板104に過剰な応力が発生し、絶縁板104が破損する場合がある。即ち、ゲル116が軟質であるために、絶縁板104の変形(歪曲)を抑制することができず、このような絶縁板104の破損をもたらす。
これを回避するには、絶縁板104が破損しない程度に、半導体モジュール200を冷却体130に締付けざるを得ない。従って、半導体モジュール200の構造では、金属箔103を冷却体130に強く密着させることができず、充分な冷却効果が得られないという問題があった。
さらに、半導体モジュール200では、半導体素子109,110を作動させる毎に発熱し、その熱によっても絶縁板104が変形する。従って、長時間に渡って、半導体モジュール200を使用すると、絶縁板104の変形の繰り返しにより、半導体素子109,110直下の半田層107,108が剥離するという問題があった。
また、半導体モジュール200では、絶縁板104の機械的強度を確保するために、その肉厚を厚くしている(例えば、約0.6mmt以上)。
しかし、このような肉厚の厚い絶縁板104を用いた半導体モジュール200においては、半導体素子109,110下面から冷却体130までの熱伝導率に限界が生じ、より高パワーな半導体素子を半導体モジュール200内に組み込むことができないという問題があった。
また、半導体モジュール200の構造では、樹脂ケース115に取り付け用の金属製フック119を別途取り付けなければならないという製造上の手間もあった。
本発明は、このような点に鑑みてなされたものであり、パワー半導体素子を搭載した半導体モジュールの軽量化、小型化、低コスト化を図ると共に、充分な冷却効果を有し且つより高パワーな半導体素子を搭載できる半導体モジュール及び半導体モジュールの製造方法を提供することを目的とする。
本発明では上記課題を解決するために、絶縁板と、前記絶縁板の第1の主面に接合された第1の金属箔と、前記絶縁板の第2の主面に接合された少なくとも一つの第2の金属箔と、前記第2の金属箔上に接合された少なくとも一つの半導体素子と、前記第1の金属箔の下面を露出し、前記第1の金属箔、前記絶縁板、前記第2の金属箔並びに前記半導体素子を、前記第1の金属箔の下面より上側において取り囲む樹脂ケースと、前記樹脂ケースの内面と、前記第1の金属箔の外周端面、前記絶縁板、前記第2の金属箔及び前記半導体素子のそれぞれの外面の一部との間に充填された硬化した樹脂と、を備え、前記第1の金属箔の下面並びに前記樹脂ケースから露出された前記樹脂により、外部接合体と密着可能な平坦面が形成されていることを特徴とする半導体モジュールが提供される。
また、本発明では、絶縁板と、前記絶縁板の第1の主面に接合された第1の金属箔と、前記絶縁板の第2の主面に接合された、少なくとも一つの第2の金属箔と、を具備した基板を準備する工程と、前記第2の金属箔上に、少なくとも一つの半導体素子を実装する工程と、前記第1の金属箔の下面を露出し、前記第1の金属箔、前記絶縁板、前記第2の金属箔並びに前記半導体素子を、前記第1の金属箔の下面より上側において取り囲む樹脂ケースを、前記基板上に載置する工程と、前記樹脂ケースの内面と前記第1の金属箔の外周端面、前記絶縁板、前記第2の金属箔及び前記半導体素子のそれぞれの外面の一部との間に、ペースト状の樹脂を流入する工程と、流入させた前記樹脂を熱硬化させる工程と、を有し、前記第1の金属箔の下面並びに前記樹脂ケースから露出した前記樹脂により、外部接合体と密着可能な平坦面を形成することを特徴とする半導体モジュールの製造方法が提供される。
このような半導体モジュール及び半導体モジュールの製造方法によれば、絶縁板の第1の主面に、第1の金属箔が接合され、絶縁板の第2の主面に、少なくとも一つの第2の金属箔が接合され、第2の金属箔上に、少なくとも一つの半導体素子が接合される。そして、第1の金属箔、絶縁板、第2の金属箔並びに半導体素子が第1の金属箔の下面より上側において、第1の金属箔の下面を露出する樹脂ケースに取り囲まれ、樹脂ケースの内面と、第1の金属箔の外周端面、絶縁板、第2の金属箔及び半導体素子のそれぞれの外面の一部との間に硬化した樹脂が充填される。そして、第1の金属箔の下面並びに樹脂ケースから露出された樹脂により、外部接合体と密着可能な平坦面が形成される。
本発明では、半導体モジュール及び半導体モジュールの製造方法において、絶縁板の第1の主面に、第1の金属箔を接合し、絶縁板の第2の主面に、少なくとも一つの第2の金属箔を接合し、第2の金属箔上に、少なくとも一つの半導体素子を接合させた。そして、第1の金属箔、絶縁板、第2の金属箔並びに半導体素子を第1の金属箔の下面より上側において、第1の金属箔の下面を露出する樹脂ケースで取り囲こみ、樹脂ケースの内面と、第1の金属箔の外周端面、絶縁板、第2の金属箔及び半導体素子のそれぞれの外面の一部との間に硬化した樹脂を充填した。そして、第1の金属箔の下面並びに樹脂ケースから露出された樹脂により、外部接合体と密着可能な平坦面を形成するようにした。
これにより、パワー半導体素子を搭載した半導体モジュールの軽量化、小型化、低コスト化を図ると共に、充分な冷却効果を有し且つより高パワーな半導体素子を搭載できる半導体モジュール及び半導体モジュールの製造方法が実現する。
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
最初に、半導体モジュールの構成を説明する。
図1は半導体モジュールの構成を説明する要部模式図である。ここで、図(A)には、半導体モジュール1の要部上面模式図が示され、図(B)には、半導体モジュール1の要部断面模式図が示されている。また、図(C)には、半導体モジュール1の要部下面模式図が示されている。
また、図(B)では、図(A)並びに図(C)のA−B位置の断面図が示されている。さらに、図(A)並びに図(B)においては、半導体モジュール1の下面に、外部接合体である冷却体40(冷却用フィン)が接合された状態が図示されている。但し、図(C)では、半導体モジュール1の下面を明示するために、冷却体40は、図示されていない。
図示する半導体モジュール1は、矩形状の絶縁板10と、絶縁板10の下面にDCB(Direct Copper Bonding)法で形成された金属箔11と、絶縁板10の上面に同じくDCB法で形成された、少なくとも一つの金属箔12(図1では、2個の金属箔12)を素子搭載用の基板とし、金属箔12上に、錫(Sn)−銀(Ag)系の鉛フリーの半田層13を介して、少なくとも一つの半導体素子14,15が接合されている。ここで、絶縁板10は、例えば、アルミナ(Al23)焼結体のセラミックで構成され、金属箔11,12は、銅(Cu)を主成分とする金属で構成されている。また、半導体素子14,15は、例えば、IGBT素子、FWD素子、パワーMOSFET(Metal Oxide Semiconductor Field effect transistor)等のパワー半導体素子が該当する。
また、半導体素子14,15の上面に配設された表面電極(図示しない)には、銅を主成分とするヒートスプレッダ16が同成分の半田層17を介して、それぞれ接合されている。
なお、半導体モジュール1では、半導体素子14,15の下面から冷却体40上面までの放熱経路を短くするために、絶縁板10として、肉厚が約0.35mmt以下の絶縁板が用いられている。また、絶縁板10の主面に接合された金属箔11,12の厚みは、図7,8に示す金属箔103,105,106より厚い構成とし、例えば、0.5〜0.6mmとしている。
また、図1には、特に、図示されていないが、絶縁板10上には、半導体素子14,15以外の複数の半導体素子(例えば、IGBT素子、FWD素子、パワーMOSFET等)が搭載され、さらに、絶縁板10上には、金属箔12ほか、複数の電極端子等が配設されている。また、半導体素子14,15の周囲には、金属ワイヤ、リードフレーム等が配設され、例えば、半導体素子14,15の電極と各金属箔、もしくは、半導体素子14,15の電極間同士が金属ワイヤによって電気的に接合されている。
また、半導体モジュール1には、金属箔11、絶縁板10、金属箔12、半導体素子14,15並びにヒートスプレッダ16を、金属箔11の下面11aより上側において取り囲むように、成形された樹脂ケース20が備えられている。
ここで、樹脂ケース20の材質は、例えば、PPS(ポリ・フェニレン・サルファイド)である。そして、樹脂ケース20の側部には、半導体モジュール1が冷却体40に取り付け可能となるように、ボルト止め用の締付部20aが設けられている。この締付部20aは、樹脂ケース20と一体的に成形され、樹脂ケース20の側面から延出された構造を有する。
また、樹脂ケース20内面と、金属箔11の外周端面、絶縁板10、金属箔12、半導体素子14,15並びにヒートスプレッダ16のそれぞれの外面の一部との間には、剛性の高いエポキシ樹脂30が充填(封止)されている。但し、金属箔11の下面はエポキシ樹脂30から表出している。
このようなエポキシ樹脂30は、樹脂ケース20の上面中心部に設けられた樹脂流入口20bから流入し、半導体素子14,15、絶縁板10等を封止する(後述)。さらに、エポキシ樹脂30は、締付部20a内部まで回り込むように充填されている。また、締付部20a並びに締付部20a内に充填されたエポキシ樹脂30には、ボルト等のネジ部を通せる程の孔部21が貫通・形成されている。
そして、エポキシ樹脂30は、金属箔11の下面11aと同じ高さまで充填されている。また、エポキシ樹脂30が樹脂ケース20から露出する外面30a並びに金属箔11の下面11aにより、広い平坦面22を形成している。即ち、エポキシ樹脂30の外面30a並びに金属箔11の下面11aを合わせた平坦面22が半導体モジュール1の底面となる。このような平坦面22を設けることにより、半導体モジュール1は、底面において、冷却体40と強固に密着可能になる。なお、上述したエポキシ樹脂30には、無機フィラーが含有されているが、これについては特に、図示されていない。
また、半導体モジュール1においては、エポキシ樹脂30の熱膨張係数を金属箔11,12の熱膨張係数に成るべく整合するように調整している。例えば、銅で構成された金属箔11,12の熱膨張係数は、約16.5ppm/Kであり、樹脂ケース20内に充填したエポキシ樹脂30の熱膨張係数は、約15ppm/Kである。これにより、例えば、半導体モジュール1の動作時において、金属箔11,12の伸縮が生じても、熱膨張係数を整合させていることから、局部的な応力が絶縁板10ないしは半導体素子14,15に発生することがない。
また、従来の封止材料として用いられていたシリコーン系ゲルの熱伝導率は、約0.3W/mKであるのに対し、この樹脂ケース20内に充填させたエポキシ樹脂30の熱伝導率は、約1W/mKに調節している。従って、半導体モジュール1においては、半導体素子14,15から発せられる熱が冷却体40側に放熱されると共に、エポキシ樹脂30側にも放熱される。その結果、半導体素子14,15からの発熱が半導体モジュール1の上方並びに横方向に分散し、半導体モジュール1は、高い冷却効果を有する。
そして、半導体モジュール1と、冷却体40との接合は、孔部21にボルト等を通し、冷却体40とのボルト締めによって行う。
なお、半導体モジュール1の底面と冷却体40上面との間には、冷却効果をより促進させるために、サーマルコンパウンド(図示しない)等を塗布してもよい。
このような半導体モジュール1の構造によれば、絶縁板10、金属箔11,12並びに半導体素子14,15の外面が剛性の高いエポキシ樹脂30により、裏打ちされた構造をなしている。
具体的には、樹脂ケース20の内面と、金属箔11の外周端面、絶縁板10、金属箔12及び半導体素子14,15のそれぞれの外周面の一部との間に、剛性の高いエポキシ樹脂30が充填されている。そして、エポキシ樹脂30が樹脂ケース20から露出した外面30a並びに金属箔11の下面11aにおいて、広い平坦面22を形成している。さらに、当該平坦面22が冷却体40の上面と当接する。
また、樹脂ケース20の側面からは、樹脂ケース20と一体的に成形された締付部20aが延出され、締付部20a内部においても、剛性の高いエポキシ樹脂30が充填されている。
また、このような半導体モジュール1の構造によれば、樹脂ケース20の側部に設けられた孔部21にボルト等を通し、半導体モジュール1全体を冷却体40にボルト等により強く締め付けることができる。そして、このような強い締め付けにより、平坦面22と、冷却体40の上面とを強く密着させることができる。その結果、半導体モジュール1は、高い冷却効果を確保する。
また、半導体モジュール1は、広い平坦面22を形成していることから、半導体モジュール1全体を冷却体40にボルト等により強く締め付けても、その接触圧が平坦面22において均等に分散される。これにより、半導体モジュール1全体を冷却体40にボルト等により強固に締め付けても、絶縁板10内に局部的な応力が発生することなく、絶縁板10の変形が抑制され、絶縁板10の破損が防止される。
また、半導体素子14,15の作動中に発生する熱により絶縁板10が変形しようとしても、上述したように、絶縁板10内に発生する応力がエポキシ樹脂30に分散されるので、半導体素子14,15の作動中の絶縁板10の変形が抑制され、絶縁板10の破損が防止される。
さらに、絶縁板10の変形が抑制されることから、半導体素子14、15直下の半田層13の剥離等も防止することができる。
また、締付部20a内には、剛性の高いエポキシ樹脂30が充填され、その強度が補強されている。従って、孔部21に直接的にボルト等を通し、強く締め付けても、締付部20aが破損することはない。これにより、孔部21内に、図7に示すような補強用の金属リング118を設ける必要がない。
また、半導体モジュール1では、図7に示す半導体モジュール200のように、厚い金属ベース板101を使用しない。その結果、半導体モジュールの軽量化、小型化並びに抵抗コスト化を図ることができる。
また、半導体モジュール1では、図8に示す半導体モジュール200より、板厚が薄い絶縁板10を用い、さらに肉厚の厚い金属箔11,12を用いている。従って、半導体モジュール1は、半導体モジュール200より高い冷却効果を確保する。その結果、半導体モジュール1においては、半導体素子14,15がより安定して作動する。
また、半導体モジュール1は、冷却効果を向上させたことから、半導体モジュール200より、より高パワーな半導体素子を搭載することが可能になる。
具体的には、インバータ部、コンバータ部及びブレーキ部で回路構成されるPIM(Power Integrated Module)構造、並びにインバータ回路を構成する6組のIGBTとFWDの並列接続回路を1パッケージに格納した構造(6in1構造)で比較すると、半導体モジュール200の構造では、PIM構造の場合、電流定格1200V仕様で、15A品までの半導体素子が搭載可能であり、6in1構造の場合、電流定格1200V仕様で、35A品までの半導体素子が搭載可能であるのに対し、半導体モジュール1の構造においては、PIM構造の場合、電流定格1200V仕様で、35A品までの半導体素子が搭載可能であり、6in1構造において、電流定格1200V仕様で、50A品までの半導体素子が搭載可能になる。
さらに、半導体モジュール1では、剛性の高い孔部21が樹脂ケース20の側部に備えられているので、図8に示す半導体モジュール200のように、保護用の金属製フック119を別途設ける必要がない。その結果、半導体モジュールの製造工程の短縮化、低コスト化を図ることができる。
次に、半導体モジュール1の製造方法について説明する。以下の図においては、図1と同一の部材には、同一の符号を付し、その詳細な説明については省略する。
図2は半導体モジュールの製造方法の一工程を説明する図である。
先ず、下図に示すように、絶縁板10上に少なくとも一つの金属箔12をDCB法により接合させた基板50を準備する。そして、各金属箔12上に、少なくとも一つの半導体素子14,15を半田層(不図示)を介して実装する。ここで、金属箔12の材質は、例えば、銅を主成分とし、その厚さは、例えば、0.5〜0.6mmである。そして、各半導体素子14,15の主電極上に、半田層(不図示)を介して、ヒートスプレッダ16を接合する。さらに、各ヒートスプレッダ16と各金属箔12間を金属ワイヤ18で電気的に接続する。
なお、基板50を構成する絶縁板10の下面には、パターニングされた金属箔(厚さ:0.5〜0.6mm、材質:銅)がDCB法により接合されているが、この図では、その金属箔は、図示されていない。
また、上図には、樹脂ケース20の上蓋を構成する蓋部20cが示されている。この蓋部20cには、予め、外部接続端子用のリードフレーム23が少なくとも一つ、蓋部20cの主面に対し、およそ垂直方向に貫通するように複数配設されている。
そして、蓋部20cの基板50に対する位置あわせを行なった後、矢印の方向に向かい、蓋部20cを移動させ、蓋部20cを基板50の上方から基板50上に載置する。
図3は半導体モジュールの製造方法の一工程を説明する図である。
下図に示すように、蓋部20cを基板50上に載置した結果、複数のリードフレーム23と、基板50上の複数の金属箔12とが接触する。そして、接触した部分の半田付けを行い、それぞれのリードフレーム23と、それぞれの金属箔12とを電気的に接続する。また、リードフレーム23と、それぞれの金属箔12とを接合させたことにより、蓋部20cが基板50上に固定される。
次に、上図に示すように、樹脂ケース20の大部分を構成する外枠部20dを基板50並びに蓋部20cの上方に位置させる。この外枠部20dには、上述したように、その側部において締付部20aが一体的に形成形加工されている。
そして、矢印の方向に向かい、外枠部20dを基板50の方向へ移動させ、基板50並びに蓋部20cの上方から外枠部20dを嵌合させる。
図4は半導体モジュールの製造方法の一工程を説明する図である。
上図には、基板50並びに蓋部20cに、外枠部20dが嵌合された状態が示されている。この状態では、絶縁板10の下面に接合した、図示しない金属箔の下面から上側において、当該金属箔、絶縁板10、金属箔12、半導体素子14,15並びにヒートスプレッダ16が樹脂ケース20(蓋部20c、外枠部20d)によって、取り囲まれている。
そして、この嵌合体51を下図に示すように、成形用の下冶具60、上冶具61内に挟持させ、蓋部20c中央部に設けられた樹脂流入口20bから、熱硬化性タイプのエポキシ樹脂31を流入する。この段階では、エポキシ樹脂31はペースト状である。
ここで、エポキシ樹脂31を樹脂流入口20bから流入すると、樹脂ケース20内面と、金属箔11の外周端面、絶縁板10、金属箔12、半導体素子14,15並びにヒートスプレッダ16のそれぞれの外面の一部との間にエポキシ樹脂31が回りこむほか、締付部20aの内部にまで充填される。なお、嵌合体51の下部が下冶具60に当接する内面60aは、この図に示すように、嵌合体51の幅より広い平坦面をなしている。
そして、ペースト状のエポキシ樹脂31を樹脂ケース20内に完全に流入させた後、嵌合体51をエポキシ樹脂31の硬化温度において所定の時間、加熱する。
このような加熱処理により、樹脂ケース20内部に流入させたエポキシ樹脂31が硬化して、図1に示す剛性の高いエポキシ樹脂30が樹脂ケース20の内面、半導体素子14,15、絶縁板10、金属箔11,12並びにヒートスプレッダ16のそれぞれの外面の一部との間に封止される。
また、下冶具60が嵌合体51と当接する内面は、平坦面であることから、金属箔11の主面並びに樹脂ケース20から露出したエポキシ樹脂31により、平坦な広い底面が形成される。
なお、エポキシ樹脂31の充填中においては、上冶具61に設けられた円柱状の突起部61aを締付部20aに予め形成させた孔に挿入させ、突起部61a先端と下冶具60とを接触させる。これにより、突起部61aが位置した部分には、エポキシ樹脂31が回り込まず、エポキシ樹脂31が硬化した後には、図1に示すような孔部21が形成する。
このような製造工程により、図1に示す半導体モジュール1が完成する。
ところで、金属箔11においては、金属箔11の底面において、下側に凸状になるような構造にしてもよい。
例えば、図4に示すように、上冶具61が樹脂ケース20の最上端と当接する当接面20eにおいて、上冶具61の当接面20eに対する押圧力を調整しながら、エポキシ樹脂31を樹脂ケース20内に充填させる。即ち、上冶具61の当接面20eに対する押圧力を調整し、嵌合体51全体を歪曲させながら、エポキシ樹脂31を充填し、エポキシ樹脂31を熱処理によって硬化させる。
このような方法で作製した基板50の状態を図5に示す。
図5は凸状に歪曲させた基板の構造を説明する図である。この図では、金属箔11,12、絶縁板10で構成される基板50のみが示され、それ以外の部材、例えば、半導体素子14,15等は省略されている。
上述したように、嵌合体51全体を強制的に歪曲させながら、エポキシ樹脂31を注入・硬化させることにより、下側に凸状の金属箔11が形成される。なお、反りの程度は、金属箔11外端が金属箔11の中心部と接する水平面から0〜100μm、離れる程度である。
このような凸状の金属箔11を備えた、半導体モジュール1を冷却体40上に載置した直後においては、金属箔11の中心部付近と冷却体40とが接触するだけである。しかし、金属箔11は、金属であるので弾性を有する。従って、半導体モジュール1の側部に配置した孔部21にボルト等を通し、半導体モジュール1を当該側部から冷却体40に締め付けることにより、金属箔11と冷却体40との接触面は、中心部から徐々に外側に拡がり、最終的に金属箔11全面が冷却体40に強固に密着する。
仮に、金属箔11の下面が凹状に変形していたならば、ボルト等による締付けを行っても、金属箔11中心部は冷却体40と接触しないことになる。
このような凸状の金属箔11を半導体モジュール1に搭載することにより、金属箔11と冷却体40とは、強固に密着し、半導体モジュール1の冷却効果がより促進する。
最後に、半導体モジュール1の構造の変形例について説明する。
図6は半導体モジュールの変形例を説明する要部断面模式図である。
この図に示す半導体モジュール2では、樹脂ケース20とエポキシ樹脂30とをアンカー効果により強力に密着させるために、樹脂ケース20内面に少なくとも一つの突起部20fが設けられている。この突起部20fは、樹脂ケース20と一体的に成形加工されている。
これにより、樹脂ケース20とエポキシ樹脂30との熱膨張係数に、ある程度の差が生じても、突起部20fによるアンカー効果により、樹脂ケース20とエポキシ樹脂30とが確実に密着する。例えば、半導体素子14,15の作動により、樹脂ケース20並びにエポキシ樹脂30が加熱され、樹脂ケース20並びにエポキシ樹脂30の伸縮に差が生じても、当該アンカー効果により、樹脂ケース20並びにエポキシ樹脂30の界面にずれが生じることがない。また、樹脂ケース20とエポキシ樹脂30との界面において、剥離が発生することもない。
なお、上記の実施形態において、半導体モジュール1,2がヒートスプレッダ16を備えた例を説明したが、これに限るものではない。
半導体モジュールの構成を説明する要部模式図である。 半導体モジュールの製造方法の一工程を説明する図である(その1)。 半導体モジュールの製造方法の一工程を説明する図である(その2)。 半導体モジュールの製造方法の一工程を説明する図である(その3)。 凸状に歪曲させた基板の構造を説明する図である。 半導体モジュールの変形例を説明する要部断面模式図である。 金属ベース板を基体とする半導体モジュールの模式図である。 金属ベース板を使用しない半導体モジュールの模式図である。
符号の説明
1,2 半導体モジュール
10 絶縁板
11,12 金属箔
11a 下面
13,17 半田層
14,15 半導体素子
16 ヒートスプレッダ
18 金属ワイヤ
20 樹脂ケース
20a 締付部
20b 樹脂流入口
20c 蓋部
20d 外枠部
20e 当接面
20f 突起部
21 孔部
22 平坦面
23 リードフレーム
30,31 エポキシ樹脂
30a 外面
40 冷却体
50 基板
51 嵌合体
60 下冶具
60a 内面
61 上冶具
61a 突起部

Claims (8)

  1. 絶縁板と、
    前記絶縁板の第1の主面に接合された第1の金属箔と、
    前記絶縁板の第2の主面に接合された少なくとも一つの第2の金属箔と、
    前記第2の金属箔上に接合された少なくとも一つの半導体素子と、
    前記第1の金属箔の下面を露出し、前記第1の金属箔、前記絶縁板、前記第2の金属箔並びに前記半導体素子を、前記第1の金属箔の下面より上側において取り囲む樹脂ケースと、
    前記樹脂ケースの内面と、前記第1の金属箔の外周端面、前記絶縁板、前記第2の金属箔及び前記半導体素子のそれぞれの外面の一部との間に充填された硬化した樹脂と、
    を備え、前記第1の金属箔の下面並びに前記樹脂ケースから露出された前記樹脂により、外部接合体と密着可能な平坦面が形成されていることを特徴とする半導体モジュール。
  2. 前記樹脂ケースに一体的に成形された締付部内に前記樹脂が充填され、前記締付部並びに前記締付部内に充填された前記樹脂内を貫通する孔部が前記半導体モジュールの側部に設けられていることを特徴とする請求項1記載の半導体モジュール。
  3. 前記樹脂の主たる成分がエポキシ樹脂であることを特徴とする請求項1または2記載の半導体モジュール。
  4. 前記樹脂ケースの内面に少なくとも一つの突起部が形成されている請求項1または2記載の半導体モジュール。
  5. 前記第1の金属箔の主面が凸状に歪曲していることを特徴とする請求項1記載の半導体モジュール。
  6. 絶縁板と、前記絶縁板の第1の主面に接合された第1の金属箔と、前記絶縁板の第2の主面に接合された、少なくとも一つの第2の金属箔と、を具備した基板を準備する工程と、
    前記第2の金属箔上に、少なくとも一つの半導体素子を実装する工程と、
    前記第1の金属箔の下面を露出し、前記第1の金属箔、前記絶縁板、前記第2の金属箔並びに前記半導体素子を、前記第1の金属箔の下面より上側において取り囲む樹脂ケースを、前記基板上に載置する工程と、
    前記樹脂ケースの内面と前記第1の金属箔の外周端面、前記絶縁板、前記第2の金属箔及び前記半導体素子のそれぞれの外面の一部との間に、ペースト状の樹脂を流入する工程と、
    流入させた前記樹脂を熱硬化させる工程と、
    を有し、前記第1の金属箔の下面並びに前記樹脂ケースから露出した前記樹脂により、外部接合体と密着可能な平坦面を形成することを特徴とする半導体モジュールの製造方法。
  7. 前記樹脂ケースを前記基板上に載置する場合には、
    少なくとも一つのリードフレームが配設された、前記樹脂ケースの蓋部を、前記基板に載置し、前記リードフレームと、前記第2の金属箔とを接触させる工程と、
    前記リードフレームと前記第2の金属箔とを電気的に接続する工程と、
    前記蓋部が載置された前記基板上に、前記樹脂ケースの外枠部を載置する工程と、
    を有することを特徴とする請求項6記載の半導体モジュールの製造方法。
  8. 前記樹脂を熱硬化させた後に、前記第1の金属箔の主面が凸状に歪曲していることを特徴とする請求項6記載の半導体モジュールの製造方法。
JP2007132572A 2007-05-18 2007-05-18 半導体モジュール及び半導体モジュールの製造方法 Active JP5061717B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007132572A JP5061717B2 (ja) 2007-05-18 2007-05-18 半導体モジュール及び半導体モジュールの製造方法
US12/149,114 US7902653B2 (en) 2007-05-18 2008-04-28 Semiconductor module
DE102008023711.6A DE102008023711B4 (de) 2007-05-18 2008-05-15 Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
CN2008100965837A CN101335263B (zh) 2007-05-18 2008-05-16 半导体模块和半导体模块的制造方法
US12/926,304 US7985630B2 (en) 2007-05-18 2010-11-09 Method for manufacturing semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007132572A JP5061717B2 (ja) 2007-05-18 2007-05-18 半導体モジュール及び半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2008288414A JP2008288414A (ja) 2008-11-27
JP5061717B2 true JP5061717B2 (ja) 2012-10-31

Family

ID=39869048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007132572A Active JP5061717B2 (ja) 2007-05-18 2007-05-18 半導体モジュール及び半導体モジュールの製造方法

Country Status (4)

Country Link
US (2) US7902653B2 (ja)
JP (1) JP5061717B2 (ja)
CN (1) CN101335263B (ja)
DE (1) DE102008023711B4 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5515947B2 (ja) * 2010-03-29 2014-06-11 株式会社豊田自動織機 冷却装置
TWI498058B (zh) * 2010-04-01 2015-08-21 Hon Hai Prec Ind Co Ltd 電路板及其製作方法
JP5754398B2 (ja) 2012-03-09 2015-07-29 三菱電機株式会社 半導体装置
JP5962752B2 (ja) * 2012-03-21 2016-08-03 富士電機株式会社 電力変換装置
EP2804212A4 (en) * 2012-03-28 2015-12-09 Fuji Electric Co Ltd SEMICONDUCTOR DEVICE
WO2013146212A1 (ja) 2012-03-28 2013-10-03 富士電機株式会社 半導体装置及び半導体装置の製造方法
EP2833404A4 (en) * 2012-03-28 2016-01-20 Fuji Electric Co Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
JP5871076B2 (ja) * 2012-09-13 2016-03-01 富士電機株式会社 半導体装置、半導体装置に対する放熱部材の取り付け方法及び半導体装置の製造方法
JP6115172B2 (ja) 2013-02-15 2017-04-19 富士電機株式会社 半導体装置
JP6171586B2 (ja) 2013-06-04 2017-08-02 富士電機株式会社 半導体装置
JP6082664B2 (ja) * 2013-06-19 2017-02-15 株式会社日立産機システム 電力変換装置
JP6398399B2 (ja) * 2013-09-06 2018-10-03 富士電機株式会社 半導体装置およびその製造方法
WO2015141284A1 (ja) 2014-03-19 2015-09-24 富士電機株式会社 半導体モジュールユニットおよび半導体モジュール
WO2015198724A1 (ja) 2014-06-23 2015-12-30 富士電機株式会社 冷却器一体型半導体モジュール
JP6381453B2 (ja) * 2015-01-27 2018-08-29 三菱電機株式会社 半導体装置
CN107431067B (zh) 2015-03-27 2020-03-31 三菱电机株式会社 功率模块
JP6946698B2 (ja) 2017-03-31 2021-10-06 富士電機株式会社 半導体装置および半導体装置の製造方法
CN110914975B (zh) 2017-07-12 2023-08-01 日立能源瑞士股份公司 功率半导体模块
JP6768612B2 (ja) * 2017-09-06 2020-10-14 三菱電機株式会社 半導体装置
JP7551608B2 (ja) * 2019-06-21 2024-09-17 日立Astemo株式会社 電力変換装置
EP3872854A1 (en) * 2020-02-27 2021-09-01 Littelfuse, Inc. Power module housing with improved protrusion design
CN111725161B (zh) * 2020-06-16 2022-04-22 杰群电子科技(东莞)有限公司 一种半导体散热器件、封装方法及电子产品
CN111725159A (zh) * 2020-06-16 2020-09-29 杰群电子科技(东莞)有限公司 一种高散热半导体产品、封装方法及电子产品
US11569174B2 (en) * 2021-02-18 2023-01-31 Wolfspeed, Inc. Integrated power module

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6315430A (ja) * 1986-07-07 1988-01-22 Fuji Electric Co Ltd 半導体装置の製造方法
JP3357220B2 (ja) * 1995-07-07 2002-12-16 三菱電機株式会社 半導体装置
EP1104025B1 (en) * 1999-05-11 2007-12-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP3919398B2 (ja) * 1999-10-27 2007-05-23 三菱電機株式会社 半導体モジュール
JP2001320185A (ja) * 2000-05-11 2001-11-16 Toshiba Corp 電子部品のモジュール装置
JP3770164B2 (ja) * 2002-01-23 2006-04-26 日産自動車株式会社 半導体装置およびその製造方法
JP3852698B2 (ja) 2003-04-10 2006-12-06 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP4120876B2 (ja) * 2003-05-26 2008-07-16 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
CN101335263A (zh) 2008-12-31
US20080284007A1 (en) 2008-11-20
DE102008023711B4 (de) 2020-07-02
DE102008023711A1 (de) 2008-11-20
JP2008288414A (ja) 2008-11-27
US7902653B2 (en) 2011-03-08
CN101335263B (zh) 2012-07-04
US20110059581A1 (en) 2011-03-10
US7985630B2 (en) 2011-07-26

Similar Documents

Publication Publication Date Title
JP5061717B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
TWI404177B (zh) 功率半導體電路裝置及其製造方法
JP4569473B2 (ja) 樹脂封止型パワー半導体モジュール
JP6120704B2 (ja) 半導体装置
US8183094B2 (en) Method of manufacturing a semiconductor device having a semiconductor chip and resin sealing portion
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組,以及製造方法
JP5279632B2 (ja) 半導体モジュール
US10727151B2 (en) Semiconductor chip package having a cooling surface and method of manufacturing a semiconductor package
JP5240863B2 (ja) 電力用半導体モジュール及びアーク放電装置
JP2006134990A (ja) 半導体装置
JPWO2008142760A1 (ja) 電力用半導体モジュール
CN111276447A (zh) 双侧冷却功率模块及其制造方法
KR20090050752A (ko) 반도체 패키지 및 그의 제조방법
JP2014199955A (ja) 半導体装置及び半導体装置の製造方法
WO2021001924A1 (ja) パワーモジュールおよびその製造方法
JP2020098821A (ja) 半導体装置及び半導体装置の製造方法
JP2001118961A (ja) 樹脂封止型電力用半導体装置及びその製造方法
JP2002329804A (ja) 半導体装置
JP2005116875A (ja) 半導体装置
KR102603439B1 (ko) 음각기판을 구비한 반도체 패키지 및 이의 제조방법
KR102410257B1 (ko) 양면냉각형 전력반도체 디스크리트 패키지
KR102536643B1 (ko) 반도체 패키지
US20210305144A1 (en) Semiconductor device and manufacturing method thereof
JP2005217248A (ja) 半導体装置
KR20240114018A (ko) 적층형 파워 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20100415

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120723

R150 Certificate of patent or registration of utility model

Ref document number: 5061717

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250