JP6398399B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6398399B2
JP6398399B2 JP2014141603A JP2014141603A JP6398399B2 JP 6398399 B2 JP6398399 B2 JP 6398399B2 JP 2014141603 A JP2014141603 A JP 2014141603A JP 2014141603 A JP2014141603 A JP 2014141603A JP 6398399 B2 JP6398399 B2 JP 6398399B2
Authority
JP
Japan
Prior art keywords
semiconductor device
epoxy resin
manufacturing
concave hole
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014141603A
Other languages
English (en)
Other versions
JP2015073080A (ja
Inventor
啓 山口
啓 山口
裕司 市村
裕司 市村
大輔 君島
大輔 君島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2014141603A priority Critical patent/JP6398399B2/ja
Priority to US14/457,701 priority patent/US9548253B2/en
Priority to CN201410443248.5A priority patent/CN104425391A/zh
Publication of JP2015073080A publication Critical patent/JP2015073080A/ja
Application granted granted Critical
Publication of JP6398399B2 publication Critical patent/JP6398399B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Description

この発明は、ケースレス構造の半導体モジュールなどの半導体装置およびその製造方法に関する。
図１０は、端子ケース６１を有する従来の半導体モジュール５００の概略的な要部断面図である。この半導体モジュール５００はケース有り構造の半導体装置と言える。
一般的なＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）パワーモジュールである半導体モジュール５００は、ＩＧＢＴチップおよびダイオードチップなどの半導体チップ５７が導電パターン付絶縁基板５１上に搭載される。
この導電パターン付絶縁基板５１はセラミックス５２の上下面に金属箔が固着し、下面の金属箔５３（導電層）は金属ベース板５６にはんだ５５ａで接合されている。このセラミックス５２の上面の金属箔５４（導電パターン層）には半導体チップ５７がはんだ５５ｂを介して固着し、端子ケース６１がこの金属ベース板５６の外周部に接着剤を介して固着される。
この端子ケース６１は外部導出端子５８（外部取り出し金属端子）がインサート成型されており、半導体チップ５７と外部導出端子５８はボンディングワイヤ５９ａで接続される。その後、端子ケース６１内にシリコーンゲル６０を充填し、上部を蓋６２で閉じることで半導体モジュール５００は製作される。この蓋６２は端子ケース６１と同一の樹脂で形成されている。また、この端子ケース６１は、外部導出端子５８がインサートされた樹脂製の外枠のことである。
また、端子ケース内にシリコーンゲルを充填し、その上にエポキシ樹脂を被せた構造（特許文献２）の半導体モジュールや、端子ケース内にエポキシ樹脂を充填して蓋を被せない構造（非特許文献１および特許文献４など）の半導体モジュールなども発表されている。
尚、前記の端子ケース６１はポリフェニレンサルファイド（ＰＰＳ）等の熱可塑性樹脂で形成されていることが多い。また、セラミックス絶縁基板５１の沿面および半導体チップ５７を絶縁保護するため、端子ケース６１内にはシリコーンゲル６０やエポキシ樹脂が充填されている。
尚、高温連続動作が要求される、例えば、車載用のＩＧＢＴパワーモジュールにおいて、高温連続動作を保証するためには、パワーサイクルの長寿命化が必要である。
このパワーサイクルの長寿命化を図るためには、低弾性率のシリコーンゲルよりも高弾性率のエポキシ樹脂の方が有利である。高弾性率であることは、はんだ接合部やボンディングワイヤの接合部などを強固に保持してパワーサイクル中に各部材の線膨張の差から生じる各接合部へ掛かる応力を緩和する作用がある。
端子ケースの無いケースレス構造の半導体モジュールの例としては、特許文献１、特許文献２のモールド型構造の半導体モジュールが挙げられる。
また、半導体モジュールの封止に、トランスファー成型やコンプレッション成型を用いることが、特許文献１〜特許文献３に記載されている。
また、多品種少量のケースレス構造の半導体モジュールの製造にベースプレートおよび
枠体治具を使用する方法が特許文献２に記載されている。
特許第３３９０６６１号公報（図１） 特開２０１１−２３８８０３号公報（図１８） 再公表特許発明第２００５／００４５６３号明細書 特開平６−５７４２号公報
富士電機技報 ２０１２、Ｖｏｌ８５，Ｎｏ６、ｐｐ．４３０−４３４
前記の非特許文献１や特許文献４に記載の端子ケース構造の半導体モジュールにおいて、封止用エポキシ樹脂が硬化するとき、端子ケースと高い強度で接着する。
端子ケースを例えばＰＰＳ（ポリフェニレンサルファイド）樹脂で形成したとき、ＰＰＳ樹脂中のガラス繊維による異方性や結晶化温度（Ｔｇ：９０〜１３０℃）がそのまま封止用エポキシ樹脂に影響を与える。
その結果、半導体モジュール内に大きな内部応力が発生し、半導体モジュールにおけるパワーサイクルの長寿命化を妨げ、高信頼性化を図ることは困難である。
この問題を解決する方法としては、端子ケースを使用しないトランスファー成型やコンプレッション成型により、エポキシ樹脂で半導体チップを封止する方法がある。しかし、このケースレス構造の半導体モジュールの製造方法は、高価な成形装置や金型が必要になり、設備投資に高額な費用が掛かる。そのため、多品種少量の半導体モジュールを製造する場合には多種の高価な金型が必要となり、多品種少量の製造には適さない。
また、特許文献1および特許文献２では、半導体モジュールは、ケースレス構造で、ト
ランスファー成型で製造しており、また、特許文献３ではコンプレッション成型で製造している。これらの成型方式では共に、前記したように高価（例えば、数千万円から1億円
程度）な成形装置や金型が必要となり、多品種少量生産には適さない。
一方、特許文献２で提案されている方法は、多品種少量の製造には適しているが、部品点数が多く、治具の組み立て・解体・清掃に手番が多く掛かるため、製造コストが増大する。
また、特許文献１〜４および非特許文献１には、トランスファー成型やコンプレッション成型を用いずにケースレス構造の半導体モジュールを製造する方法については記載されていない。
この発明の目的は、前記の課題に鑑みて、トランスファー成型やコンプレッション成型を用いずに多品種少量の製造ができる高信頼性のケースレス構造の半導体装置およびその製造方法を提供することにある。
前記の目的を達成するために、本発明によれば、離脱用シートを支持板に形成した凹状の穴の内部に配置する工程と、半導体チップが固着した金属ベース板および外部導出端子を有しエポキシ樹脂で被覆する前のスケルトン状の半導体装置である構造体を、前記金属ベース板の前記半導体チップが固着した面とは反対側の面を上向きにし、かつ前記凹状の穴の内壁に接触しないように前記凹状の穴に配置する工程と、前記金属ベース板の前記反対側の面および前記外部導出端子の一端を除いて前記構造体を内包するように液状のエポキシ樹脂を前記凹状の穴に注入する工程と、前記液状のエポキシ樹脂を硬化させ、前記構造体を内包する硬化したエポキシ樹脂とする工程と、前記硬化したエポキシ樹脂を前記離脱用シートが配置された前記凹状の穴から取り出す工程と、を含む製造方法にすることで、凹状の穴に離脱用シートを配置することで、硬化したエポキシ樹脂を凹状の穴からスムーズに取り出すことができる。
また、第２の発明によれば、第１の発明において、エポキシ樹脂体の形状が直方体である半導体装置を得るためには、前記凹状の穴の立体的な形状が直方体である必要がある。
また、第３の発明によれば、第１の発明において、前記離脱用シートの形状が、前記凹状の穴に嵌合するように凹状であると、離脱用シートの内壁の形状を凹状の穴の形状とほぼ同じにすることができる。そして、離脱用シートは薄いので、エポキシ樹脂体の形状が、凹状の穴の内側の形状とほぼ同じ形状に成形される。
また、第４の発明によれば、第１の発明において、前記凹状の穴の内壁に前記離脱用シートを嵌合して密着配置すると凹状の穴の形状と一致させることができる。
また、第５の発明によれば、第１の発明において、前記凹状の穴の内壁に前記離脱用シートを真空密着で配置すると凹状の穴に離脱用シートを第４の発明の場合より確実に固定することができる。
また、第６の発明によれば、第１の発明において、前記液状のエポキシ樹脂の粘度が、注入時には５０Ｐａ・ｓ以下であると複雑な形状の構造体に密着して液状のエポキシ樹脂を注入できて、ボイドの発生を低減できる。
また、第７の発明によれば、第１の発明において、前記離脱用シートの材質をふっ素系樹脂にすると、構造体を含むエポキシ樹脂体の離脱をスムーズに行なうことができる。
また、第８の発明によれば、第７の発明において、前記ふっ素系樹脂が、ポリテトラフルオロエチレン、ポリテトラフルオロエチレン／パーフルオロアルコキシエチレン共重合体、もしくはテトラフルオロエチレン／エチレン共重合体であるとよい。
また、第９の発明によれば、第１の発明において、前記離脱用シートと、硬化した前記エポキシ樹脂体との密着強度が、１０ｋＰａ以下であると、離脱用シートから硬化したエポキシ樹脂体をスムーズに離脱できる。
また、第１０の発明によれば、第１の発明において、前記離脱用シートと前記スケルトン状の半導体装置を構成する金属ベース板とを２ｋＰａ以上の圧力で互いに圧接すると金属ベース板の裏面にエポキシ樹脂が付着しないようにできる。
また、第１１の発明によれば、第１の発明において、前記スケルトン状の半導体装置である構造体を天地を逆転させて、前記スケルトン状の半導体装置を前記凹状の穴の内壁に接触しないようにして前記凹状の穴に配置し、注入された液状のエポキシ樹脂の液面から前記スケルトン状の半導体装置である構造体を構成する金属ベース板の裏面を露出させることで、金属ベース板の裏面にエポキシ樹脂が付着することを防止できる。
また、第１２の発明によれば、第１〜１０の発明のいずれか１つの半導体装置の製造方法を用いて製造されるケースレス構造の半導体装置であって、絶縁基板の裏面に導電層および表面に導電パターン層を有する導電パターン付絶縁基板と、前記導電層にはんだを介して固着する金属ベース板と、前記導電パターン層に固着する半導体チップと、前記導電パターン層に固着する外部導出端子と、前記半導体チップと前記導電パターン層を接続するボンディングワイヤと、前記金属ベース板の裏面と前記外部導出端子の端部を露出するエポキシ樹脂体とを備える構成の半導体装置とする。この半導体装置は金属ベース板の裏面とは反対側のエポキシ樹脂体の表面から外部導出端子が突出した構成となる。
また、第１３の発明によれば、第１〜９、１１の発明のいずれか１つの半導体装置の製造方法を用いて製造されるケースレス構造の半導体装置であって、絶縁基板の裏面に導電層および表面に導電パターン層を有する導電パターン付絶縁基板と、前記導電層にはんだを介して固着する金属ベース板と、前記導電パターン層に固着する半導体チップと、前記導電パターン層に固着し、前記導電パターン付絶縁基板と前記金属ベース板を貫通して配置される外部導出端子と、前記半導体チップと前記導電パターン層を接続するボンディングワイヤと、前記金属ベース板の裏面と前記外部導出端子の端部を露出するエポキシ樹脂体とを備える構成の半導体装置とする。この半導体装置は金属ベース板の裏面から外部導出端子が突出した構成となる。
この発明により、簡便な成型治具を用いて、多品種少量の製造ができる高信頼性のケースレス構造の半導体装置およびその製造方法を提供することができる。
この発明に係る第１実施例の半導体装置１００の要部断面図である。 この発明に係る第２実施例の半導体装置１００の要部製造工程図である。 図２に続く、この発明に係る第２実施例の半導体装置１００の要部製造工程図である。 図３に続く、この発明に係る第２実施例の半導体装置１００の要部製造工程図である。 図４に続く、この発明に係る第２実施例の半導体装置１００の要部製造工程図である。 簡便な成型治具１０１の構成要素を示す図である。 図６とは別の簡便な成型治具１０２の構成図であり、図７（ａ）は要部断面図、図７（ｂ）は図７（ａ）の矢印方向から見た要部平面図である。 この発明に係る第３実施例の半導体装置２００の製造方法であり、要部製造工程図である。 この発明に係る第４実施例の半導体装置２００の要部断面図である。 端子ケース６１を有する従来の半導体モジュール５００の概略的な要部断面図である。

実施の形態を以下の実施例で説明する。
第１実施例
図１は、この発明に係る第１実施例の半導体装置１００の要部断面図である。この半導体装置１００は、実施例２の製造方法で製造されたケースレス構造の半導体装置であり、ここでは半導体モジュールを例として挙げた。ケースレス構造とは前記の端子ケース６１に相当する外枠となる樹脂（例えばＰＰＳ樹脂）がない構造のことである。
この半導体装置１００は、セラミックスなどの絶縁基板２の裏面に導電層３および表面に導電パターン層４を有する導電パターン付絶縁基板１と、導電層３にはんだ５ａを介して固着する金属ベース板６を備える。また、導電パターン層４にはんだ５ｂを介して固着する半導体チップ７と、導電パターン層４に固着する外部導出端子８と、半導体チップ７と導電パターン層４を接続するボンディングワイヤ９を備える。また、金属ベース板６の裏面６ａと外部導出端子８の端部８ａとを露出するエポキシ樹脂体１０を備える。図示しないが、取り付け穴がエポキシ樹脂体１０の外周部に配置されている。
この半導体装置１００は、図１０で示す樹脂（ＰＰＳ）で形成された端子ケースが無く、エポキシ樹脂体１０が図１０で示す端子ケースと表面保護材料であるシリコーンゲルの役
割を兼ねている。
また、前記のエポキシ樹脂体１０は、金属ベース板６と導電層３を固着するはんだ接合部５ａ、半導体チップ７と導電パターン層４を固着するはんだ接合部５ｂおよびボンディングワイヤ９の接合部９ａを強固に固定し、各部位の熱膨張差から生じる応力を緩和する。そのため、半導体装置１００のパワーサイクル性が向上し、半導体装置１００の長寿命化（高信頼性化）を図ることができる。
第２実施例
図２〜図５は、この発明に係る第１実施例の半導体装置１００の製造方法であり、工程順に示した要部製造工程図である。
図２（ａ）において、複数の凹部の穴１２を有する支持板である例えばアルミニウム板１１を用意する。このアルミニウム板１１が、図６に示す簡便な成型治具１０１の構成要素となる。この凹状の穴１２の立体的な形状は例えば直方体である。この形状が半導体装置１００の外形になる。この外形は、直方体に限ることはなく、穴１２の形状を適宜変更して、他の外形にすることも可能である。図２（ａ）はアルミニウム板１１の斜視図である。
図２（ｂ）において、凹部の穴１２の内面１２ａに離脱用シート１３を配置する。この離脱用シート１３は、厚さが例えば０．０５ｍｍ程度であり、凹部の穴１２からエポキシ樹脂体１０を滑らかに離脱させるために必要となるシートである。
この離脱用シート１３は、凹状の穴１２に嵌合するように予め穴１２に合わせた形状に成型しておいてもよい。また、平坦な離脱用シート１３を穴１２上に配置し、上方から穴１２に入る圧接体で押して、この圧接体を穴１２に押し込むことで、離脱用シートを穴１２の内面１２ａに密着させてもよい。この離脱用シート１３は、エポキシ樹脂体１０が滑らかに凹状の穴１２から離脱ができるようにするためのシートのことであり、簡便な成型治具１０１の構成要素となる。図２（ｂ）は、図２（ａ）のＸ−Ｘ線で切断した要部断面図である。
図３（ａ）において、構造体１４は、離脱用シート１３が配置された凹部の穴１２に配置される。この構造体１４は、エポキシ樹脂体１０に内包される前のスケルトン状（骨組状態）の半導体装置である。図３（ａ）は、図２（ｂ）に相当する要部断面図である。
図３（ｂ）において、この構造体１４の一部を構成する金属ベース板６が、離脱用シート１３に向けて圧力を掛けられ、金属ベース板６は離脱用シート１３に密着される。圧力の掛け方は、例えば、構造体１４の自重、外部導出端子８の頂点８ｂに配置する錘１５、加圧機構による外部導出端子８への加圧などがある。この加圧力が２ｋＰａ未満になると金属ベース板６と離脱用シート１３の間にエポキシ樹脂が入り込み金属ベース板６の清浄化が必要になり好ましくない。したがって、加圧力は２ｋＰａ以上にするのがよい。また、錘１５や加圧機構などは簡便な成型治具１０１の構成要素である。図３（ｂ）は図２（ｂ）に相当する要部断面図である。
図４（ａ）において、凹部の穴１２に昇温（例えば３０〜６０℃程度）して粘度が低下した液状のエポキシ樹脂１７を例えばデスペンサー１８で注入する。また、成型治具１０１を加温させて増粘を防ぐのもよい。粘度を小さくすることで、液状のエポキシ樹脂１７が構造体１４の隙間に入り込みやすくなり、構造体１４の付近の液状のエポキシ樹脂１７にボイドが発生するのを抑制できる。また、脱泡しながら液状のエポキシ樹脂１７を注入することでボイドを大幅に低減できる。液状のエポキシ樹脂１７の注入において、液面１７ａを外部導出端子８の端部８ａより下に位置するようにして端部８ａ
を液状のエポキシ樹脂１７から露出させる。凹状の穴１２に注入された液状のエポキシ樹脂の昇温硬化は例えば恒温槽１９やホットプレートを用いるとよいし、成型治具１０１に加熱機構を持たせてもよい。また、前記のデスペンサー１８は簡便な成型治具１０１の構成要素である。図４（ａ）は図２（ｂ）に相当する要部断面図である。
図４（ｂ）において、アルミニウム板１１を加熱して、液状のエポキシ樹脂１７を硬化させ、前記構造体１４を内包するエポキシ樹脂体１０を形成する。加熱は例えばリフロー炉２０を用いるとよい。図４（ｂ）は図２（ｂ）に相当する要部断面図である。
図５は、液状のエポキシ樹脂１７が硬化した後、アルミニウム板１１を室温に戻し、構造体１４を内包したエポキシ樹脂体１０をアルミニウム板１１の凹状の穴１２から引き上げ機構２１を用いて引き上げる。凹状の穴１２に離脱用シート１３が配置されているので容易にエポキシ樹脂体１０を引き上げることができる。この引き上げ機構２１は簡便な成型治具１０１の構成要素である。また、アルミニウム板１１を上下逆さまにすることでエポキシ樹脂体１０を取り出すこともできる。この場合は引き上げ機構２１は不要となる。このようにして、エポキシ樹脂体１０で被覆されたケースレス構造の半導体装置１００が出来上がる。図５は図２（ｂ）に相当する要部断面図である。
尚、エポキシ樹脂体１０と共に離脱用シート１３も凹状の穴１２から引き上げる場合には、その後、離脱用シート１３をエポキシ樹脂体１０から剥がしてケースレス構造の半導体装置１００が出来上がる。
図６は、簡便な成型治具１０１の構成要素を示す図である。この簡便な成型治具１０１は、凹状の穴１２を有するアルミニウム板１１（支持板）、離脱用シート１３、加圧手段（錘１５、自重、外部導出端子への加圧機構など）、引き上げ機構２１、デスペンサー１８などで構成され、トランスファー成型装置やコンプレッション成型装置に比べると装置コストは極めて安価になる。
図７は、別の簡便な成型治具１０２の構成図であり、図７（ａ）は要部断面図、図７（ｂ）は図７（ａ）の矢印方向から見た要部平面図である。図６との違いは、凹状の穴１２に接続される微小な通路２２が多数配置され、この通路２２を介して離脱用シート１３を真空引きして離脱用シート１３を凹状の穴１２の内面１２ａに密着させる例えば真空ポンプ２３が設置されている点である。この真空ポンプ２３は簡便な成型治具１０２の構成要素である。この別の簡便な成型治具１０２を用いると、図２（ｂ）の工程において、真空引きすることで離脱用シート１３が凹状の穴１２にしっかり密着し、真空引きを解除すると、離脱用シート１３を凹状の穴１２から容易に離脱できるようになる。
前記したように、液状のエポキシ樹脂１７の粘度は、注入時には５０Ｐａ・ｓ以下であるとよい。
前記の離脱用シート１３は、厚みが０．０５ｍｍ程度のふっ素樹脂フィルムである。
この離脱用シート１３の材質の具体的な例としては、ポリテトラフルオロエチレン（ＰＴＦＥ）、ポリテトラフルオロエチレン／パープルオロアルコキシエチレン共重合体（ＰＦＡ）、およびテトラフルオロエチレン／エチレン共重合体（ＥＴＦＥ）などがある。
前記の製造方法では、トランスファー成形装置や、コンプレッション成型装置が不要であり、安価で簡便な成型治具１０１，１０２を用いて、エポキシ樹脂体１０の成型を行なう。エポキシ樹脂体１０で前記の構造体１４が被覆されているので、はんだ接合部５ａやボンディングワイヤの接合部９ａの信頼性を向上させることができる。
前記の離脱用シート１３とエポキシ樹脂体１０との接着強度は、エポキシ樹脂体１０を凹状の穴１２から滑らかに取り出せるように、１０ｋＰａ以下にするとよい。この接着強度が１０ｋＰａ超になると離脱用シート１３からエポキシ樹脂体１０が離型ができなくなる。
尚、この離脱用シート１３は損傷したり汚れた場合には簡単に新品と交換することができる。
また、離脱用シート１３とエポキシ樹脂体１０との接着強度が１０ｋＰａ以下の材質なら、離脱用シート１３の材質は前記した材質に限ることはない。
また、前記の支持板であるアルミニウム板１１は液状のエポキシ樹脂１７の硬化により変形しない強度にする。液状のエポキシ樹脂１７の硬化で変形しなければ、アルミニウム以外の材質でも構わない。
また、図示しないが、凹状の穴１２の側壁にテーパー（上広く，下狭い）を付けると、凹状の穴１２からエポキシ樹脂体１０の取り出しが容易になる。
また、前記したように、液状のエポキシ樹脂１７の粘度は、注入時には５０Ｐａ・ｓ（＝５００００ｃＰ）以下にするとよい。５０Ｐａ・ｓ超にすると、前記の構造体１４の各部に液状のエポキシ樹脂１７が入り込み難くなり、ボイドが発生し易くなるので好ましくない。そのため、注入時の粘度を５０Ｐａ・ｓ以下で、好ましくは５Ｐａ・ｓ以下にするとよい。また、この粘度を０．１Ｐａ・ｓ以下にするとさらに好ましい。
また、前記の液状のエポキシ樹脂１７の注入から硬化までの工程中、２ｋＰａ以上の圧力で構造体１４を構成する金属ベース板６と離脱用シート１３とを圧接するとよい。この圧接により、両者の間に隙間１６が発生し難くなり、金属ベース板６の裏面６ａに液状のエポキシ樹脂１７が付着することを減ずることができる。また、付着して硬化したエポキシ樹脂は研削して除去するのが好ましい。
また、多品種少量の半導体装置を製造する場合には、前記の凹状の穴１２の立体的な形状を変えることで対応できるので、本発明のケースレス構造の半導体装置１００の製造方法は、多品種少量の製造に適する。
表１は、半導体装置の成形条件（端子ケースの有無、支持板の材質、離脱用シートの種類）を変えて、離脱用シート１３とエポキシ樹脂体１０との接着強度、樹脂封止後の金属ベース板６の反り、半導体装置の外観検査、パワーサイクル性について実験した結果を示す。
液状のエポキシ樹脂１７の硬化は、例えば、第１硬化（１００℃１ｈ）工程、第２硬化（１４０℃１ｈ）工程、第３硬化（１８０℃１ｈ）工程の３段階をこの順に行なった。また、実験は８条件（実験１〜実験８）で行なった。
実験１〜３、実験６〜８は、支持板をアルミニウム板１１で行った。
実験１〜実験３は、離脱用シート１３をＰＴＦＥ（実験１），ＰＦＡ（実験２），ＥＴＦＥ（実験３）の条件で行った。
実験４は、ＰＰＳ（ポリフェニレンサルファイド）ケースを用いた従来方法である。
実験５は、アルミニウム板１１の代わりにＰＴＦＥ板（離脱用シートなし）を使用した。
実験６は、離脱用シート１３なしで実験した。
実験７は、離脱用シート１３にポリエチレン（ＰＥ）を使用した。
実験８は、離脱用シート１３にポリカーボネート（ＰＣ）を使用した。
尚、表１には示さないが、実験３の条件で金属ベース板６の押付け圧を１ｋＰａにした場合は隙間１６が発生して液状のエポキシ樹脂１７が金属ベース板６の裏面に付着したため外観が不良になった。
表１において、
（１）実験１〜実験３は、接着強度が１０ｋＰａ以下であり、反りも少なく、外観も良好であり、パワーサイクルが目標の２０００サイクルでも問題なかったため、本発明として採用できる条件である。
（２）実験４，実験５は、パワーサイクルが目標の２０００サイクルに達しないため、本発明としては採用できない条件である。
（３）実験６〜実験８は離型しないため外観は不良であり、本発明として採用できない条件である。
尚、パワーサイクル試験は金属ベース板６に付着したエポキシ樹脂を削り取って試験を実施した。また、実験４の１０００サイクルは、実使用条件では１５万サイクル以上に相当するものと推測される。
以上の実験から、離脱用シート１３としてはＰＴＦＥ，ＰＦＡ，ＥＴＦＥなどのフッ素系樹脂が好ましいことが分かった。また、支持板としてはアルミニウム板１１がよく、ＰＴＦＥ板は反りが大きく採用できないことが分かった。さらに、端子ケースありでは反りが大きくなることが確認された。
第３実施例
図８は、この発明に係る第３実施例の半導体装置２００の製造方法であり、要部製造工程図である。第２実施例の半導体装置１００の製造方法との違いは、構造体１４を逆さにして、液状のエポキシ樹脂１７に浸漬させた点である。こうすることで、金属ベース板６の裏面６ａに液状のエポキシ樹脂１７が付着することが防止される。外部導出端子８ｃは金属ベース板６、導電パターン付絶縁基板１およびはんだ５を貫通する箇所では絶縁膜２５が被覆されている。
尚、逆さになった構造体１４ａは、構造体１４ａを構成する金属ベース板６を吊り下げ機構２４を用いて吊り下げることで位置決めするとよい。
第４実施例
図９は、この発明に係る第４実施例の半導体装置２００の要部断面図である。この半導体装置２００は、図８の製造方法で製作した半導体装置であり、ケースレス構造の半導体装置（半導体モジュール）である。外部導出端子８ｃは絶縁膜２５で絶縁されて前記導電層３および金属ベース板６を貫通している。この外部導出端子８ｃは横方向に出しても構わない。尚、点線で示した外部導出端子８ｄのように、金属ベース板６を貫通しない構成の場合もある。
１，５１ 導電パターン付絶縁基板
２ 絶縁基板
３ 導電層
４ 導電パターン層
５ａ、５ｂ，５ｃ，５５ａ，５５ｂ はんだ接合部

６，５６ 金属ベース板
７，５７ 半導体チップ
８，８ｃ，８ｄ，５８ 外部導出端子
８ａ 外部導出端子の端部
８ｂ 頂点
９，５９ａ，５９ｂ ボンディングワイヤ
９ａ ボンディングワイヤの接合部
１０ エポキシ樹脂体
１１ アルミニウム板
１２ 凹状の穴
１２ａ 内面
１３ 離脱用シート
１４，１４ａ 構造体
１５ 錘
１６ 隙間
１７ 液状のエポキシ樹脂
１８ デスペンサー
１９ 恒温槽
２０ リフロー炉
２１ 引き上げ機構
２２ 通路
２３ 真空ポンプ
２４ 吊り下げ機構
２５ 絶縁膜
５２ セラミックス
５３，５４ 金属箔
６０ シリコーンゲル
６１ 端子ケース
６２ 蓋
１００，２００ 半導体装置
１０１，１０２ 成型治具
５００ 半導体モジュール

Claims (10)

  1. 離脱用シートを支持板に形成した凹状の穴の内部に配置する工程と、
    半導体チップが固着した金属ベース板および外部導出端子を有しエポキシ樹脂で被覆する前のスケルトン状の半導体装置である構造体を、前記金属ベース板の前記半導体チップが固着した面とは反対側の面を上向きにし、かつ前記凹状の穴の内壁に接触しないように前記凹状の穴に配置する工程と、
    前記金属ベース板の前記反対側の面および前記外部導出端子の一端を除いて前記構造体を内包するように液状のエポキシ樹脂を前記凹状の穴に注入する工程と、
    前記液状のエポキシ樹脂を硬化させ、前記構造体を内包する硬化したエポキシ樹脂とする工程と、
    前記硬化したエポキシ樹脂を前記離脱用シートが配置された前記凹状の穴から取り出す工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記凹状の穴の立体的な形状が、直方体であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記離脱用シートの形状が、前記凹状の穴に嵌合するように凹状であることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記凹状の穴の内壁に前記離脱用シートを嵌合して密着配置することを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記凹状の穴の内壁に前記離脱用シートを真空密着で配置することを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 前記液状のエポキシ樹脂の粘度が、注入時には５０Ｐａ・ｓ以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 前記離脱用シートの材質が、ふっ素系樹脂であることを特徴とする請求項１に記載の半導体装置の製造方法。
  8. 前記ふっ素系樹脂が、ポリテトラフルオロエチレン、ポリテトラフルオロエチレン／パーフルオロアルコキシエチレン共重合体、もしくはテトラフルオロエチレン／エチレン共重合体であることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記離脱用シートと、硬化した前記エポキシ樹脂との密着強度が、１０ｋＰａ以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
  10. 前記請求項１〜請求項９のいずれか一項に記載の半導体装置の製造方法であって、
    前記構造体は、絶縁基板の裏面に導電層および表面に導電パターン層を有する導電パターン付絶縁基板と、前記導電層にはんだを介して固着する前記金属ベース板と、前記導電パターン層に固着する前記半導体チップと、前記導電パターン層に固着し、前記導電パターン付絶縁基板と前記金属ベース板を貫通して配置される前記外部導出端子と、前記外部導出端子の外周を被覆する絶縁膜と、前記半導体チップと前記導電パターン層を接続するボンディングワイヤとを有し、
    前記液状のエポキシ樹脂を前記凹状の穴に注入する工程は、前記金属ベース板の前記反対側の面および前記外部導出端子の一端を除いて前記構造体を内包するように前記液状のエポキシ樹脂を前記凹状の穴に注入することを特徴とする半導体装置の製造方法。
JP2014141603A 2013-09-06 2014-07-09 半導体装置およびその製造方法 Active JP6398399B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014141603A JP6398399B2 (ja) 2013-09-06 2014-07-09 半導体装置およびその製造方法
US14/457,701 US9548253B2 (en) 2013-09-06 2014-08-12 Semiconductor device and method of manufacturing the same
CN201410443248.5A CN104425391A (zh) 2013-09-06 2014-09-02 半导体装置及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013185063 2013-09-06
JP2013185063 2013-09-06
JP2014141603A JP6398399B2 (ja) 2013-09-06 2014-07-09 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2015073080A JP2015073080A (ja) 2015-04-16
JP6398399B2 true JP6398399B2 (ja) 2018-10-03

Family

ID=52624805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014141603A Active JP6398399B2 (ja) 2013-09-06 2014-07-09 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US9548253B2 (ja)
JP (1) JP6398399B2 (ja)
CN (1) CN104425391A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6699111B2 (ja) * 2015-08-18 2020-05-27 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7005373B2 (ja) * 2018-02-09 2022-01-21 三菱電機株式会社 パワーモジュールおよび電力変換装置
JP2021129045A (ja) * 2020-02-14 2021-09-02 富士電機株式会社 半導体モジュール

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS546772A (en) * 1977-06-17 1979-01-19 Nitto Electric Ind Co Seal for electronic parts or like
JPS5950534A (ja) * 1982-09-17 1984-03-23 Hitachi Ltd 半導体の樹脂封止方法
JPH065742A (ja) 1992-06-22 1994-01-14 Mitsubishi Electric Corp 半導体装置、その封止に用いられる樹脂および半導体装置の製造方法
JP3491481B2 (ja) * 1996-08-20 2004-01-26 株式会社日立製作所 半導体装置とその製造方法
JP3390661B2 (ja) 1997-11-13 2003-03-24 三菱電機株式会社 パワーモジュール
US6864574B1 (en) * 1999-11-29 2005-03-08 Matsushita Electric Industrial Co., Ltd. Semiconductor package
US20020110956A1 (en) * 2000-12-19 2002-08-15 Takashi Kumamoto Chip lead frames
JP3740116B2 (ja) * 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
WO2005004563A1 (ja) 2003-07-03 2005-01-13 Hitachi, Ltd. モジュール装置及びその製造方法
KR100546372B1 (ko) * 2003-08-28 2006-01-26 삼성전자주식회사 웨이퍼 레벨 칩 사이즈 패키지의 제조방법
DE10346889A1 (de) 2003-10-09 2005-05-04 Daimler Chrysler Ag Luftverdichtende Brennkraftmaschine
US7147447B1 (en) * 2005-07-27 2006-12-12 Texas Instruments Incorporated Plastic semiconductor package having improved control of dimensions
JP4155999B2 (ja) * 2006-06-02 2008-09-24 株式会社ソニー・コンピュータエンタテインメント 半導体装置および半導体装置の製造方法
JP2008270469A (ja) * 2007-04-19 2008-11-06 Mitsubishi Electric Corp パワーモジュール及びその製造方法
JP5061717B2 (ja) * 2007-05-18 2012-10-31 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
WO2009031482A1 (en) * 2007-09-07 2009-03-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE112008003425B4 (de) * 2007-12-20 2023-08-31 Aisin Aw Co., Ltd. Verfahren zum Herstellen eines Halbleiterbauelements
US8043545B2 (en) * 2007-12-31 2011-10-25 Texas Instruments Incorporated Methods and apparatus to evenly clamp semiconductor substrates
JP2009200338A (ja) * 2008-02-22 2009-09-03 Renesas Technology Corp 半導体装置の製造方法
JP2009302505A (ja) * 2008-05-15 2009-12-24 Panasonic Corp 半導体装置、および半導体装置の製造方法
JP2010199152A (ja) * 2009-02-23 2010-09-09 Denso Corp 電子部品の成形封止方法及びそれによる電子部品
JP4766162B2 (ja) * 2009-08-06 2011-09-07 オムロン株式会社 パワーモジュール
JP4755292B1 (ja) 2010-05-11 2011-08-24 株式会社サンエー 治具、及び半導体モジュールの成型方法
JP5523299B2 (ja) * 2010-12-20 2014-06-18 株式会社日立製作所 パワーモジュール
TWI610782B (zh) * 2012-01-30 2018-01-11 旭硝子股份有限公司 脫模膜及使用其之半導體裝置的製造方法

Also Published As

Publication number Publication date
US20150069601A1 (en) 2015-03-12
JP2015073080A (ja) 2015-04-16
US9548253B2 (en) 2017-01-17
CN104425391A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
US8472197B2 (en) Resin-sealed electronic control device and method of fabricating the same
JP2010040992A (ja) 電子制御装置の製造方法とそのトランスファーモールド装置および電子制御装置
CN106298695B (zh) 封装模组、封装模组堆叠结构及其制作方法
EP1894239B1 (en) Flip chip die assembly using thin flexible substrates
JP6398399B2 (ja) 半導体装置およびその製造方法
JP2018167459A (ja) 成形型、樹脂成形装置、樹脂成形方法、及び樹脂成形品の製造方法
JP4755292B1 (ja) 治具、及び半導体モジュールの成型方法
JP5538385B2 (ja) シールフレームならびに構成要素をカバーする方法
US9691697B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR100495644B1 (ko) 반도체 장치의 제조방법
JP5514366B2 (ja) 封止材成形方法
JP2016157835A (ja) パワーモジュール、及びパワーモジュールの製造方法
TW201842597A (zh) 基於模製技術的半導體封裝方法和半導體裝置、影像處理元件、攝像裝置及電子設備
JP2020082509A (ja) 成形型、樹脂成形装置、樹脂成形品の製造方法
TWM577178U (zh) 絕緣金屬基板
JP5879866B2 (ja) 中空封止構造の製造方法
US11712823B2 (en) Molding die for compression molding with resin leakage prevention member
JP2012228833A (ja) 樹脂成形装置およびこの樹脂成形装置を用いた成形方法
JP5516237B2 (ja) 回路モジュールの製造方法
JP6610460B2 (ja) 電子装置、及び、電子装置の製造方法
JP2009029140A (ja) プラスチックレンズの製造方法
TWI581344B (zh) 電子元件之成型與表面處理方法及其製成物
JP5768682B2 (ja) 電子装置およびその製造方法
JP2014112640A (ja) 半導体装置およびその製造方法
KR20110058043A (ko) 발광다이오드 렌즈 성형 장치

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180820

R150 Certificate of patent or registration of utility model

Ref document number: 6398399

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250