JP4755292B1 - 治具、及び半導体モジュールの成型方法 - Google Patents
治具、及び半導体モジュールの成型方法 Download PDFInfo
- Publication number
- JP4755292B1 JP4755292B1 JP2010109633A JP2010109633A JP4755292B1 JP 4755292 B1 JP4755292 B1 JP 4755292B1 JP 2010109633 A JP2010109633 A JP 2010109633A JP 2010109633 A JP2010109633 A JP 2010109633A JP 4755292 B1 JP4755292 B1 JP 4755292B1
- Authority
- JP
- Japan
- Prior art keywords
- hole
- base plate
- insulating substrate
- frame body
- spiral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】治具20は、半導体チップを備える絶縁基板が樹脂により被覆される半導体モジュールの成型に使用される。治具20は、絶縁基板が載置されるベースプレート30と、ベースプレート30に載置されて、絶縁基板の周囲を囲む環状の枠体40とを備える。枠体40は、ベースプレート30上に載置された状態で、絶縁基板の上方に位置する開口40bを有する。
【選択図】図6
Description
前記絶縁基板が載置されるベースプレートと、
前記絶縁基板の周囲を囲むように、前記ベースプレートに載置される環状の枠体と、
前記枠体における前記ベースプレートの反対側に載置される押さえ板と、
一端の外周面に螺旋溝が形成された小径部、及び小径部の他端に連なる大径部から構成される螺旋と、
柱状の位置決めピンとを備え、
前記絶縁基板及び前記枠体が前記ベースプレートに載置された状態において、前記枠体は、内周面により前記エポキシ樹脂が投入されるキャビティの壁面を構成して、前記枠体及び前記押さえ板は、前記絶縁基板の上方が開口し、
前記枠体における前記ベースプレートの反対側には、前記枠体の開口の中央側に突出して、前記押さえ板が載置される表面の一部をなす突出部が設けられ、
前記突出部は、前記枠体が前記ベースプレートに載置された状態では、前記スリーブを覆い、
前記押さえ板には、第1の貫通孔が設けられ、前記枠体には、第2の貫通孔が設けられ、前記ベースプレートには、壁面に螺旋溝を有する螺旋孔が設けられ、前記突出部には、第3の貫通孔が設けられ、前記スリーブには、第4の貫通孔が設けられ、前記絶縁基板には第5の貫通孔が設けられ、
前記枠体が前記ベースプレートに載置され、前記スリーブが前記絶縁基板に載置され、且つ前記押さえ板が前記枠体上に載置された状態では、前記第1の貫通孔、前記第2の貫通孔、及び前記螺旋孔は、同軸線上に位置して、これらに前記螺旋の小径部が通されるとともに、前記小径部の螺旋溝と前記螺旋孔の螺旋溝とが係合され、前記第3の貫通孔、前記第4の貫通孔、及び前記第5の貫通孔は、同軸線上に位置して、これらに前記位置決めピンが通され、
前記小径部の螺旋溝と前記螺旋孔の螺旋溝との係合により、前記大径部が前記押さえ板を前記ベースプレート側に押し付けることで、前記押さえ板は前記枠体を前記ベースプレート側に押し付け、前記枠体の突出部は前記スリーブを前記ベースプレート側に押し付け、前記スリーブは前記絶縁基板を前記ベースプレート側に押し付けることを特徴とする。
前記絶縁基板を前記ベースプレートに載置し、前記第4の貫通孔と前記第5の貫通孔が上下に連なるように、前記スリーブを前記絶縁基板上の所定位置に載置する工程と、
前記第4の貫通孔と前記第5の貫通孔に、前記位置決めピンを挿入する工程と、
前記枠体が前記絶縁基板の周囲を囲み、前記枠体の突出部が前記スリーブを覆い、前記第3の貫通孔が前記スリーブの先端から延び出た前記位置決めピンの先端に嵌め込まれるように、前記枠体を、前記ベースプレートに載置する工程と、
前記押さえ板を、前記枠体における前記ベースプレートの反対側に載置する工程と、
前記螺旋の小径部を、前記押さえ板の前記第1の貫通孔、及び前記枠体の前記第2の貫通孔に通して、前記螺旋の小径部の螺旋溝と前記螺旋孔の螺旋溝とを係合する工程と、
前記小径部の螺旋溝と前記螺旋孔の螺旋溝との係合により、前記大径部が、前記押さえ板を前記ベースプレート側に押し付けることで、前記押さえ板が前記枠体を前記ベースプレート側に押し付け、前記枠体の突出部が前記スリーブを前記ベースプレート側に押し付け、前記スリーブが前記絶縁基板を前記ベースプレート側に押し付けた状態で、前記枠体及び前記押さえ板の開口から、前記枠体の内周面を壁面とするキャビティに、溶融状態の前記エポキシ樹脂を投入する工程と、
前記キャビティに投入された前記エポキシ樹脂が硬化した後において、前記螺旋の前記螺旋孔への係合を解除して、前記螺旋を、前記第1の貫通孔及び前記第2の貫通孔から抜き出す工程と、
前記押さえ板及び前記枠体を、前記ベースプレートの反対側に移動させて、前記治具を分解して、前記半導体モジュールを前記治具から脱型する工程とが、順次実行されることを特徴とする。
1a 上面
2 半導体チップ
4 外部端子
5 絶縁基板
5a 絶縁基板の一方の面
5b 絶縁基板の他方の面
6 スリーブ
7 エポキシ樹脂
9 内部回路
10 絶縁樹脂層
11 放熱ベース板
14 貫通孔(第5の貫通孔)
15 貫通孔(第4の貫通孔)
20 治具
30 ベースプレート
30a 表面
30b 外周部
31 螺旋孔
40 枠体
40a 端部
40b 開口
40c 内周面
40d 内面
41 貫通孔(第2の貫通孔)
42 嵌合孔
43 突出部
44 貫通孔(第3の貫通孔)
50 押さえ板
50a 開口
50b 下面
51 貫通孔(第1の貫通孔)
52 突起
60 位置決めピン
60 位置決めピン
70 螺旋
71 小径部
71a 一端
71b 他端
72 大径部
80 注型系統
81 真空チャンバ
82,83 タンク
84 混合定量ポンプ
84a 吸引口
84c 吐出口
85 攪拌棒
87,89,91 配管
99 ピン
100 冷却フィン、
100a 載置面、
K 半導体モジュールの肩部
G 半導体モジュールの外面
Claims (4)
- 半導体チップを搭載した絶縁基板がエポキシ樹脂により被覆されて、前記絶縁基板上の所定位置にスリーブが載置される半導体モジュールの成型に使用される治具であって、
前記絶縁基板が載置されるベースプレートと、
前記絶縁基板の周囲を囲むように、前記ベースプレートに載置される環状の枠体と、
前記枠体における前記ベースプレートの反対側に載置される押さえ板と、
一端の外周面に螺旋溝が形成された小径部、及び小径部の他端に連なる大径部から構成される螺旋と、
柱状の位置決めピンとを備え、
前記絶縁基板及び前記枠体が前記ベースプレートに載置された状態において、前記枠体は、内周面により前記エポキシ樹脂が投入されるキャビティの壁面を構成して、前記枠体及び前記押さえ板は、前記絶縁基板の上方が開口し、
前記枠体における前記ベースプレートの反対側には、前記枠体の開口の中央側に突出して、前記押さえ板が載置される表面の一部をなす突出部が設けられ、
前記突出部は、前記枠体が前記ベースプレートに載置された状態では、前記スリーブを覆い、
前記押さえ板には、第1の貫通孔が設けられ、前記枠体には、第2の貫通孔が設けられ、前記ベースプレートには、壁面に螺旋溝を有する螺旋孔が設けられ、前記突出部には、第3の貫通孔が設けられ、前記スリーブには、第4の貫通孔が設けられ、前記絶縁基板には第5の貫通孔が設けられ、
前記枠体が前記ベースプレートに載置され、前記スリーブが前記絶縁基板に載置され、且つ前記押さえ板が前記枠体上に載置された状態では、前記第1の貫通孔、前記第2の貫通孔、及び前記螺旋孔は、同軸線上に位置して、これらに前記螺旋の小径部が通されるとともに、前記小径部の螺旋溝と前記螺旋孔の螺旋溝とが係合され、前記第3の貫通孔、前記第4の貫通孔、及び前記第5の貫通孔は、同軸線上に位置して、これらに前記位置決めピンが通され、
前記小径部の螺旋溝と前記螺旋孔の螺旋溝との係合により、前記大径部が前記押さえ板を前記ベースプレート側に押し付けることで、前記押さえ板は前記枠体を前記ベースプレート側に押し付け、前記枠体の突出部は前記スリーブを前記ベースプレート側に押し付け、前記スリーブは前記絶縁基板を前記ベースプレート側に押し付けることを特徴とする治具。 - 前記突出部の基端における内面は、断面円弧状に湾曲することを特徴とする請求項1に記載の治具。
- 請求項1又は2に記載の治具を用いて、半導体チップを搭載した絶縁基板がエポキシ樹脂により被覆されて、前記絶縁基板上の所定位置にスリーブが載置される半導体モジュールを成型する方法であって、
前記絶縁基板を前記ベースプレートに載置し、前記第4の貫通孔と前記第5の貫通孔が上下に連なるように、前記スリーブを前記絶縁基板上の所定位置に載置する工程と、
前記第4の貫通孔と前記第5の貫通孔に、前記位置決めピンを挿入する工程と、
前記枠体が前記絶縁基板の周囲を囲み、前記枠体の突出部が前記スリーブを覆い、前記第3の貫通孔が前記スリーブの先端から延び出た前記位置決めピンの先端に嵌め込まれるように、前記枠体を、前記ベースプレートに載置する工程と、
前記押さえ板を、前記枠体における前記ベースプレートの反対側に載置する工程と、
前記螺旋の小径部を、前記押さえ板の前記第1の貫通孔、及び前記枠体の前記第2の貫通孔に通して、前記螺旋の小径部の螺旋溝と前記螺旋孔の螺旋溝とを係合する工程と、
前記小径部の螺旋溝と前記螺旋孔の螺旋溝との係合により、前記大径部が、前記押さえ板を前記ベースプレート側に押し付けることで、前記押さえ板が前記枠体を前記ベースプレート側に押し付け、前記枠体の突出部が前記スリーブを前記ベースプレート側に押し付け、前記スリーブが前記絶縁基板を前記ベースプレート側に押し付けた状態で、前記枠体及び前記押さえ板の開口から、前記枠体の内周面を壁面とするキャビティに、溶融状態の前記エポキシ樹脂を投入する工程と、
前記キャビティに投入された前記エポキシ樹脂が硬化した後において、前記螺旋の前記螺旋孔への係合を解除して、前記螺旋を、前記第1の貫通孔及び前記第2の貫通孔から抜き出す工程と、
前記押さえ板及び前記枠体を、前記ベースプレートの反対側に移動させて、前記治具を分解して、前記半導体モジュールを前記治具から脱型する工程とが、順次実行されることを特徴とする半導体モジュールの成型方法。 - 前記半導体モジュールを前記治具から脱型した後において、前記位置決めピンを、前記第4の貫通孔、及び前記第5の貫通孔から抜き出す工程が実行されることを特徴とする請求項3に記載の半導体モジュールの成型方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010109633A JP4755292B1 (ja) | 2010-05-11 | 2010-05-11 | 治具、及び半導体モジュールの成型方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010109633A JP4755292B1 (ja) | 2010-05-11 | 2010-05-11 | 治具、及び半導体モジュールの成型方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4755292B1 true JP4755292B1 (ja) | 2011-08-24 |
JP2011238803A JP2011238803A (ja) | 2011-11-24 |
Family
ID=44597126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010109633A Active JP4755292B1 (ja) | 2010-05-11 | 2010-05-11 | 治具、及び半導体モジュールの成型方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4755292B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108604576A (zh) * | 2016-12-26 | 2018-09-28 | 新电元工业株式会社 | 电子装置的制造方法以及电子装置 |
CN111279471A (zh) * | 2017-11-10 | 2020-06-12 | 新电元工业株式会社 | 电子模块 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6398399B2 (ja) | 2013-09-06 | 2018-10-03 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP6621721B2 (ja) * | 2016-08-31 | 2019-12-18 | 株式会社多加良製作所 | 平板治具、樹脂成形装置および樹脂成形方法 |
JP6321891B1 (ja) * | 2016-12-26 | 2018-05-09 | 新電元工業株式会社 | 電子装置及び電子装置の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6344451A (ja) * | 1986-08-02 | 1988-02-25 | エム ウ− ベ− フェアパックンゲン ミルデンベルガ− ウ− ビリング ゲ−・エム・ベ−・ハ− ウント コ− カ−・ゲ− | 持ち運び可能な包装袋とその製造方法 |
JP3180061B2 (ja) * | 1997-07-18 | 2001-06-25 | 松下電工株式会社 | 半導体装置の製造方法及び半導体装置 |
JP2001230346A (ja) * | 2000-02-15 | 2001-08-24 | Shinko Electric Ind Co Ltd | 半導体チップの樹脂パッケージ治具と半導体装置の製造方法 |
JP2002057171A (ja) * | 2000-08-09 | 2002-02-22 | Rohm Co Ltd | 回路基板のコーティング方法 |
JP2002124527A (ja) * | 2000-10-16 | 2002-04-26 | Sony Corp | チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 |
-
2010
- 2010-05-11 JP JP2010109633A patent/JP4755292B1/ja active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108604576A (zh) * | 2016-12-26 | 2018-09-28 | 新电元工业株式会社 | 电子装置的制造方法以及电子装置 |
CN108604576B (zh) * | 2016-12-26 | 2021-07-09 | 新电元工业株式会社 | 电子装置的制造方法以及电子装置 |
CN111279471A (zh) * | 2017-11-10 | 2020-06-12 | 新电元工业株式会社 | 电子模块 |
CN111279471B (zh) * | 2017-11-10 | 2023-09-15 | 新电元工业株式会社 | 电子模块 |
Also Published As
Publication number | Publication date |
---|---|
JP2011238803A (ja) | 2011-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106298695B (zh) | 封装模组、封装模组堆叠结构及其制作方法 | |
JP5345017B2 (ja) | 電力用半導体装置とその製造方法 | |
US9287187B2 (en) | Power semiconductor module | |
US8530281B2 (en) | Production method of semiconductor module with resin-molded assembly of heat spreader and semiconductor chip | |
CN104485321B (zh) | 半导体管芯封装件及其制造方法 | |
JP4755292B1 (ja) | 治具、及び半導体モジュールの成型方法 | |
JP6288254B2 (ja) | 半導体モジュールおよびその製造方法 | |
EP1628344A2 (en) | Method of making an encapsulated microelectronic package having fluid carrying encapsulant channels | |
JP2009200416A (ja) | 半導体装置および半導体装置の製造方法 | |
WO1998008251A1 (fr) | Semi-conducteur et procede de fabrication correspondant | |
JP2010170728A (ja) | 電気・電子モジュール及びその製造方法 | |
CN105633023A (zh) | 半导体装置 | |
JP5262983B2 (ja) | モールドパッケージおよびその製造方法 | |
JP2010098036A (ja) | 樹脂ケース及び樹脂ケース製造方法 | |
US9691697B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2009200415A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2003170465A (ja) | 半導体パッケージの製造方法およびそのための封止金型 | |
CN111834346A (zh) | 晶体管功率模块封装结构及其封装方法 | |
JP2011187819A (ja) | 樹脂封止型パワーモジュールおよびその製造方法 | |
KR20160038440A (ko) | 전력 모듈 패키지와 이의 제작방법 | |
KR20150078911A (ko) | 반도체 패키지 및 그 제조방법 | |
CN111769090A (zh) | 塑封功率模块、塑封模具及塑封方法 | |
JP5377733B2 (ja) | 電力用半導体装置 | |
KR101502669B1 (ko) | 전력 모듈 패키지 및 그 제조방법 | |
CN212331603U (zh) | 适用于塑封功率模块的压缩模具 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110526 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4755292 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |