JP2011238803A - 治具、及び半導体モジュールの成型方法 - Google Patents

治具、及び半導体モジュールの成型方法 Download PDF

Info

Publication number
JP2011238803A
JP2011238803A JP2010109633A JP2010109633A JP2011238803A JP 2011238803 A JP2011238803 A JP 2011238803A JP 2010109633 A JP2010109633 A JP 2010109633A JP 2010109633 A JP2010109633 A JP 2010109633A JP 2011238803 A JP2011238803 A JP 2011238803A
Authority
JP
Japan
Prior art keywords
hole
base plate
frame body
insulating substrate
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010109633A
Other languages
English (en)
Other versions
JP4755292B1 (ja
Inventor
Yutaka Osawa
裕 大沢
Hiroyuki Nakamura
浩幸 中村
Hironori Iwami
博則 岩見
Tetsuyasu Takahashi
哲康 高橋
Tsukasa Tanizaki
司 谷▲崎▼
Shuhei Osawa
周平 大澤
Takeshi Kuwahara
剛 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SAN-A CO Ltd
Original Assignee
SAN-A CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SAN-A CO Ltd filed Critical SAN-A CO Ltd
Priority to JP2010109633A priority Critical patent/JP4755292B1/ja
Application granted granted Critical
Publication of JP4755292B1 publication Critical patent/JP4755292B1/ja
Publication of JP2011238803A publication Critical patent/JP2011238803A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体モジュールの製造コストや製造期間を小さく抑えることができ、多品種少量の半導体モジュールの生産に適した治具を提供する。
【解決手段】治具20は、半導体チップを備える絶縁基板が樹脂により被覆される半導体モジュールの成型に使用される。治具20は、絶縁基板が載置されるベースプレート30と、ベースプレート30に載置されて、絶縁基板の周囲を囲む環状の枠体40とを備える。枠体40は、ベースプレート30上に載置された状態で、絶縁基板の上方に位置する開口40bを有する。
【選択図】図6

Description

半導体モジュールの成型に使用する治具、該治具を用いて半導体モジュールを成型する方法、及び前記治具を用いて成型された半導体モジュールに関する。
従来、IGBTやMOSFETやダイオードなどの半導体チップが、絶縁基板上に集積された半導体モジュールが、インバータなどの電力変換装置に使用されている。
この半導体モジュールでは、電流を取り出すための外部端子を固定したり、各種信頼性環境試験に耐えられるように、樹脂モールドによるパッケージングが行われる。このパッケージの構造の例として、バッファモールドと称される構造(以下、バッファモールド構造)がある。このバッファモールド構造の半導体モジュールでは、上記絶縁基板として、樹脂絶縁層を含む金属絶縁基板や(特許文献1)、DBC(Direct Bonding Copper)絶縁基板(特許文献2)が用いられる。
図17は、従来のバッファモールド構造の半導体モジュールの例を示している。図17に示す半導体モジュール200は、金属絶縁基板201を用いたものである。金属絶縁基板201は、樹脂絶縁層201aや銅箔層201bがアルミ製の放熱ベース板201cの上に順次載置された構造を有し、半導体チップ202や外部端子203が、金属絶縁基板201(詳細には銅箔層201b)に半田により接続される。半導体チップ202は、アルミワイヤ等により銅箔層に接続された後、シリコーンゲルゴム204により被覆され、シリコーンゲルゴム204は、エポキシ樹脂205により被覆される。シリコーンゲルゴム204やエポキシ樹脂205が充填される空間は、環状の樹脂ケース206によって構成される。半導体モジュール200の製造過程では、樹脂ケース206が放熱ベース板201に接着された後、樹脂ケース206の内側に、シリコーンゲルゴム204と、エポキシ樹脂205とが順次投入される。
なお、シリコーンゲルゴム204は、樹脂ケース206を構成する樹脂に比して熱膨張係数が大きい。このため、半導体モジュール200が温度サイクル試験に供されるときなど、シリコーンゲルゴム204が高温に加熱される場合には、シリコーンゲルゴム204に生じる熱膨張により、外部端子203が引っ張られて、外部端子203の接続に用いられる半田等が引き剥がされる虞れがある。これを防止するため、シリコーンゲルゴム204に被覆される外部端子203の部分203aを、S字状に湾曲させる(「Sベンド」と称される)などの対策が行われる。
また、DBC絶縁基板が用いられてバッファモールド構造の半導体モジュールが製造される場合には、樹脂ケースがDBC絶縁基板の装着された銅ヒートシンク上に接着され、樹脂ケースの内側に、シリコーンゲルゴムと、エポキシ樹脂とが順次投入される。
また、樹脂モールドによるパッケージ構造の他の例として、ダイレクトモールドと称される構造(以下、ダイレクトモールド構造)がある。このダイレクトモールド構造の半導体モジュールにおいても、樹脂絶縁層を含む金属絶縁基板(特許文献3)や、DBC絶縁基板(特許文献4)が用いられる。
図18は、従来のダイレクトモールド構造の半導体モジュールの例を示している。図18に示す半導体モジュール300は、金属絶縁基板301を用いたものであり、金属絶縁基板301は、樹脂絶縁層301aや銅箔層301bが金属製の放熱ベース板301c上に順次載置された構造を有している。半導体チップ302が半田により金属絶縁基板301に接続され(詳細には銅箔層301bに接続され)、外部端子303はアルミワイヤ304を介して半導体チップ302に接続される。半導体チップ302やアルミワイヤ304は、熱硬化性のトランスファモールド樹脂305で直接封止される。なお、この種のダイレクトモールド構造には、銅箔層301bと外部端子303が例えば銅合金からなるリードフレームで一体化している例もある。
また、DBC絶縁基板が用いられてダイレクトモールド構造の半導体モジュールが製造される場合は、図18の例と同様、半導体チップが、DBC絶縁基板に半田により接続され、半導体チップ等が、トランスファモールド樹脂で直接封止される。
特開2008−085169号公報 特開2005−203570号公報 特開2001−196495号公報 特開2001−284525号公報
図17のバッファモールド構造の半導体モジュール200を量産する場合には、各半導体モジュール200毎に樹脂ケース206を設ける必要がある。このため、各半導体モジュール200毎に、樹脂ケース206の材料費や、樹脂ケース206の接着に使用する材料の費用を要し、またさらには、樹脂ケース206の成型に用いる金型の製造費を要するため、製造コストが高くなる虞れがある。また、各半導体モジュール200毎に、樹脂ケース206を形成する工程や、樹脂ケース206を接着する工程を要し、またさらには、樹脂ケース206の成型に用いる金型の製作工程を要するため、製造に要する時間が長くなる。
また、図18のダイレクトモールド構造の半導体モジュール300を成型する際には、上下2分割されたダイセット金型の内部に金属絶縁基板301が配置され、外部端子303は、樹脂投入用の貫通孔に通されて、先端がダイセット金型の側方に延び出される。この成型方法によれば、外部端子303が半導体モジュール300の側面300aから横に延び出ることになり、外部端子303を半導体モジュール300の上方に配置される制御回路基板等に接続するためには、外部端子303を折り曲げる必要がある(図18の破線参照)。この場合、トランスファモールド樹脂の硬化後に、外部端子303を折り曲げる工程を追加する必要があるため、半導体モジュール300の製造に要する工期は長くなる。
また、ダイセット金型の製造費は非常に高価であるとともに、ダイセット金型を用いて半導体モジュールを成型する場合には、高温度や高圧力に耐え、且つ寸法誤差の管理を高精度に行う必要があることから、金型の製作には長い工期と高額な費用を要する。これらの理由から、ダイセット金型は、多品種少量の半導体モジュールを生産する場合にはほとんど使用されず、半導体モジュールを大量生産する場合にのみ使用される。
本発明は、こうした状況に鑑みてなされたものであり、その目的は、半導体モジュールの製造コストや製造期間を小さく抑えることができ、多品種少量の半導体モジュールの生産に適した治具、該治具を用いて半導体モジュールを成型する方法、及び前記治具を用いて成型された半導体モジュールに関する。
上記目的を達成するため、本発明の第1の観点にかかる治具は、半導体チップが搭載される絶縁基板が樹脂により被覆される半導体モジュールの成型に使用される治具であって、
前記絶縁基板が載置されるベースプレートと、
前記ベースプレートに載置されて、前記絶縁基板の周囲を囲む環状の枠体とを備え、
前記枠体は、前記ベースプレート上に載置された状態で、前記絶縁基板の上方が開口することを特徴とする。
好ましくは、前記枠体における前記ベースプレートの反対側の端部に載置されて、この状態で前記枠体の開口を塞がない形状を呈する押さえ板と、
一端の外周面に螺旋溝が形成された小径部、及び小径部の他端に連なる大径部から構成される螺旋とをさらに備え、
前記押さえ板には、第1の貫通孔が設けられ、前記枠体には、第2の貫通孔が設けられ、前記ベースプレートには、壁面に螺旋溝を有する螺旋孔が設けられ、
前記枠体が前記ベースプレートに載置され、且つ前記押さえ板が前記枠体上に載置された状態では、前記第1の貫通孔、前記第2の貫通孔、及び前記螺旋孔は、同軸線上に位置して、これらに前記螺旋の小径部が通されるとともに、前記小径部の螺旋溝と前記螺旋孔の螺旋溝とが係合され、
前記小径部の螺旋溝と前記螺旋孔の螺旋溝とが係合した状態では、前記大径部は、前記押さえ板を前記ベースプレート側に押し付け、この押し付けにより、前記押さえ板は、前記枠体を前記ベースプレート側に押し付けることを特徴とする。
好ましくは、前記押さえ板は、前記枠体における前記ベースプレートの反対側の端部に載置された状態で、該枠体の端部の略全体と接することを特徴とする。
好ましくは、前記押さえ板及び前記枠体のうち一方には、突起が形成され、
前記押さえ板及び前記枠体の他方には、前記突起が嵌め込まれる嵌合孔が形成されることを特徴とする。
好ましくは、前記半導体モジュールは、前記絶縁基板上の所定位置に載置されるスリーブを有し、
前記枠体における前記ベースプレートの反対側の端部には、前記開口の中央側に突出する突出部が設けられて、該突出部は、前記枠体が前記ベースプレート上に載置された状態で、前記スリーブを覆い、
前記小径部の螺旋溝と前記螺旋孔の螺旋溝とが係合した状態では、前記押さえ板が、前記枠体を前記ベースプレート側に押し付けることで、前記突出部は、前記スリーブを前記ベースプレート側に押し付け、この押し付けにより、前記スリーブは、前記絶縁基板を前記ベースプレート側に押し付けることを特徴とする。
好ましくは、前記突出部の基端における内面は、断面円弧状に湾曲して、前記枠体の内周面に連続することを特徴とする。
好ましくは、前記突出部には、第3の貫通孔が設けられ、前記スリーブには、第4の貫通孔が設けられ、前記絶縁基板には第5の貫通孔が設けられ、
前記スリーブが前記絶縁基板に載置され、前記枠体が前記ベースプレートの外周部に載置され、且つ前記押さえ板が前記枠体上に載置された状態では、前記第3の貫通孔、前記第4の貫通孔、及び前記第5の貫通孔は、同軸線上に位置して、これらに柱状の位置決めピンが通されることを特徴とする。
好ましくは、前記位置決めピンと、前記第4の貫通孔と、前記第5の貫通孔とは、略同一の径に形成されて、
前記第4の貫通孔と前記第5の貫通孔とは、前記位置決めピンの挿入により塞がれることを特徴とする。
好ましくは、前記枠体の内周面は、前記ベースプレートの反対側に向かうに従い漸次縮径となるテーパ面で形成されていることを特徴とする。
本発明の第2の観点にかかる半導体モジュールの成型方法は、第1の観点にかかる前記治具を用いて半導体モジュールを成型する方法であって、
前記枠体の開口から、前記絶縁基板上に溶融状態のエポキシ樹脂を投入することを特徴とする。
本発明の第3の観点にかかる半導体モジュールは、第1の観点にかかる前記治具を用いて成型された半導体モジュールであって、
前記半導体モジュールが前記治具から脱型された後において、前記位置決めピンは前記第4の貫通孔及び前記第5の貫通孔から抜き出されて、前記第4の貫通孔及び前記第5の貫通孔には、前記半導体モジュールを冷却フィンに固定するための柱状のピンが通されることを特徴とする。
本発明の治具によれば、枠体により、エポキシ樹脂の充填空間が構成され、枠体の開口から、枠体の内側にエポキシ樹脂を投入することで半導体モジュールを成型することができる。これにより、エポキシ樹脂の充填空間を構成するために、半導体モジュールに樹脂ケースを設ける必要がない。このため、樹脂ケースの材料費、樹脂ケースの接着材、樹脂ケースの成型に用いる金型の製造費を省略できるため、半導体モジュールの製造コストを小さく抑えることができる。また、樹脂ケースを形成するための金型の製作工程や、樹脂ケースの接着や硬化に要する工程を省略することができるため、半導体モジュールの製造に要する工期短縮が図られる。
また、枠体の内側にエポキシ樹脂を投入する際に、枠体の開口から外部端子を延び出させておくことで、外部端子が上面から延び出た半導体モジュールが成型される。これにより、外部端子を半導体モジュールの上方に配置される制御回路基板等に接続するために、外部端子を折り曲げる必要がない。すなわち、本発明の治具を上述のように使用することで、半導体モジュールの成型後における外部端子の折り曲げ工程を省略できるため、半導体モジュールの工期短縮が図られる。
また、本発明の治具を使用する場合には、ダイセット金型を使用する場合に比して、温度や圧力の管理を高精度に行う必要がない。このため、半導体モジュールの製造に要する設備を小規模なものとすることができる。また、本発明の治具は、ダイセット金型に比して、製造コストが小さい。以上のことから、本発明の治具は、多品種少量の半導体モジュールの生産に適している。
本発明の実施の形態における半導体モジュールを上方から視た斜視図である。 本発明の実施の形態における半導体モジュールを下方から視た斜視図である。 半導体モジュールの内部を示す透過斜視図である。 半導体モジュールの断面図であり、図4(a)は、図1〜3のa−a線で切断した状態を示し、図4(b)は、図1〜3のb−b線で切断した状態を示す。 半導体モジュールが、冷却フィン上に載置された状態を示す概略図である。 本発明の実施の形態における治具を示す分解斜視図であり、治具を上方から視た状態を示す。 本発明の実施の形態における治具を示す分解斜視図であり、治具を下方から視た状態を示す。 ベースプレートの拡大図であり、図8(a)は、ベースプレートの平面図、図8(b)は、図8(a)のb−b線断面図、図8(c)は、図8(a)のc−c線断面図である。 枠体の拡大図であり、図9(a)は、枠体の平面図、図9(b)は、図9(a)のb−b線断面図、図9(c)は、図9(a)のc−c線断面図、図9(d)は、図9(a)のd−d線断面図である。 枠体の内周面を示す断面図であり、図9(b)のA範囲を拡大して示す。 押さえ板の拡大図であり、図11(a)は、押さえ板の平面図、図11(b)は、図11(a)のb−b線断面図、図11(c)は、図11(a)のc−c線断面図である。 治具を組み立てる手順を示す斜視図である。 治具を組み立てる手順を示す斜視図である。 治具を組み立てる手順を示す斜視図である。 治具の断面図であり、図15(a)は、図14(f)のa−a線断面図、図15(b)は、図14(g)のb−b線断面図、図15(c)は、図14(g)のc−c線断面図である。 半導体モジュールを治具から脱型する手順を示す断面図である。 従来のバッファモールド構造の半導体モジュールの例を示す概略図である。 従来のダイレクトモールド構造の半導体モジュールの例を示す概略図である。
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付す。
図1,2は、本発明の実施の形態における半導体モジュール1の斜視図である。図1は、半導体モジュール1を上方から視た状態を示す。図2は、半導体モジュール1を下方から視た状態を示す。図3は、図1の対応図であり、半導体モジュール1の内部を示す透過斜視図である。図4は、半導体モジュール1の断面図である。図4(a)は、図1〜3のa−a線で切断した状態を示す。図4(b)は、図1〜3のb−b線で切断した状態を示す。また、図5は、半導体モジュール1が、冷却フィン100上に載置された状態を示す概略図である。
半導体モジュール1は、入出力電流容量が10A以上1000A以下のパワーモジュールであり、インバータ装置などの電力変換装置に使用される。
半導体モジュール1は、図3に示すように、半導体チップ2と、外部端子4と、絶縁基板5と、スリーブ6と、エポキシ樹脂7とを備える。なお、外部端子4は、パワーモジュールの入出力電流容量に応じて大きさや形状が任意に変更可能である(例えば、外部端子4は、ネジ端子等に変更可能である)。
絶縁基板5は、内部回路9と、絶縁樹脂層10と、放熱ベース板11とから構成される(図5)。絶縁基板5の一方の面5aを構成する内部回路9には、半導体チップ2及び外部端子4や、電子部品(図示せず)が搭載される。なお、絶縁基板5は、金属放熱ベース板を有するDBC絶縁基板に変更されてもよい。
半導体チップ2は、例えば、IGBT、MOSFET、ダイオードチップなどのパワーチップや、ドライバーチップであり、Si、SiC、またはGaNから形成される。
電子部品は、例えば、抵抗、コンデンサ、温度検出サーミスタ、温度検出IC、或いは、電流センサとしての電流検出シャント抵抗器である。
内部回路9は、銅箔をエッチングすることで形成される。半導体チップ2と電子部品と外部端子4とは、半田で内部回路9に固定される。内部回路9は、アルミニウム製のワイヤを通じて、半導体チップ2と外部端子4とを電気的に接続し、また、電子部品と外部端子4とを電気的に接続する
半導体モジュールは、ダイレクトモールド構造を有し、絶縁基板5の一方の面5aが熱硬化性のエポキシ樹脂7に直接被覆される。内部回路9上の半導体チップ2や電子部品は、その全体がエポキシ樹脂7に被覆され、外部端子4は、内部回路9への固定位置から上方へ向けて延びて、その先端が半導体モジュール1の上面1aから延び出ている。
エポキシ樹脂7は、例えば125℃で硬化する熱硬化性樹脂である。エポキシ樹脂7は、フィラの混入により、熱膨張係数や熱伝導度が所定の範囲内に設定される。
放熱ベース板11(図5)は、例えば熱膨張係数が17ppm/℃である銅から形成される。内部回路9と放熱ベース板11とは、これらの間に形成される絶縁樹脂層10により、電気的に絶縁される。
絶縁基板5の他方の面5bは、放熱ベース板11により構成され、半導体モジュールの外側に露出する(図2)。絶縁基板5の他方の面5bでは、絶縁基板5の4隅に設けられた貫通孔14が開口している。
スリーブ6(図1,3,4)は、絶縁基板5の一方の面5aの例えば4隅に載置される。スリーブ6は、黄銅から形成される円筒体であり、周囲がエポキシ樹脂7により被覆される。半導体モジュール1の上面1aでは、スリーブ6の貫通孔15が開口している。貫通孔15は、絶縁基板5の貫通孔14(図2,図4(a))と略同一の径を有しており、貫通孔14とともに、半導体モジュール1を上下に貫く孔を構成する。
半導体モジュール1は、半導体チップ2の熱を外部に逃すため、図5に示すように、冷却フィン100の上に搭載される。この状態において、絶縁基板5の他方の面5bを構成する放熱ベース板11は、冷却フィン100の載置面100aに接する。また、半導体モジュール1は、貫通孔14,15に通された柱状のピン99(ピン99は例えば螺旋である)が用いられて、冷却フィン100に固定される。
次に、半導体モジュール1の成型に用いる治具20について説明する。図6,7は、治具20を示す分解斜視図である。図6は、治具20を上方から視た状態を示す。図7は、治具20を下方から視た状態を示す。
治具20は、アルミから形成されるベースプレート30と、テフロン(登録商標)から形成される枠体40と、ステンレス鋼から形成される押さえ板50とを備える。枠体40は、ベースプレート30の一方の表面30aに載置され、押さえ板50は、枠体40のベースプレート30反対側の端部40aに載置される。
図8は、ベースプレート30の拡大図である。図8(a)は、ベースプレート30の平面図である。図8(b)は、図8(a)のb−b線断面図である。図8(c)は、図8(a)のc−c線断面図である。
ベースプレート30は、絶縁基板5(二点鎖線で図示)よりも面積の大きな板材であり、表面30aの中央に絶縁基板5が載置される。絶縁基板5の外側に延び出る外周部30bには、好ましくは6つの螺旋孔31が形成される。このうち、4つの螺旋孔31は、ベースプレート30の隅に形成され、2つの螺旋孔31は、ベースプレート30の外縁をなす長辺の中央近傍に形成される。
図9は、枠体40の拡大図である。図9(a)は、枠体40の平面図である。図9(b)は、図9(a)のb−b線断面図である。図9(c)は、図9(a)のc−c線断面図である。図9(d)は、図9(a)のd−d線断面図である。
枠体40は、絶縁基板5を内側に配置可能な環状を呈する。枠体40は、ベースプレート30の外周部30b(図8)に載置され、螺旋孔31に対応する位置には、螺旋孔31と同径の貫通孔41が形成される。また、枠体40の周方向に隣り合う2つの貫通孔41の間には、嵌合孔42が形成される。嵌合孔42も、貫通孔41と同様、枠体40を貫通している。
枠体40におけるベースプレート30反対側の端部40aには、4つの突出部43が設けられる。各突出部43は、枠体40の隅から、開口40bの中央に向けて突出している。突出部43には、貫通孔14,15(図1〜5)と同径の貫通孔44が設けられる。
図10は、枠体40の内周面40cを示す断面図であり、図9(b)のA範囲を拡大して示す。
枠体40の内周面40cは、ベースプレート30の反対側に向かうに従い漸次縮径となるテーパ面で形成される。内周面40cは、枠体40の厚さ方向に対して、好ましくは4°傾斜している。
また、突出部43の基端における内面40dは、断面円弧状に湾曲して、枠体40の内周面40cに連なる。
図11は、押さえ板50の拡大図である。図11(a)は、押さえ板50の平面図である。図11(b)は、図11(a)のb−b線断面図である。図11(c)は、図11(a)のc−c線断面図である。
押さえ板50は、枠体40の端部40a(図9)と略一致する断面の環状を呈し、枠体40の開口40bと寸法が略一致する開口50aを有する。
螺旋孔31及び貫通孔41と対応する位置には、螺旋孔31及び貫通孔41と同径の貫通孔51が設けられる。また、嵌合孔42と対応する位置には、突起52が設けられる。突起52は、枠体40の端部40a(図9)に当接される下面50bから突出しており、枠体40の嵌合孔42に係合可能である。
図12〜14は、治具20を組み立てる手順を示す斜視図である。また、図15は、治具20の断面図である。図15(a)は、図14(f)のa−a線断面図である。図15(b)は、図14(g)のb−b線断面図である。図15(c)は、図14(g)のc−c線断面図である。以下、図12〜15を用いて、治具20を組み立てる手順について説明する。
まず、絶縁基板5をベースプレート30の中央に載置する(図12(a))。この際には、絶縁基板5の一方の面5aをベースプレート30の反対側に向ける。また、ベースプレート30の外周部30b(すなわち螺旋孔31の形成範囲)が、絶縁基板5の外側に延び出るように、絶縁基板5の位置を調整する。
次に、絶縁基板5の四隅に、スリーブ6を載置する(図12(b)→(c))。この際には、貫通孔15と貫通孔14とが上下に連なるように、スリーブ6の位置を調整する。
次に、貫通孔14,15に、位置決めピン60を挿入する(図12(c)→図13(d))。位置決めピン60は、テフロン(登録商標)等の離型性に優れる材料、あるいは、表面処理が施された素材から形成され、貫通孔14,15や貫通孔44(図9)と略同一の径を有する。この位置決めピン60の挿入により、絶縁基板5は、ベースプレート30の中央に固定される。
なお、位置決めピン60の長さは、貫通孔14,15の高さの合計よりも長く設定されており、位置決めピン60が貫通孔14,15に挿入された状態では(図13(d))、位置決めピン60の先端は、スリーブ6の先端から延び出る。
次に、枠体40をベースプレート30の外周部30bに載置する(図13(d)→(e))。この際には、貫通孔44が、位置決めピン60の先端に嵌め込まれるように、枠体40の位置を調整する。
次に、押さえ板50を枠体40の端部40aに載置する(図13(e)→図14(f))。この際には、突起52が嵌合孔42に嵌め込まれるように(図15(a)の状態)、押さえ板50を枠体40に載置する。このように載置された状態では(図14(f))、押さえ板50は、枠体40の端部40aの全体に接し(図15(a))、枠体40の開口40bと、押さえ板50の開口50aとは、上下に連なる。また、押さえ板50の貫通孔51と、枠体40の貫通孔41と、ベースプレート30の螺旋孔31とは、同軸線上に位置する(図15(b)の状態)。
次に、螺旋70を用いて、ベースプレート30と、枠体40と、押さえ板50とを一体にする(図14(f)→(g))。
螺旋70は、小径部71と大径部72とを有する(図15(b))。小径部71では、一端71aの外周面に螺旋溝が形成される。大径部72は、小径部71の他端71bに連なる。
上記構成の螺旋70は、小径部71が貫通孔51,41・螺旋孔31に通された状態で、小径部71の一端71aが、螺旋孔31に係合される。これにより、ベースプレート30と、枠体40と、押さえ板50とは、一体になる。
以上の作業により、治具20の組み立ては完了する。この状態では、絶縁基板5は、周囲が枠体40に囲まれ、その上方に、枠体40及び押さえ板50の開口40b,50aが位置している(図15(a)〜(c))。
また、図15(c)に示すように、スリーブ6は、突出部43に上方が覆われ、貫通孔44,15,14は、位置決めピン60により隙間無く塞がれる。
また、図15(b)に示すように、螺旋70が螺旋孔31に係合することで、大径部72は、押さえ板50をベースプレート30側に押し付け、この押し付けにより、押さえ板50は、枠体40とスリーブ6(図15(c))とをベースプレート30側に押し付ける。さらに、スリーブ6は、絶縁基板5を、ベースプレート30側に押し付ける。
そして、上記のように組み立てが完了した治具20には、溶融状態のエポキシ樹脂7が注型される。具体的には、枠体40・押さえ板50の開口40b,50aから、枠体40の内周面40cを壁面とするキャビティに、エポキシ樹脂7が投入される。エポキシ樹脂7は、タンク内で加熱、撹拌された後、定量ポンプにより治具20の開口部40b,50aに吐出される。この際、エポキシ樹脂7は低粘度の液状を呈し、治具20は、例えば真空チャンバ内に配置された状態にある。
エポキシ樹脂7の注型が完了した後では、エポキシ樹脂7を硬化させるため、所定時間加熱が行われ、この後、治具20は分解される。
図16を用いて、半導体モジュール1を治具20から脱型する手順について説明する。
まず、螺旋70の螺旋孔31への係合を解除して、螺旋70を螺旋孔31・貫通孔41,51から抜き出す(図16(a)→(b))。
次に、押さえ板50及び枠体40を、順次、ベースプレート30の反対側に移動させて、治具20を分解する(図16(b)→(c))。この作業により、半導体モジュール1が治具20から脱型される。この際には、枠体40の内周面40c(図10)が、テーパ面に形成されていることで、内周面40cは、半導体モジュール1の外面Gに沿ってスムーズにスライドする。これにより、枠体40を容易に取り外すことができる。また、突出部43基端の内面40d(図10)が、断面円弧状に湾曲していることから、内面40dにより成型される半導体モジュール1の肩部Kに、バリが生じることが防止される。
次に、位置決めピン60を、貫通孔14,15から抜き出す(図16(c)→(d))。以上の作業が完了することで、半導体モジュール1は、電力変換装置として使用可能な状態になり、貫通孔14,15には、半導体モジュール1を冷却フィン100に固定するための柱状のピン99が通される(図5参照)。
なお、半導体モジュール1は、治具20から脱型された後、キュアー炉に投入されて、再度、加熱されてもよい。
本実施の形態の治具20によれば、枠体40により、エポキシ樹脂7の充填空間が構成され、枠体40及び押さえ板50の開口40b,50aから、枠体40の内側にエポキシ樹脂7を投入することで半導体モジュール1を成型することができる。これにより、エポキシ樹脂7の充填空間を構成するために、半導体モジュール1に樹脂ケース(図17の符号206参照)を設ける必要がない。このため、樹脂ケースの材料費、樹脂ケースの接着材、樹脂ケースの成型に用いる金型の製造費を省略できるため、半導体モジュール1の製造コストを小さく抑えることができる。また、樹脂ケースを形成するための金型の製作工程や、樹脂ケースの接着や硬化に要する工程を省略することができるため、半導体モジュール1の製造に要する工期短縮が図られる。
また、枠体40は、ベースプレート30上に載置された状態で、開口40bが絶縁基板5の上方に位置することから、エポキシ樹脂7の投入時に、外部端子4を開口40bから上方へ延び出しておくことができる。これにより、外部端子4が上面1aから延び出た本実施の形態の半導体モジュール1を成型することができる。この半導体モジュール1では、外部端子4を半導体モジュール1の上方に配置される制御回路基板等に接続するために、外部端子4を折り曲げる必要がない。このため、半導体モジュール1と制御回路基板との接続が容易である。また、治具20を上述のように使用することで、エポキシ樹脂7の硬化後における外部端子4の折り曲げ工程を省略できるため、半導体モジュール1の工期短縮が図られる。
螺旋70と螺旋孔との係合により、枠体40は、押さえ板50によりベースプレート30側に押し付けられるため、枠体40とベースプレート30とは、密着した状態になる。このため、枠体40とベースプレート30の間から、エポキシ樹脂7が漏れることが防止される。また、押さえ板50が、枠体40の端部40a全体に接することから、枠体は、その全体が押さえ板50によって均等に押し付けられる。これにより、枠体40とベースプレート30との間の全周から、エポキシ樹脂7が漏れることが防止される。
さらに、螺旋70と螺旋孔との係合した状態では、枠体40の突出部43が、スリーブ6をベースプレート30側に押し付け、この押し付けにより、スリーブ6が絶縁基板5をベースプレート30側に押し付ける。これにより、絶縁基板5がベースプレート30に密着された状態で、エポキシ樹脂7の充填が行われる。これにより、絶縁基板5とベースプレート30との間に、エポキシ樹脂7が入り込むことが防止されるため、半導体モジュール1は、絶縁基板5の他方の面5b(放熱ベース板11の下面)の全体が、外部に露出するようになる。このため、半導体モジュール1が冷却フィン100に載置された状態では、半導体チップ2の熱が確実に絶縁基板5を介して冷却フィン100に伝達される。これにより、半導体モジュール1は、放熱性に優れる。
押さえ板50を枠体40上に載置する際には、押さえ板50の突起52を枠体40の嵌合孔42に嵌め込むことで、押さえ板50の位置決めが容易になり、押さえ板50を枠体40の端部40a全体に確実に接触させることができる。
枠体40をベースプレート30の外周部30bに載置する際には、貫通孔44が、位置決めピン60の先端に嵌め込むことで、枠体40の位置決めが容易になる。
また、位置決めピン60と貫通孔14,15の径が同一であることで、位置決めピン60が貫通孔14,15に通された状態では、貫通孔14,15は隙間無く塞がれる。これにより、樹脂注型時に貫通孔14,15にエポキシ樹脂7が流入して、貫通孔14,15の径が小さくなることが防止される。このため、半導体モジュール1の成型後では、貫通孔14,15に、半導体モジュール1を冷却フィン100に固定するためのピン99を確実に通すことができる。
また、放熱ベース板11が、エポキシ樹脂7に比して熱膨張係数の小さな胴から構成されていることで、エポキシ樹脂7の硬化時における放熱ベース板11の収縮量は小さくなる。このため、放熱ベース板11は、冷却フィン100側へ凸に湾曲する形状を呈するようになる。これにより、半導体モジュール1を、冷却フィン100上に搭載した状態では、放熱ベース板11と冷却フィン100とは隙間無く密着するようになる。よって、本実施の形態の半導体モジュール1は、半導体チップ2の熱を確実に冷却フィン100へ伝達させることができるため、放熱性に優れる。
また、枠体40及び押さえ板50の開口40b,50aから、絶縁基板5上にエポキシ樹脂7を投入することで、絶縁基板5の略全体がエポキシ樹脂7で覆われたダイレクトモールド構造の半導体モジュール1が成型される。この場合には、シリコーンゲルゴム(図17の符号204参照)の存在しない半導体モジュール1が得られることで、外部端子4を、図17の外部端子203のように、S字状に湾曲させる必要がない。これにより、外部端子4の製造コストは小さく抑えられ、半導体モジュール1の生産効率が向上する。また、シリコーンゲルゴムが存在しないことで、シリコーンゲルゴムの熱膨張により、外部端子4を絶縁基板5に接続する半田が剥がされたり、さらには、シリコーンゲルゴムとエポキシ樹脂7との熱膨張の差により生じる応力から、外部端子4に損傷が生じることもない。以上の効果は、絶縁基板5にDBC絶縁基板を用いる場合でも、同様に得られる。
なお、本発明は、上述の実施の形態に限らず、種々改変することができる。
例えば、枠体40の嵌合孔42(図9)は、必ずしも、枠体40を貫通している必要はなく、押さえ板50の突起52(図11)を嵌め込み可能な任意の深さに設定される。
また、押さえ板50に、嵌合孔42が設けられ、枠体40の突出部43に、突起52が設けられるようにしてもよい。
また、押さえ板50は、枠体40上に載置された状態で、枠体40の開口40bを塞がない任意の形状に設定され得る。
また、ベースプレート30、枠体40、及び押さえ板50を一体にする方法は、実施の形態で示した螺旋を用いる方法に限られない。例えば、スプリングを用いて、ベースプレート30、枠体40、及び押さえ板50を圧接させるようにしてもよい。
また、押さえ板50は、治具20から省略され得る。この場合、枠体40とベースプレート30とは、貫通孔41及び螺旋孔31に通される螺旋や、或いはスプリングが用いられて一体にされる。
1 半導体モジュール
1a 上面
2 半導体チップ
4 外部端子
5 絶縁基板
5a 絶縁基板の一方の面
5b 絶縁基板の他方の面
6 スリーブ
7 エポキシ樹脂
9 内部回路
10 絶縁樹脂層
11 放熱ベース板
14 貫通孔(第5の貫通孔)
15 貫通孔(第4の貫通孔)
20 治具
30 ベースプレート
30a 表面
30b 外周部
31 螺旋孔
40 枠体
40a 端部
40b 開口
40c 内周面
40d 内面
41 貫通孔(第2の貫通孔)
42 嵌合孔
43 突出部
44 貫通孔(第3の貫通孔)
50 押さえ板
50a 開口
50b 下面
51 貫通孔(第1の貫通孔)
52 突起
60 位置決めピン
60 位置決めピン
70 螺旋
71 小径部
71a 一端
71b 他端
72 大径部
80 注型系統
81 真空チャンバ
82,83 タンク
84 混合定量ポンプ
84a 吸引口
84c 吐出口
85 攪拌棒
87,89,91 配管
99 ピン
100 冷却フィン、
100a 載置面、
K 半導体モジュールの肩部
G 半導体モジュールの外面
上記目的を達成するため、本発明の第1の観点にかかる治具は、半導体チップを搭載した絶縁基板がエポキシ樹脂により被覆される半導体モジュールの成型に使用される治具であって、
前記絶縁基板が載置されるベースプレートと、
前記絶縁基板の周囲を囲むように、前記ベースプレートに載置される環状の枠体とを備え、
前記絶縁基板及び前記枠体が前記ベースプレートに載置された状態において、前記枠体は、内周面により前記エポキシ樹脂が投入されるキャビティの壁面を構成するとともに、前記絶縁基板の上方が開口することを特徴とする。
本発明の第2の観点にかかる半導体モジュールの成型方法は、第1の観点にかかる前記
治具を用いて半導体モジュールを成型する方法であって、
前記絶縁基板の周囲が前記枠体に囲まれるように、前記絶縁基板及び前記枠体が前記ベースプレートに載置された状態において、前記枠体の開口から、前記枠体の内周面を壁面とするキャビティに、溶融状態の前記エポキシ樹脂を投入することを特徴とする。
半導体モジュールの成型に使用する治具、及び該治具を用いて半導体モジュールを成型する方法に関する。
本発明は、こうした状況に鑑みてなされたものであり、その目的は、半導体モジュールの製造コストや製造期間を小さく抑えることができ、多品種少量の半導体モジュールの生産に適した治具、及び該治具を用いて半導体モジュールを成型する方法に関する。
上記目的を達成するため、本発明の第1の観点にかかる治具は、半導体チップを搭載した絶縁基板がエポキシ樹脂により被覆される半導体モジュールの成型に使用される治具であって、
前記絶縁基板が載置されるベースプレートと、
前記絶縁基板の周囲を囲むように、前記ベースプレートに載置される環状の枠体と
前記枠体における前記ベースプレートの反対側の端部に載置されて、この状態で前記枠体の開口を塞がない形状を呈する押さえ板と、
一端の外周面に螺旋溝が形成された小径部、及び小径部の他端に連なる大径部から構成される螺旋とを備え、
前記絶縁基板及び前記枠体が前記ベースプレートに載置された状態において、前記枠体は、内周面により前記エポキシ樹脂が投入されるキャビティの壁面を構成するとともに、前記絶縁基板の上方が開口し、
前記押さえ板には、第1の貫通孔が設けられ、前記枠体には、第2の貫通孔が設けられ、前記ベースプレートには、壁面に螺旋溝を有する螺旋孔が設けられ、
前記枠体が前記ベースプレートに載置され、且つ前記押さえ板が前記枠体上に載置された状態では、前記第1の貫通孔、前記第2の貫通孔、及び前記螺旋孔は、同軸線上に位置して、これらに前記螺旋の小径部が通されるとともに、前記小径部の螺旋溝と前記螺旋孔の螺旋溝とが係合され、
前記小径部の螺旋溝と前記螺旋孔の螺旋溝とが係合した状態では、前記大径部は、前記押さえ板を前記ベースプレート側に押し付け、この押し付けにより、前記押さえ板は、前記枠体を前記ベースプレート側に押し付けることを特徴とする。
本発明の第2の観点にかかる半導体モジュールの成型方法は、第1の観点にかかる治具を用いて、半導体チップを搭載した絶縁基板がエポキシ樹脂により被覆される半導体モジュールを成型する方法であって、
前記絶縁基板を前記ベースプレートに載置する工程と、
前記枠体が前記絶縁基板の周囲を囲むように、前記枠体を、前記ベースプレートに載置する工程と、
前記押さえ板を、前記枠体における前記ベースプレートの反対側の端部に載置する工程と、
前記螺旋の小径部を、前記押さえ板の前記第1の貫通孔、及び前記枠体の前記第2の貫通孔に通して、前記螺旋の小径部の螺旋溝と前記螺旋孔の螺旋溝とを係合する工程と、
前記枠体の開口から、前記枠体の内周面を壁面とするキャビティに、溶融状態の前記エポキシ樹脂を投入する工程と、
前記キャビティに投入された前記エポキシ樹脂が硬化した後において、前記螺旋の前記螺旋孔への係合を解除して、前記螺旋を、前記第1の貫通孔及び前記第2の貫通孔から抜き出す工程と、
前記押さえ板及び前記枠体を、前記ベースプレートの反対側に移動させて、前記治具を分解して、前記半導体モジュールを前記治具から脱型する工程とが、順次実行されることを特徴とする。
本発明の第3の観点にかかる半導体モジュールの成型方法は、第1の観点にかかる治具を用いて、半導体チップを搭載した絶縁基板がエポキシ樹脂により被覆される半導体モジュールを成型する方法であって、
前記絶縁基板を前記ベースプレートに載置し、前記スリーブを前記絶縁基板上の所定位置に載置する工程と、
前記枠体が前記絶縁基板の周囲を囲み、前記枠体の突出部が前記スリーブを覆うように、前記枠体を、前記ベースプレートに載置する工程と、
前記押さえ板を、前記枠体における前記ベースプレートの反対側の端部に載置する工程と、
前記螺旋の小径部を、前記押さえ板の前記第1の貫通孔、及び前記枠体の前記第2の貫通孔に通して、前記螺旋の小径部の螺旋溝と前記螺旋孔の螺旋溝とを係合する工程と、
前記枠体の開口から、前記枠体の内周面を壁面とするキャビティに、溶融状態の前記エポキシ樹脂を投入する工程と、
前記キャビティに投入された前記エポキシ樹脂が硬化した後において、前記螺旋の前記螺旋孔への係合を解除して、前記螺旋を、前記第1の貫通孔及び前記第2の貫通孔から抜き出す工程と、
前記押さえ板及び前記枠体を、前記ベースプレートの反対側に移動させて、前記治具を分解して、前記半導体モジュールを前記治具から脱型する工程とが、順次実行されることを特徴とする。
本発明の第4の観点にかかる半導体モジュールの成型方法は、第1の観点にかかる治具を用いて、半導体チップを搭載した絶縁基板がエポキシ樹脂により被覆される半導体モジュールを成型する方法であって、
前記絶縁基板を前記ベースプレートに載置し、前記スリーブを前記絶縁基板上の所定位置に載置する工程と、
前記枠体が前記絶縁基板の周囲を囲み、前記枠体の突出部が前記スリーブを覆うように、前記枠体を、前記ベースプレートに載置する工程と、
前記位置決めピンを、前記突出部の前記第3の貫通孔、前記スリーブの前記第4の貫通孔、及び前記絶縁基板の前記第5の貫通孔に通す工程と、
前記押さえ板を、前記枠体における前記ベースプレートの反対側の端部に載置する工程と、
前記螺旋の小径部を、前記押さえ板の前記第1の貫通孔、及び前記枠体の前記第2の貫通孔に通して、前記螺旋の小径部の螺旋溝と前記螺旋孔の螺旋溝とを係合する工程と、
前記枠体の開口から、前記枠体の内周面を壁面とするキャビティに、溶融状態の前記エポキシ樹脂を投入する工程と、
前記キャビティに投入された前記エポキシ樹脂が硬化した後において、前記螺旋の前記螺旋孔への係合を解除して、前記螺旋を、前記第1の貫通孔及び前記第2の貫通孔から抜き出す工程と、
前記押さえ板及び前記枠体を、前記ベースプレートの反対側に移動させて、前記治具を分解して、前記半導体モジュールを前記治具から脱型する工程とが、順次実行されることを特徴とする。
好ましくは、前記半導体モジュールを前記治具から脱型した後において、前記位置決めピンを、前記第4の貫通孔、及び前記第5の貫通孔から抜き出す工程が実行されることを特徴とする。
上記目的を達成するため、本発明の第1の観点にかかる治具は、半導体チップを搭載した絶縁基板がエポキシ樹脂により被覆されて、前記絶縁基板上の所定位置にスリーブが載置される半導体モジュールの成型に使用される治具であって、
前記絶縁基板が載置されるベースプレートと、
前記絶縁基板の周囲を囲むように、前記ベースプレートに載置される環状の枠体と、
前記枠体における前記ベースプレートの反対側に載置される押さえ板と、
一端の外周面に螺旋溝が形成された小径部、及び小径部の他端に連なる大径部から構成される螺旋と、
柱状の位置決めピンとを備え、
前記絶縁基板及び前記枠体が前記ベースプレートに載置された状態において、前記枠体は、内周面により前記エポキシ樹脂が投入されるキャビティの壁面を構成して、前記枠体及び前記押さえ板は、前記絶縁基板の上方が開口し、
前記枠体における前記ベースプレートの反対側には、前記枠体の開口の中央側に突出して、前記押さえ板が載置される表面の一部をなす突出部が設けられ、
前記突出部は、前記枠体が前記ベースプレートに載置された状態では、前記スリーブを覆い、
前記押さえ板には、第1の貫通孔が設けられ、前記枠体には、第2の貫通孔が設けられ、前記ベースプレートには、壁面に螺旋溝を有する螺旋孔が設けられ、前記突出部には、第3の貫通孔が設けられ、前記スリーブには、第4の貫通孔が設けられ、前記絶縁基板には第5の貫通孔が設けられ、
前記枠体が前記ベースプレートに載置され、前記スリーブが前記絶縁基板に載置され、且つ前記押さえ板が前記枠体上に載置された状態では、前記第1の貫通孔、前記第2の貫通孔、及び前記螺旋孔は、同軸線上に位置して、これらに前記螺旋の小径部が通されるとともに、前記小径部の螺旋溝と前記螺旋孔の螺旋溝とが係合され、前記第3の貫通孔、前記第4の貫通孔、及び前記第5の貫通孔は、同軸線上に位置して、これらに前記位置決めピンが通され、
前記小径部の螺旋溝と前記螺旋孔の螺旋溝と係合により、前記大径部が前記押さえ板を前記ベースプレート側に押し付けることで、前記押さえ板は前記枠体を前記ベースプレート側に押し付け、前記枠体の突出部は前記スリーブを前記ベースプレート側に押し付け、前記スリーブは前記絶縁基板を前記ベースプレート側に押し付けることを特徴とする。
好ましくは、前記突出部の基端における内面は、断面円弧状に湾曲することを特徴とする。
本発明の第2の観点にかかる半導体モジュールの成型方法は、第1の観点にかかる治具を用いて、半導体チップを搭載した絶縁基板がエポキシ樹脂により被覆されて、前記絶縁基板上の所定位置にスリーブが載置される半導体モジュールを成型する方法であって、
前記絶縁基板を前記ベースプレートに載置し、前記第4の貫通孔と前記第5の貫通孔が上下に連なるように、前記スリーブを前記絶縁基板上の所定位置に載置する工程と、
前記第4の貫通孔と前記第5の貫通孔に、前記位置決めピンを挿入する工程と、
前記枠体が前記絶縁基板の周囲を囲み、前記枠体の突出部が前記スリーブを覆い、前記第3の貫通孔が前記スリーブの先端から延び出た前記位置決めピンの先端に嵌め込まれるように、前記枠体を、前記ベースプレートに載置する工程と、
前記押さえ板を、前記枠体における前記ベースプレートの反対側に載置する工程と、
前記螺旋の小径部を、前記押さえ板の前記第1の貫通孔、及び前記枠体の前記第2の貫通孔に通して、前記螺旋の小径部の螺旋溝と前記螺旋孔の螺旋溝とを係合する工程と、
前記小径部の螺旋溝と前記螺旋孔の螺旋溝との係合により、前記大径部が、前記押さえ板を前記ベースプレート側に押し付けることで、前記押さえ板が前記枠体を前記ベースプレート側に押し付け、前記枠体の突出部が前記スリーブを前記ベースプレート側に押し付け、前記スリーブが前記絶縁基板を前記ベースプレート側に押し付けた状態で、前記枠体及び前記押さえ板の開口から、前記枠体の内周面を壁面とするキャビティに、溶融状態の前記エポキシ樹脂を投入する工程と、
前記キャビティに投入された前記エポキシ樹脂が硬化した後において、前記螺旋の前記螺旋孔への係合を解除して、前記螺旋を、前記第1の貫通孔及び前記第2の貫通孔から抜き出す工程と、
前記押さえ板及び前記枠体を、前記ベースプレートの反対側に移動させて、前記治具を分解して、前記半導体モジュールを前記治具から脱型する工程とが、順次実行されることを特徴とする。
好ましくは、前記半導体モジュールを前記治具から脱型した後において、前記位置決めピンを、前記第4の貫通孔、及び前記第5の貫通孔から抜き出す工程が実行されることを特徴とする。

Claims (11)

  1. 半導体チップが搭載される絶縁基板が樹脂により被覆される半導体モジュールの成型に使用される治具であって、
    前記絶縁基板が載置されるベースプレートと、
    前記ベースプレートに載置されて、前記絶縁基板の周囲を囲む環状の枠体とを備え、
    前記枠体は、前記ベースプレート上に載置された状態で、前記絶縁基板の上方が開口することを特徴とする治具。
  2. 前記枠体における前記ベースプレートの反対側の端部に載置されて、この状態で前記枠体の開口を塞がない形状を呈する押さえ板と、
    一端の外周面に螺旋溝が形成された小径部、及び小径部の他端に連なる大径部から構成される螺旋とをさらに備え、
    前記押さえ板には、第1の貫通孔が設けられ、前記枠体には、第2の貫通孔が設けられ、前記ベースプレートには、壁面に螺旋溝を有する螺旋孔が設けられ、
    前記枠体が前記ベースプレートに載置され、且つ前記押さえ板が前記枠体上に載置された状態では、前記第1の貫通孔、前記第2の貫通孔、及び前記螺旋孔は、同軸線上に位置して、これらに前記螺旋の小径部が通されるとともに、前記小径部の螺旋溝と前記螺旋孔の螺旋溝とが係合され、
    前記小径部の螺旋溝と前記螺旋孔の螺旋溝とが係合した状態では、前記大径部は、前記押さえ板を前記ベースプレート側に押し付け、この押し付けにより、前記押さえ板は、前記枠体を前記ベースプレート側に押し付けることを特徴とする請求項1に記載の治具。
  3. 前記押さえ板は、前記枠体における前記ベースプレートの反対側の端部に載置された状態で、該枠体の端部の略全体と接することを特徴とする請求項2に記載の治具。
  4. 前記押さえ板及び前記枠体のうち一方には、突起が形成され、
    前記押さえ板及び前記枠体の他方には、前記突起が嵌め込まれる嵌合孔が形成されることを特徴とする請求項2又は3に記載の治具。
  5. 前記半導体モジュールは、前記絶縁基板上の所定位置に載置されるスリーブを有し、
    前記枠体における前記ベースプレートの反対側の端部には、前記開口の中央側に突出する突出部が設けられて、該突出部は、前記枠体が前記ベースプレート上に載置された状態で、前記スリーブを覆い、
    前記小径部の螺旋溝と前記螺旋孔の螺旋溝とが係合した状態では、前記押さえ板が、前記枠体を前記ベースプレート側に押し付けることで、前記突出部は、前記スリーブを前記ベースプレート側に押し付け、この押し付けにより、前記スリーブは、前記絶縁基板を前記ベースプレート側に押し付けることを特徴とする請求項2乃至4のいずれか1項に記載の治具。
  6. 前記突出部の基端における内面は、断面円弧状に湾曲して、前記枠体の内周面に連続することを特徴とする請求項4又は5に記載の治具。
  7. 前記突出部には、第3の貫通孔が設けられ、前記スリーブには、第4の貫通孔が設けられ、前記絶縁基板には第5の貫通孔が設けられ、
    前記スリーブが前記絶縁基板に載置され、前記枠体が前記ベースプレートの外周部に載置され、且つ前記押さえ板が前記枠体上に載置された状態では、前記第3の貫通孔、前記第4の貫通孔、及び前記第5の貫通孔は、同軸線上に位置して、これらに柱状の位置決めピンが通されることを特徴とする請求項4乃至6のいずれか1項に記載の治具。
  8. 前記位置決めピンと、前記第4の貫通孔と、前記第5の貫通孔とは、略同一の径に形成されて、
    前記第4の貫通孔と前記第5の貫通孔とは、前記位置決めピンの挿入により塞がれることを特徴とする請求項7に記載の治具。
  9. 前記枠体の内周面は、前記ベースプレートの反対側に向かうに従い漸次縮径となるテーパ面で形成されていることを特徴とする請求項1乃至8のいずれか1項に記載の治具。
  10. 請求項1乃至9のいずれかに記載の治具を用いて半導体モジュールを成型する方法であって、
    前記枠体の開口から、前記絶縁基板上に溶融状態のエポキシ樹脂を投入することを特徴とする半導体モジュールの成型方法。
  11. 請求項7又は8に記載の治具を用いて成型された半導体モジュールであって、
    前記半導体モジュールが前記治具から脱型された後において、前記位置決めピンは前記第4の貫通孔及び前記第5の貫通孔から抜き出されて、前記第4の貫通孔及び前記第5の貫通孔には、前記半導体モジュールを冷却フィンに固定するための柱状のピンが通されることを特徴とする半導体モジュール。
JP2010109633A 2010-05-11 2010-05-11 治具、及び半導体モジュールの成型方法 Active JP4755292B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010109633A JP4755292B1 (ja) 2010-05-11 2010-05-11 治具、及び半導体モジュールの成型方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010109633A JP4755292B1 (ja) 2010-05-11 2010-05-11 治具、及び半導体モジュールの成型方法

Publications (2)

Publication Number Publication Date
JP4755292B1 JP4755292B1 (ja) 2011-08-24
JP2011238803A true JP2011238803A (ja) 2011-11-24

Family

ID=44597126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010109633A Active JP4755292B1 (ja) 2010-05-11 2010-05-11 治具、及び半導体モジュールの成型方法

Country Status (1)

Country Link
JP (1) JP4755292B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548253B2 (en) 2013-09-06 2017-01-17 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP2018034405A (ja) * 2016-08-31 2018-03-08 株式会社多加良製作所 平板治具、樹脂成形装置および樹脂成形方法
JP6321892B1 (ja) * 2016-12-26 2018-05-09 新電元工業株式会社 電子装置の製造方法及び電子装置
JP6321891B1 (ja) * 2016-12-26 2018-05-09 新電元工業株式会社 電子装置及び電子装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111279471B (zh) * 2017-11-10 2023-09-15 新电元工业株式会社 电子模块

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6344451A (ja) * 1986-08-02 1988-02-25 エム ウ− ベ− フェアパックンゲン ミルデンベルガ− ウ− ビリング ゲ−・エム・ベ−・ハ− ウント コ− カ−・ゲ− 持ち運び可能な包装袋とその製造方法
JPH1140588A (ja) * 1997-07-18 1999-02-12 Matsushita Electric Works Ltd 半導体装置の製造方法及び半導体装置
JP2001230346A (ja) * 2000-02-15 2001-08-24 Shinko Electric Ind Co Ltd 半導体チップの樹脂パッケージ治具と半導体装置の製造方法
JP2002057171A (ja) * 2000-08-09 2002-02-22 Rohm Co Ltd 回路基板のコーティング方法
JP2002124527A (ja) * 2000-10-16 2002-04-26 Sony Corp チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6344451A (ja) * 1986-08-02 1988-02-25 エム ウ− ベ− フェアパックンゲン ミルデンベルガ− ウ− ビリング ゲ−・エム・ベ−・ハ− ウント コ− カ−・ゲ− 持ち運び可能な包装袋とその製造方法
JPH1140588A (ja) * 1997-07-18 1999-02-12 Matsushita Electric Works Ltd 半導体装置の製造方法及び半導体装置
JP2001230346A (ja) * 2000-02-15 2001-08-24 Shinko Electric Ind Co Ltd 半導体チップの樹脂パッケージ治具と半導体装置の製造方法
JP2002057171A (ja) * 2000-08-09 2002-02-22 Rohm Co Ltd 回路基板のコーティング方法
JP2002124527A (ja) * 2000-10-16 2002-04-26 Sony Corp チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548253B2 (en) 2013-09-06 2017-01-17 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP2018034405A (ja) * 2016-08-31 2018-03-08 株式会社多加良製作所 平板治具、樹脂成形装置および樹脂成形方法
JP6321892B1 (ja) * 2016-12-26 2018-05-09 新電元工業株式会社 電子装置の製造方法及び電子装置
JP6321891B1 (ja) * 2016-12-26 2018-05-09 新電元工業株式会社 電子装置及び電子装置の製造方法
WO2018122897A1 (ja) * 2016-12-26 2018-07-05 新電元工業株式会社 電子装置及び電子装置の製造方法
WO2018122894A1 (ja) * 2016-12-26 2018-07-05 新電元工業株式会社 電子装置の製造方法及び電子装置
CN108604576A (zh) * 2016-12-26 2018-09-28 新电元工业株式会社 电子装置的制造方法以及电子装置
US10347555B2 (en) 2016-12-26 2019-07-09 Shindengen Electric Manufacturing Co., Ltd. Electronic device and method for manufacturing electronic device
US10559478B2 (en) 2016-12-26 2020-02-11 Shindengen Electric Manufacturing Co., Ltd. Method for manufacturing electronic device and electronic device
EP3561864A4 (en) * 2016-12-26 2020-07-08 Shindengen Electric Manufacturing Co., Ltd. ELECTRONIC DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE
CN108604576B (zh) * 2016-12-26 2021-07-09 新电元工业株式会社 电子装置的制造方法以及电子装置

Also Published As

Publication number Publication date
JP4755292B1 (ja) 2011-08-24

Similar Documents

Publication Publication Date Title
CN106298695B (zh) 封装模组、封装模组堆叠结构及其制作方法
US9287187B2 (en) Power semiconductor module
JP5345017B2 (ja) 電力用半導体装置とその製造方法
US8530281B2 (en) Production method of semiconductor module with resin-molded assembly of heat spreader and semiconductor chip
JP6288254B2 (ja) 半導体モジュールおよびその製造方法
JP4755292B1 (ja) 治具、及び半導体モジュールの成型方法
EP1628344A2 (en) Method of making an encapsulated microelectronic package having fluid carrying encapsulant channels
JP2008227131A (ja) 半導体装置及びその製造方法
US20130056861A1 (en) Semiconductor devices and methods of assembling same
WO1998008251A1 (fr) Semi-conducteur et procede de fabrication correspondant
JP2010170728A (ja) 電気・電子モジュール及びその製造方法
CN113544845A (zh) 改进地集成有冷却器框架的电力转换器装置
JP2010098036A (ja) 樹脂ケース及び樹脂ケース製造方法
JP5262983B2 (ja) モールドパッケージおよびその製造方法
US9691697B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2009200415A (ja) 半導体装置および半導体装置の製造方法
CN111834346A (zh) 晶体管功率模块封装结构及其封装方法
KR20160038440A (ko) 전력 모듈 패키지와 이의 제작방법
JP2011187819A (ja) 樹脂封止型パワーモジュールおよびその製造方法
KR20150078911A (ko) 반도체 패키지 및 그 제조방법
EP3996133A1 (en) Power module and manufacturing method therefor
US20200357753A1 (en) Method of manufacturing semiconductor device
CN111769090A (zh) 塑封功率模块、塑封模具及塑封方法
US20160071777A1 (en) Semiconductor package and semiconductor device
JP5377733B2 (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110526

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4755292

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350