KR100495644B1 - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR100495644B1
KR100495644B1 KR10-2002-0051409A KR20020051409A KR100495644B1 KR 100495644 B1 KR100495644 B1 KR 100495644B1 KR 20020051409 A KR20020051409 A KR 20020051409A KR 100495644 B1 KR100495644 B1 KR 100495644B1
Authority
KR
South Korea
Prior art keywords
resin
substrate
mold
delete delete
resin film
Prior art date
Application number
KR10-2002-0051409A
Other languages
English (en)
Other versions
KR20030051175A (ko
Inventor
다케하라히데키
요시카와노리유키
츠무라스스무
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20030051175A publication Critical patent/KR20030051175A/ko
Application granted granted Critical
Publication of KR100495644B1 publication Critical patent/KR100495644B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

세라믹 다층기판(2)의 편면(片面)을 점착제 부착 수지 필름(8)에 부착하고, 소망하는 위치에 캐비티(7)를 갖는 수지 밀봉 금형(91)에 수지 필름(8)을 재치하고, 밀봉 금형(91)의 일부 영역에서 수지 필름(3)의 일부 영역을 가압하여 기판(2)을 위치 규제하고, 그 후에 캐비티(7) 내에 에폭시 수지를 주입하여 밀봉한다. 이 반도체 장치는, 외부 접속용 전극이 형성된 이면(裏面)을 노출하고, 기판 이면과 평탄하게, 또한 주변을 둘러싸도록, 또한 단면이 직사각형 형상으로 수지 밀봉되어 있다. 이에 따라, 기판 균열 없이 수지 밀봉한 반도체 장치를 형성할 수 있다.

Description

반도체 장치의 제조방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICES}
본 발명은 세라믹 다층기판에 반도체 소자 및 그 주변 회로가 재치된 반도체 장치 및 그 제조방법에 관한 것으로, 특히 매트릭스 기판을 다수매 배열시킨 집합 기판의 수지 밀봉 반도체 장치 및 그 제조방법에 관한 것이다.
최근, 비용 절감과 조립 공정의 공통화를 위해, 세라믹 다층기판에 반도체 소자와 칩 저항, 칩 콘덴서, 칩 인덕터 등의 주변 회로 부품을 실장하고, 에폭시 수지를 밀봉한 후, 브레이킹 또는 다이싱에 의해 개개 조각으로 분할하는 공법이 증가하고 있다. 일반적으로는 인쇄 마스크를 사용하여 액상 에폭시 수지를 기판상에 인쇄하는 공법이 많은데, 인쇄 공법은 공법이 간단한 반면, 이 방법에는 하기의 문제가 있었다.
(l) 제품의 수지 두께의 편차가 크다.
(2) 수지 인쇄 주변부에서는 수지 늘어짐이 일어나기 때문에, 버릴 여유분이 필요해진다.
(3) 수지중에 보이드(void)가 남기 쉽다.
(4) 칩 부품과 기판 사이의 간극이 메워지지 않는다.
종래의 반도체 장치의 수지 밀봉예에 대해, 도 9를 이용하여 설명한다. 도 9에서, 반도체 소자(1)는 세라믹 다층기판(2)의 한쪽면에 탑재되어 있고, 다른쪽 면에는 칩 저항, 칩 콘덴서, 칩 인덕터 등의 칩 부품(3)이 탑재되어 있다. 반도체 소자(1)는 금속 와이어(4)에 의해 다른 도통 수단을 통해 관통홀(도시하지 않음)로부터 칩 부품(3) 등에 접속되어 있다. 반도체 소자(1)는 포팅(potting) 수지(5)에 의해 밀봉되어 있고, 칩 부품도 에폭시 수지(6)에 의해 밀봉되어 있다. 세라믹 다층기판(2)은 표면상에 반도체 소자나 칩 부품과 탑재하기 위한 부품 실장용 랜드와 전극 배선 패턴을 종횡으로 반복해 배열한 매트릭스 기판으로 되어 있다. 반도체 칩(1)은 세라믹 다층기판(2) 이면(裏面)측의 캐비티(cavity)(7)에 다이스 본드되어, 캐비티(7)내에 형성된 전극 배선 패턴과 금속 와이어(4)로 접속되고, 포팅 수지(5)로 밀봉되어 있다. 한편, 세라믹 다층기판(2)의 표면에는 칩 부품(3)이 실장되어 있다. 인쇄 수지 밀봉 공법은, 상기 세라믹 다층기판(2)에 소망하는 형상의 개구부를 뚫은 메탈 마스크(16)를 일정 간극을 두어 위치 맞춤하고, 스퀴지(17)로 액상 에폭시 수지(6)를 도포한다.
또한, 도 10에는 부품 실장된 세라믹 다층기판(2)을 트랜스퍼 몰드에 의해 밀봉한 예를 나타낸다. 수지 밀봉 금형의 상측 금형(91)과 하측 금형(92) 사이에 칩 부품(3)이 실장된 세라믹 다층기판(2)을 놓고, 기판(2)의 주변부를 끼워 위치 규제를 행한다. 그 후, 상측 금형(91) 내에 있는 캐비티(10)에 에폭시 수지를 주입한다. 이 공법은 금형을 사용하므로 치수 편차가 작고, 수지에 압력을 가해 밀봉하므로 보이드가 적으며, 칩 부품(3)과 세라믹 다층기판(2) 사이의 간극도 메우기 쉬운 등의 특징을 가지며, 또한 양산성에도 뛰어난 공법이다. 이러한 종래예는 일본국 특개평 10(1998)-92979호 공보에 제안되어 있다. 즉, 도 10에 도시하는 수지 밀봉 금형으로 성형(몰딩)하면, 도 11a-b에 도시하는 성형체가 얻어진다. 여기서, 도 11a는 종래의 성형체의 평면도, 도 11b는 단면도이다. 세라믹 다층기판(2) 상에 에폭시 수지(6)가 단차를 가지고 성형된다.
그러나, 세라믹 다층기판의 트랜스퍼 몰드에서는, 고온 소성의 변형 때문에 기판이 삼차원적으로 휘어져 있고, 그 휘어짐 방향도 일정하지 않고, 또한 이 기판의 주변부를 평면으로 된 수지 밀봉의 상하 금형에 끼우기 때문에, 기판 주변부에 균열이 발생하고, 때로 균열은 기판 중앙부까지 도달하는 것도 있는 것 등의 이유에 의해, 수지 밀봉의 성형이 곤란했다. 또한, 상기 성형체를 얻은 후, 다이싱에 의해 절단할 때에도, 단차 구조에 기인하여, 균열이 발생하기 쉬운 문제도 있었다.
본 발명은 상기 종래의 문제를 해결하기 위해서, 반도체 소자 및 그 주변 회로의 칩 부품이 실장된 세라믹 다층기판을, 트랜스퍼 몰드에 의해 기판이 균열되지 않도록 수지 밀봉하는 반도체 장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 반도체 장치는, 세라믹 다층기판의 일 표면에 능동 부품과 수동 부품이 재치되고, 상기 부품 재치면은 수지로 밀봉되며, 상기 기판의 이면은 외부 접속용 전극이 노출되어 있는 편면(片面) 몰드 타입의 반도체 장치로서, 상기 밀봉 수지는 상기 기판의 이면과 평탄하게, 또한 상기 기판의 외측으로 연장되어 상기 기판 주위를 둘러싸고, 또한 단면이 직사각형 형상으로 형성되며, 상기 기판의 이면에는 수지 필름이 부착되어 있는 것을 특징으로 한다.
다음에 본 발명의 반도체 장치의 제조방법은, 세라믹 다층기판의 일 표면에 능동 부품과 수동 부품을 재치하고, 상기 부품 재치면을 수지로 밀봉하며, 상기 기판의 이면은 외부 접속용 전극이 노출되어 있는 편면 몰드 타입의 반도체 장치의 제조방법으로서, 상기 기판의 이면을 점착제층 부착 수지 필름에 부착하고, 캐비티를 갖는 금형내에 상기 수지 필름을 아래로 하여 상기 기판을 재치하며, 상기 금형을 닫아 상기 캐비티 내에 밀봉 수지를 주입함으로써, 상기 부품 재치면을 수지로 밀봉함과 동시에, 상기 수지를 상기 기판의 이면과 평탄하게, 또한 상기 기판의 외측으로 연장하여 상기 기판 주위를 둘러싸고, 또한 단면이 직사각형 형상이 되도록 성형하는 것을 특징으로 한다.
본 발명에 의하면, 에폭시 수지가 기판 이면과 평탄하게 또한 주위를 둘러싸도록 형성되어 있으므로, 세라믹 기판이 외부로부터 충격을 받은 경우 등의 내-기계적 강도가 향상하고, 기판이 균열되지 않게 된다. 공정중에서의 기판 균열 등이 감소하여 수율이 향상한다. 또한 내-기계적 강도의 향상에 따라, 기판 반송시의 포장이 간략화될 수 있으므로, 수송에 드는 비용을 싸게 할 수 있다. 또한 수지 밀봉된 기판을 다이싱에 의해 개개의 조각으로 분할하는 경우, 다이싱 블레이드가 최초에 기판 주위에 형성된 에폭시 수지부터 절단하기 시작하므로, 최초에 세라믹 기판부터 절단하기 시작하는 경우와 비교해 블레이드를 파손하는 빈도가 대폭 저감된다.
본 발명 방법에 의하면, 반도체 소자 및 칩 부품이 재치된 세라믹 기판을 점착제 부착 수지 필름에 부착하여 위치 규제하므로, 트랜스퍼 몰드로 수지 밀봉할 때에 금형으로 기판을 끼워 위치 규제할 필요성이 없어, 기판 균열을 없앨 수 있다. 또한 금형으로, 기판이 아닌 수지 필름을 끼우므로, 금형 상하의 형조임 압력을 높일 수 있고, 이로 인해, 캐비티 내의 에폭시 수지의 주입 압력을 높이는 것이 가능하게 되어, 수지 미충전 개소를 없애고, 보이드의 저감, 칩 부품과 세라믹 다층기판의 간극의 메워짐이 향상되는 등, 성형면 전체의 향상을 도모할 수 있다. 또한, 금형을 사용한 수지 밀봉 공법이므로, 세라믹 다층기판 전면(全面)에서의 수지 두께 편차도 인쇄 공법 등과 비교해 작고, 또한 밀봉의 금형 면수를 늘려 동일한 성형 사이클(택트)로 생산성을 몇 배로 늘리는 것이 용이한 등, 생산성의 면에서도 우수하다.
본 발명에서는, 상기 기판 주위를 둘러싸도록 수지로 밀봉한 부분의 폭은 1㎜ 이상 10㎜ 이하의 범위가 바람직하다. 1㎜ 미만에서는 주위의 보강 효과가 부족하고, 10㎜을 넘으면 보강 효과는 그다지 변하지 않아, 수지의 비용이 상승한다. 더욱 바람직한 폭은 2㎜ 이상 6㎜ 이하의 범위이다.
또한, 상기 기판 주위를 둘러싸도록 수지로 밀봉한 부분의 두께는 0.8㎜ 이상 4㎜ 이하의 범위가 바람직하다. 0.8㎜ 미만에서는 주위의 보강 효과가 부족하고, 4㎜을 넘으면 보강 효과는 그다지 변하지 않아, 수지의 비용이 상승한다. 더욱 바람직한 두께는 1㎜ 이상 2㎜ 이하의 범위이다.
또한, 상기 밀봉 수지의 표면은 평탄하게 형성되어 있는 것이 바람직하다. 반도체가 이용되는 용도에 의해, 표면이 평탄하다면 취급성, 및 실장하기가 좋기 때문이다.
본 발명의 능동 부품이란, 반도체 소자를 포함한다. 또, 수동 부품은, 저항, 콘덴서 또는 인덕터를 포함한다.
본 발명에 있어서, 상기 밀봉 수지는 에폭시 수지인 것이 바람직하다. 에폭시 수지로는, 크레졸노보락형, 비페닐형, 페놀노보락형, 페놀노보락/아랄킬페놀노보락형, 디시클로형, 글리시딜에테르형, 글리시딜에스테르형, 글리시딜아민형, 지환식형 등, 공지의 어떠한 반도체 밀봉용 수지라도 된다. 특히 내-리플로우 타입의 에폭시 수지가 바람직하다. 상기에서, 크레졸노보락에폭시 수지로는, 동도화성사제 상품명 “YDCN-500”, 스미토모화학사제 상품명 “스미에폭시 ESCN-195”시리즈, 일본화약사제 상품명 “EOCN” 시리즈가 있다. 비페닐에폭시 수지로는, 히타치화성공업사제 상품명 “CEL-9200”, 유화 셀 에폭시사제 상품명 “에피코트 YX” 시리즈, 동 “에피코트 YL”이 있다. 디시클로에폭시 수지로는, 대일본화학공업사제 상품명 “EPICLON HP-7200”, 동 “EPICLON N-665”, 마츠시다전공사제 상품명 “파나시라 CV8400”이 있다. 그 밖의 다관능 에폭시 수지로는, 일본화약사제 상품명 “EPPN-50IH, EPPN-50IHY, FAE-2500, NC-7000L, XD-10002L”, 동도화성사제 상품명 “YDCN-1312”, 스미토모화학사제 상품명 “스미에폭시 ESLV-210” 등이 있다.
본 발명 방법에서는, 상기 세라믹 다층기판을 상기 수지 필름으로 금속제의 프레임체에 소정의 간극을 두고 부착하고, 다시 수지 밀봉 금형의 상측 금형에, 캐비티를 둘러싸도록 연속한 돌기 부분을 형성하며, 상기 금속 프레임체를 하측 금형에 고정하여 상하 금형을 조였을 때에, 상기 상측 금형의 돌기 부분이 상기 금속 프레임체와 상기 세라믹 다층기판의 사이에 들어가, 필름을 가압하는 것이 바람직하다. 이에 따라, 수지 밀봉 시에, 상측 금형의 돌기 부분이 금속 프레임체와 세라믹 다층기판의 간극에 세라믹 다층기판을 둘러싸도록 들어가서, 수지 필름을 가압한다. 이 때문에, 세라믹 다층기판을 누르지 않고 수지를 밀봉할 수 있다. 또한, 세라믹 다층기판을 누르지 않으므로, 기판의 균열도 발생하지 않는다. 또, 수지 주입 압력을 높일 수 있어, 성형성 향상이 가능하다.
또한, 금속 프레임체와 세라믹 다층기판이 수지 시트를 통해 일체로 되어 있으므로, 밀봉 금형에의 탈착을 용이하게 행할 수 있다.
상기 수지 필름으로는, 트랜스퍼 성형시의 가열 온도(예를 들면 170℃)에 견딜수 있는 것이면 어떠한 필름이라도 되고, 예를 들면 폴리에틸렌텔레프탈레이트(PET), 폴리에틸렌-2, 6-나프탈레이트(PEN), 폴리이미드(PI), 폴리테트라플로오르에틸렌(PTFE), 폴리비닐플로라이드(PVDF), 테트라플로오르에틸렌-헥사플로오르프로필렌 공중합체(PFEP), 폴리클로로트리플로오르에틸렌(PCTFE), 테트라플로오르에틸렌-퍼플로오르알킬비닐에테르 공중합체(PFA), 테트라플로오르에틸렌-에틸렌 공중합체(PETFE), 폴리페닐렌설파이드(PPS) 등의 필름을 이용할 수 있다. 상기 수지 필름의 두께는 5㎛ 이상이 바람직하다.
상기 금속 프레임체는, 예를 들면 스텐레스강을 이용하여, 세로 300㎜, 가로 250㎜의 직사각형으로, 두께 1㎜ 이상 2㎜ 이하, 폭 10㎜ 이상 30㎜ 이하의 크기의 것을 이용할 수 있다. 이 경우, 금속 프레임체 중에는 4매의 집합 기판을 배치할 수 있다. 1매의 기판에는 세로 4열, 가로 4열, 계 16개의 반도체 장치가 배열되어 있다.
상기 금속 프레임체에 부착된 수지 필름의 세라믹 다층기판 부위의 하측에 고무 탄성을 갖는 시트를 깔고, 수지 밀봉하는 것이 바람직하다. 이에 따라, 소성 변형에 의한 세라믹 다층기판의 휘어짐량이 현저하게 큰 경우라도, 기판 하면에 실리콘 수지 등의 고무상 탄성을 가지는 시트를 깔면, 응력을 흡수하고, 분산하는 효과에 의해 기판의 균열이 발생하지 않게 된다. 상기 고무 탄성을 가지는 시트가 실리콘 고무이면, 내열성이 높아 바람직하다.
또한, 상기 하측 금형 내의 고무 시트를 까는 부분을, 바닥부가 평탄하게 된 오목 구조로 하는 것이 바람직하다. 이것에 의해, 고무 시트가 미끄러지지 않도록 위치 규제할 수 있다. 또한 기판의 휘어짐 정도에 의해 고무 시트의 두께를 바꾸는 경우에도, 오목 구조 깊이를 조정함으로써 캐비티측에는 일절 손대지 않고, 에폭시 수지 두께가 균일한 밀봉을 행할 수 있다.
또한, 상기 고무 시트와 상기 금속 프레임체의 수지 필름 사이에, 제2 수지 시트를 통해 수지 밀봉한 것이 바람직하다. 이것에 의해, 수지 밀봉시에 발생하는 수지 버르(burr)가 직접 고무 시트에 부착되는 것을 막을 수 있다. 고무 시트는 표면에 미세한 요철이 있으므로 먼지가 부착되기 쉽고, 또한 한번 부착된 먼지는 에어 블로우 정도로는 제거할 수 없다. 고무 시트 상에 먼지가 부착된 채로 수지를 밀봉하면, 세라믹 다층기판과 고무 시트의 사이에 경도가 다른 이물을 끼운 채로 압력이 가해지게 되어, 새로운 기판 균열의 원인으로도 될 수 있다. 그러나, 수지 시트의 표면은 매끄럽기 때문에, 고무 시트 상에 수지 시트를 깔아, 먼지를 에어 블로우 등으로 제거할 수 있어, 먼지가 낌에 의한 기판 균열의 가능성을 없앨 수 있다.
(제1 실시 형태)
본 발명의 제1 실시 형태를 도 1에 의해 설명한다. 도 1은 반도체 장치의 개략 단면도이다. 이 반도체 장치는 알루미나 세라믹의 다층기판(2)에, 반도체 소자 및 그 주변 회로가 되는 저항, 콘덴서, 인덕터 등의 칩 부품(3)을 실장하고, 트랜스퍼 몰드에 의해 세라믹 기판의 편면을 평탄하게 수지 밀봉한 것이다.
알루미나 세라믹 다층기판(2)은, 기판 이면에 반도체 소자(1)를 실장하기 위한 캐비티와 외부 접속용의 전극이 배치되고, 표면에는 주변 회로를 형성하는 칩 부품의 배선 패턴이 형성되며, 개개의 배선 패턴과 캐비티, 전극을 종횡으로 반복 배열한 매트릭스 기판을 형성하고 있다.
알루미나 세라믹 다층기판(2)의 외형은 세로 70㎜, 가로 70㎜, 두께 0.7㎜로, 그 중에 15㎜ 각(角)의 개개의 것이 세로 4열, 가로 4열로 배열된다. 그 15㎜ 각의 개개의 것마다, 이면에는 캐비티와 외부 접속용의 전극, 표면에는 칩 부품의 패턴 배선이 형성되어 있다.
반도체 소자(1)는 캐비티(7) 내에 다이스 본드되고, 캐비티(7) 내에 미리 형성된 배선 패턴과 금속 와이어(4)로 접속되며, 에폭시 포팅 수지(5)로 밀봉되었다. 기판의 표면에는 저항, 콘덴서 등의 칩 부품(3)이 실장되어 있다.
이 기판을, 부품 실장면측은 표면이 평탄하게 되도록, 전극면측은 전극면과 평탄, 또한 기판 주위를 둘러싸도록 에폭시 수지(비페닐 에폭시 수지, 히타치화성공업사제 상품명 “CEL-9200”)(6)로 밀봉했다.
수지 밀봉 후의 외형 사이즈는 세로 74㎜, 가로 74㎜, 두께 1.6㎜로, 기판의 주위 전체가 폭(L2) 2㎜의 수지로 둘러싸인 형상이었다. 표면 사시도를 도 8a에 도시하고, 이면 사시도를 도 8b에 도시한다.
에폭시 수지(6)가 기판 주위를 머리띠 모양으로 둘러싸는 형상을 하고 있으므로, 기판 주위가 노출된 형상과 비교해, 외부에서 충격을 받은 경우 등의 내-기계적 강도가 향상하여, 기판이 균열되지 않게 되어 있다. 조립 공정 중에서의 취급도 용이하게 되어, 잘못해 낙하하여 기판이 깨지는 등의 문제도 감소했다. 또한 수지 밀봉 후에 기판을 수송하는 경우, 기판 반송시의 포장을 간략화할 수 있으므로, 수송에 드는 비용을 저렴하게 할 수 있다.
상기 알루미나 세라믹 다층기판(2)은, 1매의 기판에 세로 4열, 가로 4열의 16개가 내장되어 있고, 통상은 다이싱에 의해 개개의 것으로 분할했다. 상기 수지 밀봉된 기판을 자르는 경우, 다이싱 블레이드로 최초에 기판 주위에 형성된 에폭시 수지로부터 자르기 시작하므로, 완충 작용에 의해, 최초에 세라믹 기판으로부터 자르기 시작하는 경우와 비교해, 블레이드를 파손하는 빈도가 대폭 저감하였다.
(제2 실시 형태)
본 발명의 제2 실시 형태를 도 2에 의해 설명한다. 도 2는 반도체 장치의 수지 밀봉 공정의 개략도로, 8은 점착제 부착 수지 필름, 10은 상측 금형의 캐비티이다. 이 반도체 장치는, 상기 제1 실시 형태와 마찬가지로, 반도체 소자와 주변 회로의 칩 부품을 세라믹 다층기판상에 실장하고, 트랜스퍼 몰드로 세라믹 기판의 편면을 평탄하게 수지 밀봉한 것이다. 기판 및 부품의 설명은 상기 제1 실시 형태와 동일하다.
수지 밀봉의 금형은, 상측 금형에 수지를 주입하기 위한 캐비티가 형성되어 있고, 하측 금형은 수지 시트의 위치 규제를 하는 금속 핀이 4개 있고, 뒤는 평탄한 구조였다. 캐비티의 크기는 세로 74㎜, 가로 74㎜, 깊이는 0.9㎜ 이었다.
제조방법은, 우선 기판의 수지를 밀봉하지 않는 면, 즉 기판 이면측에 점착제 부착 수지 필름(8)을 소정의 위치에 부착하고, 기판이 움직이지 않도록 위치 규제를 했다. 점착제 부착 수지 시트(8)는, 일례로서 기재 PET(폴리에틸렌텔레프탈레이트) 필름위에 점착제를 도포한 것으로, 150㎜ 각(角), 두께는 40㎛을 사용했다. 수지 시트 네귀퉁이에는 금형 내에서의 위치 규제를 행하기 위한 구멍이 뚫려 있다. 수지 시트에 점착제 부착의 폴리이미드 시트를 사용해도 동일한 효과가 얻어진다. 기판을 붙이는 위치는, 밀봉의 상측 금형(91)과 하측 금형(92)을 조였을 시에 기판을 끼지 않도록, 상측 금형(91, 92)에 패인 캐비티(10)의 내측에 들어 있지 않으면 안 된다. 또한 수지 필름(8)에 기판을 부착할 때에, 기판 이면과 수지 필름(8) 사이에 공기가 남지 않도록, 수지 필름(8)에 장력을 주어, 공기를 밀어내면서 행했다.
다음에, 상기 수지 필름(8)의 네귀퉁이의 구멍을 밀봉 하측 금형(91, 92)의 금속 핀을 통해 위치 규제를 하는 것이 바람직하다. 금속 핀에 수지 필름을 통과시킬 때, 필름이 접히지 않도록 필름을 잡아당겨 부착했다.
그 후, 밀봉 금형을 조이고, 에폭시 수지(비페닐 에폭시 수지, 히타치화성공업사제 상품명 “CEL-9200”)(6)를 이용하여 트랜스퍼 성형에 의해 밀봉을 행했다. 금형으로 기판을 끼지 않기 때문에 형조임 압력을 높일 수 있고, 일례로서 30톤으로 형을 조일 수 있다. 금형 설정 온도는 170℃, 수지 주입 압력은 7MPa였다.
이 예에 의하면, 금형으로 기판은 끼지 않고, 수지 필름을 끼워 위치 규제하므로, 기판의 균열을 없앨 수 있다. 또한 형 조임 압력을 높일 수 있으므로, 그에 따라 수지 주입 압력을 높이는 것이 가능해져, 수지 미충전 개소를 없애고, 보이드의 저감, 및 인쇄 밀봉 공법으로는 곤란했던 칩 부품과 기판 사이의 간극의 메워짐이 향상되는 등, 성형면 전체의 수율, 품질 향상을 도모할 수 있었다.
수지 밀봉 후의 외형 사이즈는, 세로 80㎜, 가로 80㎜, 두께 1.6㎜로, 기판의 주위 전체가 폭(L1) 5㎜의 수지로 둘러싸인 형상이었다. 얻어진 성형체의 표면 사시도를 도 7a에 도시하고, 이면 사시도를 도 7b에 도시한다. 또한, 평면도를 도 12a에 도시하고, 단면도를 12b에 도시한다. 에폭시 수지(6)가 세라믹 다층기판(2)을 완전히 둘러싸고, 또한 에폭시 수지(6)는 단면이 직사각형으로 형성되어 있다.
캐비티(10)를 사다리꼴형으로 하여 수지 밀봉 후에 금형으로부터 꺼내기 쉽도록 한 경우는, 다이싱 시에 알루미나 세라믹 기판측을 위로 하기 때문에, 취급시에 예각의 각부(角部)에 응력이 가해지는 경우도 있고, 그에 따라 발견이 곤란한 내부 크랙(균열)이 생겨 버린다.
그러나, 제1 및 제2 실시 형태와 같이, 세라믹 기판측의 에폭시 수지 단면이 직사각형인 경우는, 취급시에 응력이 가해지지 않고, 크랙의 발생도 막을 수 있다. 또한, 사다리꼴로 하는 것보다 수지 밀봉 재료의 양이 적어도 된다.
(제3 실시 형태)
본 발명의 제3 실시 형태를 도 3에 의해 설명한다. 도 3은 반도체 장치의 수지 밀봉 공정의 개략도로, 8은 점착제 부착 수지 필름, 10은 상측 금형의 캐비티, 11은 상측 금형의 돌기 부분, 15는 금속제의 프레임체이다. 이 반도체 장치는 상기 제1 실시 형태와 같이, 반도체 소자와 주변 회로의 칩 부품을 세라믹 다층기판상에 실장하고, 트랜스퍼 몰드로 세라믹 기판의 편면을 평탄하게 수지 밀봉한 것이다. 기판 및 부품의 설명은 상기 제1 실시 형태와 같다. 수지 밀봉의 금형 구조도 상기 제2 실시 형태와 같다.
제조방법으로서, 우선 기판과 금속제의 프레임체를 소정의 간극을 두어 설치하고, 점착제 부착 수지 필름(8)으로 양쪽을 부착하였다. 금속 프레임은 150㎜ 각의 스테인레스제로 중앙부에 기판이 들어가는 개구부가 형성되어 있다. 금속 프레임의 폭은 30㎜, 판 두께 1㎜, 중앙에는 90㎜ 각의 개구부가 있다. 수지 필름은 제1 실시 형태와 같다. 수지 필름의 부착은 지그를 사용해 행하고, 수지 필름이 접혀지지 않도록 장력을 준 상태에서 행했다.
다음에, 기판이 부착된 금속 프레임체(15)를 하측 금형에 고정한 후, 상하 금형(91, 92)을 조였다.
상측 금형의 캐비티 부분에는 형조임시에 금속 프레임체와 세라믹 다층기판의 간극에 들어가고, 기판을 둘러싸는 구조의 돌기 부분(11)이 형성되어 있었다. 형조임시에는 상기 돌기 부분(11)이 수지 필름을 눌러 기판을 위치 규제했다. 이 후, 캐비티(10)에 에폭시 수지(비페닐에폭시 수지, 히타치화성공업사제 상품명 “CEL-9200”)를 주입하여 에폭시 수지 밀봉를 행했다. 형 조임 압력, 금형 온도, 수지 주입 압력 등의 성형 조건은 제2 실시 형태와 동일했다.
밀봉 수지시에, 상측 금형의 돌기 부분이 직접 수지 필름을 가압하여 기판의 위치 규제를 행하므로, 수지 밀봉시의 기판의 균열을 없앨 수 있다. 또한 제3 실시 형태에서 특징적인 것은, 금속 프레임체(15)와 세라믹 다층기판이 수지 시트(8)를 통해 일체로 되어 있으므로, 밀봉 금형에의 탈착을 간단히 행할 수 있는 것이다. 이 방법에 의하면, 한번에 다수의 기판을 동시에 수지 밀봉하는 것이 가능하여, 작업성이 대폭 향상했다. 또한, 수지 외형이 세라믹 다층기판의 크기보다 조금 크게 될 뿐이므로, 제2 실시 형태보다도 수지 외형이 작아져, 수지 사용량을 삭감할 수 있다. 수지 주입 압력도 높일 수 있다. 또한, 수지 미충전 개소를 없애고, 보이드의 저감 및 인쇄 밀봉 공법에서는 곤란했던 칩 부품과 기판 사이의 간극의 메워짐성이 향상되는 등, 성형면 전체의 수율, 품질 향상을 도모할 수 있다.
수지 밀봉 후의 외형 사이즈는, 세로 74㎜, 가로 74㎜, 두께 1.6㎜로, 기판의 주위 전체가 폭(L2) 2㎜의 수지로 둘러싸인 형상이었다. 얻어진 성형체의 표면 사시도를 도 8a에 도시하고, 이면 사시도를 도 8b에 도시한다. 또한, 평면도를 도 13a에 도시하고, 단면도를 13b에 도시한다. 에폭시 수지(6)가 세라믹 다층기판(2)을 완전히 둘러싸고, 또한 에폭시 수지(6)는 단면이 직사각형으로 형성되어 있다. 이것에 의해, 다이싱으로 절단할 시에 균열의 발생도 볼 수 없었다.
(제4 실시 형태)
본 발명의 제4 실시 형태를 도 4에 의해 설명한다. 도 4는 반도체 장치의 수지 밀봉 공정의 개략도로, 8은 점착제 부착 수지 필름, 10은 상측 금형의 캐비티, 11은 상측 금형의 돌기 부분, 12는 고무 시트, 15는 금속제의 프레임체이다. 이 반도체 장치는, 상기 제1 실시 형태와 마찬가지로, 반도체 소자와 주변 회로의 칩 부품을 세라믹 다층기판상에 실장하여, 트랜스퍼 몰드로 세라믹 기판의 편면을 평탄하게 수지 밀봉한 것이다. 기판 및 부품의 설명은 상기 제1 실시 형태와 같다. 수지 밀봉의 금형 구조도 상기 제2 실시 형태와 같다.
제조 방법으로서, 우선 기판과 금속제의 프레임체(15)를 소정의 간극을 두고 설치하고, 점착제 부착 수지 필름(8)으로 양쪽을 부착하였다. 금속 프레임(15) 및 수지 필름(8)은 제3 실시 형태와 동일하다. 수지 필름 부착은 지그를 사용해 행하고, 수지 필름이 접히지 않도록 장력을 준 상태에서 행했다.
다음에, 밀봉의 하측 금형의 기판이 고정되는 부위에, 기판과 동일 사이즈, 또는 일회전 크기의 실리콘 수지 등의 고무 탄성을 가지는 시트(12)를 깔고, 그 위에 기판이 부착된 금속 프레임체를 고정했다. 고무 시트(12)는 금형의 고온과 수지 주입의 고압에 견딜 수 있는 특성이 필요하여, 실리콘 고무의 시트를 이용하고 있다. 실리콘 고무 시트는 75㎜ 각으로 두께 0.5㎜이다.
기본적으로는 제2 실시 형태, 제3 실시 형태에서 기판을 균열시키지 않고 에폭시 수지 밀봉이 가능했다. 소성 변형에 의한 기판의 휘어짐이 0.5㎜을 넘는 큰 경우, 또는 휘어짐의 변화가 부분적으로 급변하는 선단 구부러짐과 같은 경우에는, 제4 실시 형태와 같이 기판 하면에 고무 시트(12)를 깔아, 수지 주입시의 기판에 가해지는 압력을 고무 시트가 흡수, 분산, 완화하는 효과가 발생하여, 기판을 균열시키지 않고 밀봉할 수 있다.
수지 밀봉 후의 외형 사이즈는, 세로 74㎜, 가로 74㎜, 두께 1.6㎜로, 기판의 주위 전체가 폭(L2) 2㎜의 수지로 둘러싸인 형상이었다. 표면 사시도를 도 8a에 도시하고, 이면 사시도를 도 8b에 도시한다. 또한, 평면도를 도 13a에 도시하고, 단면도를 13b에 도시한다. 에폭시 수지(6)가 세라믹 다층기판(2)을 완전히 둘러싸고, 또한 에폭시 수지(6)는 단면이 직사각형으로 형성되어 있다. 이것에 의해, 다이싱으로 절단할 시에 균열의 발생도 볼 수 없었다.
(제5 실시 형태)
본 발명의 제5 실시 형태를 도 5에 의해 설명한다. 도 5는 반도체 장치의 수지 밀봉 공정의 개략도로, 11은 상측 금형의 돌기 부분, 12는 고무 시트, 13은 하측 금형의 오목부, 15는 금속제의 프레임체이다. 이 반도체 장치는, 상기 제4 실시의 변형 형태로, 밀봉의 하측 금형의 고무 시트(12)를 까는 부분을 움푹 패게 해 단차를 형성하고, 바닥부를 평탄하게 하여 안에 고무 시트(12)가 들어가는 구조로 한 것이다. 단차의 크기는 고무 시트 두께만큼 더 크고, 깊이는 고무 시트의 반으로 하고 있다. 고무 시트는 75㎜ 각, 두께 0.5㎜이고, 단차는 77㎜□, 깊이 0.25㎜로 하고 있다. 이 구조는 고무 시트가 미끄러지지 않도록 위치 규제할 수 있음과 동시에, 기판의 휘어짐 정도에 따라 고무 시트의 두께를 바꾸는 경우에도, 단차를 조정함으로써, 상측 금형의 캐비티에는 일절 손대지 않고, 에폭시 수지 두께가 균일한 밀봉을 할 수 있었다.
(제6 실시 형태)
본 발명의 제6 실시 형태를 도 6에 의해 설명한다. 도 6은 반도체 장치의 수지 밀봉 공정의 개략도로, 8은 점착제 부착 수지 필름, 10은 상측 금형의 캐비티, 11은 상측 금형의 돌기 부분, 12는 고무 시트, 13은 하측 금형의 오목부, 14는 제2 수지 필름, 15는 금속제의 프레임체이다. 이 반도체 장치는, 상기 제5 실시의 변형 형태로, 밀봉의 하측 금형상에 깔린 고무 시트(12)와 금속 프레임체(15)의 수지 필름(8)의 사이에, 제2 수지 필름(14)을 끼우고 수지 밀봉을 행했다. 제2 수지 필름은 표면이 비점착성인 PET(폴리에틸렌텔레프탈레이트)로, 크기는 150㎜ 각, 필름 두께는 25㎛ 이었다.
상기 PET 필름을 2매의 금속 프레임으로 끼워 고정하고, 하측 금형의 고무 시트를 덮도록 얹어 고정했다. 금속 프레임은 150㎜ 각의 스테인레스제로 중앙부에 고무 시트가 들어가는 개구부가 형성되어 있다. 금속 프레임의 폭은 30㎜, 판 두께는 0.5㎜의 2매 겹침으로 1㎜, 중앙에는 90㎜ 각의 개구부가 있다. 또한 이 위에 수지 필름으로 기판을 고정한 금속 프레임체를 실어 고정하고, 상하 금형(91, 92)을 형조임 후에 에폭시 수지 밀봉했다.
상기 제조방법에 의하면, 실리콘 수지 등의 고무 시트상에 PET 필름을 깔아, 수지 밀봉시에 발생하는 수지 버르가 직접 고무 시트에 부착하는 것을 막을 수 있다. 고무 시트는 표면에 미세한 요철이 있으므로 먼지가 부착되기 쉽고, 또 한번 부착된 먼지는 에어 블로우 정도로는 제거할 수 없다. 고무 시트상에 먼지가 부착된 채로 수지 밀봉하면, 기판과 고무 시트의 사이에 경도가 다른 이물을 끼운 채로 압력이 가해지게 되어, 새로운 기판 균열의 원인으로도 될 수 있는데, 수지 시트의 표면은 매끄러우므로, 고무 시트상에 수지 시트를 깔아, 먼지를 에어 블로우 등으로 제거할 수 있고, 먼지가 낌에 의한 기판 균열의 가능성을 없앨 수 있다.
본 발명에 의하면, 에폭시 수지가 기판 이면과 평탄하게 또한 주위를 둘러싸도록 형성되어 있으므로, 세라믹 기판이 외부로부터 충격을 받은 경우 등의 내-기계적 강도가 향상하고, 기판이 균열되지 않게 된다. 공정중에서의 기판 균열 등이 감소하여 수율이 향상한다. 또한 내-기계적 강도의 향상에 따라, 기판 반송시의 포장이 간략화될 수 있으므로, 수송에 드는 비용을 싸게 할 수 있다. 또한 수지 밀봉된 기판을 다이싱에 의해 개개의 것으로 분할하는 경우, 다이싱 블레이드가 최초에 기판 주위에 형성된 에폭시 수지부터 절단하기 시작하므로, 최초에 세라믹 기판부터 절단하기 시작하는 경우와 비교해 블레이드를 파손하는 빈도가 대폭 저감된다.
또한, 본 발명 방법에 의하면, 반도체 소자 및 칩 부품이 재치된 세라믹 기판을 점착제 부착 수지 필름에 부착하여 위치 규제하므로, 트랜스퍼 몰드로 수지 밀봉할 때에 금형으로 기판을 끼워 위치 규제할 필요성이 없어, 기판 균열을 없앨 수 있다. 또한 금형으로, 기판이 아닌 수지 필름을 끼우므로, 금형 상하의 형조임 압력을 높일 수 있고, 이로 인해, 캐비티 내의 에폭시 수지의 주입 압력을 높이는 것이 가능하게 되어, 수지 미충전 개소를 없애고, 보이드의 저감, 칩 부품과 세라믹 다층기판의 간극의 메워짐이 향상되는 등, 성형면 전체의 향상을 도모할 수 있다. 또한, 금형을 사용한 수지 밀봉 공법이므로, 세라믹 다층기판 전면에서의 수지 두께 편차도 인쇄 공법 등과 비교해 작고, 또한 밀봉의 금형 면수를 늘려 동일한 성형 사이클(택트)로 생산성을 몇 배로 늘리는 것이 용이한 등, 생산성의 면에서도 우수하다.
도 1은 본 발명의 제1 실시 형태에서의 반도체 장치의 단면도,
도 2는 본 발명의 제2 실시 형태에서의 반도체 장치의 제조방법을 도시하는 단면도,
도 3은 본 발명의 제3 실시 형태에서의 반도체 장치의 제조방법을 도시하는 단면도,
도 4는 본 발명의 제4 실시 형태에서의 반도체 장치의 제조방법을 도시하는 단면도,
도 5는 본 발명의 제5 실시 형태에서의 반도체 장치의 제조방법을 도시하는 단면도,
도 6은 본 발명의 제6 실시 형태에서의 반도체 장치의 제조방법을 도시하는 단면도,
도 7a는 본 발명의 제2 실시 형태에서의 표면 사시도, 도 7b는 동 이면 사시도,
도 8a는 본 발명의 제1, 3 및 4 실시 형태에서의 표면 사시도, 도 8b는 동 이면 사시도,
도 9는 종래의 반도체 장치의 제조방법을 도시하는 단면도,
도 10은 종래의 반도체 장치의 제조방법을 도시하는 단면도,
도 11a는 종래의 단차 구조의 성형체의 평면도, 도 11b는 동 단면도,
도 12a는 본 발명의 제2 실시 형태에서의 단면이 직사각형인 성형체의 평면도, 도 12b는 동 단면도,
도 13a는 본 발명의 제3-4 실시 형태에서의 단면이 직사각형인 성형체의 평면도, 도 13b는 동 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
1 : 반도체 소자 2 : 세라믹 다층기판
3 : 칩 부품 4 : 금속 와이어
5 : 포팅(potting) 수지 6 : 에폭시 수지
7 : 캐비티 8 : 점착제 부착 수지 필름
10 : 상측 금형의 캐비티 11 : 상측 금형의 돌기 부분
12 : 고무 시트 13 : 하측 금형의 오목부
14 : 제2 수지 필름 15 : 금속제 프레임체
16 : 메탈 마스크 91 : 수지 밀봉 상 금형(상측 금형)
92 : 수지 밀봉 하 금형(하측 금형)

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 세라믹 다층 기판의 일 표면에 능동 부품과 수동 부품을 재치하고, 상기 부품 재치면을 수지로 밀봉하며, 상기 기판의 이면은 외부 접속용 전극이 노출되어 있는 편면 몰드 타입의 반도체 장치의 제조방법에 있어서,
    상기 기판의 이면을 점착제층 부착 수지 필름에 부착하고,
    캐비티를 갖는 금형 내에 상기 수지 필름을 아래로 하여 상기 기판을 재치하고,
    상기 금형 내의 일부 영역에서, 상기 수지 필름의 일부 영역을 가압하여 상기 기판을 위치 규제하고,
    그 후에 상기 캐비티 내에 밀봉 수지를 주입하여 밀봉해서 반도체 장치를 제조할 때,
    상기 기판을 상기 수지 필름으로 금속제의 프레임체에 소정의 간극을 두고 부착하고,
    또한 상기 수지 밀봉 금형의 상측 금형에, 캐비티를 둘러싸도록 연속한 돌기 부분을 형성하고, 상기 금속 프레임체를 하측 금형에 고정하여 상하 금형을 조였을 때에, 상기 상측 금형의 돌기 부분이 상기 금속 프레임체와 상기 세라믹 다층 기판의 사이에 들어가서, 상기 수지 필름을 가압하는 것을 특징으로 하는 반도체 장치의 제조방법.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 제13항에 있어서, 상기 금속 프레임체에 부착된 수지 필름의 세라믹 다층기판 부분의 하측에 고무 탄성을 갖는 시트를 깔고, 수지 밀봉하는 것을 특징으로 하는 반도체 장치의 제조방법.
  18. 제17항에 있어서, 고무 탄성을 갖는 시트가 실리콘 고무인 것을 특징으로 하는 반도체 장치의 제조방법.
  19. 제17항에 있어서, 상기 하측 금형 내의 고무 시트를 까는 부분을, 바닥부가 평탄하게 된 오목 구조로 하는 것을 특징으로 하는 반도체 장치의 제조방법.
  20. 제17항에 있어서, 상기 고무 시트와 상기 금속 프레임체의 수지 필름 사이에 제2 수지 시트를 배치하는 것을 특징으로 하는 반도체 장치의 제조방법.
KR10-2002-0051409A 2001-12-14 2002-08-29 반도체 장치의 제조방법 KR100495644B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001382214A JP3560585B2 (ja) 2001-12-14 2001-12-14 半導体装置の製造方法
JPJP-P-2001-00382214 2001-12-14

Publications (2)

Publication Number Publication Date
KR20030051175A KR20030051175A (ko) 2003-06-25
KR100495644B1 true KR100495644B1 (ko) 2005-06-14

Family

ID=19187426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0051409A KR100495644B1 (ko) 2001-12-14 2002-08-29 반도체 장치의 제조방법

Country Status (5)

Country Link
US (1) US6890800B2 (ko)
JP (1) JP3560585B2 (ko)
KR (1) KR100495644B1 (ko)
CN (1) CN1248307C (ko)
TW (1) TW554499B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4094515B2 (ja) * 2003-09-26 2008-06-04 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4397728B2 (ja) * 2004-04-21 2010-01-13 日東電工株式会社 直下型バックライト
KR20060102445A (ko) * 2005-03-23 2006-09-27 박태영 셋톱박스 수신제한 칩 보호장치
JP2009004406A (ja) * 2007-06-19 2009-01-08 Disco Abrasive Syst Ltd 基板の加工方法
JP5313047B2 (ja) * 2009-05-28 2013-10-09 Ｔｏｗａ株式会社 電子部品の樹脂封止用の成形型及び樹脂封止方法
JP2015046573A (ja) * 2013-07-31 2015-03-12 日東電工株式会社 貼着治具および電子装置の製造方法
JP6242763B2 (ja) * 2014-07-18 2017-12-06 Ｔｏｗａ株式会社 電子部品パッケージの製造方法
JP7374613B2 (ja) * 2019-05-21 2023-11-07 日本発條株式会社 樹脂モールド回路体、金型、製造方法、及び回路基板
CN112476713B (zh) * 2019-09-12 2022-03-01 东莞湧德电子科技有限公司 电子烟雾化器中的陶瓷加热器制造方法
US11729915B1 (en) 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135377A (ja) * 1996-11-01 1998-05-22 Hitachi Ltd モールド型半導体装置
JP2001217270A (ja) * 2000-01-31 2001-08-10 Towa Corp 電子部品の製造方法及び製造装置
KR20010085725A (ko) * 2000-02-28 2001-09-07 가네꼬 히사시 반도체 장치 및 그 제조 방법
KR20010085608A (ko) * 2000-02-28 2001-09-07 가나이 쓰토무 반도체 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5851845A (en) * 1995-12-18 1998-12-22 Micron Technology, Inc. Process for packaging a semiconductor die using dicing and testing
US5776798A (en) 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
JPH11102985A (ja) 1997-09-26 1999-04-13 Mitsubishi Electric Corp 半導体集積回路装置
JP3203228B2 (ja) 1998-03-17 2001-08-27 三洋電機株式会社 半導体装置とその製造方法
US6326701B1 (en) 1999-02-24 2001-12-04 Sanyo Electric Co., Ltd. Chip size package and manufacturing method thereof
JP2002009097A (ja) * 2000-06-22 2002-01-11 Oki Electric Ind Co Ltd 半導体装置とその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135377A (ja) * 1996-11-01 1998-05-22 Hitachi Ltd モールド型半導体装置
JP2001217270A (ja) * 2000-01-31 2001-08-10 Towa Corp 電子部品の製造方法及び製造装置
KR20010085725A (ko) * 2000-02-28 2001-09-07 가네꼬 히사시 반도체 장치 및 그 제조 방법
KR20010085608A (ko) * 2000-02-28 2001-09-07 가나이 쓰토무 반도체 장치

Also Published As

Publication number Publication date
TW554499B (en) 2003-09-21
CN1248307C (zh) 2006-03-29
US20030111725A1 (en) 2003-06-19
US6890800B2 (en) 2005-05-10
KR20030051175A (ko) 2003-06-25
JP2003188200A (ja) 2003-07-04
JP3560585B2 (ja) 2004-09-02
CN1426105A (zh) 2003-06-25

Similar Documents

Publication Publication Date Title
US7971351B2 (en) Method of manufacturing a semiconductor device
US20030042615A1 (en) Stacked microelectronic devices and methods of fabricating same
US7226821B2 (en) Flip chip die assembly using thin flexible substrates
KR100225333B1 (ko) 리이드프레임및반도체장치
KR100495644B1 (ko) 반도체 장치의 제조방법
CN111430315B (zh) 绝缘金属基板及其制造方法
US6309911B2 (en) Method of fabricating semiconductor device
JP3879823B2 (ja) 薄型半導体装置のモールド方法及びそのモールド金型
US7462943B2 (en) Semiconductor assembly for improved device warpage and solder ball coplanarity
JP2617402B2 (ja) 半導体装置、電子回路装置、およびそれらの製造方法
JP2003318333A (ja) 混成集積回路装置
EP0673547A1 (en) Electronic package sealed with a dispensable adhesive
TWI290759B (en) Semiconductor package and its fabricating process
JP7530772B2 (ja) 樹脂漏れ防止用部材、樹脂漏れ防止用部材供給機構、樹脂成形装置及び樹脂成形品の製造方法
JP2002151531A (ja) 半導体装置の製造方法
JP3895030B2 (ja) 半導体装置用基板及びそれを使用した半導体装置
JP2003347484A (ja) 混成集積回路装置
JPS63302542A (ja) 半導体装置
JPS6151852A (ja) プリント基板およびその製造方法
JPH04299561A (ja) リードフレームおよびこれを用いた半導体装置
JPH0532903B2 (ko)
JP2007184365A (ja) 半導体チップのマウント方法
JP2010073781A (ja) 電子装置の製造方法
JPH07142643A (ja) 半導体搭載用基板
JPH10173091A (ja) 半導体外囲器及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140522

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee