JP3895030B2 - 半導体装置用基板及びそれを使用した半導体装置 - Google Patents
半導体装置用基板及びそれを使用した半導体装置 Download PDFInfo
- Publication number
- JP3895030B2 JP3895030B2 JP2101098A JP2101098A JP3895030B2 JP 3895030 B2 JP3895030 B2 JP 3895030B2 JP 2101098 A JP2101098 A JP 2101098A JP 2101098 A JP2101098 A JP 2101098A JP 3895030 B2 JP3895030 B2 JP 3895030B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- substrate
- recess
- filled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
Landscapes
- Die Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置用基板及びそれを使用した半導体装置に関するものである。
【０００２】
【従来の技術】
従来、プリント配線板に直接ＩＣチップを搭載して樹脂封止するＣ．Ｏ．Ｂ（Chip On Board)構造においては、配線パターンを形成している絶縁基板のザグリ部にＩＣチップを接着剤で固定させ、ＩＣチップの電極と絶縁基板の電極とを金線等で接続し、ＩＣチップを保護するため樹脂で封止している。
【０００３】
現時点においては、Ｃ．Ｏ．Ｂ構造の総厚としては０．９ｍｍ前後の薄い構造である。
【０００４】
【発明が解決しようとする課題】
しかしながら、小型化の要請から実装時における厚さの制約が非常に厳しい状況にあり、上記のような構造であると、各部材の厚さのバラツキで厚さ方向に簡単に問題が生じてしまう。
【０００５】
即ち、単純に基板のザグリ部が浅かった場合、ＩＣチップをその上に搭載し、金線で接続、樹脂封止するため、総厚は厚くなってしまう。また、接着剤の量が多い場合も、ザグリ部の底面上に接着剤を塗布してＩＣチップをザグリ部に固定しているので、ＩＣチップ及び金線の位置が高くなり、封止樹脂を成型する際の金型に金線が接触し、変形・断線、またはモールド後に金線見え等の不具合を生じる。
【０００６】
そこで、最近ではザグリ部を絶縁基板より抜き、絶縁基板に貫通孔を設けたような形状の半導体装置用基板を用いてＣ．Ｏ．Ｂの組立が行われている。この基板を用いると総厚は厚くならない傾向にあるが、組立時にチップを固定させにくいという大きな問題が生じている。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、本発明は半導体装置用基板のＩＣチップを搭載するための貫通孔又はザグリ部の少くとも対角線の２個所のコーナー部に凹部を設け、この凹部に熱硬化性樹脂又は弾性のある樹脂を満たすようにしたものである。
【０００８】
【発明の実施の形態】
図１は本発明の第１の実施形態を示す平面図、図２は貫通孔及び凹部を示す図、図３は凹部とＩＣチップの関係を示す図、図４はＩＣチップ搭載後の断面図である。
【０００９】
図１において、プリント配線板等の基板例えば絶縁基板１には、配線パターン２が形成され、その端部には電極３が形成されている。
【００１０】
ＩＣチップを搭載するために、絶縁基板1から貫通孔4を金型等で抜き、更に
図2に示すように貫通孔４の４隅即ち4個所のコーナー部に貫通した凹部５を設
けている。この凹部５は貫通孔４と同時に金型で打ち抜いても、またＮＣ（数値制御装置）によって抜いても形成することができる。
【００１１】
貫通孔４はＩＣチップの形状に対応してチップサイズとほぼ同等の大きさで四角形状をしている。また凹部５は長方形で示しているが、正方形であっても良く、ここでは四角形の例を示している。
【００１２】
凹部５には熱硬化性樹脂６を満たし、図３に示すように、凹部５にＩＣチップ７のコーナー部を挿入し、熱硬化性樹脂６によりＩＣチップ７を絶縁基板１に固定する。
【００１３】
これをもう少し詳細に説明すると、長方形の凹部５が形成されたときに、凹部５にエポキシ樹脂、フェノール樹脂等の熱硬化性樹脂６のタブレットなどを埋め込んで満たしておく。絶縁基板１に低い温度をかけ、熱硬化性樹脂６を柔らかくし、ＩＣチップ７を定位置に置き、恒温槽で一定温度、一定時間加熱して熱硬化性樹脂６を固める。
【００１４】
これによりＩＣチップ７のコーナー部を絶縁基板１に固定することができ、後は、通常工程により半導体装置を製造することができる。
【００１５】
なお、８はバイアホールである。
【００１６】
図４はＩＣチップ７を貫通孔４に搭載し、ワイヤボンディングし、樹脂封止した後の断面図である。
【００１７】
絶縁基板１に形成された配線パターン２はスルーホール９を通して電極３に接続され、ＩＣチップ７の電極１０と金線１１等でワイヤボンディングされ、封止樹脂１２によって封止されている。
【００１８】
以上説明したように、第１の実施形態によれば、絶縁基板１に長方形の凹部５を設け、この凹部５に熱硬化性樹脂６を満たすことにより、この熱硬化性樹脂６が接着剤となって貫通孔４に搭載したＩＣチップ７を絶縁基板１に安定的に固定することができる。
【００１９】
従って、従来のザグリ部の厚さ分だけＩＣチップ７を絶縁基板１の中に搭載できるため、半導体装置としての総厚を薄くすることができる。
【００２０】
また、封止する際に金型に金線１１が接触し、変形・断線することがなく、金線露出といった不具合も解消できる。
【００２１】
図５は本発明の第２の実施形態を示す平面図で、第１の実施形態とは凹部５を満たす樹脂が異なっているだけで、他は同じである。
【００２２】
凹部５には、シリコーン樹脂等の弾性のある樹脂１３が熱硬化性樹脂を満たした第１の実施形態と同様に凹部５が形成されたときに埋め込まれる。
【００２３】
ＩＣチップを貫通孔４に搭載し、ＩＣチップのコーナー部を凹部４に挿入すると、弾性のある樹脂１３が接着剤の役割を果してＩＣチップのコーナー部と絶縁基板１が確実に固定される。
【００２４】
以上説明したように、第２の実施形態によれば第１の実施形態と同等の効果が得られる上、加熱することもなく、ＩＣチップにかかる内部応力を低減することができる。
【００２５】
図６は本発明の第３の実施形態を示す平面図、図７は円形の凹部１５とＩＣチップ７との関係を示す図である。
【００２６】
円形の凹部１５を形成するには、第１の実施形態と同様に金型等で貫通孔４と共に打ち抜いたり、ＮＣで抜いたりする。また円形の凹部１５に熱硬化性樹脂６を満たすのも第１の実施形態と同様である。
【００２７】
ＩＣチップ７を絶縁基板１に固定するには、図７に示すように、ＩＣチップ７のコーナー部を円形の凹部１５に挿入し、キュアして熱硬化性樹脂６を固めるのも第１の実施形態と同様である。
【００２８】
上記したように、第３の実施形態によれば第１の実施形態と同等の効果が得られる上、凹部１５を円形にしたので、接触面積を大きくして密着性を上げるというアンカー効果と同様な効果により、凹部１５を満たした熱硬化性樹脂６と絶縁基板１との密着性を上げ、更にＩＣチップ７の固定に有利になる。
【００２９】
図８は本発明の第４の実施形態を示す平面図で、第３の実施形態とは凹部１５を満たす樹脂が異なるだけで、他は同じである。
【００３０】
円形の凹部１５には、第２の実施形態と同様に弾性のある樹脂１３が満たされ、ＩＣチップのコーナー部を凹部１５に挿入すると弾性のある樹脂１３が接着剤の役割を果してＩＣチップのコーナー部と絶縁基板１が確実に固定される。
【００３１】
上記したように、第４の実施形態によれば第３の実施形態と同等の効果が得られる上、凹部１５を満たした弾性のある樹脂１３と絶縁基板１との密着性を上げ、更にＩＣチップの固定に有利になる。
【００３２】
図９は本発明の第５の実施形態を示す平面図、図１０はＩＣチップ搭載後の断面図である。
【００３３】
この第５の実施形態は絶縁基板１に従来と同様のザグリ部１４を形成したもので、このザグリ部１４にＩＣチップ７を搭載する。
【００３４】
ザグリ部１４はＩＣチップ７の形状に対応して四角形の穴のように形成され、その４個所のコーナー部には、第１の実施形態のように四角形例えば長方形の凹部５が形成され、凹部５には熱硬化性樹脂６が満たされる。
【００３５】
凹部５はザグリ部１４を形成するときに形成されるが、ザグリ部１４の底面と同じ底面を有していても、貫通していても構わない。
【００３６】
熱硬化性樹脂６を満たした絶縁基板１に低い温度をかけ、熱硬化性樹脂６を柔らかくし、ＩＣチップ７を所定位置に搭載すると、そのコーナー部はザグリ部１４のコーナー部に設けた四角形の凹部５に挿入され、キュアされて熱硬化性樹脂６が固まり、ＩＣチップ７のコーナー部が絶縁基板１に固定される。その他は上記した実施形態と同様である。
【００３７】
以上説明したように、第５の実施形態によれば、従来よりＣ．Ｏ．Ｂ等で使用されている絶縁基板１のザグリ部１４に長方形の凹部５を設けたため、ザグリ部１４と同等の大きさのＩＣチップ７を搭載することができる。
【００３８】
また凹部５に熱硬化性樹脂６を満たしているため、それがＩＣチップ１と絶縁基板１との接着剤となって固定するので、従来ザグリ部の底面上に塗布していた接着剤が不要になり、接着剤の分だけ総厚を薄くすることができる。
【００３９】
図１１は本発明の第６の実施形態を示す平面図で、第５の実施形態とは凹部５を満たす樹脂が異なるだけで他は同じである。
【００４０】
長方形の凹部５には弾性のある樹脂１３が満たされている。
【００４１】
第５の実施形態と同様な効果が得られ、更にＩＣチップにかかる内部応力を低減することができる。
【００４２】
図１２は本発明の第７の実施形態を示す平面図で、第５の実施形態と異なるのは円形の凹部１５を形成していることである。
【００４３】
円形の凹部１５には熱硬化性樹脂６が満たされており、上記した実施形態と同様にＩＣチップを絶縁基板１に固定する。
【００４４】
第５の実施形態と同様な効果があり、更にアンカー効果と同様の効果で熱硬化性樹脂６と絶縁基板１との密着性を上げることができる。
【００４５】
図１３は本発明の第８の実施形態を示す平面図で、第７の実施形態とは凹部１５を満たす樹脂が異なるだけで他は同じである。
【００４６】
円形の凹部１５には弾性のある樹脂１３が満たされている。
【００４７】
第７の実施形態と同様な効果が得られ、更にＩＣチップにかかる内部応力を低減することができる。
【００４８】
上記した実施形態では、貫通孔又はザグリ部のコーナー部に設ける凹部については４隅即ち４個所のコーナー部に設けた例で説明したが、少くとも対角線の２個所のコーナー部に設ければＩＣチップと基板との固定には何ら問題はない。
【００４９】
また、半導体装置用基板として絶縁基板を使用した例で説明したが、導電性材料を用いた基板であっても良く、プリント配線板を用いて製造されるすべての半導体装置に適用される。
【００５０】
【発明の効果】
上記したように、本発明はＩＣチップを搭載するための貫通孔又はザグリ部の少くとも対角線の２個所のコーナー部に凹部を設け、この凹部に熱硬化性樹脂又は弾性のある樹脂を満たすことにより、ＩＣチップを基板に固定することができ、Ｃ．Ｏ．Ｂ構造の半導体装置の総厚を薄くすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す平面図
【図２】貫通孔と凹部を示す図
【図３】凹部とＩＣチップとの関係を示す図
【図４】第１の実施形態の断面図
【図５】本発明の第２の実施形態を示す平面図
【図６】本発明の第３の実施形態を示す平面図
【図７】凹部とＩＣチップとの関係を示す図
【図８】本発明の第４の実施形態を示す平面図
【図９】本発明の第５の実施形態を示す平面図
【図１０】第５の実施形態の断面図
【図１１】本発明の第６の実施形態を示す平面図
【図１２】本発明の第７の実施形態を示す平面図
【図１３】本発明の第８の実施形態を示す平面図
【符号の説明】
１ 絶縁基板
４ 貫通孔
５，１５ 凹部
６ 熱硬化性樹脂
７ ＩＣチップ
１３ 弾性のある樹脂
１４ ザグリ部
【発明の属する技術分野】
本発明は半導体装置用基板及びそれを使用した半導体装置に関するものである。
【０００２】
【従来の技術】
従来、プリント配線板に直接ＩＣチップを搭載して樹脂封止するＣ．Ｏ．Ｂ（Chip On Board)構造においては、配線パターンを形成している絶縁基板のザグリ部にＩＣチップを接着剤で固定させ、ＩＣチップの電極と絶縁基板の電極とを金線等で接続し、ＩＣチップを保護するため樹脂で封止している。
【０００３】
現時点においては、Ｃ．Ｏ．Ｂ構造の総厚としては０．９ｍｍ前後の薄い構造である。
【０００４】
【発明が解決しようとする課題】
しかしながら、小型化の要請から実装時における厚さの制約が非常に厳しい状況にあり、上記のような構造であると、各部材の厚さのバラツキで厚さ方向に簡単に問題が生じてしまう。
【０００５】
即ち、単純に基板のザグリ部が浅かった場合、ＩＣチップをその上に搭載し、金線で接続、樹脂封止するため、総厚は厚くなってしまう。また、接着剤の量が多い場合も、ザグリ部の底面上に接着剤を塗布してＩＣチップをザグリ部に固定しているので、ＩＣチップ及び金線の位置が高くなり、封止樹脂を成型する際の金型に金線が接触し、変形・断線、またはモールド後に金線見え等の不具合を生じる。
【０００６】
そこで、最近ではザグリ部を絶縁基板より抜き、絶縁基板に貫通孔を設けたような形状の半導体装置用基板を用いてＣ．Ｏ．Ｂの組立が行われている。この基板を用いると総厚は厚くならない傾向にあるが、組立時にチップを固定させにくいという大きな問題が生じている。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、本発明は半導体装置用基板のＩＣチップを搭載するための貫通孔又はザグリ部の少くとも対角線の２個所のコーナー部に凹部を設け、この凹部に熱硬化性樹脂又は弾性のある樹脂を満たすようにしたものである。
【０００８】
【発明の実施の形態】
図１は本発明の第１の実施形態を示す平面図、図２は貫通孔及び凹部を示す図、図３は凹部とＩＣチップの関係を示す図、図４はＩＣチップ搭載後の断面図である。
【０００９】
図１において、プリント配線板等の基板例えば絶縁基板１には、配線パターン２が形成され、その端部には電極３が形成されている。
【００１０】
ＩＣチップを搭載するために、絶縁基板1から貫通孔4を金型等で抜き、更に
図2に示すように貫通孔４の４隅即ち4個所のコーナー部に貫通した凹部５を設
けている。この凹部５は貫通孔４と同時に金型で打ち抜いても、またＮＣ（数値制御装置）によって抜いても形成することができる。
【００１１】
貫通孔４はＩＣチップの形状に対応してチップサイズとほぼ同等の大きさで四角形状をしている。また凹部５は長方形で示しているが、正方形であっても良く、ここでは四角形の例を示している。
【００１２】
凹部５には熱硬化性樹脂６を満たし、図３に示すように、凹部５にＩＣチップ７のコーナー部を挿入し、熱硬化性樹脂６によりＩＣチップ７を絶縁基板１に固定する。
【００１３】
これをもう少し詳細に説明すると、長方形の凹部５が形成されたときに、凹部５にエポキシ樹脂、フェノール樹脂等の熱硬化性樹脂６のタブレットなどを埋め込んで満たしておく。絶縁基板１に低い温度をかけ、熱硬化性樹脂６を柔らかくし、ＩＣチップ７を定位置に置き、恒温槽で一定温度、一定時間加熱して熱硬化性樹脂６を固める。
【００１４】
これによりＩＣチップ７のコーナー部を絶縁基板１に固定することができ、後は、通常工程により半導体装置を製造することができる。
【００１５】
なお、８はバイアホールである。
【００１６】
図４はＩＣチップ７を貫通孔４に搭載し、ワイヤボンディングし、樹脂封止した後の断面図である。
【００１７】
絶縁基板１に形成された配線パターン２はスルーホール９を通して電極３に接続され、ＩＣチップ７の電極１０と金線１１等でワイヤボンディングされ、封止樹脂１２によって封止されている。
【００１８】
以上説明したように、第１の実施形態によれば、絶縁基板１に長方形の凹部５を設け、この凹部５に熱硬化性樹脂６を満たすことにより、この熱硬化性樹脂６が接着剤となって貫通孔４に搭載したＩＣチップ７を絶縁基板１に安定的に固定することができる。
【００１９】
従って、従来のザグリ部の厚さ分だけＩＣチップ７を絶縁基板１の中に搭載できるため、半導体装置としての総厚を薄くすることができる。
【００２０】
また、封止する際に金型に金線１１が接触し、変形・断線することがなく、金線露出といった不具合も解消できる。
【００２１】
図５は本発明の第２の実施形態を示す平面図で、第１の実施形態とは凹部５を満たす樹脂が異なっているだけで、他は同じである。
【００２２】
凹部５には、シリコーン樹脂等の弾性のある樹脂１３が熱硬化性樹脂を満たした第１の実施形態と同様に凹部５が形成されたときに埋め込まれる。
【００２３】
ＩＣチップを貫通孔４に搭載し、ＩＣチップのコーナー部を凹部４に挿入すると、弾性のある樹脂１３が接着剤の役割を果してＩＣチップのコーナー部と絶縁基板１が確実に固定される。
【００２４】
以上説明したように、第２の実施形態によれば第１の実施形態と同等の効果が得られる上、加熱することもなく、ＩＣチップにかかる内部応力を低減することができる。
【００２５】
図６は本発明の第３の実施形態を示す平面図、図７は円形の凹部１５とＩＣチップ７との関係を示す図である。
【００２６】
円形の凹部１５を形成するには、第１の実施形態と同様に金型等で貫通孔４と共に打ち抜いたり、ＮＣで抜いたりする。また円形の凹部１５に熱硬化性樹脂６を満たすのも第１の実施形態と同様である。
【００２７】
ＩＣチップ７を絶縁基板１に固定するには、図７に示すように、ＩＣチップ７のコーナー部を円形の凹部１５に挿入し、キュアして熱硬化性樹脂６を固めるのも第１の実施形態と同様である。
【００２８】
上記したように、第３の実施形態によれば第１の実施形態と同等の効果が得られる上、凹部１５を円形にしたので、接触面積を大きくして密着性を上げるというアンカー効果と同様な効果により、凹部１５を満たした熱硬化性樹脂６と絶縁基板１との密着性を上げ、更にＩＣチップ７の固定に有利になる。
【００２９】
図８は本発明の第４の実施形態を示す平面図で、第３の実施形態とは凹部１５を満たす樹脂が異なるだけで、他は同じである。
【００３０】
円形の凹部１５には、第２の実施形態と同様に弾性のある樹脂１３が満たされ、ＩＣチップのコーナー部を凹部１５に挿入すると弾性のある樹脂１３が接着剤の役割を果してＩＣチップのコーナー部と絶縁基板１が確実に固定される。
【００３１】
上記したように、第４の実施形態によれば第３の実施形態と同等の効果が得られる上、凹部１５を満たした弾性のある樹脂１３と絶縁基板１との密着性を上げ、更にＩＣチップの固定に有利になる。
【００３２】
図９は本発明の第５の実施形態を示す平面図、図１０はＩＣチップ搭載後の断面図である。
【００３３】
この第５の実施形態は絶縁基板１に従来と同様のザグリ部１４を形成したもので、このザグリ部１４にＩＣチップ７を搭載する。
【００３４】
ザグリ部１４はＩＣチップ７の形状に対応して四角形の穴のように形成され、その４個所のコーナー部には、第１の実施形態のように四角形例えば長方形の凹部５が形成され、凹部５には熱硬化性樹脂６が満たされる。
【００３５】
凹部５はザグリ部１４を形成するときに形成されるが、ザグリ部１４の底面と同じ底面を有していても、貫通していても構わない。
【００３６】
熱硬化性樹脂６を満たした絶縁基板１に低い温度をかけ、熱硬化性樹脂６を柔らかくし、ＩＣチップ７を所定位置に搭載すると、そのコーナー部はザグリ部１４のコーナー部に設けた四角形の凹部５に挿入され、キュアされて熱硬化性樹脂６が固まり、ＩＣチップ７のコーナー部が絶縁基板１に固定される。その他は上記した実施形態と同様である。
【００３７】
以上説明したように、第５の実施形態によれば、従来よりＣ．Ｏ．Ｂ等で使用されている絶縁基板１のザグリ部１４に長方形の凹部５を設けたため、ザグリ部１４と同等の大きさのＩＣチップ７を搭載することができる。
【００３８】
また凹部５に熱硬化性樹脂６を満たしているため、それがＩＣチップ１と絶縁基板１との接着剤となって固定するので、従来ザグリ部の底面上に塗布していた接着剤が不要になり、接着剤の分だけ総厚を薄くすることができる。
【００３９】
図１１は本発明の第６の実施形態を示す平面図で、第５の実施形態とは凹部５を満たす樹脂が異なるだけで他は同じである。
【００４０】
長方形の凹部５には弾性のある樹脂１３が満たされている。
【００４１】
第５の実施形態と同様な効果が得られ、更にＩＣチップにかかる内部応力を低減することができる。
【００４２】
図１２は本発明の第７の実施形態を示す平面図で、第５の実施形態と異なるのは円形の凹部１５を形成していることである。
【００４３】
円形の凹部１５には熱硬化性樹脂６が満たされており、上記した実施形態と同様にＩＣチップを絶縁基板１に固定する。
【００４４】
第５の実施形態と同様な効果があり、更にアンカー効果と同様の効果で熱硬化性樹脂６と絶縁基板１との密着性を上げることができる。
【００４５】
図１３は本発明の第８の実施形態を示す平面図で、第７の実施形態とは凹部１５を満たす樹脂が異なるだけで他は同じである。
【００４６】
円形の凹部１５には弾性のある樹脂１３が満たされている。
【００４７】
第７の実施形態と同様な効果が得られ、更にＩＣチップにかかる内部応力を低減することができる。
【００４８】
上記した実施形態では、貫通孔又はザグリ部のコーナー部に設ける凹部については４隅即ち４個所のコーナー部に設けた例で説明したが、少くとも対角線の２個所のコーナー部に設ければＩＣチップと基板との固定には何ら問題はない。
【００４９】
また、半導体装置用基板として絶縁基板を使用した例で説明したが、導電性材料を用いた基板であっても良く、プリント配線板を用いて製造されるすべての半導体装置に適用される。
【００５０】
【発明の効果】
上記したように、本発明はＩＣチップを搭載するための貫通孔又はザグリ部の少くとも対角線の２個所のコーナー部に凹部を設け、この凹部に熱硬化性樹脂又は弾性のある樹脂を満たすことにより、ＩＣチップを基板に固定することができ、Ｃ．Ｏ．Ｂ構造の半導体装置の総厚を薄くすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す平面図
【図２】貫通孔と凹部を示す図
【図３】凹部とＩＣチップとの関係を示す図
【図４】第１の実施形態の断面図
【図５】本発明の第２の実施形態を示す平面図
【図６】本発明の第３の実施形態を示す平面図
【図７】凹部とＩＣチップとの関係を示す図
【図８】本発明の第４の実施形態を示す平面図
【図９】本発明の第５の実施形態を示す平面図
【図１０】第５の実施形態の断面図
【図１１】本発明の第６の実施形態を示す平面図
【図１２】本発明の第７の実施形態を示す平面図
【図１３】本発明の第８の実施形態を示す平面図
【符号の説明】
１ 絶縁基板
４ 貫通孔
５，１５ 凹部
６ 熱硬化性樹脂
７ ＩＣチップ
１３ 弾性のある樹脂
１４ ザグリ部
Claims (13)
- ＩＣチップを搭載するための貫通孔の少なくとも対角線の２個所のコーナー部に凹部を設け、前記凹部に熱硬化性樹脂を満たすことを特徴とする半導体装置用基板。
- ＩＣチップを搭載するための貫通孔の４個所のコーナー部に凹部を設け、前記凹部に熱硬化性樹脂を満たすことを特徴とする半導体装置用基板。
- ＩＣチップを搭載するための貫通孔の少なくとも対角線の２個所のコーナー部に凹部を設け、前記凹部に弾性のある樹脂を満たすことを特徴とする半導体装置用基板。
- ＩＣチップを搭載するための貫通孔の４個所のコーナー部に凹部を設け、前記凹部に弾性のある樹脂を満たすことを特徴とする半導体装置用基板。
- 前記凹部が四角形であることを特徴とする請求項１から請求項４のいずれかに記載の半導体装置用基板。
- 前記凹部が円形であることを特徴とする請求項１から請求項４のいずれかに記載の半導体装置用基板。
- ＩＣチップを搭載するためのザグリ部の少なくとも対角線の２個所のコーナー部に凹部を設け、前記凹部に熱硬化性樹脂を満たすことを特徴とする半導体装置用基板。
- ＩＣチップを搭載するためのザグリ部の４個所のコーナー部に凹部を設け、前記凹部に熱硬化性樹脂を満たすことを特徴とする半導体装置用基板。
- ＩＣチップを搭載するためのザグリ部の少なくとも対角線の２個所のコーナー部に凹部を設け、前記凹部に弾性のある樹脂を満たすことを特徴とする半導体装置用基板。
- ＩＣチップを搭載するためのザグリ部の４個所のコーナー部に凹部を設け、前記凹部に弾性のある樹脂を満たすことを特徴とする半導体装置用基板。
- 前記凹部が四角形であることを特徴とする請求項７から請求項１０のいずれかに記載の半導体装置用基板。
- 前記凹部が円形であることを特徴とする請求項７から請求項１０のいずれかに記載の半導体装置用基板。
- 請求項１から請求項１２のいずれかに記載の半導体装置用基板を使用したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2101098A JP3895030B2 (ja) | 1998-02-02 | 1998-02-02 | 半導体装置用基板及びそれを使用した半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2101098A JP3895030B2 (ja) | 1998-02-02 | 1998-02-02 | 半導体装置用基板及びそれを使用した半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11219960A JPH11219960A (ja) | 1999-08-10 |
| JP3895030B2 true JP3895030B2 (ja) | 2007-03-22 |
Family
ID=12043106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2101098A Expired - Fee Related JP3895030B2 (ja) | 1998-02-02 | 1998-02-02 | 半導体装置用基板及びそれを使用した半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3895030B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5406540B2 (ja) * | 2009-01-23 | 2014-02-05 | 株式会社小糸製作所 | 光源モジュール、車輌用灯具及び光源モジュールの製造方法 |
-
1998
- 1998-02-02 JP JP2101098A patent/JP3895030B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11219960A (ja) | 1999-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3793628B2 (ja) | 樹脂封止型半導体装置 | |
| US9362210B2 (en) | Leadframe and semiconductor package made using the leadframe | |
| KR0174761B1 (ko) | 초박형 구조로된 전자모쥴 | |
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| JPS62244139A (ja) | 樹脂封止型ピングリツドアレイ及びその製造方法 | |
| JP3895030B2 (ja) | 半導体装置用基板及びそれを使用した半導体装置 | |
| JP2007250703A (ja) | 半導体装置及びその製造方法 | |
| US6504245B1 (en) | Semiconductor device | |
| JPH11195101A (ja) | Ｉｃモジュールとそのモジュールを搭載したｉｃカード | |
| JPH03161958A (ja) | プラスチックピングリッドアレイ型半導体パッケージ構造 | |
| JP3182374B2 (ja) | 半導体装置 | |
| JP3181935B2 (ja) | Ｉｃカード | |
| KR950005456B1 (ko) | 수지봉지형 반도체장치 | |
| KR100459820B1 (ko) | 칩스케일패키지및그제조방법 | |
| JP2000304638A (ja) | センサチップの接合構造 | |
| JP3956530B2 (ja) | 集積回路の製造方法 | |
| KR100207903B1 (ko) | 단차진 구멍이 형성된 다이 패드를 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지 | |
| JP3918566B2 (ja) | 半導体装置及びその製造方法 | |
| KR910007471B1 (ko) | 회로기판과 그 제조방법 | |
| JPH03212960A (ja) | 半導体装置 | |
| JP2802966B2 (ja) | 樹脂封止型電子部品の製造方法 | |
| KR20020021476A (ko) | 칩 스케일 반도체 팩키지 및, 그것의 제조 방법 | |
| JP2003179187A (ja) | 半導体装置の製造方法および半導体装置の実装方法 | |
| JPH0845973A (ja) | 半導体装置の製造方法 | |
| KR960005960A (ko) | 초박형 반도체 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050126 |
|
| A977 | Report on retrieval |
Effective date: 20061206 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20061212 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20061213 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20101222 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20111222 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20111222 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20121222 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |