JPH0845973A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0845973A
JPH0845973A JP6176915A JP17691594A JPH0845973A JP H0845973 A JPH0845973 A JP H0845973A JP 6176915 A JP6176915 A JP 6176915A JP 17691594 A JP17691594 A JP 17691594A JP H0845973 A JPH0845973 A JP H0845973A
Authority
JP
Japan
Prior art keywords
protective film
electrode portion
semiconductor device
semiconductor element
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6176915A
Other languages
English (en)
Inventor
Ryoji Takahashi
良治 高橋
Jiro Osedo
治郎 大施戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP6176915A priority Critical patent/JPH0845973A/ja
Publication of JPH0845973A publication Critical patent/JPH0845973A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

(57)【要約】 【目的】 モールド樹脂封止の際にバンプ上に薄バリが
形成されることがなく、電極部の信頼性を向上させた半
導体装置の製造方法を得る。 【構成】 半導体素子1上の少なくとも電極部2に保護
膜8を形成する第1の工程と、保護膜を含む電極部の高
さよりも低い高さH3を有し且つ複数の金型4Aおよび
5Aから構成された空間SA内に半導体素子を配置する
第2の工程と、空間内に樹脂を注入して硬化することに
より半導体素子を樹脂封止する第3の工程と、電極部上
の保護膜を除去する第4の工程とを有し、樹脂が電極部
上の保護膜の上面に入り込むのを防止するとともに電極
部の損傷を防止し、電極部上の保護膜を除去する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、電極部を有する半導
体素子を金型内に配置して樹脂封止する半導体装置の製
造方法に関し、特に電極部の信頼性を向上させた半導体
装置の製造方法に関するものである。
【0002】
【従来の技術】一般に、フリップチップとして使用され
るバンプ付きICチップからなる半導体装置は、ICチ
ップの外周が封止されていないため、耐湿性および機械
的強度が低い。したがって、耐湿性および耐外力を向上
させるために、半導体素子の電極部以外の箇所をモール
ド樹脂により封止する必要がある。
【0003】図12〜図14は、金型を用いて樹脂封止
するようにした従来の半導体装置の製造方法を説明する
ための断面図であり、図12は金型にセットされたモー
ルド樹脂封止直前の半導体素子、図13は半導体素子の
みの構造、図14はモールド樹脂封止後の半導体装置を
それぞれ示す。
【0004】各図において、1は半導体素子、2は半導
体素子1の表面の複数箇所に形成された電極部、3は電
極部2上に形成されたバンプ、4は上部金型、5は上部
金型4に対向配置された下部金型、Sは上下一対の金型
4および5により形成された空間、6は半導体素子1を
モールド封止するための樹脂、7はバンプ3上に形成さ
れた樹脂6からなる薄バリである。
【0005】H1は空間Sの高さ、H2は半導体素子1
の底面からバンプ3の上面までの高さであり、空間Sの
高さH1は半導体素子1のバンプ3の高さH2と理論的
に等しくなるように設定されている。gはバンプ3の上
面と上部金型4の下面との間に形成された隙間である。
【0006】電極部2上にさらにバンプ3が形成された
半導体素子1(図13参照)を、図14のようにモール
ド樹脂6によって封止する場合、まず、モールド用の上
部金型4および下部金型5から構成される空間S内に半
導体素子1を配置し(図12参照)、上下から金型締め
する。続いて、図12の状態で、空間S内に樹脂6(図
14参照)を注入して硬化することにより、半導体素子
1をモールド封止する。
【0007】ここで、空間Sの高さH1(図12参照)
は、半導体素子1のバンプ3の高さH2(図13参照)
と等しく設定されているため、理論的にはバンプ3の上
面と上部金型4も下面との間には隙間gは生じないはず
である。しかし、実際には、下部金型5の寸法やバンプ
3の高さ等に誤差が発生し、バンプ3の上面と上部金型
4の下面との間に隙間g(図12参照)が生じ得る。
【0008】このような隙間gが生じた状態で樹脂6を
注入すると、隙間gに樹脂6が入り込み、最終的に、バ
ンプ3上に樹脂6からなる薄バリ7(図14参照)が形
成された半導体装置が得られてしまうことになる。
【0009】また、このような薄バリ7の形成を防止す
るために、空間Sの高さH1をバンプ3の高さH2より
も低く設定することも考えられるが、上部金型4の下面
がバンプ3の上面に圧接するため、バンプ3を含む電極
部2の表面を損傷するおそれがあり、やはり電極部2の
信頼性を向上させることはできない。
【0010】
【発明が解決しようとする課題】以上のように、従来の
半導体装置の製造方法においては、空間Sの高さH1と
バンプ3の高さH2とを理論的に一致させているため、
両者のうちの少なくとも一方に誤差が生じた場合には、
バンプ3の上面に樹脂6からなる薄バリ7が形成されて
しまい、バンプ3を含む電極部2の信頼性を損なうとい
う問題点があった。
【0011】また、各金型4および5で構成される空間
Sの高さH1を、半導体素子1のバンプ3の高さH2よ
りも低く設定すると、上部金型4の圧接によりバンプ3
を含む電極部2の表面が損傷されてしまい、やはりバン
プ3を含む電極部2の信頼性を損なうという問題点があ
った。
【0012】この発明は、上記のような問題点を解決す
るためになされたもので、モールド樹脂封止の際にバン
プ上に薄バリが形成されることがなく、電極部の信頼性
を向上させた半導体装置の製造方法を得ることを目的と
する。
【0013】
【課題を解決するための手段】この発明の請求項1に係
る半導体装置の製造方法は、半導体素子上の少なくとも
電極部に保護膜を形成する第1の工程と、保護膜を含む
電極部の高さよりも低い高さを有し且つ複数の金型から
構成された空間内に半導体素子を配置する第2の工程
と、空間内に樹脂を注入して硬化することにより半導体
素子を樹脂封止する第3の工程と、電極部上の保護膜を
除去する第4の工程とを有するものである。
【0014】また、この発明の請求項2に係る半導体装
置の製造方法は、請求項1において、第4の工程に続い
て、保護膜が除去された電極部上にバンプとなる金属を
積層させる第5の工程を含むものである。
【0015】また、この発明の請求項3に係る半導体装
置の製造方法は、請求項2において、第5の工程は、電
極部に半田ボールを溶融する工程からなるものである。
【0016】また、この発明の請求項4に係る半導体装
置の製造方法は、請求項2において、第5の工程は、電
極部に金属をスパッタリングする工程からなるものであ
る。
【0017】また、この発明の請求項5に係る半導体装
置の製造方法は、請求項2において、第5の工程は、半
導体素子を半田槽に浸漬する工程を含むものである。
【0018】また、この発明の請求項6に係る半導体装
置の製造方法は、請求項5において、第5の工程は、半
導体素子を半田槽に浸漬する工程に続いて、半導体素子
の表面を研磨して電極部上に積層された半田の高さをそ
ろえる工程を含むものである。
【0019】また、この発明の請求項7に係る半導体装
置の製造方法は、請求項2において、第5の工程は、半
田印刷工程からなるものである。
【0020】また、この発明の請求項8に係る半導体装
置の製造方法は、請求項2において、第5の工程は、ワ
イヤボンディング装置により電極部に金属ボールを形成
する工程と、金属ボールのネック部を切断する工程と、
半導体素子を研磨して電極部上の金属ボールの高さをそ
ろえる工程とからなるものである。
【0021】また、この発明の請求項9に係る半導体装
置の製造方法は、請求項1から請求項8までのいずれか
において、第1の工程は、半導体素子上の少なくとも電
極部を含む表面に第1の保護膜を形成する工程と、電極
部の位置に対応する第1の保護膜上に第2の保護膜を形
成する工程とからなり、第4の工程は、第2の保護膜を
除去する工程と、除去された第2の保護膜の位置を開口
とする樹脂封止膜をマスクとして第1の保護膜を除去す
る工程とからなるものである。
【0022】
【作用】この発明の請求項1においては、第1の工程に
おいて電極部上に保護膜を形成し、第2の工程において
複数の金型で構成される空間の高さを電極部上の保護膜
の高さよりも低くして保護膜の上面が金型の内面に圧接
するように半導体素子を空間内に配置し、第3の工程に
おいて空間内に注入される樹脂が電極部上の保護膜の上
面に入り込むのを防止するとともに電極部の損傷を防止
する。そして、樹脂モールド後、第4の工程において電
極部上の保護膜を除去し、電極部の信頼性を向上させ
る。
【0023】また、この発明の請求項2においては、電
極部上の保護膜を除去する第4の工程に続いて、第5の
工程においてバンプを積層し、半導体装置としての実装
を容易にする。
【0024】また、この発明の請求項3においては、第
5の工程において、保護膜除去後の電極部上に半田ボー
ルをバンプとして溶融積層し、バンプ高さの管理を容易
にする。
【0025】また、この発明の請求項4においては、第
5の工程において、金属のスパッタリングによりバンプ
を積層し、バンプ高さの管理を容易にする。
【0026】また、この発明の請求項5においては、第
5の工程において、半田槽への浸漬により容易に半田バ
ンプを積層する。
【0027】また、この発明の請求項6においては、第
5の工程において、半田槽への浸漬により容易に半田バ
ンプを積層した後、機械的な研磨によりバンプ高さをそ
ろえる。
【0028】また、この発明の請求項7においては、第
5の工程において、半田印刷法を用いて容易にバンプを
形成する。
【0029】また、この発明の請求項8においては、第
5の工程において、ワイヤボンディングの金属ボールを
積層してネック部で切断した後、機械的な研磨によりバ
ンプ高さをそろえる。
【0030】また、この発明の請求項9においては、第
1の工程において電極部上の第1の保護膜上に第2の保
護膜を形成し、第4の工程において、金型内で樹脂封止
後に第2の保護膜を除去して開口とし、開口された樹脂
封止膜をマスクとして第1の保護膜を除去する。
【0031】
【実施例】
実施例1.以下、図1〜図4を参照しながら、少なくと
も電極部2上に保護膜を形成して上部金型を圧接し、モ
ールド樹脂封止後に電極部2上の保護膜を除去し、さら
に金属バンプを積層するようにしたこの発明の実施例1
について説明する。
【0032】図1〜図4はこの発明の実施例1を示す断
面図であり、図1は各金型の空間内にセットされた半導
体素子の配置状態、図2は半導体素子のみの構造、図3
はモールド樹脂封止後の半導体装置、図4は保護膜除去
後の半導体装置をそれぞれ示す。
【0033】各図において、1および2は前述と同様の
ものであり、4A、5A、SA、H3およびH4は、そ
れぞれ、上部金型4、下部金型5、空間S、高さH1お
よびH2に対応している。8は半導体素子1の電極部2
を含む表面を被覆するように形成された保護膜であり、
材質としては、たとえば、レジスト、エポキシ、ポリイ
ミド、リンガラス等の絶縁材または外装樹脂系が用いら
れる。
【0034】この場合、上部金型4Aおよび下部金型5
Aによって構成される空間SAの高さH3は、半導体素
子1の下面から保護膜8の上面までの高さH4よりも低
く設定されている。したがって、図1のように、保護膜
8を有する半導体素子1を空間SA内に配置すると、上
部金型4Aの下面は、電極部2に位置した保護膜8の表
面に圧接するようになっている。
【0035】この発明の実施例1は、半導体素子1上の
少なくとも電極部2に保護膜8を形成する第1の工程
と、保護膜8を含む電極部2の高さH4よりも低い高さ
H3を有し且つ複数の金型4Aおよび5Aから構成され
た空間SA内に半導体素子1を配置する第2の工程と、
空間SA内に樹脂6を注入して硬化することにより半導
体素子1を樹脂封止する第3の工程と、電極部2上の保
護膜8を除去する第4の工程と、保護膜8が除去された
電極部2上にバンプとなる金属を積層させる第5の工程
とからなる。
【0036】ここでは、図12〜図14に示した従来の
半導体装置の製造方法と同一または相当の工程について
は、その説明を省略する。まず、第1の工程において、
半導体素子1の少なくとも電極部2を含む表面に保護膜
8を形成する(図2参照)。
【0037】次に、第2の工程において、電極部2およ
び保護膜8が形成された半導体素子1を、モールド封止
用の上部金型4Aおよび下部金型5Aにより金型締めす
る(図1参照)。このとき、半導体素子1は、上部金型
4Aおよび下部金型5Aにより構成される空間SAの高
さH3(図1参照)は、保護膜8の高さH4(図2参
照)よりも、たとえば1μm〜10μm程度小さく設定
されている。
【0038】したがって、半導体素子1を各金型4Aお
よび5Aにより上下から挟んで金型締めすると、上部金
型4Aが保護膜8を押さえ込むことになり、保護膜8が
変形して、電極部2に位置した保護膜8と上部金型4A
との間が完全に密着することになる。
【0039】この状態で、第3の工程において、空間S
Aに樹脂6を注入すれば、電極部2上の保護膜8の上面
と上部金型4Aの下面との間に隙間がないため、保護膜
8の上面に樹脂6による薄バリ7(図14参照)が発生
することなく、半導体素子1は注入された樹脂6によっ
て封止される(図3参照)。これにより、電極部2上の
保護膜8のみが樹脂6から露出した状態でモールド封止
された半導体装置が得られる。
【0040】このとき、上部金型4Aおよび下部金型5
Aによって押さえ込まれる寸法は、保護膜8の元の厚さ
hoと押さえ込んだ後の厚さh1との差△h(=ho−
h1)に等しくなる。また、保護膜8に生じる圧縮応力
σは、上記差Δhを用いて、以下の式により表わすこと
ができる。
【0041】σ=(Δh/ho)E
【0042】ただし、Eは縦弾性係数であり、保護膜8
の材料によって決まる値である。また、Δhおよびho
は設計の際に半導体素子1の寸法許容差等を考慮して決
定することができる。
【0043】したがって、圧縮応力σの大きさをコント
ロールすることができ、各金型4Aおよび5Aによって
保護膜8を押さえすぎて半導体素子1等を確壊するおそ
れはない。なお、押さえ込む寸法Δhは、たとえば1μ
m〜10μmとしたが、圧縮応力σが許容される値にな
る範囲であれば他の値でもよい。
【0044】次に、図3のように樹脂6によりモールド
封止された半導体素子に対して、電極部2上の保護膜8
を、図4のように、フォトエッチング等の公知の技術に
より除去する。これにより、電極部2のみが開口されて
露出し、且つ電極部2が高さAだけ低くなった半導体装
置が得られる。
【0045】最後に、電極部2上に金属バンプ(図示せ
ず)を公知の方法により積層し、カサ上げした後で表面
を清浄にし、電極部2上に、樹脂6の表面から突出した
バンプを形成する。これにより、最終的に半導体装置を
基板に容易に実装することができる。
【0046】また、樹脂6のモールド封止時に電極部2
上に薄バリや損傷部が形成されることがないため、たと
えば樹脂封止後に薄バリを取り除く作業等が不要となる
うえ、電極部2の信頼性の高い半導体装置を製造するこ
とができる。
【0047】さらに、保護膜8を有する半導体素子(I
Cチップ)1のみを樹脂6によりモールドした後、保護
膜8を除去して金属バンプを積層するので、線膨張率の
異なる材料(金属バンプ等)を同時にモールドする必要
がない。したがって、望ましくない応力によるICチッ
プの曲がりを防止することができるうえ、設計的な拘束
等が軽減されて、理想的な外装寸法を決定することがで
きる。
【0048】ここでは、図2のように、保護膜8により
半導体素子1の表面のほぼ全体を被覆したが、図5のよ
うに電極部2の近傍のみ、または図6のように電極部2
のみを被覆してもよい。
【0049】図5または図6のような保護膜8を有する
半導体素子1を用いた場合も、樹脂6により封止する工
程(図3)および保護膜8を除去する工程(図4)、な
らびに最終的にバンプを積層する工程は、それぞれ前述
と同様であり、同等の効果を奏することは言うまでもな
い。
【0050】実施例2.なお、上記実施例1では、保護
膜8を除去した後の電極部2上にバンプを形成する場合
について説明したが、半導体素子1が回路的に実装され
る配線基板(図示せず)側に、電極部2と対向するよう
にバンプが形成されている場合は、電極部2上にバンプ
を形成する第5の工程は不要となる。
【0051】実施例3.また、上記実施例1では、電極
部2上の金属バンプの具体的な積層方法について特に説
明しなかったが、次に、最終的な金属バンプ積層工程
(第5の工程)の具体例について説明する。
【0052】図7は第5の工程が電極部2に半田ボール
を溶融する工程からなるこの発明の実施例3によるバン
プ積層後の半導体装置の要部を示す断面図であり、B1
は金属バンプとなる半田ボール、Cは半田ボールB1か
らなるバンプ高さである。
【0053】図7のように、電極部2上に半田ボールB
1を溶融して、バンプとして積層することにより、電極
部2上に、樹脂6の表面から高さCだけ突出したバンプ
が形成される。このように、樹脂6の表面上に高さCの
管理が容易な半田ボールB1を溶融して突出させること
により、基板に容易に実装することのできる半導体装置
を得ることができる。
【0054】実施例4.上記実施例3では、電極部2上
にバンプを積層する第5の工程において、半田ボールB
1を溶融させたが、バンプとなる金属をスパッタリング
により積層しても、前述と同等の効果を奏することがで
きる。
【0055】図8は第5の工程が電極部に金属をスパッ
タリングする工程からなるこの発明の実施例4によるバ
ンプ積層後の半導体装置を示す断面図であり、B2は電
極部2上にスパッタリングされた金属バンプである。こ
れにより、電極部2上に、樹脂6の表面から高さDだけ
突出した金属バンプB2が形成される。
【0056】なお、スパッタリングに用いられる金属
は、半田やアルミニウム等の任意の金属が適用可能であ
り、また、バンプ高さDの管理も実施例3の場合と同様
に容易に行うことができる。他の工程は前述と同様なの
で説明を省略する。
【0057】実施例5.また、バンプを積層する第5の
工程において、電極部2の表面が露出された半導体装置
を半田槽に浸漬して半田バンプを積層し、その後、研磨
により半田バンプの高さをそろえてもよい。
【0058】図9はこの発明の実施例5によるバンプ積
層後の半導体装置を示す断面図であり、B3は半田槽
(図示せず)への浸漬により電極部2上に積層された半
田バンプ、Eは半田バンプB3の高さである。この発明
の実施例5においては、第5の工程が、半導体素子1を
半田槽に浸漬する工程と、半導体素子1の表面を研磨し
て電極部2上に積層された半田バンプB3の高さEをそ
ろえる工程とからなる。
【0059】この場合、半田バンプB3の積層工程は、
半導体素子1を半田槽に浸漬させるのみであるため容易
となる。ただし、半田バンプB3の浸漬程度を管理する
ことができないので、樹脂6の表面からの半田バンプB
3の高さEに凹凸のバラツキが生じる。したがって、第
5の工程において、バンプB3の積層後に半導体素子1
の表面を機械的に研磨して高さEをそろえる必要があ
る。
【0060】実施例6.上記実施例5では、半田槽に浸
漬する工程の後に、半導体素子1の表面を機械的に研磨
して高さEをそろえる工程を設けたが、半田バンプB3
の浸漬程度の精度が許容範囲内に管理可能であれば、バ
ンプ高さEをそろえる工程を省略することができる。
【0061】実施例7.また、バンプを積層する第5の
工程を半田印刷工程として、半田印刷法を用いて、半田
バンプを形成してもよい。この場合も、バンプ形成が容
易になるとともに、バンプ高さをそろえる工程を省略す
ることができる。
【0062】実施例8.また、バンプを積層する第5の
工程においてワイヤボンディング装置を用い、電極部2
上にワイヤボンディングの金属ボールをバンプとして積
層した後、研磨により金属バンプの高さをそろえてもよ
い。
【0063】図10はこの発明の実施例8によるバンプ
積層後の半導体装置を示す断面図であり、B4は電極部
2上にバンプとして積層されたワイヤボンディングの金
属ボール、B5は金属線(たとえば、金線)を切断した
後の金属ボールB4のネック部、Fは金属ボールB4の
高さである。
【0064】この発明の実施例8においては、第5の工
程が、ワイヤボンディング装置(図示せず)により電極
部2に金属ボールB4を形成する工程と、金属ボールB
4のネック部B5を切断する工程と、半導体素子1の表
面を研磨して電極部2上の金属ボールB4の高さFをそ
ろえる工程とからなる。
【0065】この場合、電極部2に金属ボールB4を積
層した後、金属ボールB4のネック部B5を切断するの
で、樹脂6の表面からのバンプすなわち金属ボールB4
の高さFに凹凸のバラツキが生じる。したがって、金属
ボールB4の積層後に機械的に研磨してバンプ高さFを
そろえる必要がある。しかし、通常のワイヤボンディン
グ装置を用いることができるので、特にコストアップを
招くこともない。なお、ワイヤボンディング装置により
バンプとして用いられる金属としては、金やアルミニウ
ム等の任意の金属が適用可能である。
【0066】実施例9.また、上記各実施例では、保護
膜8を単層構造としたが、電極部2のみの上にさらに第
2の保護膜を形成して複層構造とし、樹脂6によりモー
ルド封止後に第2の保護膜を除去した開口を介して、樹
脂封止膜をマスクとして第1の保護膜8を除去してもよ
い。
【0067】図11は電極部2上の保護膜を複層構造と
したこの発明の実施例9による樹脂封止後の半導体装置
を示す断面図であり、8aは電極部2に位置する第1の
保護膜8の除去部、8bは電極部2のみに位置するよう
に第1の保護膜8上に形成された第2の保護膜である。
【0068】この発明の実施例9においては、第1の工
程が、半導体素子1上の少なくとも電極部2を含む表面
に第1の保護膜8を形成する工程と、電極部2の位置に
対応する第1の保護膜8a上に第2の保護膜8bを形成
する工程とからなり、第4の工程が、第2の保護膜8b
を除去する工程と、除去された第2の保護膜8bの位置
を開口とする樹脂封止膜6をマスクとして第1の保護膜
8aを除去する工程とからなる。
【0069】この場合、上部金型4A(図1参照)の下
面は第2の保護膜8bの上面に圧接するため、樹脂6
は、図11のように、第2の保護膜8bを除く部分にモ
ールドされる。
【0070】したがって、第4の工程において、第2の
保護膜8bを除去した後、除去された第2の保護膜8b
による開口を有する樹脂封止膜6をマスクとして、第1
の保護膜8の除去部8a(第2の保護膜8bの真下に位
置する)を除去する。これにより、露出された電極部2
の製造寸法の信頼性はさらに向上し、金属バンプの積層
寸法の信頼性も向上する。以下、バンプを積層する第5
の工程については前述と同様である。
【0071】
【発明の効果】以上のようにこの発明の請求項1によれ
ば、半導体素子上の少なくとも電極部に保護膜を形成す
る第1の工程と、保護膜を含む電極部の高さよりも低い
高さを有し且つ複数の金型から構成された空間内に半導
体素子を配置する第2の工程と、空間内に樹脂を注入し
て硬化することにより半導体素子を樹脂封止する第3の
工程と、電極部上の保護膜を除去する第4の工程とを有
し、樹脂が電極部上の保護膜の上面に入り込むのを防止
するとともに電極部の損傷を防止し、電極部上の保護膜
を除去するようにしたので、モールド樹脂封止の際にバ
ンプ上に薄バリが形成されることがなく、電極部の信頼
性を向上させた半導体装置の製造方法が得られる効果が
ある。
【0072】以上のようにこの発明の請求項2によれ
ば、請求項1において、第4の工程に続いて、保護膜が
除去された電極部上にバンプとなる金属を積層させる第
5の工程を含み、電極部上の保護膜を除去した後に金属
バンプを積層するようにしたので、基板への実装が容易
で且つモールド樹脂封止の際にバンプ上に薄バリが形成
されることがなく、電極部の信頼性を向上させた半導体
装置の製造方法が得られる効果がある。
【0073】また、この発明の請求項3によれば、請求
項2において、第5の工程は、電極部に半田ボールを溶
融する工程からなり、バンプ高さの管理を容易にするよ
うにしたので、コストアップを招くことなく電極部の信
頼性を向上させた半導体装置の製造方法が得られる効果
がある。
【0074】また、この発明の請求項4によれば、請求
項2において、第5の工程は、電極部に金属をスパッタ
リングする工程からなり、バンプ高さの管理を容易にす
るようにしたので、コストアップを招くことなく電極部
の信頼性を向上させた半導体装置の製造方法が得られる
効果がある。
【0075】また、この発明の請求項5によれば、請求
項2において、第5の工程は、半導体素子を半田槽に浸
漬する工程を含み、半田槽への浸漬により容易に半田バ
ンプを積層するようにしたので、コストアップを招くこ
となく電極部の信頼性を向上させた半導体装置の製造方
法が得られる効果がある。
【0076】また、この発明の請求項6によれば、請求
項5において、第5の工程は、半導体素子を半田槽に浸
漬する工程に続いて、半導体素子の表面を研磨して電極
部上に積層された半田の高さをそろえる工程とを含み、
半田槽への浸漬により容易に半田バンプを積層するとと
もに、機械的な研磨によりバンプ高さをそろえるように
したので、コストアップを招くことなく電極部の信頼性
を向上させた半導体装置の製造方法が得られる効果があ
る。
【0077】また、この発明の請求項7によれば、請求
項2において、第5の工程は、半田印刷工程からなり、
半田印刷法により容易に半田バンプを形成するようにし
たので、コストアップを招くことなく電極部の信頼性を
向上させた半導体装置の製造方法が得られる効果があ
る。
【0078】また、この発明の請求項8によれば、請求
項2において、第5の工程は、ワイヤボンディング装置
により電極部に金属ボールを形成する工程と、金属ボー
ルのネック部を切断する工程と、半導体素子を研磨して
電極部上の金属ボールの高さをそろえる工程とからな
り、ワイヤボンディングの金属ボールをネック部で切断
した後で機械的な研磨によりバンプ高さをそろえるよう
にしたので、常用のワイヤボンディング装置を用いるこ
とにより、コストアップを招くことなく電極部の信頼性
を向上させた半導体装置の製造方法が得られる効果があ
る。
【0079】また、この発明の請求項9によれば、請求
項1から請求項8までのいずれかにおいて、第1の工程
は、半導体素子上の少なくとも電極部を含む表面に第1
の保護膜を形成する工程と、電極部の位置に対応する第
1の保護膜上に第2の保護膜を形成する工程とからな
り、第4の工程は、第2の保護膜を除去する工程と、除
去された第2の保護膜の位置を開口とする樹脂封止膜を
マスクとして第1の保護膜を除去する工程とからなり、
樹脂封止後に第2の保護膜を除去して開口された樹脂封
止膜をマスクとして第1の保護膜を除去するようにした
ので、さらに電極部の信頼性を向上させた半導体装置の
製造方法が得られる効果がある。
【図面の簡単な説明】
【図1】 この発明の実施例1の第2の工程により金型
空間内に配置された半導体素子を示す断面図である。
【図2】 この発明の実施例1の第1の工程により電極
および保護膜が形成された半導体素子を示す断面図であ
る。
【図3】 この発明の実施例1の第3の工程により樹脂
封止された半導体装置を示す断面図である。
【図4】 この発明の実施例1の第4の工程により保護
膜が除去された半導体装置を示す断面図である。
【図5】 この発明の実施例1の第1の工程により電極
部の近傍に保護膜が形成された半導体素子を示す断面図
である。
【図6】 この発明の実施例1の第1の工程により電極
部のみに保護膜が形成された半導体素子を示す断面図で
ある。
【図7】 この発明の実施例3の第5の工程により積層
されたバンプ部分を示す断面図である。
【図8】 この発明の実施例4の第5の工程により積層
されたバンプ部分を示す断面図である。
【図9】 この発明の実施例5および実施例6の第5の
工程により積層されたバンプ部分を示す断面図である。
【図10】 この発明の実施例8の第5の工程により積
層されたバンプ部分を示す断面図である。
【図11】 この発明の実施例9の第3の工程により樹
脂封止された半導体装置を示す断面図である。
【図12】 従来の半導体装置の製造方法により金型空
間内に配置(第2の工程に対応)された半導体素子を示
す断面図である。
【図13】 従来の半導体装置の製造方法により電極お
よび保護膜が形成(第1の工程に対応)された半導体素
子を示す断面図である。
【図14】 従来の半導体装置の製造方法により樹脂封
止(第3の工程に対応)された半導体装置を示す断面図
である。
【符号の説明】
1 半導体素子、2 電極部、4A 上部金型、5A
下部金型、6 樹脂、8 保護膜(第1の保護膜)、8
a 第1の保護膜の除去部、8b 第2の保護膜、B1
半田ボール、B2 金属バンプ、B3 半田バンプ、
B4 金属ボール、B5 金属ボールのネック部、C〜
F バンプ高さ、H3 金型により構成される空間の高
さ、H4 保護膜を含む電極部の高さ、SA 空間。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/31

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子上の少なくとも電極部に保護
    膜を形成する第1の工程と、 前記保護膜を含む電極部の高さよりも低い高さを有し且
    つ複数の金型から構成された空間内に前記半導体素子を
    配置する第2の工程と、 前記空間内に樹脂を注入して硬化することにより前記半
    導体素子を樹脂封止する第3の工程と、 前記電極部上の保護膜を除去する第4の工程とを有する
    半導体装置の製造方法。
  2. 【請求項2】 前記第4の工程に続いて、前記保護膜が
    除去された電極部上にバンプとなる金属を積層させる第
    5の工程を含むことを特徴とする請求項1の半導体装置
    の製造方法。
  3. 【請求項3】 前記第5の工程は、前記電極部に半田ボ
    ールを溶融する工程からなることを特徴とする請求項2
    の半導体装置の製造方法。
  4. 【請求項4】 前記第5の工程は、前記電極部に金属を
    スパッタリングする工程からなることを特徴とする請求
    項2の半導体装置の製造方法。
  5. 【請求項5】 前記第5の工程は、前記半導体素子を半
    田槽に浸漬する工程を含むことを特徴とする請求項2の
    半導体装置の製造方法。
  6. 【請求項6】 前記第5の工程は、前記半導体素子を半
    田槽に浸漬する工程に続いて、前記半導体素子の表面を
    研磨して前記電極部上に積層された半田の高さをそろえ
    る工程を含むことを特徴とする請求項5の半導体装置の
    製造方法。
  7. 【請求項7】 前記第5の工程は、半田印刷工程からな
    ることを特徴とする請求項2の半導体装置の製造方法。
  8. 【請求項8】 前記第5の工程は、 ワイヤボンディング装置により前記電極部に金属ボール
    を形成する工程と、 前記金属ボールのネック部を切断する工程と、 前記半導体素子を研磨して前記電極部上の金属ボールの
    高さをそろえる工程とからなることを特徴とする請求項
    2の半導体装置の製造方法。
  9. 【請求項9】 前記第1の工程は、前記半導体素子上の
    少なくとも電極部を含む表面に第1の保護膜を形成する
    工程と、前記電極部の位置に対応する前記第1の保護膜
    上に第2の保護膜を形成する工程とからなり、 前記第4の工程は、前記第2の保護膜を除去する工程
    と、除去された前記第2の保護膜の位置を開口とする前
    記樹脂封止膜をマスクとして前記第1の保護膜を除去す
    る工程とからなることを特徴とする請求項1から請求項
    8までのいずれかの半導体装置の製造方法。
JP6176915A 1994-07-28 1994-07-28 半導体装置の製造方法 Pending JPH0845973A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6176915A JPH0845973A (ja) 1994-07-28 1994-07-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6176915A JPH0845973A (ja) 1994-07-28 1994-07-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0845973A true JPH0845973A (ja) 1996-02-16

Family

ID=16021991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6176915A Pending JPH0845973A (ja) 1994-07-28 1994-07-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0845973A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283957A (ja) * 2009-07-13 2009-12-03 Sanyo Electric Co Ltd 半導体装置の製造方法
CN102097395A (zh) * 2009-12-11 2011-06-15 日月光半导体(上海)股份有限公司 具有内嵌芯片的基板结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283957A (ja) * 2009-07-13 2009-12-03 Sanyo Electric Co Ltd 半導体装置の製造方法
CN102097395A (zh) * 2009-12-11 2011-06-15 日月光半导体(上海)股份有限公司 具有内嵌芯片的基板结构

Similar Documents

Publication Publication Date Title
KR100551641B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP2778539B2 (ja) 射出成形されたボールグリッドが配列されたケース
US5285104A (en) Encapsulated semiconductor device with bridge sealed lead frame
US6566168B2 (en) Semiconductor package having implantable conductive lands and method for manufacturing the same
US7495179B2 (en) Components with posts and pads
US6624058B1 (en) Semiconductor device and method for producing the same
US20040150085A1 (en) Semiconductor device having a chip-size package
US7884453B2 (en) Semiconductor device and manufacturing method thereof
JP4626919B2 (ja) 半導体装置
JP2007503713A (ja) 電子モジュールおよびその製造方法
KR20080036980A (ko) 반도체 장치의 제조 방법
JP4103342B2 (ja) 半導体装置の製造方法
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
US5176366A (en) Resin-encapsulated semiconductor device package with nonconductive tape embedded between outer lead portions
JP3893301B2 (ja) 半導体装置の製造方法および半導体モジュールの製造方法
KR19990068199A (ko) 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법
JP3879823B2 (ja) 薄型半導体装置のモールド方法及びそのモールド金型
JP2007250703A (ja) 半導体装置及びその製造方法
JPH11317472A (ja) 半導体装置およびその製造方法
JPH0845973A (ja) 半導体装置の製造方法
JP2002270627A (ja) 半導体装置の製造方法
EP1369919A1 (en) Flip chip package
JP2002016193A (ja) パッケージ型半導体装置及びその製造方法
JP3908689B2 (ja) 半導体装置
JP3014873B2 (ja) 半導体装置の製造方法