KR0174761B1 - 초박형 구조로된 전자모쥴 - Google Patents

초박형 구조로된 전자모쥴 Download PDF

Info

Publication number
KR0174761B1
KR0174761B1 KR1019930025433A KR930025433A KR0174761B1 KR 0174761 B1 KR0174761 B1 KR 0174761B1 KR 1019930025433 A KR1019930025433 A KR 1019930025433A KR 930025433 A KR930025433 A KR 930025433A KR 0174761 B1 KR0174761 B1 KR 0174761B1
Authority
KR
South Korea
Prior art keywords
chip
electronic module
casing
module
flat
Prior art date
Application number
KR1019930025433A
Other languages
English (en)
Other versions
KR940013306A (ko
Inventor
닉클라우스 칼
Original Assignee
닉클라우스 칼
에섹 젬팩 에쓰.에이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닉클라우스 칼, 에섹 젬팩 에쓰.에이. filed Critical 닉클라우스 칼
Publication of KR940013306A publication Critical patent/KR940013306A/ko
Application granted granted Critical
Publication of KR0174761B1 publication Critical patent/KR0174761B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07724—Physical layout of the record carrier the record carrier being at least partially made by a molding process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

극단적인 편평구조방식에도 불구하고 전자모쥴(M)의 합성수지케이싱(10)내에 매설된 반도에-칩(1)의 파손경향은 현저하게 감소될 것이다. 이 칩은 시스템지지체(20)의 칩패드 위에 금속스트립구조(리드프레임)의 형태로 조립되어 있다. -칩에 의하여 부분적으로 카버되어질수 있는- 외측접촉부(21)는 모쥴케이싱(10)의 하나의 편평측면에 하나의 평면에 놓여있다. 시스템지지체의 금속스트립에서 불가피한 연약선을 나타내며 칩패드(22)를 경계하고 있는 스릿트(22)는 정방형의 또는 장방형의 칩(1)의 모서리에 대하여 사선방향으로(바람직하게는 45。하에서)자나가며 그리고 이로서 칩 재료중의 단결정구조에 의하여 주어지며 그리고 칩-모서리에 평행하게 지나는 가능한 파단선에 대하여 역시 사선방향으로 되어있다. 금속중에 스릿트(23)로부터 출발하는 또다른 스릿트(24)는 목적에 맞게 마찬가지로 칩-카아드에 사선방향으로 지난다. 또다른 조처들을 시스템지지체(20)의 부분들과 모쥴 케이싱(10)사이의 기계적인 연결에 관한 것이며 그리고 또 지지체 몸체에의 주입시에 둘러싸는 합성수지재료와 전체의 모쥴(M)의 연결(예를들면 칩카아드-제조)에 관한 것이다.

Description

초박형구조로된 전자모쥴
제1도는 제 1실시예에 따르는 모쥴의 시스템지지체(system support)의 실시예를 나타내며,
제2도 및 제3도는 제1도에 의한 시스템지지체에 근거하였으며 예를들면 전자모쥴의 연속하는 제조단계의 부분상세도를 보이며,
제4도는 제2도에서 IV-IV선에 따르는 단면도이며 합성수지 케이싱의 제조를 위하여 제2도에 의한 중간제품이 삽입되어 있는 다이캐스팅 주형의 개략도이며,
제5도는 제3도에서 V-V선에 따르는 단면도이며 시스템지지체로 부터 자유롭게 절단되어 마무리 가공되고 그리고 더 변형된 모쥴을 보이며,
제6도는 제 1실시예에 따르는 전자모쥴의 사시도 이며,
제7도는 또다른 다이캐스팅의 다이 내에 위치하여진 모쥴의 다소 확대된 단면도를 보이며, 이 다이캐스팅의 다이 안에는 칩카아드를 제조하기 위하여 모쥴이 매설되어 있으며,
제8도는 제1도에 유사하며 제 2실시예에 따르는 시스템지지체의 또다른 종류를 나타내며,
제9도 및 제10도는 제2도 및 제3도에 유사하며 제 2실시예에 의한 제조에 관한 상응하는 다음단계들을 보이며,
제11도는 제 2실시예에 따라서 마무리 가공된 모쥴의 평면도이며,
제12도는 제11도에서 C-C선에 따르는 확대단면도이며, 그리고
제13도는 제11도에서 D-D선에 따르는 상응한 단면도를 나나낸다.
* 도면의 주요부분에 대한 부호의 설명
1 : 칩 M : 모쥴
10 : 케이싱 20 : 시스템지지체
22 : 칩-피드 25 : 브릿지
이 발명은 합성수지케이싱의 하나의 편평측면들 중의 한면위의 하나의 평면에 놓여 있으며, 편평하고 얇은 금속조각의 구조로 형성된 시스템지지체로부터 만들어져 있는 외부접촉부를 가지며, 그리고 모쥴의 칩패드(chip pad)(리드후레임) 위에 시스템지지체의 일측면상에 장착되고, 케이싱의 합성수지재료 내부에 주입되어지며 그리고 외측접촉부들과 전기적으로 연결되어 있는 반도체 칩을 가지는 초박형구조로 된 전자모쥴에 관한 것이다.
이 종류의 전자모쥴은 예를들면 US-A-5,134,773으로부터 공지되어 있다. 이 특허는 카아드를 형성하는 합성수지재료에로 모쥴의 직접적인 주입에 의하여 소위 칩카아드의 제조를 가능하게 하며 여기서 외측접촉부는 카아드의 편평측방의 한측면에 자유롭게 놓여있는 그러한 방법을 기술한다. 그러한 전자모쥴의 특별한 이점은 무엇보다도 그의 외측접촉부와 칩패드가 소위 리드후레임의 형태 즉 그 형상이나 윤곽은 통상적으로 펀칭되거나 다이스탬핑된 편평하고 얇은 금속조각의 형태로된 시스템지지체로 되어 있다는 것이다; 이것은 반도체 장치의 조립 또는 마이크로 프로세서 등과 같은 집적회로에서 일반적으로 사용되는 것과 같이 확립되고 공지된 방법에 의한 그리고 자동화된 조립설비에 의한 모쥴의 효율적이고 경제적인 제조를 허용한다.
그러나 극히 얇고 편평한 전자모쥴들은 물론 강도와 사용에서의 기능 유용성에 관하여 특별한 문제를 제공한다: 시스템지지체(리드후레임)와 반도체 칩이 케이싱의 합성수지 재료에 의하여 양쪽의 편평한 측방에 덮혀져 있으며, 즉 (회로판 위에 조립체를 위한 DIP 케이싱으로서 보통으로 알려진 것과 같은) 충분한 두께의 케이싱에 매설되어 있는 널리 사용된 설계형태와 대조하는 것에 의하여 현재의 경우에는 모쥴을 위하여 이용 가능한 전체의 높이 또는 두께는 대단히 제한되었다.
칩-카아드들의 전형적인 두께는 다만 약 0.8mm이며 그리고 모쥴 두께의 유사한 제한이 전자 키이 와 같은 편평케이싱의 모쥴의 다른 용도에 적용한다. 그러한 대상물들에서 전자모쥴은 대단히 지속적으로 기계적으로 고정되어 있지 않으면 안되며 그리고 그밖에도 사용중에 상당한 기계적인 응력, 특히 굴곡부하 및 압축부하에 그리고 역시 사정에 따라서는 급격한 온도변동에 노출되어지는 것이 한층 곤란한 것이다. 이들 응력들은 외부로부터 모쥴에로 직접 작용하거나 또는 이들은 상술한 고정부를 거쳐서 대상물에 의하여 모쥴에로 도입된다.
상기한 케이싱의 합성수지 층은 대단히 얇기 때문에 상기한 종류의 극히 얇고 편평한 모쥴들은 다이캐스팅에 의한 제조에 있어서, 일정한 곤란성을 야기시킬 뿐만이 아니라, 무엇보다도 매설된 반도체 칩의 파손의 위험이 크며; 명백히 이 위험은 이미 모쥴이 제조되고 주입되며, 시험되고, 처리되는 등의 동안에 그리고 역시 물론 뒤의 사용시에 큰 것이다.
처음에 말한 모쥴의 종류에 있어서 합성수지의 얇은 층 또는 디스크의 형상으로 되어 있는 케이싱은 시스템지지체에 이것의 다만 일측방에서 결합되어 있다. 시스템지지체 자체의 금속부분들은 그래서 모쥴의 강도에 상당히 기여하며, 여기서는 물론 금속 부분들과 합성수지재료 사이의 양호한 결합이 명백히 특히 중요하다. 그러나 동시에 이 얇은 금속구조는 칩패드의 경계를 형성하고 그리고 서로로부터 외측접촉부를 분리해내는 금속내의 스릿트(slit) 형상의 펀칭에 의하여 그 자체에서 약화되어있다. 그러므로 (예를들면 US-A-5,134,773과 같은)선행기술에 의하면 주로 파손의 위험 때문에 칩의 면은 칩패드의 면으로 제한되어 있다.
이 발명을 가지고는 극단적으로 얇고 편평한 구조의 특별한 요구조건들을 충족시키는 주요과제를 가지며 한편 동시에 소위 리드후레임과 같은 금속판으로 된 시스템지지체 상에 칩조립체의 기술적인 그리고 경제적인 장점들을 유지하거나 또는 더 개선해서 이용되어지기 위하여 처음에 말한 종류의 전자모쥴의 특별한 고안이 제안된다. 하나의 특별한 과제는 굴곡과 압축응력에 대한 저항에 관하여 구조의 일반적으로 더 강한 종류를 얻으며 그리고 모쥴에 이용 가능한 전체두께를 최대로 활용하는 것이다.
이들 과제는(특허청구범위 제1항의 특징들에 따라서) 칩패드의 경계를 형성하며 이것을 외측접촉부로 부터 분리하고 있는 시스템지지체내의 적어도 상기의 스릿트들은 정사각형의 또는 구형의 칩의 모서리에 대하여 사선방향으로 되거나 직각으로 되거나 바람직하게는 약 45。로 되어있는것에 의하여 해결된다. 그러한 배열은 반도체 칩의 제조에서 사용된 (전형적으로 실리콘 인) 재료에서 단결정구조의 정렬 또는 방위 때문에 파단의 우선적인 또는 가장 가능성 있는 선들은 항상 상기 칩의 모서리들에 평행하게 되어있다는 인식에 기초를 두고 있다.
이제 상술한 스릿트들에 의한 시스템지지체에 형성된 연약한 선들이 상기 칩의 모서리들에 대하여 그리고 이로서 단결정구조의 방위에 대하여 어떤 각도를 이루고 있다면 칩의 파손경향은 결정적으로 감소되어질 수 있다.(이것의 실제적 효과는 시스템지지체가 모쥴의 전반적인 강도에 기여하기 때문에 다만 금속박판의 시스템지지체를 이용하는 얇고 편평한 설계에만 적용된다.
이 발명에 따르는 전자모쥴의 목적에 맞는 또다른 실시예는 청구범위 제2항 내지 제13항에서 제기되었다. 무엇보다도 제3항 내지 제5항에 의한 조처들은 파손위험의 또다른 감소를 위하여 기여할 뿐만이 아니라 이것과 결합하여 역시 더 크며, 이 칩패드를 지나서 돌출하고 있는 칩의 이용을 제6항에 따라서 허용한다. 그다음에 청구범위 제7항 내지 제13항은 (칩-카아드, 전자키이류와 같은) 편평한 합성수지-대상물에로 모쥴의 주입시에 형내에서 모쥴의 고정과 그의 중심조정에 관하여 특별히 유리한 또다른 특징들에 관한 것이다.
마지막으로 청구범위 제14항은 이 발명에 따르는 전자모쥴을 갖추었으며 편평한 합성수지-대상물에 관한 것이며, 여기서 모쥴에서 이용 가능하다한 구조높이(두께)가 완전히 이용되어질 수 있다. 그다음에 청구범위 제15항 내지 제17항은(예를들면 표면실장-기술에서 장착과 같은) 조립 자동기계와의 공동작용 시에 중요한 전자모쥴의 특징에 관한 것이다.
다음에는 도면과 연결하여 이 발명대상의 실시에가 자세히 설명된다.
다음에는 먼저 제1도에 의한 시스템지지체(20)의 상세를 그리고 이어서 전체의 전자모쥴의 제조와 구조가 기술된다. 제1도는 통상적으로 얇고 편평한 금속스트립으로부터 다이-절단되거나 펀칭된 리드후레임으로서 알려진 시스템지지체(20)의 구간을 대단히 크게 그려진 것이다. 양측면을 따라서 있는 점선들은 이 스립의 또다른 유사한 인접한 구간들을 나타내며; 환원하면 얇고 편평한 금속판스트립은 공지된 방법으로 다이 절단되거나 펀칭되며 제1도에서 보여진 바와 동일한 몇 개의 구간들로 되어 있다. 시스템지지체(20)의 중앙에는 직선으로 경계가 이루어진, 4각형의 바람직하게는 정방형의 칩패드(22)가 존재한다. 그 경계들은 스릿드들(23)에 의하여 형성되며 그리고 칩패드는 양측방에서 브릿지(25)에 지지되어 있다. 이 스릿트들(23)로부터는 다수의 또다른 스릿트들(24)이 분기되어 나오고 있으며, 이 스릿트들(24)은 또다른 다이 절단된 또는 펀칭된 단편들과 함께 대략 4각형의 범위들(21)을 형성하며, 이 범위들은 마무리 가공된 전자모쥴의 외부접촉부로서 사용된다. 현재의 실시예는 칩카아드에서 사용된 것들 중에서 전형적인 모쥴을 보이며, 이 칩카아드는 현행의 규격에 상응하여 전체가 8개의 외부 접촉부(21), 즉 4개의 평행하게 배열된 줄들의 2셋트를 갖는다. 분명하게 하기 위하여 제1도에는 하나의 그러한 접촉부상에 접촉범위(21a)를 점선으로 윤곽을 나타내고 있다.
현재의 예에서 칩패드(22)에 인접해 있는 범위에 있는 접촉부(21) 그리고 또 브릿지들(25)에는 통공들(31)을 갖는다. 더 외측에 각각의 외부접촉부(21)및 양브릿지(25)에는 윈도우(window) 형상의 통공들(29)이 형성되어 있다. 상기의 통공들과 대략 일직선으로, 접촉부(21)와 그리고 브릿지(25)가 상호간에 웨브(28)에 의하여 스릿트(24)의 단부들에서 연결되어 있다. 그 다음에 이 브릿지들(25)과 접촉부들(21)은 뻗쳐져서 웨브(28)를 지나서 돌출하고 있는 러그들(lugs)(26),(27)을 형성한다. 마지막으로 제1도에는 점선으로 된 평행한 선들(30)의 쌍들이 웨브(28)와 그리고 소위 윈도우(29)의 구역에 대체로 제1도에서의 직사각형을 그리며 그리고 선들을 따라서 연장 러그들(26),(27)이 뒤에 굴곡되어지는 그러한 선들을 나타낸다. 이 시스템지지체(20)의 상기의 항에서 언급된 상세한 점들의 중요성은 더 아래에서 모쥴의 제조와 관련하여 그리고 주입된 목적물에서의 그의 구조와 관련하여 더 자세히 설명된다.
칩패드(22)는 반도체-칩을 수용하기 위하여 사용되며, 이 칩의 집적된 회로는 공지된 방법으로 외부 접촉부(21)와 전기적으로 연결되어졌다. 제1도에는 그러한 칩의 2개의 가능한 위치와 칫수가 두꺼운 쇄선으로 표시되어져 있다.
1a으로서는 정방형의 칩이 나타내여져 있으며 이것은 완전히 칩패드(22)의 범위 내에서 자리잡고 있다; 그러나 이 패드(22)를 훨씬 지나치며 외부 접촉부(21)의 인접한 부분들을 중첩하는 실질적으로 더 큰 칩이 역시 장착되어질 수 있다; 1b는 현재의 예에서 대략 가능한 최대의 것으로 간주되어 질 수 있는 형상 및 칫수의 그러한 더 큰 사각형의 윤곽을 보인다.
이제 칩패드들(22)의 경계들을 형성하고 있으며 이것을 외부 접촉부(21)로부터 분리하고 있는 스릿트들(23)은 정사각형 또는 구형의 칩(1)의 모서리들에 대하여 바람직하게는, 표시된 바와같이 경사각이 약 45。의 각도와 같은 어떤 각도에 있는 것이 특별히 중요하다. 외부접촉부를 분리하고 있으며, 스릿트(23)로부터 연장하고 있는 스릿트들(24)의 적어도 일부분이 보여진 바와같이 굴곡된 선들을 따라서 진행하며 그래서 이 스릿트들은 적어도 부분적으로 특히 칩형태(1b)의 윤곽 안에서 마찬가지로 칩-모서리에 대하여 어떤 각도로 되어 있다면 이것은 추가적으로 유리할 것이다.
시스템지지체(20)의 금속구조에서 전술한 스릿트들(23),(24)은 불가피하게 연약한 선들을 형성한다. 다른 한편으로 칩이 만들어지는 (통상적으로 실리콘과 같은) 단결정 재료에서 굴곡응력에 기인한 어떤 파단들이 거의 항상 칩의 모서리들에 평행하게 나타난다. 리드후레임의 형상만듬 및 칩패드상의 칩의 정렬은, 각각 상술한 바와같이 지지금속구조에서 연약선들이 칩 중에서 가능한 연약선들과 평행하지 않으며; 이것은 모쥴속으로 기계적으로 결합이 되어 있는 칩의 파단의 위험을 크게 감소한다.
본 실시예에 있어서 레이아웃과 배열은 사각형의 칩패드(22)의 대각선들은 평행하며 그리고 외측접촉부(21)의 2개열에 수직하게 되어있다; 이 칩패드는 대각선들의 정렬에서 어떤 변화도 없이 역시 형상에 있어서 마름모꼴로 형성되어 있을 수 있다. 그러나 시스템지지체(20)의 주축에 관하여 정사각형의 또는 구형의 칩패드는 축에 평행하게, 그리고 칩은 여기에 대하여 어떤 각도를 가지고 장착되는 동안에 예를들면 외부접촉부의 다르게 배열되어 있는 경우에 역시 소위 반대의 배열이 생각될 수 있다. 이 접촉부들(21)을 분리하는 스릿트들(24)에 의하여 형성된 선들은 역시 변동되어질 수 있으며, 그 결과로 얻어진 기대된 효과는 크거나 작든지간에, 특히 칩들 자신이 중첩하는 범위에서, 상기 칩에 사선방향으로 뻗쳐있는 스릿트의 길이들에 의하여 좌우된다.
제1도에 의한 시스템지지체(20)로부터 출발하여 제2도, 제3도 및 제4도를 이용하여 아래에 전자모쥴의 중요한 제조단계가 기술된다.
제2도는 구형의 반도체-칩(1)이 시스템지지체의 패드(22)위에 장착된 구형의 반도체 칩(1)을 보인다.
상기의 칩(1)을 통하여 제1도에서 지시한 가능한 최대의 크기(1b)보다 약간 더 작으며, 그러나 칩(1)은 칩패드를 상당히 지나서 돌출하며 그리고 외측접촉부(21)의 인접한 부분을 덮는다. 칩의 반도체 회로로부터 외부 접촉부(21) 까지의 와이어배선(3)은 이미 공지된 방법으로 만들어져 있다. 칩의 조립이나 또는 시스템지지체(20)의 금속판구조체에의 칩의 기계적인 결합을 보증을 위해 시스템지지체의 금속판구조체에 칩을 부착하기 위하여 바람직하게는 절연작용을 하는 접착성필름(2)이 사용된다. 이 경우에 이 필름(2)은 칩과 동일한 크기와 형상을 가지며 가열될 때 중합하는 접착성 코팅을 가지는(예를들면 폴리아미드 또는 폴리에스터와 같은) 내열성의 합성수지로부터 되어있다. 칩(1)을 조립하기 위해 사용된 필름(2)은 금속의 시스템지지체와 칩의 재료사이의 열팽창에서의 큰 범위를 보상하며 그리고 그밖에도 밖으로부터 시스템지지체에 작용하는 타격들을 흡수하는 그의 능력에 의하여 칩을 역시 보호하는 이점을 갖는다. 또 필름(2)은 외측접촉부(21)로부터 칩을 전기적으로 절연시킨다. 칩(1)으로 부터의 부접촉부 까지의 와이어 배선(3) 및 조립은 이들이 리드후레임 또는 다른 기질들과 같이 시스템지지체상에서 반도체 조립을 위하여 널리 사용되어진 바와같은 확증된 전자 동화된 고성능 조립설비에 의하여 행하여진다.
제2도에 의한 조립후에 이 조립되어진 시스템지지체(20)는 얇고 편평한 합성수지케이싱의 제조를 위하여 제4도에 개략적으로 나타내어진 바와 같이 다이캐스팅 다이 안에 집어넣어진다; 즉 바람직하게는 이것은 일시에 여러개의 모쥴을 수용할 수 있는 다중의 다이 이어야 한다.
편탄한 시스템지지체(20)의 완전히 비어있는 표면은 다이의 하반부의 실제로 평탄한 표면과 밀접한 접촉으로 놓여져 있으며 이 다이의 상반부(41)는 공극(10')을 형성한다. 다음에 합성수지재료가 상기 공극(10')속으로 주입되며 그리고 칩(1) 주위에서 그리고 안에서는 칩(1)과 시스템지지체(20)의 부품들이 다이캐스팅시에 시스템지지체(20)의 부분들 사이에서 압축되어서 케이싱(10)의 외부형상이 형성된다.
제3도는 중간제품의 마무리 가공된 형상과 그의 케이싱(10)을 보인다.
다이캐스팅시에는 웨브(28)까지의 전체의 스릿트(23) 및 (24)와 제1도에서 보여진 모든 통공들(31)을 포함하며, 웨브(28)까지의 전체의 스릿트(23) 및 (24)를 합성수지재료로 채웠다. 이 합성수지재료는 어디에서나 제4도가 보이는 바와같이 다이의 하반부(40)상에 지지된 시스템지지체(20)의 외측면을 가지고 증가를 끝낸다. 이것은 특히 모든 통공들(31)의 횡단면에서도 역시 적용된다. 케이싱(10)의 합성수지 재료와 시스템지지체의 접촉부(21)의 외측면든 전자모쥴의 한측면; 즉 그의 평탄한 표면(12)을 형성한다 (제5도 참조).
케이싱(10)을 위한 합성수지재료는 이들이 실리콘 칩들을 매설하기 위하여 일반적으로 공지되고 사용되어지는 바와같이 바람직하게는 적은 열팽창계수를 가지는 듀로프라스틱 합성수지, 즉 소위 높은 석영비율을 포함하는 소위 저응력재료(low-stress material)이어야 한다. 이에 반하여 시스템지지체(20)를 위하여 사용된 금속은 높은 팽창계수를 가지며 주입된 합성수지의 온도 때문에 다이 내에서 그러므로 팽창한다. 뒤에 금속이 냉각시에 이 금속은 다시 수축하며 그리고 이것이 경화할 때 채우고 있는 경화된 합성수지를 둘러싸며, 그래서 높은 밀도의 대단히 강한 압축횟트(fit)를 생성시킨다. 이것으로 인하여는 케이싱합성수지가 다이캐스팅과정 동안에 금속부품을 지나서 확장할 것을 필요로 하는 일이 없이 그리고 금속의 변형 또는 두께에서의 가공이 필요하여지는 일이 없이 금속부품과 케이싱합성수지 사이에서의 기계적으로 안정된 결합이 얻어진다.
이 얇고 편평한 합성수지케이싱(10)의 형상은 예를들면 제4도 내지 제6도로부터 명백한 바와같이 두께에서 단계가 형성되어 있을 수 있다. 이 경우에는 다만 케이싱의 중앙 부분만이 온전한 두께로 되어 있으며 여기서 합성수지재료는 칩과 와이어(3)를 둘러싸며 그래서 외측접촉부 그리고 편평측면(12)의 반대측에 놓여있는 케이싱의 편평측면(11)을 형성한다.
합성수지케이싱(10)이 성형된 후에 제3도에서 보여진 바와같이, 다이로부터 들어낸 중간제품은 다음의 방법으로 계속 가공된다; 먼저 2개의 대칭선(32)(이중에서 다만 하나가 제3도에서 볼 수 있음)을 따라서 모쥴이 시스템지지체(20)의 후레임으로부터 자유롭게 절단된다.
동시에 모쥴의 배선을 위한 어스접속을 형성하며 (제1도에서 상부 우측에 있는)외측접촉부와는 상기의 브릿지(25)를 거쳐서 칩패드(22)로 부터의 전기적으로 연결하는 하나의 단일한 웨브(28a)(제3도 및 제6도)를 제외하고는 케이싱을 빙둘러서 웨브들(28)이 펀칭되어 진다. 이 상태에서의 전자모쥴을 가지고는 이제는 그의 외측접촉부를 거쳐서 전기적으로 시험을 위하여 적합할 수 있다. 크레디트카드의 형상과 크기로된 칩카아드와 같은 얇고 편평한 합성수지몸체 또는 매질에 모쥴이 통합되어지게 되어 있는 현재의 경우에서는 금속러그들(lugs)(26) 및 (27)은 제5도 및 제6도에서 보여진 바와같이 굴곡선들(30)을 따라서 케이싱(10)을 빙돌아서 꾸부려진다. 상기의 굴곡부분들은 시스템지지체(20)의 반대편에 놓여있는 모쥴의 측방(11)을 향하여 뻗쳐진다. 현재의 예에서는 이들은 모쥴(M)의 전체두께에 걸쳐서 뻗쳐 있으며 그래서 상기한 러그들의 단부들이 외측접촉부(21)의 반대편에 놓여있는 케이싱의 편탄한 표면(11)의 평면안에 놓이게 된다. 케이싱(10)에 관하여 서로 반대편에 있는 2개의 러그들(27)과 그리고 또 러그들(26)의 일부는 외측접촉부(21)와 기계적으로 연결되어 있으며, 한편 또다른 러그들(26)은 제1도에서 보여진 바와같이 칩패드에 결합된 양 브릿지들(25)로부터 돌출하고 있다.
위에서 제1도와 관련하여 언급된 통공들 또는 윈도우(29)는 이제는 제5도 및 제6도에서 보여 보여진 바와같이 러그들이 굴곡된 범위 안에 있다.
제5도 및 제6도에 보여진 완성 가공된 전자모쥴(M)은 이제는 제7도에서 보여진 바와같이 2개의 다이의 반부들(44) 및 (45)을 가지는 다이캐스팅 다이안으로 삽입하기 위하여 준비된다. 2개의 러그들(27)의 단부에는 조립 로봇트의 파지구에 의하여 파지되어 질 수 있는 적합한 구멍들(35)이 형성되어있다. 그밖에도 모쥴(M)이 칩카아드를 위한 다이공극(K')안에 정확하게 위치시켜지는 것을 보증하기 위하여 제7도에서 보여진 바와같이, 다이캐스팅 다이의 중심조정핀(46)이 물려지는 중심조정구멍(36)이 존재한다.
이 위치방법은 모쥴의 외측접촉부에서 직접 이루어지며 간접적으로 모쥴케이싱을 거쳐서 행하여지지 않음을 알 수 있다.
합성수지 케이싱(10)을 지나서 돌출하는 시스템지지체(20)의 러그들(27)은 일반적으로 모쥴들(M)의 조작을 위하여 사용된 자동화된 조립체와 상호작용 하도록 설계되어 있다. 예를들면 보여진 바와같이 형상을 가지는 모쥴의 금속구조물의 파지구 그리고/또는 위치 조정용 형상체(35),(36)는 모쥴의 외측접촉부(21)에 대하여 정확한 위치관계에 있다. 이것은 역시 예를들면 시험운전시, 포장시등에도 모쥴의 정확한 자동적인 조종과 정확한 위치조정이 보증된다. 합성수지 구조보다도 오히려 금속의 사용과 그리고 2개의 러그들의 윤곽체들(35),(36) 사이의 비교적 큰 간격은 상기의 높은 위치조정 정확성을 보증한다.
제7도에서 보여진 바와같이 다이캐스팅 다이(44),(45) 안으로는 얇은 장식용 필름(48)이 놓여질 수 있으며 이 장식용 필름에 대하여는 전자모쥴(M)이 이때 편평측면(12)내지 외측접촉부를 가지고 놓여지게 된다. 이것을 위하여 사용된 필름은 열 이전 인쇄프로세스에 적합할 수 있는 것과 같은 그러한 방법으로 이 프로세스에서는 인쇄된 영상은 다이의 공극(k')에로 주입된 프라스틱과만 결합하며 그러나 전자모쥴의 금속부품과는 결합하지 않는다.
필름(48)은 그 자체가 공지된 방법으로 칩카아드의 해당하는 면상에 프린트 된 영상을 얻기 위하여 사용된다. 전자모쥴(M)은 다이(45)의 상반부에서 하나의 레벨(47)에 의하여 덮혀지며 이 라벨은 전체의 칩카아드-형 상체에 걸쳐서 뻗쳐있으며 그리고 이것은 역시 프린트되어 있다. 칩카아드를 만들기 위하여 다이의 공극(K')안으로의 칩카아드를 형성하는 합성수지(열가소성 물체, 바람직하게는 ABS)의 분사는 마찬가지로 그 자체가 공지된 기술을 사용한다. 이 방법에서 모쥴(M)은 상기의 카아드의 재료와 정확하게 중심이 맞추어지면서 이 모듈의 가장자리의 모든 주위에 합성수지재료가 주입되어진다. 열가소성재료는 이 경우에 윈도우(29)를 통하여 그리고 또 전체의 러그들(26),(27)사이에서 측방으로 통과하며 그래서 모쥴의 금속부품들 사이에 특히 그의 외측접촉부 및 카아드의 재료와의 사이에 극단적으로 안정된 기계적인 고정이 발생한다. 열가소성 재료가 모쥴의 어느 면상에서도 뒤에 주입하여 붙여지지 않으며, 즉 전자모쥴의 두께는 카아드가 만들어진 열가소성재료와 동일하다는 것이 주목할 가치가 있다. 환언하면, 주입된 카아드재료의 전체두께가 모쥴케이싱(10)에 대하여 이용할 수 있다. : 그래서 최대 0.84mm의 규격화된 카아드 두께의 경우에 그리고 예를들면 0.12mm의 라벨(47)의 두께의 경우에는 이로서 0.72mm의 모쥴케이싱(10)의 두께가 결과한다.
전술한 전자모쥴 내지 이것의 적합한 변형들은 역시 다른 얇고 편평한 합성수지대상물 내지 예를들면 전자키이와 같은 지지체들에 통합될 것이 추천되어진다. 그러나 일반적으로는 즉, 예를들면(표면실장-기술, surface mounted devices)에 의하여 인쇄회로기판상에 부품들의 조립체에서와 같이 얇고 편평한 타입의 모쥴이 필요하던가 또는 특별한 이득을 제공하는 곳은 어느 곳이든지 통합과 사용의 여러가지 다른형태가 가능하다.
제8도 내지 제13도는 극히 얇은구조의 전자모쥴과 그의 제조에 관한 또다른 실시형태를 나타낸다. 이 경우에 모쥴의 케이싱의 다이캐스팅 및 카아드(또는 다른 지지체)에로의 모쥴의 통합은 상술한 바와 유사하며 별도로 표시되지 안았으며 그리고 이것은 해당하는 제4도와 제7도와 그리고 위에서 나온 관련된 기술을 참조하도록 지시된다.
제8도내지 제13도에 의한 실시예에서의 모쥴의 많은 부분들이 전술한 실시예의 그 부분들에 유사하며 그래서 동일한 관련숫자로 표시되어 있다. 이에 반하여 제8도에 의한 시스템지지체(20')에서는 다음의 상위가 적용된다 : (제1도에 의한 28과 같이) 외측접촉부(21)에서 칩패드(22)로부터 멀리 떨어진 부분은 서로가 웨브를 거쳐서 연결되지 않았으며, 그러나 이들은 분리되어서 시스템지지체(20')의 측방 가장자리에로 뻗쳐져 있다. 이 접촉부(21)는 (31 및 29와 같은) 통공을 갖지 안았다: 그 대신에 측방의 요입부(29')가 형성되어 있으며 이 요입부에로는 제10도로부터 알 수 있는 바와같이 굴곡선(30)상에 놓여있다. 칩패드를 유지하는 브릿지들(25) 상에는 외측으로 놓여있는 부분들이 웨브(16)를 거쳐서 시스템지지체와 연결되어 있으며 그리고 이 웨브(16)의 양측에로는 스릿트들(17)이 형성되어있으며; 이 스릿트들은 서로가 그리고 접촉부(21)에 평행하게 되어 있으며 그리고 제10도에서 보인 바와같이 또다른 굴곡선(30)상에 놓여 있다.
제9도는 시스템지지체(20')위에 장착되어지고 그리고 도선(3)을 거쳐서 외부 접촉부(21)와 전기적으로 연결된 칩(1)이 나타내어져 있다. 이 칩(1)은 이 시스템지지체(20')와는 그 안에 놓여있는, 절연하는 결합필름(2')에 의하여 연결되어 있으며 그러나 현재의 실시예의 경우에는 이 필름(2')은 접촉부(21)를 거쳐서 브릿지(25)그리고 또 스릿트(17)까지 칩(1)의 범위를 지나서 뻗쳐있다; 특히 이 필름은 칩패드와 외부접촉부와의 경계를 형성하고 있는 모든 스릿트들(23) 및 (24)을 역시 커버한다. 이 필름(2')은 예를들면 전형적으로는, 예를들면 약 50㎛ 두께의 KAPTON또는 MYLAR와 같은 폴리이미드와 같은 테이프재료로 부터 만들어져 있으며 그리고, 시스템지지체(20')위에 적용되기 전에 다이 절단되거나 또는 펀칭되어지는 다음과 같은 구멍들 :
- 웨브(16)를 노출되게 하는 2개의 개구(5),
- 외측접촉부(21)에로의 와이어(3)의 통과안내를 위한 개구(6),
- 제8도에서 보인 바와같이 카버를 위하여 상응하는 구멍(7')에 일치하게 가져와진 중심조정구멍(7),
- 모쥴-케이싱(10)의 다이캐스팅시에 발생하는 스프루(sprue) 또는 스토크(stalk)(42)의 범위에 있는 가장자리요입부(8) (제9도에서 부분(42) 및 (10)은 파선으로 표시됨), 등을 갖는다.
- 필요한 경우에는 칩패드의 범위에는 도전성의 접촉제를 사용하여 칩의 하측을 시스템지지체와 연결하기 위하여 하나의 구멍(9)이 남겨질 수 있다. 그렇게 준비된 필름의 구간(2')은 훨씬 위에서 제2도와 관련하는 접착성필름(2)에 대하여 기술된 바와같이 시스템지지체(20')위에 층상이 만들어질 수 있다. 그 다음에 칩(1)은 접착성필름상에 결합되고 그리고 상술되어진 바와 유사하게 전기적 연결이 만들어진다.
이 실시예에서 필름(2')은 칩과 시스템지지체 사이에서 탄성적인, 기계적인 결합 이외에 또다른 기능들을 가진다; 즉 이 접착성필름에 의하여 인접하는 접촉부들(21), 칩패드(22) 그리고 브릿지들(25)사이의 큰 면적에 걸치는 밀접한 결합이 만들어진다. (제4도와 유사한 다이안에서의)케이싱(10)의 다이캐스팅의 경우에는 필름(2')은 스릿트(23),(24)속으로 그리고 모쥴의 외측 표면상에 외측접촉부(21)하에서, 합성수지재료의 침투를 방지하며 즉 이것은 외측표면에서의 소위 플래쉬(Flash)의 원하지 않는 형성을 방지한다. 그 자체가 약간의 전기 전도도를 가지는, 사용된 필름재료 및/또는 접착성 코팅은 예를들면 외측접촉부에 도달하는 정전기적 방전의 결과로 전압피이크들이 효과적인 완충을 위하여 소위 ESD를 위하여(ESD=electrostatic discharge) 사용되어 질 수 있다; 즉 이것은 칩-카아드의 경우에 여기서 외측접촉부와 같은 칩의 집적된 회로의 단자들이 칩의 외측에 노출되어 있으며 그리고 서로가 절연되어 있기 때문에 특히 중요하다. 스릿트들(17)의 범위 안에서 필름(2')의 또다른 중요한 기능은 아래에서 제11도 및 제13도에 관련하여 설명된다.
현재의 제2의 실시예의 경우에 시스템지지체(20')와 케이싱(10)사이의 기계적인 연결은 실제적으로 다만 간접적으로만 필름(2')을 거쳐서만 이루어진다.
한편으로 필름(2')상에 케이싱의 합성수지의 접착과 다른 한편으로 시스템지지체상에의 필름의 부착은 케이싱의 재료와 시스템지지체의 재료 사이의 직접적인 접착보다 상당히 더 강하다는 것이 증명되어왔다. 즉 접착성필름(2')은 모쥴(M)을 상당히 튼튼하게 만들며, 특히 이것은 칩-카아드의 표면으로부터의 외측접촉부의 헐거워지거나 또는 끌려나오는 것을 효과적으로 방지한다. 반대로 케이싱(10)의 다이캐스팅후에 시스템지지체의 금속표면상에 직접 형성하는 스프루 또는 스포크(42)는 그의 금속기질로부터 용이하게 제거하거나 케이싱의 가장자리에서 파단되게 한다.
모쥴이 케이싱(10)을 만들기 위해 다이캐스팅 다이로부터 집어내어질 때 그리고 스푸루 혹은 스토크의 제거 후에 2개의 대칭인 표면(14)이 시스템지지체(20')로부터 펀칭되어지며, 한편 이 모쥴은 아직도 그의 양 웨브(16)에 의하여 지지되어 있는 것을 제10도는 보인다. 상기의 절단이 없는 조작은 외측에서 접촉부들(21)을 분리하나, 그러나 이들은 접착성필름(2')을 거쳐서 케이싱(10)에 아직도 부착된 채로 머물러 있다. 러그들(27)의 윤곽은 동일한 펀칭과정에서 성형되며 동시에 구멍(35)이 상부 러그(27)에서 펀칭되어 질 수 있으며 여기서 스프루 또는 스토크(42)가 제거된다. 동일한 작업에서, 4개의 러그들(34)이 역시 스릿트들(17)의 가까이에 2개의 웨브(16)의 양측방에 역시 펀칭되어 진다.
다음단계에서 이제는 모쥴의 가장자리들 위에서 굴곡선들(30)을 따라서 시스템지지체의 금속스트립의 돌출하고 있는 부분들을 굴곡공구가 굴곡하며, 이렇게 하므로써 웨브들(16)은 편평하게 머무르며 그리고 모쥴을 시스템지지체에 부착된 상태에 유지한다. 마지막으로 또다른 펀칭공구가 역시 웨브(16)를 다듬질하며 그리고 이로서 완성 가공된 모쥴(M)을 시스템지지체(20')로부터 방출한다(제11도).
제11도내지 제13도에서 보여지고 상술한 바와같이 전자동화된 방법으로 생산된 모쥴(M)은 이제는 제 1실시예에 대한 제7도에 의한 전술한 예에서와 유사하게 다이캐스팅 기술에 의하여 칩카아드로 또는 다른 지지체에로 통합되어 질 수 있다. 이 경우에는 신뢰성 있는 고정등에 관련하여 대체로 동일한 특성과 이점들이 얻어진다. 지지체몸체의 합성수지 재료가 마찬가지로 케이싱(10)의 가장자리 둘레에 주입되며 모쥴케이싱(10)을 둘러싸고 있는 평탄한 표면에 결합하며, 이것은 필름(2')에 의해서 덮혀지고 그리고 제11도 내지 제13도로부터 쉽게 인식되는 바와같이 굴곡된 부분들(26'),(27) 및 (34)에서 결합된다.
마지막으로 제13도는 스릿트(17)를 횡단하여 펼쳐진 필름(2')의 추가적인 기능을 보인다. 칩카아드와 같은 지지몸체 또는 대상물의 다이 캐스팅시에 합성수지가 스릿트(17) 속에로 침투하거나 그러나 거기서 필름(2')으로 인하여 스릿트를 따라서 분리된 채로 머무른다. 이것은 카아드가 굴곡될 때 생성된 응력을 큰 한도로 대항할 수 있는, 스릿트(17)를 따르는 유용한 힌지효과를 제공하며, 그래서 또 카아드의 과도한 굴곡으로 인한 손상으로부터 모쥴(M)과 칩(1)을 보호할 수가 있다. 필요한 경우에는 물론, 역시 러그들의 범위에 또다른 스릿트를 제공하며 이들 러그들과 그리고 굴곡되어지는 구역들을 지나서 뻗치게 하는 것이 가능하다. 칩카아드의 경우에는 그러나 4각형의 카아드 형상의 내부에서 모쥴(M)의 확립된 표준화된 배열때문에 카아드 재료와 러그들(34) 사이의 결합이 러그들(26'),(27)에서의 상응하는 결합보다 상당히 더 큰 굴곡응력을 받기 쉽게 된다.

Claims (17)

  1. 구역들이 간극들에 의하여 경계가 정하여진 하나의 칩구역과 외측접촉부들을 가지는 금속리드후레임과; 상기칩구역상에 고정된 하나의 칩과; 금속리드후레임상에 배열된 하나의 테이프와; 와이어들의 각각이 그의 적절한 외측접촉부를 가지고 칩의 적절한 구역을 전기적으로 연결하고 있는 다수의 연결와이어들과; 칩과 와이어들로 둘러싸며 하나의 케이스를 형성하고 여기서 외측접촉부들은 상기케이스의 하부표면상의 평면내에 놓여있으며, 이 프라스틱재료는 상기케이스의 상부표면을 구성하는 그러한 프라스틱재료와; 그리고 칩을 보호하기 위한 수단을 포함하는, 초박형구조로된 전자모쥴에 있어서, 테이프는 절연성이 있으며, 각각의 적어도 일부분의 피복되지 않은 외부접촉구역들을 남기며, 그리고 칩의 하부에 배열된 칩구역의 적어도 일부분 위에로 뻗쳐있으며; 프라스틱재료는 케이스의 측면들을 구성하며; 그리고 칩을 보호하기 위한 수단들은 바람직하게는 45°가 되는 어떤 각도하에서 구역과 칩경계들을 경계로 정하는 간극들에 관한 상대적인 방위를 포함하는 것을 특징으로 하는 전자모쥴.
  2. 칩-아일랜드(22)의 양측에 배열되어 있으며 외측 접촉부(21)의 평행한 2개의 열을 가지는 제1항에 있어서, 칩-아일랜드(22)는 대체로 정사각형이며, 그리고 상술한 열에 대하여 수직이거나 내지 평행으로된 대각선들을 가지고 배열되어 있는 것을 특징으로하는 전자모쥴.
  3. 제1항 또는 제2항에 있어서, 칩-아일랜드(22)를 경계하고 있는 상술한 간극(23)으로부터 출발하고 있으며 외측접촉부(21)를 분리하고 있는 간극(24)이 적어도 부분적으로 금이 새겨진 선들을 따라서 지나고 있는 것을 특징으로하는 전자모쥴.
  4. 제1항에 있어서, 칩-아일랜드(22)와 인접하여있는 범위에 있는 외측 접촉부(21), 그리고 또 칩-아일랜드(22)와 연결되어있는 시스템반송체(20)의 범위(25)는 통공들(31)을 가지며 이 통공들은 합성수지케이싱(10)의 압축재료로서 채워져 있으며, 여기서 통공의 횡단면에 있는 압축재료는 접촉부(21)의 외측과 결합하여 놓여있는 것을 특징으로하는 전자모쥴.
  5. 제1항에 있어서, 반도체-칩(1)은 절연되는 접착박지(2, 2')을 사용하여 칩-아일랜드(22)위에 장착되어 있는 것을 특징으로하는 전자모쥴.
  6. 제5항에 있어서, 반도체-칩(1)이 칩-아일랜드(22)를 측방으로 지나서 돌출하며 절연하는 접착박지(2, 2')를 거쳐서 역시 외측 접촉부(21)의 인접한 범위에 부착되는 것을 특징으로 하는 전자모쥴.
  7. 제5항에 있어서, 접착박지(2')는 통과하면서 역시 외측접촉부(21)위에 뻗쳐있으며 그리고 이것과는 대체로 아주편평하게 결합되어 있는것을 특징으로하는 전자모쥴.
  8. 제5항내지 제7항중의 어느하나의 항에 있어서, 접착박지(2, 2') 및/또는 그의 접착재료층은 작은 전기전도도를 가지는 것을 특징으로하는 전자모쥴.
  9. 합성수지 케이싱(10)과 중심이 맞추어진 편평한 합성수지-대상물에로의 주입을 하게되어 있는 전항들중의 어느하나의 항에 의한 전자모쥴에 있어서, 시스템반송체(20, 20')는 케이싱 가장자리의 외측에 놓여있는 돌출부들(26, 27, 26', 34)을 형성하며, 이 돌기부들은 케이싱의 반대편에 놓여있는 편평측면(11)에의 방향으로 굽어져 있는것을 특징으로하는 전자모쥴.
  10. 제9항에 있어서, 상술한 돌출부들(26, 27, 26', 34)의 적어도 일부는 통공들(29, 17) 또는 요입부(29')를 굴곡부의 범위에 가지는 것을 특징으로하는 전자모쥴.
  11. 제8항 또는 제10항에 있어서, 접착박지(2')는 역시 돌출부들(34)의 적어도 일부를 거쳐서 이들의 통공들(17)의 범위에서 뻗쳐있는것을 특징으로하는 전자모쥴.
  12. 제9항에 있어서, 상기한 돌출부들(26, 26', 27)의 적어도 일부분은 외측 접촉부들(21)과 기계적으로 연결되어있는것을 특징으로하는 전자모쥴.
  13. 제9항에 있어서, 케이싱(10)에 관하여 서로 반대편에 놓여있는 2개의 돌출부들(27)은 이들의 단부의 범위에 중심조정개구들(36)이 형성되어있으며, 이 개구들은 모쥴을 수용하고 있는 다이캐스팅형(44, 45)의 중심조정기구들(46)의 파지를 위한 것으로 정해져 있는 것을 특징으로하는 전자모쥴.
  14. 안에 전자모쥴(M)이 제9항내지 제13항중의 어느 하나의 항에 의하여 주입되어지는 특히 크레디트카아드 형상으로된 편평한 합성수지대상물에 있어서, 이 대상물의 주입재료의 두께는 전자모쥴의 두께와 동일한 것을 특징으로하는 편평한 합성수지 대상물.
  15. 전자모쥴의 외측접촉부(21)는 합성수지케이싱(10)과 연결되어있으며 그리고 편평한 강판구조의 형상으로된 시스템 반송체(20, 20')로부터 형성되어 있으며, 여기서 이 시스템 반송체(20, 20')상에는 케이싱(10)에 의하여 둘러쌓여진 반도체-칩(1)이 조립되어있는, 편평구조방식으로된 전자모쥴에 있어서, 시스템 반송체(20, 20')는 조립자동기계와의 공동작용을 위하여 정하여진, 합성수지케이싱(10)의 외부에 있는 돌출부들(27)을 가지며, 이 돌출부들은 파지구윤곽체 및/또는 위치조정윤곽체(35, 36)를 갖추고 있으며 이 윤곽체들은 모쥴(M)의 외측윤곽(21)에 대하여 정확한 위치관계가 성립되는 것을 특징으로 하는 전자모쥴.
  16. 제15항에 있어서, 편평한 합성수지케이싱(10)의 2개의 서로 반대편에 놓여있는 가장자리마다 떨어져있는 2개의 돌출부(27)가 존재하는 것을 특징으로하는 전자모쥴.
  17. 제15항 또는 제16항에 있어서, 돌출부들(27)의 외측접촉부(21)중의 하나로 부터 각각 나오며 합성수지케이싱(10)의 외측에서 케이싱의 두께에 걸쳐서 절곡되어있으며 그리고 이들의 단부를 가지고는 외측 접촉부들(21)의 반대측에 놓여있는 하나의 케이싱-편평측(11)의 평면으로 도달하는 것을 특징으로하는 전자모쥴.
KR1019930025433A 1992-11-27 1993-11-26 초박형 구조로된 전자모쥴 KR0174761B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH363392A CH686325A5 (de) 1992-11-27 1992-11-27 Elektronikmodul und Chip-Karte.
CH03633/92-9 1992-11-27

Publications (2)

Publication Number Publication Date
KR940013306A KR940013306A (ko) 1994-06-25
KR0174761B1 true KR0174761B1 (ko) 1999-02-01

Family

ID=4260178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930025433A KR0174761B1 (ko) 1992-11-27 1993-11-26 초박형 구조로된 전자모쥴

Country Status (11)

Country Link
US (1) US5550402A (ko)
EP (4) EP0599194A1 (ko)
JP (1) JP2515086B2 (ko)
KR (1) KR0174761B1 (ko)
AT (1) ATE192883T1 (ko)
AU (2) AU671868B2 (ko)
CA (1) CA2109761C (ko)
CH (1) CH686325A5 (ko)
DE (1) DE59310040D1 (ko)
IL (1) IL107696A (ko)
MY (1) MY111079A (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3383398B2 (ja) * 1994-03-22 2003-03-04 株式会社東芝 半導体パッケージ
DE4443767A1 (de) * 1994-12-08 1996-06-13 Giesecke & Devrient Gmbh Elektronisches Modul und Datenträger mit elektrischem Modul
DE19512191C2 (de) 1995-03-31 2000-03-09 Siemens Ag Kartenförmiger Datenträger und Leadframe zur Verwendung in einem solchen Datenträger
KR0170316B1 (ko) * 1995-07-13 1999-02-01 김광호 반도체 장치의 패드 설계 방법
JPH0964240A (ja) 1995-08-25 1997-03-07 Toshiba Corp 半導体装置および半導体装置の製造方法
DE19607212C1 (de) * 1996-02-26 1997-04-10 Richard Herbst Verbundkörper, Verfahren und Kunststoff-Spritzgießwerkzeug zur Herstellung eines solchen
RU2156521C2 (ru) * 1996-05-17 2000-09-20 Сименс Акциенгезелльшафт Несущий элемент для полупроводниковой микросхемы
JPH09327990A (ja) * 1996-06-11 1997-12-22 Toshiba Corp カード型記憶装置
US5796586A (en) * 1996-08-26 1998-08-18 National Semiconductor, Inc. Substrate board having an anti-adhesive solder mask
US5796570A (en) * 1996-09-19 1998-08-18 National Semiconductor Corporation Electrostatic discharge protection package
US5773876A (en) * 1996-11-06 1998-06-30 National Semiconductor Corporation Lead frame with electrostatic discharge protection
US5907769A (en) 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
DE19721281C2 (de) * 1997-05-21 1999-04-01 Ods Landis & Gyr Gmbh & Co Kg Chipmodul für eine Chipkarte
TW330337B (en) * 1997-05-23 1998-04-21 Siliconware Precision Industries Co Ltd Semiconductor package with detached die pad
EP0938060A1 (de) * 1998-02-20 1999-08-25 ESEC Management SA Verfahren zur Herstellung eines Chipobjektes und Chipobjekt
JP2002500794A (ja) * 1998-03-27 2002-01-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 金属リードフレームを主体とする差し込みモジュールを有するデータ媒体
EP1068640A1 (de) * 1998-04-06 2001-01-17 Infineon Technologies AG Verwendung der baulichen beschaffenheit eines elektronischen bauteils als referenz bei der positionierung des bauteils
DE19816066A1 (de) * 1998-04-09 1999-10-14 Philips Patentverwaltung Folie als Träger von integrierten Schaltungen
FR2781068B1 (fr) * 1998-07-07 2000-10-13 Rue Cartes Et Systemes De Procede de fabrication d'une carte a microcircuit permettant de limiter les contraintes mecaniques transmises a celui-ci et carte ainsi obtenue
EP1118111A1 (de) * 1998-09-29 2001-07-25 Tyco Electronics Logistics AG Verfahren zum eingiessen eines flachen elektronikmoduls in einen kunststoffkartenkörper durch thermoplastisches spritzgiessen
EP1009023A1 (de) * 1998-12-09 2000-06-14 ESEC Management SA Verfahren zur Verbindung von zwei Leiterstrukturen und Kunststoffobjekt
US6179210B1 (en) * 1999-02-09 2001-01-30 Motorola, Inc. Punch out pattern for hot melt tape used in smartcards
DE19922473A1 (de) * 1999-05-19 2000-11-30 Giesecke & Devrient Gmbh Chipträgermodul
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
EP1119047A1 (de) * 2000-01-18 2001-07-25 Infineon Technologies AG Flächiger Träger für ein Chipmodul und Herstellungsverfahren für ein Chipmodul
US6538304B1 (en) * 2000-11-16 2003-03-25 Texas Instruments Incorporated Corner bonding to lead frame
DE10111028A1 (de) * 2001-03-07 2002-09-19 Infineon Technologies Ag Chipkartenmodul
DE10158770B4 (de) * 2001-11-29 2006-08-03 Infineon Technologies Ag Leiterrahmen und Bauelement mit einem Leiterrahmen
EP1629690B1 (en) * 2003-05-09 2008-04-02 Widex A/S A method for manufacturing a carrier element for a hearing aid and a carrier element for a hearing aid
DE10333840B4 (de) * 2003-07-24 2006-12-28 Infineon Technologies Ag Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
DE202004003554U1 (de) 2004-03-04 2004-06-03 Novacard Informationssysteme Gmbh Chipkarte
US7495926B2 (en) * 2004-10-05 2009-02-24 Sony Ericsson Mobile Communications Ab Interface module for electronic devices
US7714415B2 (en) * 2006-04-28 2010-05-11 Intersil Americas, Inc. Leadframe structures for semiconductor packages
DE102007038318A1 (de) * 2007-08-14 2009-02-19 Giesecke & Devrient Gmbh Hochgeprägter kartenförmiger Datenträger
JP2009253153A (ja) * 2008-04-09 2009-10-29 Asmo Co Ltd 樹脂封止型半導体装置
JP5649277B2 (ja) 2008-12-22 2015-01-07 ローム株式会社 半導体装置
US9293435B2 (en) 2009-09-11 2016-03-22 Rohm Co., Ltd. Semiconductor device and production method therefor
EP2369904A1 (fr) * 2010-03-16 2011-09-28 Gemalto SA Module électronique à contacts latéraux, dispositif le comportant et procédé de fabrication d'un tel module
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD701864S1 (en) 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
CN103928431B (zh) * 2012-10-31 2017-03-01 矽力杰半导体技术(杭州)有限公司 一种倒装封装装置
EP2731058A1 (fr) * 2012-11-13 2014-05-14 Gemalto SA Procédé de fabrication d'un module à puce électronique anti-charge électrostatique
US11416728B2 (en) 2019-08-15 2022-08-16 Federal Card Services, LLC Durable dual interface metal transaction cards
US11455507B2 (en) 2019-10-13 2022-09-27 Federal Card Services, LLC Metal transaction cards containing ceramic having selected coloring and texture
WO2022227537A1 (zh) * 2021-04-29 2022-11-03 上海凯虹科技电子有限公司 半导体器件及引线框架

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1383297A (en) * 1972-02-23 1974-02-12 Plessey Co Ltd Electrical integrated circuit package
US4215360A (en) * 1978-11-09 1980-07-29 General Motors Corporation Power semiconductor device assembly having a lead frame with interlock members
DE3051195C2 (de) * 1980-08-05 1997-08-28 Gao Ges Automation Org Trägerelement zum Einbau in Ausweiskarten
DE3130213A1 (de) * 1981-07-30 1983-02-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung einer tragbaren karte zur informationsverarbeitung
JPS60747A (ja) * 1983-06-17 1985-01-05 Hitachi Ltd レジンモ−ルドｉｃパツケ−ジ
JPS60171733A (ja) * 1984-02-17 1985-09-05 Hitachi Micro Comput Eng Ltd 半導体装置
JPS615530A (ja) * 1984-06-20 1986-01-11 Hitachi Ltd 半導体装置
FR2579798B1 (fr) * 1985-04-02 1990-09-28 Ebauchesfabrik Eta Ag Procede de fabrication de modules electroniques pour cartes a microcircuits et modules obtenus selon ce procede
JPS61234129A (ja) * 1985-04-09 1986-10-18 Yaesu Musen Co Ltd トランシ−バの制御方式
JPS61269345A (ja) * 1985-05-24 1986-11-28 Hitachi Ltd 半導体装置
FR2584862B1 (fr) * 1985-07-12 1988-05-20 Eurotechnique Sa Procede de fabrication en continu de micromodules pour cartes contenant des composants, bande continue de micromodules et micromodules realises selon un tel procede
JP2505172B2 (ja) * 1986-09-30 1996-06-05 日立マクセル株式会社 Ｉｃカ−ド
CA1290676C (en) * 1987-03-30 1991-10-15 William Frank Graham Method for bonding integrated circuit chips
US5150193A (en) * 1987-05-27 1992-09-22 Hitachi, Ltd. Resin-encapsulated semiconductor device having a particular mounting structure
JP2696532B2 (ja) * 1988-08-19 1998-01-14 株式会社日立製作所 半導体装置およびその製造方法
DE3809005A1 (de) * 1988-03-17 1989-09-28 Hitachi Semiconductor Europ Gm Chipmodul und seine herstellung und verwendung
JPH01270338A (ja) * 1988-04-22 1989-10-27 Mitsubishi Electric Corp モールド封止半導体装置
US4937656A (en) * 1988-04-22 1990-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
EP0339763A3 (en) * 1988-04-28 1990-04-25 Citizen Watch Co. Ltd. Ic card
JPH02144658A (ja) * 1988-11-28 1990-06-04 Hitachi Ltd 文字の配置制御方式
FR2645680B1 (fr) * 1989-04-07 1994-04-29 Thomson Microelectronics Sa Sg Encapsulation de modules electroniques et procede de fabrication
JPH0726139Y2 (ja) * 1989-04-17 1995-06-14 リズム時計工業株式会社 Ｉｃカード
FR2659157B2 (fr) 1989-05-26 1994-09-30 Lemaire Gerard Procede de fabrication d'une carte dite carte a puce, et carte obtenue par ce procede.
DE3924439A1 (de) * 1989-07-24 1991-04-18 Edgar Schneider Traegerelement mit wenigstens einem integrierten schaltkreis, insbesondere zum einbau in chip-karten, sowie verfahren zur herstellung dieser traegerelemente
JPH0373560A (ja) * 1989-08-14 1991-03-28 Nec Corp 半導体装置
JPH0793400B2 (ja) * 1990-03-06 1995-10-09 株式会社東芝 半導体装置
FR2673042A1 (fr) * 1991-02-18 1992-08-21 Em Microelectronic Marin Sa Module electronique resistant aux deformations mecaniques pour carte a microcircuits.
JP2927982B2 (ja) * 1991-03-18 1999-07-28 ジャパンゴアテックス株式会社 半導体装置

Also Published As

Publication number Publication date
EP0843358A3 (de) 1998-05-27
CA2109761C (en) 1998-01-06
IL107696A0 (en) 1994-02-27
EP0706214A3 (de) 1998-01-14
EP0843358B1 (de) 2000-05-10
AU688682B2 (en) 1998-03-12
EP0599194A1 (de) 1994-06-01
EP1028462A1 (de) 2000-08-16
EP0706214A2 (de) 1996-04-10
EP0843358A2 (de) 1998-05-20
AU671868B2 (en) 1996-09-12
CA2109761A1 (en) 1994-05-28
US5550402A (en) 1996-08-27
AU5837596A (en) 1996-09-05
ATE192883T1 (de) 2000-05-15
AU5184893A (en) 1994-06-09
JPH06236958A (ja) 1994-08-23
KR940013306A (ko) 1994-06-25
DE59310040D1 (de) 2000-06-15
MY111079A (en) 1999-08-30
JP2515086B2 (ja) 1996-07-10
IL107696A (en) 1998-02-22
CH686325A5 (de) 1996-02-29

Similar Documents

Publication Publication Date Title
KR0174761B1 (ko) 초박형 구조로된 전자모쥴
EP0854511B1 (en) Resin sealing type semiconductor device
US5563443A (en) Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
US5391916A (en) Resin sealed type semiconductor device
JP3248932B2 (ja) 集積回路を備えたデータキャリアおよびその製造方法
US7151013B2 (en) Semiconductor package having exposed heat dissipating surface and method of fabrication
US4919857A (en) Method of molding a pin holder on a lead frame
US5521433A (en) IC card including a substrate having improved strength and heat radiation properties
US6111315A (en) Semiconductor package with offset die pad
US5475569A (en) Method of testing fine pitch surface mount IC packages
CA2206786C (en) Electronic module of extra-thin construction
JP2609863B2 (ja) Ｉｃカード用リードフレーム
JP3181935B2 (ja) Ｉｃカード
JP3126782B2 (ja) 薄型半導体装置の製造方法
JP3895030B2 (ja) 半導体装置用基板及びそれを使用した半導体装置
JP2001229360A (ja) Ｉｃカード
KR100195514B1 (ko) 외부 접속 단자(채ㅜㅅㅁㅊ색)에 홈이 형성된 칩 온 보드 패키지 및 그를 이용한 아이씨 카드
JP2505359Y2 (ja) 半導体搭載用基板
JPH01119045A (ja) リードフレーム
JP2536568B2 (ja) リ―ドフレ―ム
JPH02293197A (ja) Ｉｃモジュール
JPS62224033A (ja) テ−プキヤリア装置
JPH06209067A (ja) 電子部品用リードフレーム
JPH02188299A (ja) Ｉｃモジュールおよびｉｃカード
JPH08104088A (ja) Ｉｃカード

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
J2XC Appeal (before the supreme court) - copy of complaint

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021025

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee