KR100195514B1 - 외부 접속 단자(채ㅜㅅㅁㅊ색)에 홈이 형성된 칩 온 보드 패키지 및 그를 이용한 아이씨 카드 - Google Patents

외부 접속 단자(채ㅜㅅㅁㅊ색)에 홈이 형성된 칩 온 보드 패키지 및 그를 이용한 아이씨 카드 Download PDF

Info

Publication number
KR100195514B1
KR100195514B1 KR1019960039325A KR19960039325A KR100195514B1 KR 100195514 B1 KR100195514 B1 KR 100195514B1 KR 1019960039325 A KR1019960039325 A KR 1019960039325A KR 19960039325 A KR19960039325 A KR 19960039325A KR 100195514 B1 KR100195514 B1 KR 100195514B1
Authority
KR
South Korea
Prior art keywords
external connection
chip
card
groove
connection terminals
Prior art date
Application number
KR1019960039325A
Other languages
English (en)
Other versions
KR19980020731A (ko
Inventor
이종명
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960039325A priority Critical patent/KR100195514B1/ko
Publication of KR19980020731A publication Critical patent/KR19980020731A/ko
Application granted granted Critical
Publication of KR100195514B1 publication Critical patent/KR100195514B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

본 발명은 칩 온 보드 패키지(chip on board;cob) 및 그를 이용한 아이씨 카드(IC card)에 관한 것으로, 칩 온 보드 패키지의 상부면의 양측에 형성된 전도성 구멍들 사이의 외부 접속 단자 표면에 그 전도성 구멍들이 형성된 면에 대하여 하향 단차지게 홈이 형성되어 있으며, 그 홈이 일측의 이렬 전도성 구멍들까지 연장되어 형성되어 있다.
따라서, 칩 온 보드 패키지가 내장된 아이씨 카드가 카드 리더에 삽입될 때, 그 카드 리더의 입력 단자들이 칩이 접착된 상면의 외부 접속 단자들의 표면에 대하여 이격되어 지나가게 되고, 최종적으로 그 아이씨 카드가 상기 카드 리더에 삽입되면, 이렬 입력 단자들이 그들에 각기 대응되는 이렬의 전도성 구멍들과 기계적으로 접촉되어 전기적으로 연결됨으로써, 종래에는 카드 리더의 입력 단자들이 외부 접속 단자들의 표면과 기계적으로 접촉된 상태에서 긁고 지나가기 때문에 발생되었던 문제점들이 극복될 수 있는 특징을 갖는다.

Description

외부 접속 단자(contactor)에 홈이 형성된 칩 온 보드 패키지 및 그를 이용한 아이씨 카드
본 발명은 칩 온 보드(chip on board;COB) 패키지 및 그를 이용한 아이씨 카드(IC card)에 관한 것으로, 더욱 상세하게는 칩 온 보드 패키지 표면의 외부 접속 단자에 홈이 형성된 칩 온 보드 패키지 및 그를 이용한 아이씨 카드에 관한 것이다.
최근 반도체 칩 패키지의 추이를 보면, 고밀도화, 소형화의 추세에 따라 리드 프레임을 사용하여 패키지가 구성된 후 기판에 실장되는 과정을 제거하여, 반도체 칩이 직접 기판 상에 실장되는 새로운 패키징(packing) 방법이 주목받고 있다.
이처럼 반도체 칩이 직접 기판 상에 실장된 패키지를 칩 온 보드 패키지라 한다.
이와 같은 칩 온 보드 패키지는 주로 아이씨 카드(IC card)에 이용되는데, 아이씨 카드는 현재 통용되고 있는 자기 스트라이프 카드(magnetic stripe card)를 대체할 것으로 기대되며, 공중전화 카드 등을 비롯하여 그 활용 폭이 점차 넓어질 것으로 전망된다.
그리고, 칩 온 보드 패키지는 사용되는 기판과 봉지 방법에 따라서 여러 가지 유형이 있는데, 주로 사용되는 기판은 글래스-에폭시(glass-epoxy) 재질의 플렉서블 필름(flexible film)으로 형성된 인쇄 회로 기판과, 비티 수지(BT resin) 재질로 형성된 인쇄 회로 기판(printed circuit board;PCB) 등이 있으며, 기판 상에 형성되는 금속 회로층은 기판의 한 면에만 형성되는 경우와 양면에 모두 형성되는 경우가 있다.
그리고, 봉지 방법은 액상의 에폭시 수지(epoxy resin)로 칩 주변을 덮은 후 경화시키는 코팅 방법과, 통상적인 패키지에서와 같이 에폭시 몰딩 컴파운드(epoxy molding compound)를 사용하여 금형으로 몰딩한 후 경화시키는 금형 방법이 있다.
도 1은 종래 기술에 의한 아이씨 카드가 카드 리더에 삽입되는 상태를 나타내는 평면도이고, 도 2는 A-A'선 단면도로 입력단자가 접속된 상태를 나타내는 단면도이다.
도 1 및 도 2를 참조하면, 종래 기술에 의한 아이씨 카드(20)는 카드 몸체(60)에 칩 온 보드 패키지(10)가 내장된 구조를 갖는다.
좀더 상세히 언급하면, 상기 아이씨 카드(20)에 내장되는 칩 온 보드 패키지(10)는 일면에 칩(1)이 실장될 수 있는 홈이 형성된 인쇄 회로 기판(2)과, 상기 인쇄 회로 기판(2)의 홈에 칩(1)이 접착제(50)에 의하여 부착되어 있으며, 상기 인쇄 회로 기판(2)의 칩이 접착된 면(이하, 인쇄 회로 기판의 하부면이라 한다)에 회로 패턴(7)과 랜드 패턴(6)이 얇은 구리층을 패터닝하여 형성된다.
그리고, 상기 회로 패턴(7)과 랜드 패턴(6)에는 금 도금이 이루어지며, 상기 랜드 패턴(6)과 반도체 칩(1) 간에는 본딩 아이어(4)에 의하여 전기적 접속이 이루어 진다.
상기 본딩 와이어(4)는 통상적으로 금 또는 알루미늄 와이어가 사용된다.
그리고, 상기 인쇄 회로 기판(2) 하부면에 상기 회로 패턴(7)과 동일한 구리 재질의 다이 패드가 형성되어 그 부분에 상기 반도체 칩(1)이 부착될 수도 있다.
또한, 상기 인쇄 회로 기판(2)에는 회로 패턴들(6)과 각기 전기적으로 연결된 전도성 구멍들(3a,3b)이 형성되어 있으며, 그 전도성 구멍들(3a,3b)을 통해 전기적으로 연결된 외부 접속 단자들(8)이 상기 인쇄 회로 기판(2)의 반도체 칩이 접착되지 않은면(이하, 인쇄 회로 기판의 상부면이라 한다)에 형성된 구조를 갖는다.
여기서, 상기 전도성 구멍들(3a,3b)은 상기 인쇄 회로 기판(2) 상부면의 양측에 형성되어 있으며, 그 인쇄 회로 기판(2) 상부면의 외부 접속 단자들(8)는 각기 구획이 나누어져 절연되어 있다.
상기 전도성 구멍들(3a,3b)을 편의상 일측의 전도성 구멍들을 일렬(一列) 전도성 구멍들(3a)이라 하고, 그에 대응되는 위치에 형성된 전도성 구멍들을 이렬(二列) 전도성 구멍들(3b)이라 한다.
상기 구획을 나누는 방법은, 상기 인쇄 회로 기판(2)의 상부면 상의 구리층을 상기 전도성 구멍들(3a,3b)을 중심으로 식각하여 상기 외부 접속 단자들(8)을 각각 절연시키게 된다.
상기 외부 접속 단자들(8)을 각기 절연시키기 위해 식각된 부분을 절연홈(9)이라 한다.
마지막으로 상기 칩(1)과 본딩 와이어(4)를 보호하기 위하여 봉지 수지(5)로 봉지하면 칩 온 보드 패키지(10)가 완성된다.
이와 같이 형성된 상기 칩 온 보드 패키지(10)는 카드 몸체(60)에 형성된 홈에 내장되어 아이씨 카드(20)가 조립된다.
이때, 상기 칩 온 보드 패키지(10)는 상기 봉지 수지(5)로 성형된 부분이 상기 카드 몸체(60)의 홈에 삽입되고, 그 반대면인 상기 칩 온 보드 패키지(2)의 상부면이 상기 카드 몸체(60)의 상부면에 노출되도록 뒤집어진 형태로 조립된다.
여기서, 상기 아이씨 카드(20)가 외부 단말기인 카드 리더(30,card reader)에 삽입되면, 그 카드 리더의 입력 단자들(35a,35b)이 상기 아이씨 카드(20)에 내장된 상기 칩 온 보드 패키지의 외부 접속 단자들(8)의 표면과 기계적으로 접촉된 상태에서 긁고 지나가게 된다.
상기 카드 리더의 입력 단자들(35a,35b)은 편의상 입구에 위치한 입력 단자들을 이렬(二列) 입력 단자(35b)라 하고, 그 이렬 입력 단자(36b)보다 안쪽에 위치한 입력 단자들을 일렬(一烈) 입력 단자(35a)라 하며, 상기 일·이렬 입력 단자들(35a,35b)은 상기 일·이렬 전도성 구멍들(3a,3b)과 각기 대응된 위치에 형성되어 있다.
여기서, 상기 아이씨 카드(20)가 완전히 상기 카드 리더(30)에 삽입되면 상기 일렬 입력 단자들(35a)은 그들과 각기 대응되는 상기 칩 온 보드 패키지의 일렬 전도성 구멍들(3a)이 형성된 외부 접속 단자들(8)의 표면과 기계적으로 접촉되고, 상기 이렬 입력 단자들(35b)은 상기 이렬 전도성 구멍들(3b)과 각기 기계적으로 접촉된다.
그 때, 상기 입력 단자들(35a,35b)에서 전기적 신호가 인가되고, 그 신호는 상기 칩 온 보드의 전도성 구멍들(3a,3b)을 통해 상기 칩(1)에 전달된다.
그리고, 상기 아이씨 카드(20)에 대한 판독이 완료되면 그 아이씨 카드(20)를 상기 카드 리더(30)에서 빼면된다.
여기서, 상기 아이씨 카드(20)가 상기 카드 리더(30)에 삽입될 때 마다 상기 이렬 입력 단자들(35b)이 상기 외부 접속 단자들(8)의 표면을 긁고 지나가게 된다.
이상과 같이 예를 든 종래의 아이씨 카드의 칩 온 보드 패키지는 양면에 금속 회로층을 갖는 인쇄 회로 기판과 액상 에폭시 수지에 의한 코팅 방식을 채택한 경우이며, 그 밖에도 한 면에 금속 회로층이 형성된 기판을 사용하고 액상 에폭시 수지를 코팅한 칩 온 보드 패키지나, 캐비티가 형성된 인쇄회로기판에 에폭시 몰딩 컴파운드를 이용하여 몰딩하는 방식을 채택한 칩 온 보드 패키지 등이 있다.
그러나, 이와 같은 구조를 갖는 아이씨 카드는 카드 리더의 입력 단자들과 직접 접촉되는 방식에 이용된다.
따라서, 상기 아이씨 카드를 반복적으로 사용하게 될 경우, 카드 리더의 이렬 입력 단자가 상기 아이씨 카드의 외부 접속 단자들의 표면과 접촉된 상태에서 긁고 지나가기 때문에 상기 외부 접속 단자들의 표면이 긁혀 금 도금막이 벗겨지는 문제점이 발생된다.
그리고, 카드 리더의 이렬 입력 단자가 외부 접속 단자의 표면을 긁는 정도가 심하게 되면, 상기 아이씨 카드에 내장된 칩 온 보드 패키지에 충격을 주게 되어 칩 크랙(chip crack)의 원인이 될 수 있다.
또한, 상기 외부 접속 단자의 표면을 긁는 과정에서 마찰에 의한 과도한 전류 입력, 정전기 발생에 따른 문제점 등을 발생시킬 수도 있다.
도 3은 아이씨 카드에 내장된 칩 온 보드 패키지의 표면에 긁힘이 발생된 상태를 나타내는 평면도이다.
따라서, 본 발명의 목적은 아이씨 카드의 외부 접속 단자 표면의 긁힘을 방지할 수 있는 외부 접속 단자에 홈이 형성된 칩 온 보드 패키지 및 그를 이용한 아이씨 카드를 제공하는데 있다.
도 1은 종래 기술에 의한 아이씨 카드가 카드 리더에 삽입되는 상태를 나타내는 평면도.
도 2는 A-A'선 단면도로 입력단자가 접속된 상태를 나타내는 단면도.
도 3은 아이씨 카드에 내장된 칩 온 보드 패키지의 표면에 긁힘이 발생된 상태를 나타내는 평면도.
도 4는 본 발명의 일 실시 예에 의한 칩 온 보드 패키지의 표면에 홈이 형성된 상태를 나타내는 단면도.
도 5는 도 4의 칩 온 보드 패키지를 이용한 아이씨 카드의 외부 접속 단자의 전도성 구멍에 카드 리더의 입력 단자가 접속된 상태를 나타내는 단면도.
도 6은 본 발명의 다른 실시 예에 의한 아이씨 카드의 외부 접속 단자의 전도성 구멍에 카드 리더의 입력 단자가 접속된 상태를 나타내는 단면도
* 도면의 주요 부분에 대한 설명 *
3,13 : 전도성 구멍 8,18 : 접속 단자
9,19 : 절연홈 10,110 : 칩 온 보드 패키지
20,120 : 아이씨 카드 30 : 카드 리더(card reader)
35,135 : 입력 단자 60,160 : 카드 몸체
170 : 홈
상기 목적을 달성하기 위하여, 반도체 칩과; 일면에 상기 반도체 칩이 접착되어 있으며, 상기 반도체 칩과 전기적으로 연결되는 회로 패턴이 형성되어 있으며, 상기 회로 패턴들과 전기적으로 연결된 전도성 구멍들이 일면의 양측에서 다른면까지 관통되어 형성되어 있으며, 다른면에 상기 전도성 구멍들과 각기 전기적으로 연결된 외부 접속 단자들 및 그 외부 접속 단자들을 각기 구분하는 절연홈을 갖는 인쇄 회로 기판; 및 상기 반도체 칩과 전기적 접속 부분을 봉지하기 위한 봉지 수지를 포함하는 칩 온 보드 패키지에 있어서,
상기 양측의 전도성 구멍들 사이의 상기 외부 접속 단자들 표면에 상기 전도성 구멍이 형성된 면에 대하여 내측으로 하향 단차지게 홈이 형성된 것을 특징으로 하는 외부 접속 단자에 홈이 형성된 칩 온 보드 패키지를 제공한다.
상기 다른 목적을 달성하기 위하여, 반도체 칩과, 일면에 상기 반도체 칩이 접착되어 있으며, 상기 반도체 칩과 전기적으로 연결되는 회로 패턴이 형성되어 있으며, 상기 회로 패턴들과 전기적으로 연결된 전도성 구멍들이 일면의 양측에서 다른면까지 관통되어 형성되어 있으며, 다른면에 상기 전도성 구멍들과 각기 전기적으로 연결된 외부 접속 단자들 및 그 외부 접속 단자들을 각기 구분하는 절연홈,을 갖는 인쇄 회로 기판 및 상기 반도체 칩과 전기적 접속 부분을 봉지하기 위한 봉지 수지를 포함하는 칩 온 보드 패키지; 및 일면에 형성된 홈에 상기 칩 온 보드 패키지의 칩 부분이 삽입되어 접착된 카드 몸체를 포함하는 아이씨 카드에 있어서,
상기 양측의 전도성 구멍들 사이의 상기 외부 접속 단자들의 표면에 상기 전도성 구멍이 형성된 면에 대하여 내측으로 하향 단차지게 홈이 형성된 것을 특징으로 하는 외부 접속 단자에 홈이 형성된 칩 온 보드 패키지를 이용한 아이씨 카드를 제공한다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 4는 본 발명의 일 실시 예에 의한 칩 온 보드 패키지의 표면에 홈이 형성된 상태를 나타내는 단면도이고, 도 5는 도 4의 칩 온 보드 패키지를 이용한 아이씨 카드의 접속 단자의 전도성 구멍에 입력 단자가 접속된 상태를 나타내는 단면도이다.
도 4 및 도 5를 참조하면, 본 발명에 의한 칩 온 보드 패키지(110)는 그 상부면의 양측에 전도성 구멍들(13a,13b)이 서로 대응되게 형성되어 있으며, 그 양측의 전도성 구멍들(13a,13b) 사이의 면은 그 전도성 구멍들(13a,13b)이 형성된 면에 대하여 내측으로 하향 단차지게 홈(170)이 형성되어 있으며, 나머지 구조는 종래 기술에 의한 구조와 동일하다.(도 1 및 도 2 참조)
여기서, 상기 홈(170)은 칩(11)이 접착된 칩 온 보드 패키지(110)의 인쇄 회로 기판의 상부면에 형성된다.
상기 홈(170)이 형성된 구조를 좀더 상세히 언급하면, 상기 칩 온 보드 패키지(110)의 상부면에 형성된 홈(170)은 상기 이렬 입력 단자들(35b)과 접속되는 상기 이렬 전도성 구멍들(13b)까지 연장되어 형성되어 있고, 상기 일렬 입력 단자들(35a)과 접속되는 상기 일렬 전도성 구멍들(13a)에는 상기 홈(170)이 연장되어 형성되지 않는다.
본 발명의 실시 예에서는 상기 일·이렬 전도성 구멍들(35a,35b)이 형성된 면에 대하여 하향 단차지게 직사각형 형상의 상기 홈(170)이 형성되어 있다.
여기서, 상기 칩 온 보드 패키지(110)의 상부면에 홈이 형성된 외부 입력 단자들(18)을 형성하는 방법은 인쇄 회로 기판(12)의 상부면에 구리층(185)이 형성되고, 상기 구리층의 표면(185a)이 1∼1000μm 정도 식각된다.
후술되겠지만, 상기 구리층의 표면(185a)을 식각하는 이유는 카드 리더의 입력 단자들에 의해 상기 인쇄 회로 기판(12)의 외부 접속 단자(18)의 표면이 긁히는 문제점을 해결하기 위해서이다.
상기 식각되는 구리층(185a)의 부분은 상기 전도성 구멍들(13a,13b)로 형성될 부분의 사이가 된다.
그리고, 상기 식각된 구리층(185a)의 상면에 금(183) 도금이 실시된다.
또한, 상기 전도성 구멍들(13a,13b)이 형성된 후에, 그 전도성 구멍들(13a,13b)을 절연시킬 수 있는 절연홈(19)이 형성됨으로써, 상기 칩 온 보드 패키지(110)의 외부 입력 단자들(18)이 상기 인쇄 회로 기판(12)의 상부면에 형성된다.
여기서, 상기 홈(170)의 깊이는 적어도 상기 절연홈(19)의 깊이보다는 얕게 형성된다.
도 5에서는 상기한 칩 온 보드 패키지(110)의 칩(11)이 실장된 부분을 카드 몸체(160)에 형성된 홈 부분에 삽입시켜 접착제(140)에 의해 부착시켜 아이씨 카드(120)의 제작이 완료된 상태를 도시하고 있다.
그 때, 상기 칩 온 보드 패키지(110)의 상부면이 상기 카드 몸체(160)의 상부면에 노출되어 있다.
본 발명에 의한 아이씨 카드(120)를 카드 리더(도시 안됨)의 입구에 삽입시키게 되면, 상기 이렬 입력 단자들(135b)이 상기 일·이렬 전도성 구멍들(13a,13b) 사이에 형성된 상기 홈(170) 부분과 접촉되지 않고 지나가게 된다.
그리고, 상기 아이씨 카드(120)가 카드 리더에 완전히 삽입되면 상기 이렬 입력 단자들(135b)이 상기 홈(170)이 형성된 부분에 노출된 상기 이렬 전도성 구멍들(13b)의 측면과 기계적인 접촉을 하게 되고, 상기 일렬 전도성 구멍들(13a)은 그들에 각기 대응되는 상기 일렬 입력 단자들(135a)이 각기 기계적인 접촉을 하게 된다.
그 때, 상기 일·이렬 입력 단자들(135a,135b)을 통해 전기적 신호가 그들에 각기 대응되는 상기 일·이렬 전도성 구멍들(13a,13b)을 통해서 상기 칩(11)에 전달된다.
그리고, 상기 아이씨 카드(120)에 대한 인식이 완료되면 그 아이씨 카드(120)를 상기 카드 리더에서 빼면된다.
여기서, 상기 카드 리더의 이렬 입력 단자들(135b)은 상기 아이씨 카드(120)가 반복적으로 삽입되더라도 상기 외부 접속 단자에 형성된 홈(170)을 긁고 지나가지 않게된다.
도 6은 본 발명의 다른 실시 예에 의한 아이씨 카드의 외부 접속 단자의 전도성 구멍에 카드 리더의 입력 단자가 접속된 상태를 나타내는 단면도이다.
도 6을 참조하면, 도 5에서는 인쇄 회로 기판 상부면의 구리층을 식각하여 홈(170)이 형성되었지만, 본 실시 예에서는 상기 인쇄 회로 기판(12)의 상부면에서, 상기 홈(170)으로 형성될 부분(12a)을 1∼1000μm 정도 식각하고, 그 외의 외부 접속 단자들(18)을 형성하는 공정은 통상적인 공정과 동일하다.
여기서, 상기 홈(170)의 깊이는 절연홈(19)의 깊이보다는 얕게 형성된다.
따라서, 본 발명의 의한 구조를 따르면, 아이씨 카드가 카드 리더에 삽입될 때 종래에 긁힘이 발생되는 칩이 접착된 상면의 외부 접속 단자의 표면에 하향 단차진 홈이 형성되어 있고, 그 홈이 형성된 외부 접속 단자가 상기 카드 리더의 입력 단자들과 접촉되지 않기 때문에 긁힘이 발생되지 않아 종래의 외부 접속 단자의 표면이 긁힘에 의해 발생되었던 문제점을 극복할 수 있는 이점(利點)이 있다.

Claims (14)

  1. 반도체 칩과;
    일면에 상기 반도체 칩이 접착되어 있으며, 상기 반도체 칩과 전기적으로 연결되는 회로 패턴이 형성되어 있으며, 상기 회로 패턴들과 전기적으로 연결된 전도성 구멍들이 일면의 양측에서 다른면까지 관통되어 형성되어 있으며, 다른면에 상기 전도성 구멍들과 각기 전기적으로 연결된 외부 접속 단자들 및 그 외부 접속 단자들을 각기 구분하는 절연홈을 갖는 인쇄 회로 기판; 및
    상기 반도체 칩과 전기적 접속 부분을 봉지하기 위한 봉지 수지를 포함하는 칩 온 보드 패키지에 있어서,
    상기 양측의 전도성 구멍들 사이의 상기 외부 접속 단자들 표면에 상기 전도성 구멍이 형성된 면에 대하여 내측으로 하향 단차지게 홈이 형성된 것을 특징으로 하는 외부 접속 단자에 홈이 형성된 칩 온 보드 패키지.
  2. 제 1항에 있어서, 상기 외부 접속 단자들에 형성된 홈이 일측의 상기 전도성 구멍들까지 연장되어 형성된 것을 특징으로 하는 외부 접속 단자에 홈이 형성된 칩 온 보드 패키지.
  3. 제 1항에 있어서, 상기 인쇄 회로 기판의 상부면에 구리층이 적층되어 있으며, 그 상면이 금 도금되어 형성된 상기 외부 접속 단자들에 있어서, 상기 외부 접속 단자들에 형성된 홈이 구리층을 내측으로 식각하여 형성된 것을 특징으로 하는 외부 접속 단자에 홈이 형성된 칩 온 보드 패키지.
  4. 제 3항에 있어서, 상기 외부 접속 단자들에 형성된 홈의 깊이가 상기 절연홈의 깊이 보다는 얕게 형성된 것을 특징으로 하는 외부 접속 단자에 홈이 형성된 칩 온 보드 패키지.
  5. 제 1항에 있어서, 상기 외부 접속 단자들에 형성된 홈이 상기 외부 접속 단자들 하부의 인쇄 회로 기판이 내측으로 식각되어 형성된 것을 것을 특징으로 하는 외부 접속 단자에 홈이 형성된 칩 온 보드 패키지.
  6. 제 5항에 있어서, 상기 외부 접속 단자들에 형성된 홈의 깊이가 상기 절연홈의 깊이 보다는 얕게 형성된 것을 특징으로 하는 외부 접속 단자에 홈이 형성된 칩 온 보드 패키지.
  7. 반도체 칩과,
    일면에 상기 반도체 칩이 접착되어 있으며, 상기 반도체 칩과 전기적으로 연결되는 회로 패턴이 형성되어 있으며, 상기 회로 패턴들과 전기적으로 연결된 전도성 구멍들이 일면의 양측에서 다른면까지 관통되어 형성되어 있으며, 다른면에 상기 전도성 구멍들과 각기 전기적으로 연결된 외부 접속 단자들 및 그 외부 접속 단자들을 각기 구분하는 절연홈을 갖는 인쇄 회로 기판 및
    상기 반도체 칩과 전기적 접속 부분을 봉지하기 위한 봉지 수지,를 포함하는 칩 온 보드 패키지; 및
    일면에 형성된 홈에 상기 칩 온 보드 패키지의 칩 부분이 삽입되어 접착된 카드 몸체를 포함하는 아이씨 카드에 있어서,
    상기 양측의 전도성 구멍들 사이의 상기 외부 접속 단자들의 표면에 상기 전도성 구멍이 형성된 면에 대하여 내측으로 하향 단차지게 홈이 형성된 것을 특징으로 하는 외부 접속 단자에 홈이 형성된 칩 온 보드 패키지를 이용한 아이씨 카드.
  8. 제 7항에 있어서, 상기 아이씨 카드가 이 아이씨 카드의 외부 접속 단자들과 접촉되어 판독을 행하는 입력 단자들을 갖는 카드 리더에 삽입될 때, 상기 외부 접속 단자들에 형성된 홈이 상기 카드 리더의 입력 단자들에 대해서 이격되어 삽입되는 것을 특징으로 하는 외부 접속 단자에 홈이 형성된 칩 온 보드 패키지를 이용한 아이씨 카드.
  9. 제 7항에 있어서, 상기 외부 접속 단자들에 형성된 홈이 일측의 상기 전도성 구멍들까지 연장되어 형성된 것을 특징으로 하는 외부 접속 단자에 홈이 형성된 칩 온 보드 패키지를 이용한 아이씨 카드.
  10. 제 9항에 있어서, 상기 카드 리더의 입력 단자들이 그들에 대응된 상기 홈에 노출된 상기 전도성 구멍들의 측면에 기계적으로 접촉되어 전기적으로 연결되는 것을 특징으로 하는 외부 접속 단자에 홈이 형성된 칩 온 보드 패키지를 이용한 아이씨 카드.
  11. 제 7항에 있어서, 상기 인쇄 회로 기판의 상부면에 구리층이 적층되어 있으며, 그 상면이 금 도금되어 형성된 상기 외부 접속 단자들에 있어서, 상기 외부 접속 단자들에 형성된 홈이 구리층을 내측으로 식각하여 형성된 것을 특징으로 하는 외부 접속 단자에 홈이 형성된 칩 온 보드 패키지를 이용한 아이씨 카드.
  12. 제 11항에 있어서, 상기 외부 접속 단자에 형성된 홈의 깊이가 상기 절연홈의 깊이보다는 얕게 형성된 것을 특징으로 하는 외부 접속 단자에 홈이 형성된 칩 온 보드 패키지를 이용한 아이씨 카드.
  13. 제 7항에 있어서, 상기 외부 접속 단자에 형성된 홈이 상기 외부 접속 단자들 하부의 인쇄 회로 기판이 내측으로 식각되어 형성된 것을 것을 특징으로 하는 외부 접속 단자에 홈이 형성된 칩 온 보드 패키지를 이용한 아이씨 카드.
  14. 제 13항에 있어서, 상기 외부 접속 단자에 형성된 홈의 깊이가 상기 절연홈의 깊이보다는 얕게 형성된 것을 특징으로 하는 외부 접속 단자에 홈이 형성된 칩 온 보드 패키지를 이용한 아이씨 카드.
KR1019960039325A 1996-09-11 1996-09-11 외부 접속 단자(채ㅜㅅㅁㅊ색)에 홈이 형성된 칩 온 보드 패키지 및 그를 이용한 아이씨 카드 KR100195514B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960039325A KR100195514B1 (ko) 1996-09-11 1996-09-11 외부 접속 단자(채ㅜㅅㅁㅊ색)에 홈이 형성된 칩 온 보드 패키지 및 그를 이용한 아이씨 카드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960039325A KR100195514B1 (ko) 1996-09-11 1996-09-11 외부 접속 단자(채ㅜㅅㅁㅊ색)에 홈이 형성된 칩 온 보드 패키지 및 그를 이용한 아이씨 카드

Publications (2)

Publication Number Publication Date
KR19980020731A KR19980020731A (ko) 1998-06-25
KR100195514B1 true KR100195514B1 (ko) 1999-06-15

Family

ID=19473369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960039325A KR100195514B1 (ko) 1996-09-11 1996-09-11 외부 접속 단자(채ㅜㅅㅁㅊ색)에 홈이 형성된 칩 온 보드 패키지 및 그를 이용한 아이씨 카드

Country Status (1)

Country Link
KR (1) KR100195514B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101328971B1 (ko) * 2013-04-24 2013-11-13 (주)싱텍 색상이 구현된 아이씨 칩 및 이를 이용한 아이씨 카드

Also Published As

Publication number Publication date
KR19980020731A (ko) 1998-06-25

Similar Documents

Publication Publication Date Title
US5311407A (en) Printed circuit based for mounted semiconductors and other electronic components
US9130064B2 (en) Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier
KR970077542A (ko) 반도체장치용 기판과 그 제조방법, 반도체장치, 카드형 모듈 및 정보기억장치
KR20000048549A (ko) 칩 모듈 및 칩 모듈 제조방법
US5773895A (en) Anchor provisions to prevent mold delamination in an overmolded plastic array package
KR970067799A (ko) 반도체장치
KR100195514B1 (ko) 외부 접속 단자(채ㅜㅅㅁㅊ색)에 홈이 형성된 칩 온 보드 패키지 및 그를 이용한 아이씨 카드
KR100195510B1 (ko) 칩 카드
KR100246360B1 (ko) 마이크로 비지에이 패키지
JP2001344587A (ja) プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法
JPH04177753A (ja) 樹脂封止型半導体装置
KR19990000701A (ko) 칩 온 보드(cob) 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지
KR101510379B1 (ko) 인쇄회로기판 어셈블리
KR100210708B1 (ko) 칩온보드패키지의회로패턴구조__
KR100476669B1 (ko) 칩온보드패키지용인쇄회로기판및그를이용한칩온보드패키지와칩카드
KR19990065599A (ko) 반도체 패키지와 그 제조방법 및 그 적층방법
KR960000220B1 (ko) 칩-온-보드형 반도체 패키지 및 그 제조 방법
KR980012306A (ko) 수지댐이 형성된 인쇄회로기판 및 그를 이용한 칩 온 보드(Chip On Board)형 반도체 칩 패키지
KR950003906B1 (ko) 탭 패키지
KR100525091B1 (ko) 반도체 패키지
KR100369501B1 (ko) 반도체패키지
KR0176112B1 (ko) 노이즈를 감소하기 위한 반도체 칩 패키지
KR200169908Y1 (ko) 반도체 패키지 제조용 회로필름
KR200187486Y1 (ko) 반도체 패키지
KR0177006B1 (ko) 복합 리드 구성을 가진 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070125

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee