KR980012306A - 수지댐이 형성된 인쇄회로기판 및 그를 이용한 칩 온 보드(Chip On Board)형 반도체 칩 패키지 - Google Patents

수지댐이 형성된 인쇄회로기판 및 그를 이용한 칩 온 보드(Chip On Board)형 반도체 칩 패키지 Download PDF

Info

Publication number
KR980012306A
KR980012306A KR1019960028046A KR19960028046A KR980012306A KR 980012306 A KR980012306 A KR 980012306A KR 1019960028046 A KR1019960028046 A KR 1019960028046A KR 19960028046 A KR19960028046 A KR 19960028046A KR 980012306 A KR980012306 A KR 980012306A
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
semiconductor chip
circuit pattern
resin
Prior art date
Application number
KR1019960028046A
Other languages
English (en)
Inventor
안민철
장석홍
김경섭
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960028046A priority Critical patent/KR980012306A/ko
Priority to KR1019960061055A priority patent/KR100262733B1/ko
Publication of KR980012306A publication Critical patent/KR980012306A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 칩과의 전기적 연결을 위한 상부 회로패턴과 외부와의 전기적 연결을 위한 하부 회로패턴으로 이루어진 회로패턴들; 상기 상부 회로패턴과 상기 하부 회로패턴에 각각 연결되도록 내별이 도금된 비아홀; 상기 인쇄회로기판의 상면의 봉지 경계선의 가장자리 부분에 형성된 수지댐을 갖는 것을 특징으로 하는 인쇄회로기판 및 그를 이용한 칩 온 보드형 반도체 칩 패키지를 제공함으로써, 플래시 및 보이드의 발생을 방지하고 에폭시 성형 수지와 인쇄회로기판간의 결합력을 향상시키며, 흡습 침투 경로를 차단하여 패키지의 신뢰성을 향상시키는 효과를 나타내는 것을 특징으로 한다.

Description

수지댐이 형성된 인쇄회로기판 및 그를 이용한 칩 온 보드(Chip On Board)형 반도체 칩패키지
본 발명은 인쇄회로기판 및 그를 이용한 칩 온 보드(Chip On Board)형 반도체 칩 패키지에 관한 것으로, 더욱 상세하게는 인쇄회로기판의 평탄도를 보정하여줌과 동시에 에어벤트(air vent)역할을 할 수 있도록 인쇄회로 기판이 봉지 영역의 가장자리 부분에 수지댐이 형성된 인쇄회로기판 및 그를 이용한 침 온 보드형 반도체 칩 패키지에 관한 것이다.
현재 자기 기록 매체를 이용한 저낮 신분증이 사용되고 있으나, 이 전자 신분증은 기록 용량, 저장 및 보관의 한계로 인해 그 사용이 점차 감소되고 있다. 최근에는 반도체 소자를 사용하는 새로운 전자 신분증이 개발되어 그 보급이 확신되고 있다.
통상적인 반도체 칩 패키지는 그 용도에 따라 크게 에스오피(Small Outline Packa-ge;SOP), 티에스오피(Thin Small Outline Package;TSOP)등의 표면싱장형 패키지와 디아이피(Daul Inline Package;DIP),지아이피(Zigzag Inline Package) 등의 핀 삽입형 패키지로 나눌 수 있다.
전자 신분증에 반도체 소자가 사용되기 위해서는 입출력 슬롯과 반도체 칩 패키지간의 접촉을 통한 인식이 필요하다. 그러나 통상적인 반도체 소자가 사용되기 위해서는 입출력 슬롯과 반도체 칩 패키지간의 접촉을 통한 인식이 필요하다. 그러나 통상적인 반도체 칩 패키지는 전자신분증에 사용될 수 없다. 그 이유는 반도체 칩 패키지의 입출력 단자인 리드가 전자 신분증의 일면에 노출이 되어야 하기 때문이다.
따라서 반도체 칩 패키지가 전자 신분증에 사용되기 위해서는 노출된 전기적 접촉영역을 갖고 있어야 한다. 이러한 요구에 따라 설게되어진 패키징(packaging)방법이 인쇄회로기판에 반도체 칩을 실장하는 칩 온 보드(Chup On Board;COB)이다. 이것은 비아홀(via hole)을 통하여 상하면의 회로패턴들이 연결된 인쇄회로기판에 반도체 칩이 실장되고, 와이어 본딩된 후 봉지된 구조이다. 이때 인홰회로기판의 비아홀과 전기적으로 연결된하면에 형성된 금속 접촉영역은 외부로 노출된다.
상기 인쇄회로기판은 보통 수지와 유리섬유가 결합된 기판의 상면에 동(copper)류의 전도성 박막을 형성하고, 산화하방지를 위해 금(Au)등을 도금하여 전도성의 금속 패드 및 회로패턴을 형성시킨 후, 하면에도 상면과 같이 외부 단자 역할을 하는 회로패턴을 비아홀을 통해서 상면의 회로패턴과 전기적으로 연결되도록 형성시켜주어 제작될 수 있다.
도 1은 종래 기술에 의한 칩 온 보드용 인쇄기판에 반도체 칩이 실장된 상태를 나타낸 평면도이다.
도 1을 참조하면, 인쇄회로기 판(70)은 상면에 전기적 신호의 경로로 사용되는 상부 회로패턴(74)들과 금속 패드(73)들이 형성되어 있다. 인쇄회로기판(70)의 하면에는 외부와의 전기적 접속을 위한 하부 회로패턴(도시 안됨)들이 형성되어 있다. 상부 회로패턴(44)과 하부 회로 패턴(도시 안됨)은 인쇄회로깊찬(70)을 관통하며 내벽에 도전성 물질로 도금되어 있는 비아홀(76)에 의해 전기적으로 서로 연결되어 있다. 인쇄회로기판(70)의 중앙에는 반도체 칩(60)의 안정적 실장을 위해 캐비티(cavity; 72)가 형서오디어 있다. 반도체 칩(60)이 인쇄회로기판(70)의캐비티(72)에 의해 형성된 인쇄회로기판(70)의 저면에 접착제(도시 안됨)에 의해 실장된다. 그리고 반도체 칩(60)의 상면에 형성되어 있는 전극패드(62)들과 인쇄회로기판(70)의 금속 패드(73)들이 금선(90)에 의해 와이어 본딩(wire bonding)된다. 인쇄회로기판(70)의 상면중 봉지 영여그이 경계선인 은선의 내측은 반도체 칩(60)의 표면을 보호하기 위하여 프린팅(printing) 봉지법, 트랜스퍼 몰딩(transfer molding)법을 사용하여 역경화성 수지로 봉지된다. (이렇게 한쪽 면만이 봉지된 형태를 오엠티피(OMTP;Over Molded Thin package)라고도 한다.)
도 2는 종래 기술에 의한 칩 온 보드용 인쇄회로기판의 봉지공정을 설명하기 위한 개략단면도이다.
도 2를 참조하면, 인쇄회로기판(70)은 반도체 칩(60)이 접착제(64)에 의해 실장되어 있다. 인쇄회로기판(70)의 상면의 봉지시킬 부위를 밀폐시킬 수 있으며 소정의 형상으로 봉지가 될 수 있도록 홈(86)이 형성되어 있는 몰드 금형(88)이 인쇄회로기판(70)의 상면과 접촉되어 있다. 이러한 상태에서 에폭시 성형 수지가 몰드 금형(88)의 홈(86)과 인쇄회로기판(70)의 캐비티(72)에 의해 형성된 빈 공간에 채워지게 된다.
그러나 상기 인쇄회로기판(70)은 인쇄회로기판(70) 자체의 두께의 허용오차와 인쇄회로기판(70)의 상면에 형성되어 있는 동류의 상부 회로패턴(74)으로 인해 인쇄회로기판(70)의 상면은 평탄하지 못하다. 특히 인쇄회로기판(70)은 인쇄회로기판(70)상에 형성된 상부 회로패턴(74)으로 인하여 도금이 된 부분의 인쇄회로기판(70)두게가 원래의 기판보다 수십 ㎛정도 두께워진다. 상부 회로패턴(74)이 형성되어 있는 곳과 형성되어 잇지 않은 것의 표면이 단차가 있다는 것이다.
예를 들어 트랜스퍼 몰딩법에 의해 반도체 칩(60)이 실장된 인쇄회로기판(70)을 봉지시킬 때, 몰드 금형(88)과 접촉되는 부분이 평탄하지 못하기 때문에 에폭시 성형 수지가 틈(82)으로 새어나가 봉지영역이 아닌 부위까지 에폭시 성형 수지가 형성된다. 이러한 필요없는 부분에 형성된 에폭시 성형 수지를 플래시(flash)라 한다. 또한 인쇄회로기판(70)의 상면이 평탄하지 못하여 몰드 금형(88)과 인쇄회로기판(70)의 틈(82)으로 인하여 불완전 몰딩이나 보이드(void)등의 성형 불량이 발생된다.
그러므로, 인쇄회로기판 표면의 편평도를 유치할 필요가 있다. 특히, 트랜스퍼 몰딩법에 의해 봉지할 때, 몰드 금형과 인쇄회로기판이 접촉되는 부분의 편평도 유지하는 더욱 필요하다.
따라서 본 발명의 목적은 인쇄회로기판위의 특정부위 즉, 봉지되는 부분중 가장자리 부분에 수지를 도포하고 경화시켜 목드 금형과 접촉될 때 인쇄회로기판의 상부표면과 목드 금형간의 완충역할을 하도록 함과 동시에 에폭시 성형 수지의 플래시를 방지하고,계면 접착력을 향상시켜 패키지 품질을 향상시킬 수 있는 인쇄회로기판 및 그를 이용한 칩 온 보드형 반도체 칩 패키지를 제공하는 데 있다.
제1도는 종래 기술에 의한 칩 온 보드용 인쇄회로기판을 나타낸 평면도.
제2도는 종래 기술에 의한 칩 온 보드용 인쇄회로기판이 봉지 공정을 설명하기 위한 개략 단면도.
제3도는 본 발명에 의한 칩 온 보드용 인쇄회로기판의 일 실시에를 나타낸 평면도.
제4도 내지 도 7은 본 발명에 의한 칩 온 보드용 인쇄회로기판의 봉지 공정을 설명하기 위한 개략 단면도.
제8도는 본 발명에 의한 칩 온 보드용 인쇄회로기판의 변형 실시예를 나타낸 평면도.
* 도면의 주요부분에 대한 부호의 설명
10, 60 : 반도체 칩 12, 62 : 전극패드
14, 64 : 접착제 20, 70 : 인쇄회로기판
22, 72 : 캐비티 23, 73 : 금속패드
24, 74 : 상부 회로패턴 28 : 딤플(dimple)
26, 76 : 비아홀(via hole) 32, 33: 수지댐
30, 80 : 디게이팅 영역(degating area) 36, 86: 홈
34 : 에어벤트(airvent) 50, 8: 몰드 금형
40, 90 : 금선 82 : 틈
상기 목적을 달성하기 위한 본 발명에 따른 칩 온 보드형 반도체 칩 패키지의 인쇄회로기판은 반도체 칩과의 전기적 연결을 위한 상부 회로패턴과 외부와의 전기적 연결을 위한 하부 회로패턴으로 이루어진 회로패턴들; 상기 상부 회로패턴과 상기 하부 회로패턴에 각각 연결되도록 내벽이 도금된 비아홀; 상기 인쇄회로기판의 상면의 봉지 경계선의 가장자리 부분에 연쇽적으로 형성된 수지댐을 갖는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 칩 온 보드형 반도체 칩 패키지는 반도체 칩과의 전기적 연결을 위한 상부 회로패턴과 상기 하부회호패턴에 각각 연결되도록 내벽이 도금된 비아홀; 상기 인쇄회로기판의 상면의 봉지 경계선의 가장자리 부분에 형성된 복수 개의 전극 패드를 갖는 반도체 칩; 상기 반도체 칩의 전극 패등돠 상기 인쇄회로기판의 상기 금속 패드를 연결하는 본딩 와이어; 상기 반도체 칩과 상기 본딩 와이어를 감싸 보호하도록 에폭시 성형 수지로 형성된 봉지부를 포함하는 것을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명에 따른 인쇄회로기판 및 그를 이용한 칩 온 보드형 반도체 칩 패키지를 보다 상세하게 설명하고자 한다.
도 3은 본 발명에 의한 칩 온 보드용 인쇄회로기판을 나타낸 평면도이다.
도 3을 참조하면, 인쇄회로기판(20)은 상면에 전기적 신효의 경로로 사용되는 상부 회로패턴(24)들과 금속 패드(23)들이 형서오디어 있다. 인쇄회로기판(20)의 하면에는 외부와의 전기적 접속을 위한 하부 회로패턴(제 4도의 25)들이 형성되어 있다. 상부 회로패턴(24)과 하부 회로패턴(25)은 인쇄회로기판(20)을 관통하며 내벽에 도전성물질로 도금되어 있는 비아홀(26)에 의해 전기적으로 서로 연결되어 있다. 인쇄회로기판(20)의 중앙에는 반도체 칩(10)의 안정적 실장을 위해 캐비티(22)가 형성되어 있다. 인쇄회로기판(20)은 캐비티(22)이 가장자리 부분에 에폭시 성형 수지와의 결합력을 증가시키기 위하여 복수 개의 딤플(dimple;28)이 형성되어 있다.
반도체 칩(10)이 캐비티(22)에 의해 형성된 인쇄회로기판(92)의 저면에 접착제(14)에 의해 실장된다. 그리고 반도체 칩(10)의 상면에 형성되어 있는 전극 패드(12)들과 인쇄회로기판(20)의 금속 패드(23)들이 금선(40)에 의해 와이어 본딩된다. 와이어 본딩이 완료된 인쇄회로기판(20)은 그 상면의 봉지 영역의 경게선의 내측부분(도면에서의 은선의 내측 부분)이 봉지된다. 인쇄홰로기판(20)에는 봉지후 쉽게 분리가 되도록 금도금 등으로 디게이팅 영역(30)이 형성되어 있다. 디게이팅 영역(30)과 그 반대 방향의 소정 부분을 제외하고 봉지 경게선상의 가장자리 부분을 따라 연속적으로 절연성의 수지댐(32)들이 형성되어 있다.
에폭시 성형 수지가 주입되는 부분인 디게이팅 영역(30)의 반대 방향의 인쇄회로기판(20)에는 수지댐들(33a,32b)이 소정의 거리로 이격되어 있다. 이 수지댐들 (33a,32b)간의 틈(34)은 에어벤트(air vent)역할을 한다. 에폭시 성형 수지가 인쇄회로기판(20)의 캐비티(22)와 목드 금형(도시 안됨)의 흠에 의해 형성된 공간 내로 주입되면서 내부의 공기가 미처 빠져나오지 못하거나 에폭시 성형 수지가 유동성을 갖는 액상(보통 약 300-600poise)으로 되면서 기포가 발생될 때 상기 수지댐들 (33a,31b)의 사이의 틈(34)은 이러한 캐비티 내의 공기나 기포의 배출 통로가 된다.
상기 수지댐으로는 인쇄회로기판 표면에 사용되는 통상적인 절연성의 솔더 레지스트(solder resist) 또는 열경화성, 열가소성의 에폭시 수지 등이 사용될 수 있다. 이러한 수지댐의 형성은 인쇄회로기판 제작 중에 인쇄회로기판의 봉지영역의 경계선의 가장자리에 약 1-2㎜정도의 폭과 수십 ㎛의 높이를 갖도록 댐형상을 갖는 마스크를 제작하여 프린팅 봉지법을 이용하여 프린팅 마스크를 만들어 스퀴지(squeegee)하는 방법이 효과적이다.
수지댐이 형성된 인쇄회로기판은 반도체 칩 실장 및 와이어 본딩 공정을 거친 후 몰딩 도는 프린팅에 의해 상면의 소정 부분이 봉지된다.
도 4 내지 도 7은 본 발명에 의한 칩 온 보드용 인쇄회로기판의 봉지공정을 설명하기 위한 개략 단면도이다.
도 4 내지 도7을 참조하면, 반도체 칩(10)이 접착제(14)에 의해 실장되어 있는 인쇄회로기판(20)의 상측에 몰드 금형(50)이 하측으로 이동하여 몰드 금형(50)의 하단부의 가장자리 부분이 인쇄회로기판(20)의 상면과 접촉된다. 이때 몰드 금형(50)과 접촉되는 인쇄회로기판(20)의 상면 부분은 절연성의 수지댐(32)이 형성되어 있는 부분이다. 이 수지댐(32)은 상부 회로패턴(24)들간에 형성되어 있다.
몰드 금형(50)에 압력과 온도가 가해지면 수지앰(32)은 가온 가압으로 인해 최초 높이보다 낮아지고, 몰드 금형(50)과 인쇄회로기판(20)은 편평한 상태로 된다. 그 상태에서 에폭시 성형 수지가 몰드 금형(50)의 틈(36)과 인쇄회로기판(20)의 캐비티(22)에 의해 형성된 공가 sso로 주입된다. 몰드 금형(50)을 인쇄회로기판(20)가 분리시켜 주면 칩 온 보드형 반도체 칩 패키지가 완성된다.
상기한 본 발명에 의한 인쇄회로기판과 그를 이용한 칩 온 본드형 반도체 칩 패키지에서 상면에 형성된 수지댐은 회로 패턴간의 간격에 상관없이 봉지 경계선상을 따라 연속적으로 형성시켜 주는 것을 설명하였으나, 도 8에서의 수지댐(33)과 같이 회로패턴간의 간격이 넓은 곳에 선택적으로 형성되어 있는 것도 가능하다. 단, 에폭시 성형 수지가 주입되는 주입구 부분의 반대방향에 수지댐은 에어벤트의 역할을 하도록 틈을 형성시켜 주는 것이 바람직하다.
인쇄회로기판 계면에서의 접착력이 약하고 신뢰도 테스트 진행시 금속 패드 부식 또는 패시베이션 크랙이 발생되기도 하나, 본 발명에 따르면 몰드 가장자리 인쇄회로기판 표면에 수지댐은 인쇄회로기판의 평탄도를 유지하여 봉지시 몰드 금형과의 접촉에 의한 틈의 발생을 방지하여 플래시를 제고할 수 있을 뿐만 아니라 에폭시 성형 수지와 이노새회로기판간의 흡습 침투 경로를 차단할 수 있다. 또한 특정 위치에 수지댐을 형성시키지 않음으로써, 통상의 에어 벤트 역할을 하여, 보이드 및 성형 불량의 발생을 방지할 수 있다. 만일 프린팅 봉지법으로 봉지할 경우 수지댐은 수지 형상을 보다 정확하게 지지하여, 몸체를 구성하고, 몸체 상면의 편평도를 향상시키는 역할을 한다.
그리고 인쇄회로기판에 형성되어 있는 복수 개의 딤플은 봉지시 에폭시 성형 수지와의 결합 면적을 증가시켜 결합력을 증가시켜 박리의 발생을 방지시킨다. 결론적으로 본 발명에 의한 구조에 따르면, 플래시 및 보이드 발생을 방지하고 에폭시 성형 수지와 인쇄회로기판간의 결합력을 향상시키며, 흡습 침투 경로를 차단하여 패키지의 신뢰성을 향상시킬 수 있는 이점(利點)이 있다.

Claims (6)

  1. 반도체 칩과의 전기적 연결을 위한 상부 회로패턴과 외부와의 전기적 연결을 위한 하부 회로패턴으로 이루어진 회로패턴들; 상기 상부 회로패턴과 상기 하부패턴에 각각 연결되도록 내벽이 도금된 비아홀; 상기 인쇄회로기판의 상면의 봉지 경게선의 가장자리 부분에 연속적으로 형성된 수지댐을 갖는 것을 특징으로 하는 칩 온 보드형 반도체 칩 패키지의 인쇄회로기판.
  2. 반도체 칩과의 전기적 연결을 위한 상부 회로패턴과 외부와의 전기적 연결을 위한 하부 회로패턴으로 이루어진 회로패턴들, 상기 상부 회로패턴과 상기 하부회로패턴에 각각 연결되도록 내벽이 도금된 비아홀, 상기 인쇄회로기판의 상며느이 봉지 경계선의 가장자리 부분에 연속적으로 형성된 수지댐을 갖는 인쇄회로기판; 상기 인쇄회로기판에 실장되어 있는 복수 개의 전극 패드를 갖는 반도체 칩; 상기 반도체 칩의 상기 전극 패드와 상기 인쇄회로기판의 상기 금속 패드를 연결하는 본딩 와이어; 및 상기 반도체 칩과, 상기 본딩 와이어를 감싸 보호하도록 에폭시 성형 수지로 형성된 봉지부;를 포함하는 것을 특징으로 하는 칩 온 보드형 반도체 칩 패키지.
  3. 반도체 칩과 전기적 연결을 위한 상부 회로패턴과 외부와의 전기적 접촉을 위한 하부 회로패턴; 상기 상부의 회로패턴과 상기 하부의 회로패턴에 각각 연결된 도전성 q작막이 내벽에 형성된 비아홀을 갖는 칩 온 보드형 반도체 칩 패키지의 인쇄회로기판에 있어서, 상기 인쇄회로기판의 상면에 복수 개의 딤플이 형성되어 있으며, 상기 인쇄회로기판의 상면에 봉지 경계선의 가장자리 부분에 수지댐이 형성되어 있는 것을 특징으로 하는 칩 온 보드형 반도체 칩 패키지의 인쇄회로기판.
  4. 제1항 또는 제2항에 있어서, 상기 수지댐은 에폭시 성형 수지가 주입되는 곳의 반대 방향에 위치하는 곳에 틈을 갖는 것을 특징으로 하는 칩 온 보드형 반도체 칩 패키지의 인쇄회로기판.
  5. 제1항 또는 제2항에 있어서, 상기 인쇄회로기판은 상면에 복수 개의 딤플이 형성되어 있는 것을 특징으로 하는 칩 온보드형 반도체 칩 패키지의 인쇄회로기판.
  6. 제1항에 있어서, 상기 수지댐이 봉지 경계선의 가장자리 부분에 선택적으로 형성되어 있는 것을 특징으로 하는 칩 온 보드형 반도체 칩 패키지의 인쇄회로기판.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960028046A 1996-07-11 1996-07-11 수지댐이 형성된 인쇄회로기판 및 그를 이용한 칩 온 보드(Chip On Board)형 반도체 칩 패키지 KR980012306A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960028046A KR980012306A (ko) 1996-07-11 1996-07-11 수지댐이 형성된 인쇄회로기판 및 그를 이용한 칩 온 보드(Chip On Board)형 반도체 칩 패키지
KR1019960061055A KR100262733B1 (ko) 1996-07-11 1996-12-02 칩온보드(cob)패키지용인쇄회로기판및그를이용한칩온보드패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960028046A KR980012306A (ko) 1996-07-11 1996-07-11 수지댐이 형성된 인쇄회로기판 및 그를 이용한 칩 온 보드(Chip On Board)형 반도체 칩 패키지

Publications (1)

Publication Number Publication Date
KR980012306A true KR980012306A (ko) 1998-04-30

Family

ID=66241888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960028046A KR980012306A (ko) 1996-07-11 1996-07-11 수지댐이 형성된 인쇄회로기판 및 그를 이용한 칩 온 보드(Chip On Board)형 반도체 칩 패키지

Country Status (1)

Country Link
KR (1) KR980012306A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400629B1 (ko) * 2000-09-04 2003-10-04 산요덴키가부시키가이샤 회로 장치 및 그 제조 방법
KR100793338B1 (ko) * 2006-02-23 2008-01-11 삼성전기주식회사 발광 다이오드 모듈

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400629B1 (ko) * 2000-09-04 2003-10-04 산요덴키가부시키가이샤 회로 장치 및 그 제조 방법
KR100793338B1 (ko) * 2006-02-23 2008-01-11 삼성전기주식회사 발광 다이오드 모듈

Similar Documents

Publication Publication Date Title
US6528869B1 (en) Semiconductor package with molded substrate and recessed input/output terminals
US5736780A (en) Semiconductor device having circuit pattern along outer periphery of sealing resin and related processes
KR19990083550A (ko) 수지밀봉형반도체장치및그제조방법,리드프레임
KR19980042617A (ko) 웨이퍼 레벨 패키징
JPH10261753A (ja) 樹脂封止型半導体装置
US7005720B2 (en) Semiconductor package with photosensitive chip and fabrication method thereof
JP2003017518A (ja) 混成集積回路装置の製造方法
US6989296B2 (en) Fabrication method of semiconductor package with photosensitive chip
KR100538485B1 (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지의 제조 방법
KR100829613B1 (ko) 반도체 칩 패키지 및 그 제조 방법
KR980012306A (ko) 수지댐이 형성된 인쇄회로기판 및 그를 이용한 칩 온 보드(Chip On Board)형 반도체 칩 패키지
JPH0936155A (ja) 半導体装置の製造方法
KR100195510B1 (ko) 칩 카드
KR100262733B1 (ko) 칩온보드(cob)패키지용인쇄회로기판및그를이용한칩온보드패키지
KR100279252B1 (ko) 세라믹패키지
KR100221918B1 (ko) 칩 스케일 패키지
JP4336407B2 (ja) 回路基板
KR100313500B1 (ko) 테이프캐리어패키지및그제조방법
KR100308899B1 (ko) 반도체패키지및그제조방법
KR100210708B1 (ko) 칩온보드패키지의회로패턴구조__
KR100195514B1 (ko) 외부 접속 단자(채ㅜㅅㅁㅊ색)에 홈이 형성된 칩 온 보드 패키지 및 그를 이용한 아이씨 카드
KR100258852B1 (ko) 반도체 패키지의 제조 방법
KR19990000701A (ko) 칩 온 보드(cob) 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자
KR20010009995A (ko) 요홈이 구비된 기판을 포함하는 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination