KR100210708B1 - 칩온보드패키지의회로패턴구조__ - Google Patents

칩온보드패키지의회로패턴구조__ Download PDF

Info

Publication number
KR100210708B1
KR100210708B1 KR1019960028043A KR19960028043A KR100210708B1 KR 100210708 B1 KR100210708 B1 KR 100210708B1 KR 1019960028043 A KR1019960028043 A KR 1019960028043A KR 19960028043 A KR19960028043 A KR 19960028043A KR 100210708 B1 KR100210708 B1 KR 100210708B1
Authority
KR
South Korea
Prior art keywords
chip
circuit pattern
substrate
hole
external connection
Prior art date
Application number
KR1019960028043A
Other languages
English (en)
Other versions
KR980012312A (ko
Inventor
권영신
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960028043A priority Critical patent/KR100210708B1/ko
Publication of KR980012312A publication Critical patent/KR980012312A/ko
Application granted granted Critical
Publication of KR100210708B1 publication Critical patent/KR100210708B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

본 발명은 칩 온 보드(Chip On Board) 패키지의 기판 상에 형성된 회로 패턴을 변경함으로써 몰딩 공정의 영향으로 칩 카드의 외관 불량 및 외부 단말기와의 접속 불량이 발생되는 것을 방지하기 위한 칩 온 보드 패키지의 회로 패턴 구조에 관한 것으로서, 몰딩 금형의 압착 부분에 회로 패턴이 형성됨으로써 금형의 압착력이 회로 패턴에만 집중되어 기판 하부면의 외부 접속 단자에 굴곡이 생기는 문제점을 개선하기 위하여, 회로 패턴을 몰딩 영역 내에 형성시킴으로써 금형의 압착력이 기판 전면에 골고루 분산되어 기판이 받는 압력이 감소되고, 외부 접속 단자에 발생하는 굴곡 및 그로 인한 칩 카드의 외관 불량이나 외부 단말기와의 접속 불량을 방지할 수 있다.

Description

칩 온 보드(Chip On Board) 패키지의 회로 패턴 구조{Chip on board package}
본 발명은 칩 온 보드(Chip On Board) 패키지의 회로 패턴 구조에 관한 것으로서, 더욱 상세하게는 칩 온 보드 패키지의 기판 상에 형성된 회로 패턴을 변경함으로써 몰딩 공정의 영향으로 칩 카드의 외관 불량 및 외부 단말기와의 접속 불량이 발생되는 것을 방지하기 위한 칩 온 보드 패키지의 회로 패턴 구조에 관한 것이다.
반도체 칩 패키지의 기술 발전 추이를 보면, 고밀도화, 소형화의 추세에 따라 리드 프레임을 사용하여 패키지를 구성한 후 기판에 실장하는 과정을 제거하여, 반도체 칩을 직접 기판 상에 실장하는 새로운 패키징 방법이 주목받고 있다. 이처럼 반도체 칩을 직접 기판 상에 실장한 패키지를 칩 온 보드(Chip On Board; 이하 'COB'라 한다) 패키지라 한다. 이와 같은 COB 패키지는 주로 칩 카드(IC Card)에 이용되는데, 칩 카드는 현재 통용되고 있는 자기(磁氣) 스트라이프 카드(Magnetic Stripe Card)를 대체할 것으로 기대되며, 공중전화 카드 등을 비롯하여 그 활용 폭이 점차 넓어질 것으로 전망된다.
COB 패키지는 사용되는 기판과 봉지 방법에 따라서 여러 가지 유형이 있는데, 주로 사용되는 기판은 글래스-에폭시(Glass-Epoxy) 재질의 플렉서블 필름(Flexible Film)으로 형성된 인쇄 회로 기판(Printed Circuit Board; 이하 'PCB'라 한다)과, 비티 수지(BT Resin) 재질로 형성된 PCB 기판 등이 있으며, 기판 상에 형성되는 금속 회로층은 기판의 한 면에만 형성되는 경우와 양면에 모두 형성되는 경우가 있다. 그리고 봉지 방법은 액상의 에폭시 수지(Epoxy Resin)로 칩 주변을 덮은 후 경화시키는 코팅(Coating) 방법과, 통상적인 패키지에서와 같이 에폭시 몰딩 컴파운드(Epoxy Molding Compound; 이하 'EMC'라 한다)를 사용하여 금형으로 몰딩한 후 경화시키는 몰딩(Molding) 방법이 있다.
도 1은 종래 기술의 실시예에 따른 COB 패키지를 나타내는 단면도이다.
도 1을 참조하면, PCB 기판(12)의 중앙부에 형성된 캐버티(14; Cavity)에 반도체 칩(30)이 접착제(32)에 의하여 부착되고, 상기 기판(12)의 상부면에 회로 패턴(20)이 얇은 구리(Cu)층을 패터닝(Patterning)하여 형성된다. 그리고 상기 회로 패턴(20)에는 금(Au) 도금이 이루어지며, 상기 회로 패턴(20)과 반도체 칩(30) 간에는 본딩 와이어(34)에 의하여 전기적 접속이 이루어진다. 상기 본딩 와이어(34)는 통상적으로 금(Au) 또는 알루미늄(Al) 와이어가 사용된다. 그리고 상기 기판에는 관통 구멍(16)이 형성되고, 기판(12)의 하부면에는 접지 단자(28)와 외부 접속 단자(26)가 형성된다. 상기 본딩 와이어(34)에 의하여 칩(30)과 전기적 연결된 회로 패턴(20)은 다시 상기 관통 구멍(16)을 통하여 외부 접속 단자(26)와 전기적으로 연결된다. 그리고 마지막으로 상기 칩(30)과 본딩 와이어(34)를 보호하기 위하여 봉지 수지(36)로 봉지하면 COB 패키지(10)가 완성된다. 이 경우의 봉지 수지(36)는 EMC이며, 몰딩 방식을 사용한다.
이와 같이 형성된 COB 패키지(10)는 칩 카드(도시되지 않음)에 조립되어 사용된다. 이 때 상기 COB 패키지(10)는 반도체 칩(30)이 칩 카드의 내부로 향하고, 기판(12)의 하부면이 칩 카드의 외부로 노출되도록 뒤집어진 형태로 조립된다. 따라서 기판(12) 하부면에 형성된 외부 접속 단자(26)를 통하여 외부 단말기(도시되지 않음)와 접속을 이룰 수 있다.
그런데 이와 같은 COB 패키지(10)는 몰딩 공정에서 문제점이 발생한다.
도 2는 도 1에 도시된 COB 패키지와 몰딩 금형에 의한 압착 부분을 함께 나타내는 부분 평면도이다.
도 3은 도 1에 도시된 COB 패키지와 몰딩 금형을 함께 나타내는 부분 단면도이다.
도 1에 도시된 COB 패키지(10)와, 몰딩 금형(40)에 의한 압착 부분(42)을 함께 나타낸 도 2 및 도 3을 참조하면, EMC와 같은 봉지 수지(36)를 몰딩 금형(40) 내에 주입하여 봉지하는 몰딩 공정에서, 상기 몰딩 금형(40)이 회로 패턴(20)이 형성된 기판(12)면의 일부분을 압착하게 되고, 그로 인하여 상기 기판(12)의 하부면에 형성된 외부 접속 단자(26)가 굴곡이 생겨 칩 카드의 외관이 불량해질 뿐만 아니라 외부 단말기와 접속할 때도 접속 불량이 발생한다.
따라서 본 발명의 목적은 COB 패키지의 기판 상에 형성된 회로 패턴의 구조를 몰딩 공정의 영향을 받지 않도록 변경시켜, 칩 카드의 외관 불량 및 외부 단말기와의 접속 불량을 방지하는데 있다.
도 1은 종래 기술의 실시예에 따른 칩 온 보드(Chip On Board) 패키지를 나타내는 단면도.
도 2는 도 1에 도시된 칩 온 보드(Chip On Board) 패키지와 몰딩 금형에 의한 압착 부분을 함께 나타내는 부분 평면도.
도 3은 도 1에 도시된 칩 온 보드(Chip On Board) 패키지와 몰딩 금형을 함께 나타내는 부분 단면도.
도 4는 본 발명의 실시예에 따른 칩 온 보드(Chip On Board) 패키지와 몰딩 금형에 의한 압착 부분을 함께 나타내는 부분 평면도.
도 5는 본 발명의 실시예에 따른 칩 온 보드(chip On Board) 패키지와 몰딩 금형을 함께 나타내는 부분 단면도.
도면의 주요 부분에 대한 부호의 설명
10 : 칩 온 보드(Chip On Board) 패키지
12 : 인쇄 회로 기판 14 : 캐버티(Cavity)
16 : 관통 구멍 20 : 금속 회로 패턴
22 : 본딩 패드 24 : 도금 인출선
26 : 외부 접속 단자 28 : 접지 단자
30 : 반도체 칩 32 : 접착제
34 : 본딩 와이어 36 : 봉지 수지
38 : 솔더 레지스트 40 : 몰딩 금형
42 : 금형의 압착부
본 발명은 상기 목적을 달성하기 위하여, 캐버티가 형성된 상부면과 평탄면으로 형성된 하부면을 가지는 기판과; 상기 상부면에 형성된 금속 회로 패턴과; 상기 하부면에 형성된 외부 접속 단자와; 상기 기판을 관통하여 상기 상부면의 금속 회로 패턴과 상기 하부면의 외부 접속 단자를 각각 전기적으로 연결하는 관통 구멍과; 상기 캐버티의 하부면에 물리적으로 접착되며, 상기 금속 회로 패턴과 전기적으로 접속되는 반도체 칩과; 상기 반도체 칩과 전기적 접속 부분을 봉지하기 위한 봉지 수지;를 포함하는 칩 온 보드(Chip On Board) 패키지에 있어서, 상기 봉지 수지는 몰딩 금형을 사용한 몰딩 방식에 의하여 형성되며, 상기 금속 회로 패턴 및 관통 구멍이 상기 봉지 수지로 봉지되는 기판 영역 내에 형성되고, 상기 외부 접속 단자가 연장되어 도금 인출선이 형성되는 것을 특징으로 하는 칩 온 보드(Chip On Board) 패키지를 제공한다.
또한 상기 목적을 달성하기 위하여, 캐버티가 형성된 상부면과 평탄면으로 형성된 하부면을 가지는 기판과, 상기 상부면에 형성된 금속 회로 패턴과, 상기 하부면에 형성된 외부 접속 단자와, 상기 기판을 관통하여 상기 상부면의 금속 회로 패턴과 상기 하부면의 외부 접속 단자를 각각 전기적으로 연결하는 관통 구멍과, 상기 캐버티의 하부면에 물리적으로 접착되며 상기 금속 회로 패턴과 전기적으로 접속되는 반도체 칩과, 상기 반도체 칩과 전기적 접속 부분을 봉지하기 위한 봉지 수지를 포함하는 칩 온 보드(Chip On Board) 패키지와; 상기 칩 온 보드 패키지가 조립되는 카드 몸체;를 포함하는 칩 카드(Chip Card)에 있어서, 상기 금속 회로 패턴 및 관통 구멍이 상기 봉지 수지로 봉지되는 기판 영역 내에 형성되는 것을 특징으로 하는 칩 카드(Chip Card)를 제공한다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 4는 본 발명의 실시예에 따른 칩 온 보드(Chip On Board) 패키지와 몰딩 금형에 의한 압착 부분을 함께 나타내는 부분 평면도이고, 도 5는 본 발명의 실시예에 따른 칩 온 보드(chip On Board) 패키지와 몰딩 금형을 함께 나타내는 부분 단면도이다. 도 4 및 도 5를 참조하면, 종래의 경우 몰딩 금형(40)의 압착 부분(42) 내에 형성되어 있던 회로 패턴(20)이 본 실시예에서는 상기 압착 부분(42) 밖의 영역, 즉 몰딩 수지(36)로 봉지되는 영역 내에 형성되어 있다. 그리고 종래에는 본딩 패드(22)와 도금 인출선(도 2의 24)을 포함하던 기판(12) 상부면의 회로 패턴(20)이 본 실시예에서는 와이어(34) 본딩을 위한 본딩 패드(22) 만으로 이루어져 있다.
그러므로 몰딩 금형(40)이 기판(12)을 압착하게 될 때, 종래에는 상기 금형(40)의 압착력이 상기 기판(12) 상의 회로 패턴(20)에만 집중되었으나, 본 실시예에서는 상기 압착력이 기판(12) 전면에 골고루 분산됨으로써 상기 기판(12)이 받는 압력은 전보다 훨씬 줄어들게 된다. 압력은 그 힘을 받는 면적에 반비례하기 때문에 이는 자명한 사실이다. 따라서 상기 기판(12)의 하부면에 형성된 외부 접속 단자(26)의 굴곡으로 인한 외관 불량이나 외부 단말기와의 접속 불량이 방지되는 것이다.
한편 반도체 칩(30)과 회로 패턴(20) 간의 와이어(34) 본딩을 용이하게 하기 위하여 상기 구리 회로 패턴(20)에 금 도금을 하는데, 상기 도금은 전기를 통한 전해 도금을 이용한다. 따라서 도금하고자 하는 회로 패턴(20)으로부터 기판(12) 외부까지 연장되는 도금 인출선(24)이 필요하게 된다. 전술하였듯이 종래에는 회로 패턴(20)에서 연장되어 형성되었던 상기 도금 인출선(24)이 본 실시예에서는 상기 기판(12)의 하부면으로 옮겨진다. 즉, 기판(12) 하부면의 외부 접속 단자(26)의 연장선으로서 형성이 된다. 따라서 상기 도금 인출선(24)은 기판(12) 상부면의 회로 패턴(20)과 관통 구멍(16)을 통하여 연결되고, 전기 도금을 할 수 있게 되는 것이다.
또한 상기 회로 패턴(20)과 외부 접속 단자(26)를 전기적으로 접속시켜 주는 관통 구멍(16)은 회로 패턴(20)의 위치 변동에 따라 몰딩 수지(36)로 봉지되는 영역 내의 기판(12)에 형성된다. 그런데 이렇게 함으로써, 상기 관통 구멍(16)을 통하여 봉지 수지(36)가 기판(12)의 하부면까지 흘러 버릴 위험이 발생하므로, 상기 관통 구멍(16)에 솔더 레지스트(38)와 같은 물질을 도포하여 관통 구멍(16)을 폐쇄한다.
지금까지 살펴본 바와 같이, 몰딩 금형의 압착 부분에 형성된 회로 패턴을 몰딩 영역 내에 형성시킴으로써, 회로 패턴에만 집중되던 금형의 압착력이 기판 전면에 골고루 분산되어 기판이 받는 압력이 전보다 훨씬 줄어들게 된다. 따라서, 기판의 하부면에 형성된 외부 접속 단자의 굴곡으로 인한 칩 카드의 외관 불량이나 외부 단말기와의 접속 불량이 생기는 문제점을 방지할 수 있는 이점(利點)이 있다.

Claims (7)

  1. 캐버티가 형성된 상부면과 평탄면으로 형성된 하부면을 가지는 기판과; 상기 상부면에 형성된 금속 회로 패턴과; 상기 하부면에 형성된 외부 접속 단자와; 상기 기판을 관통하여 상기 상부면의 금속 회로 패턴과 상기 하부면의 외부 접속 단자를 각각 전기적으로 연결하는 관통 구멍과; 상기 캐버티의 하부면에 물리적으로 접착되며, 상기 금속 회로 패턴과 전기적으로 접속되는 반도체 칩과; 상기 반도체 칩과 전기적 접속 부분을 봉지하기 위한 봉지 수지;를 포함하는 칩 온 보드(Chip On Board) 패키지에 있어서,
    상기 봉지 수지는 몰딩 금형을 사용한 몰딩 방식에 의하여 형성되며, 상기 금속 회로 패턴 및 관통 구멍이 상기 봉지 수지로 봉지되는 기판 영역 내에 형성되고, 상기 외부 접속 단자가 연장되어 도금 인출선이 형성되는 것을 특징으로 하는 칩 온 보드(Chip On Board) 패키지.
  2. 제 1 항에 있어서, 상기 관통 구멍이 폐쇄되어 봉지 수지가 기판의 하부면으로 흐르지 못하도록 된 것을 특징으로 하는 칩 온 보드(Chip On Board) 패키지.
  3. 제 2 항에 있어서, 상기 관통 구멍이 솔더 레지스트에 의하여 폐쇄되는 것을 특징으로 하는 칩 온 보드(Chip On Board) 패키지.
  4. 캐버티가 형성된 상부면과 평탄면으로 형성된 하부면을 가지는 기판과, 상기 상부면에 형성된 금속 회로 패턴과, 상기 하부면에 형성된 외부 접속 단자와, 상기 기판을 관통하여 상기 상부면의 금속 회로 패턴과 상기 하부면의 외부 접속 단자를 각각 전기적으로 연결하는 관통 구멍과, 상기 캐버티의 하부면에 물리적으로 접착되며 상기 금속 회로 패턴과 전기적으로 접속되는 반도체 칩과, 상기 반도체 칩과 전기적 접속 부분을 봉지하기 위한 봉지 수지를 포함하는 칩 온 보드(Chip On Board) 패키지와; 상기 칩 온 보드 패키지가 조립되는 카드 몸체;를 포함하는 칩 카드(Chip Card)에 있어서, 상기 금속 회로 패턴 및 관통 구멍이 상기 봉지 수지로 봉지되는 기판 영역 내에 형성되는 것을 특징으로 하는 칩 카드(Chip Card).
  5. 제 4 항에 있어서, 상기 외부 접속 단자가 연장되어 도금 인출선이 형성되는 것을 특징으로 하는 칩 카드(Chip Card).
  6. 제 4 항에 있어서, 상기 관통 구멍이 폐쇄되어 봉지 수지가 기판의 하부면으로 흐르지 못하도록 된 것을 특징으로 하는 칩 카드(Chip Card).
  7. 제 6 항에 있어서, 상기 관통 구멍이 솔더 레지스트에 의하여 폐쇄되는 것을 특징으로 하는 칩 카드(Chip Card).
KR1019960028043A 1996-07-11 1996-07-11 칩온보드패키지의회로패턴구조__ KR100210708B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960028043A KR100210708B1 (ko) 1996-07-11 1996-07-11 칩온보드패키지의회로패턴구조__

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960028043A KR100210708B1 (ko) 1996-07-11 1996-07-11 칩온보드패키지의회로패턴구조__

Publications (2)

Publication Number Publication Date
KR980012312A KR980012312A (ko) 1998-04-30
KR100210708B1 true KR100210708B1 (ko) 1999-07-15

Family

ID=19466063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960028043A KR100210708B1 (ko) 1996-07-11 1996-07-11 칩온보드패키지의회로패턴구조__

Country Status (1)

Country Link
KR (1) KR100210708B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548013B1 (ko) * 1999-05-17 2006-02-01 삼성테크윈 주식회사 아이 씨 카드용 칩 모듈 및 그 제조 방법

Also Published As

Publication number Publication date
KR980012312A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
US6228683B1 (en) High density leaded ball-grid array package
KR0145768B1 (ko) 리드 프레임과 그를 이용한 반도체 패키지 제조방법
US5736780A (en) Semiconductor device having circuit pattern along outer periphery of sealing resin and related processes
US6333211B1 (en) Process for manufacturing a premold type semiconductor package using support pins in the mold and external connector bumps
US7015591B2 (en) Exposed pad module integrating a passive device therein
KR100292033B1 (ko) 반도체칩패키지및그제조방법
KR100538485B1 (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지의 제조 방법
KR100210708B1 (ko) 칩온보드패키지의회로패턴구조__
US6109369A (en) Chip scale package
JPH0936155A (ja) 半導体装置の製造方法
KR100199851B1 (ko) 칩 스케일 패키지 및 그의 제조 방법
KR100331070B1 (ko) 칩싸이즈반도체패키지의 구조 및 그 제조 방법
KR100262733B1 (ko) 칩온보드(cob)패키지용인쇄회로기판및그를이용한칩온보드패키지
KR101168890B1 (ko) 리드 프레임 및 그 제조 방법
KR20070019359A (ko) 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법
KR100258852B1 (ko) 반도체 패키지의 제조 방법
KR19980027872A (ko) 칩 카드
KR100195514B1 (ko) 외부 접속 단자(채ㅜㅅㅁㅊ색)에 홈이 형성된 칩 온 보드 패키지 및 그를 이용한 아이씨 카드
KR20020057670A (ko) 반도체 칩 패키지 및 그 제조방법
JP2926339B2 (ja) Ｉｃカード用プリント配線板
CN112490138A (zh) 一种芯片结构的制备方法
KR19980043253A (ko) 칩 온 보오드형 반도체 칩 패키지
KR980012306A (ko) 수지댐이 형성된 인쇄회로기판 및 그를 이용한 칩 온 보드(Chip On Board)형 반도체 칩 패키지
KR100369501B1 (ko) 반도체패키지
KR19980025883A (ko) 단층의 전도층을 갖는 인쇄회로기판을 이용한 칩 온 보드(chip on board) 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070327

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee