KR100548013B1 - 아이 씨 카드용 칩 모듈 및 그 제조 방법 - Google Patents

아이 씨 카드용 칩 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR100548013B1
KR100548013B1 KR1019990017594A KR19990017594A KR100548013B1 KR 100548013 B1 KR100548013 B1 KR 100548013B1 KR 1019990017594 A KR1019990017594 A KR 1019990017594A KR 19990017594 A KR19990017594 A KR 19990017594A KR 100548013 B1 KR100548013 B1 KR 100548013B1
Authority
KR
South Korea
Prior art keywords
chip
metal pattern
metal
card
groove
Prior art date
Application number
KR1019990017594A
Other languages
English (en)
Other versions
KR20000073966A (ko
Inventor
김영준
류재철
박경수
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1019990017594A priority Critical patent/KR100548013B1/ko
Publication of KR20000073966A publication Critical patent/KR20000073966A/ko
Application granted granted Critical
Publication of KR100548013B1 publication Critical patent/KR100548013B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

아이 씨 카드용 칩 모듈을 개시한다. 개시된 아이 씨 카드용 칩 모듈은 외부접촉단자가 되는 것으로 소정의 형상을 가진 금속패턴; 상기 금속패턴의 소정 영역에 형성된 관통홈; 상기 관통홈에 매립되어 상기 금속패턴이 회로 영역을 이룰수 있도록 채워지는 절연소재; 상기 회로 영역 상에 실장되는 아이 씨 칩; 상기 아이 씨 칩과 상기 회로 영역이 전기적으로 연결가능하도록 본딩되어 있는 금속와이어; 및 상기 아이 씨 칩과 상기 금속와이어를 보호하도록 캡슐화 된 에폭시 화합물;을 구비하여 공정이 단순화되고, 모듈 자체의 두께를 줄일 수 있어 조립 후 사양관리에 따른 제품의 전기적, 열적 및 기계적인 안정성이 확보되어 수율이 향상되는 점과, 종래와는 달리, 절연 소재의 사용량이 상당량 감소됨으로 인해 결과적으로는 제품 생산의 비용이 절감된다.

Description

아이 씨 카드용 칩 모듈 및 그 제조 방법{Chip module for IC card and manufacturing method of the same}
도 1은 본 발명에 따른 아이 씨 카드용 칩 모듈을 나타내 보인 개략적 도면이고,
도 2a 내지 도 2i는 본 발명에 따른 아이 씨 카드용 칩 모듈의 제조 방법을 설명하기 위한 공정도이고,
그리고 도 3은 도 2에 따른 공정에 의한 칩 모듈의 표면을 나타내 보인 개략적 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
10a... 금속프레임 10... 금속패턴
10b,20b... 관통홈 11... 수용홈
20a... 포토레지스트 20... 포토레지스트마스크
31... 금속층 50... 절연소재
60... 아이 씨 칩(IC chip) 70... 금속와이어
80... 에폭시화합물
본 발명은 아이 씨 카드(IC card: Integrated Circuit card)용 칩 모듈(Chip module) 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 다양한 정보가 저장되어 있는 아이 씨 칩(IC chip)을 금속 프레임 상에 지지하여 공정이 단순화되고, 조립 후 제품에 대한 안정성을 가질 수 있도록 하는 아이 씨 카드용 칩 모듈 및 그 제조 방법에 관한 것이다.
일반적으로 아이 씨 카드(IC card: Integrated Circuit card)는 아이 씨 칩(IC chip)에 다양한 정보를 저장하여 이를 판독함으로써 소정의 목적에 적합하게 사용된다. 마그네틱 테이프가 부착된 종래의 마그네틱 카드는 기억 용량이 제한되어 있으므로 극히 제한된 목적에만 사용되는데 반하여, 아이 씨 카드는 상대적으로 기억 용량이 매우 크므로 다양한 목적에 사용될 수 있다. 예를 들면 아이 씨 카드는 전자 신분증으로 사용될 수 있으며, 아이 씨 칩 내에 신분 식별에 필요한 다종의 정보들을 저장시킬 수 있다. 다른 예에서는 아이 씨 카드가 현금 지불용 카드로 사용될 수 있으며, 이러한 경우에 소정의 금액을 지불하고 충전소에서 아이 씨 카드를 충전시킨 후에, 서비스나 상품을 제공받을 때마다 아이 씨 카드에 충전된 금액 정보를 차감시켜 나감으로써 직접적인 현금 거래 없이도 대금 결제가 이루어질 수 있는 것이다.
종래 기술에 따르면, 이러한 아이 씨 카드의 칩 모듈은 COB 모듈(Chip On Board module)로서 형성되어, 카드 보드에 설치되었다. COB 모듈은, 아이 씨 칩을 통상적인 반도체 패키지에서 처럼 리이드 프레임 상에 지지하는 대신에, 인쇄 회로 기판(PCB)에 직접 지지하는 형태로서, 반도체 패키지의 전체적인 크기를 최소화하기 위하여 사용된다.
이러한 칩 모듈은 소재 기판 위에 구리 호일(Cu foil)을 적층하고, 이를 에칭하여 관통홈이 음각으로 파여진 패턴을 형성하고, 노출되어 있는 상기 구리 호일 위에 니켈과 금 등의 다중 금속층을 도금한 후, 아이 씨 칩을 실장한다. 그 후, 상기 아이 씨 칩과 패턴에 대하여 골드 와이어를 통해서 전기적으로 연결시키고, 몰딩재인 에폭시 화합물을 도포하여 상기 아이 씨 칩과 골드 와이어를 보호하도록 감싸므로써 제조된다.
그런데, 이 제조 방법에 따르면 제작 공정의 단계수가 많아지고 에칭액을 과다 사용하게 된다. 또한 신뢰성 확보를 위하여 고신뢰성을 갖는 소재 기판을 선택하여야 하기 때문에 그 만큼의 제조 비용이 상승하게 된다.
이러한 문제점들로 인해 근래에 들어서는 제조 비용의 상승에 따른 아이 씨 카드의 가격을 고려하여 인쇄 회로 기판(PCB) 대신 금속 프레임(metal frame) 상에 아이 씨 칩을 지지시킨 COB 모듈이 많이 사용되는 추세이다. 즉, 아이 씨 칩을 금속 프레임 상의 회로에 대하여 골드 와이어를 통해서 연결하고, 에폭시 화합물로써 캡슐화 하여 제조하고 있다.
그러나, 상기 칩 모듈의 제조 방법은 금속 프레임 상에 소정의 회로를 형성시킬 때, 금속 프레임 상의 전면에 절연소재를 라미네이팅(laminating) 또는 테이핑(taping)하여 에칭한 다음 소정 영역을 가지는 패턴을 형성시킨다. 그리고, 그 위에 다중의 금속층(Ni,Au)을 적층시킨 후에 아이 씨 칩을 실장하고, 상기 아이 씨 칩과 소정 패턴의 회로부에 와이어 본딩을 하기 때문에 그에 따른 제조 공정이 복잡하고, 상기 금속 프레임의 전면에 도포되는 절연소재를 과다하게 사용함으로써 제품의 제조 비용이 상승된다는 문제점을 가지고 있다. 또한, 앞서 상술한 바와 같은 예들의 칩 모듈 제조 방법 중 와이어 본딩공정을 수행할 경우에는 아이 씨 칩을 패터닝된 특정영역에 실장하여 회로부와 와이어 본딩공정을 실시해야 하기 때문에 그에 따른 제조 공정이 불편해지며, 아이 씨 칩이 상기 특정영역 이외에 실장되는 경우가 빈번히 발생하게 되어 결국에는 제품에 대한 수율이 떨어지는 문제점을 가지고 있다.
본 발명은 상기와 같은 문제점을 개선하고자 창출된 것으로서, 아이 씨 칩을 금속 프레임 상에 지지되도록 하여 공정이 단순화되고, 제품의 안정성을 향상시킬 수 있는 아이 씨 카드용 칩 모듈 및 그 제조 방법을 제공하는 점에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 아이 씨 카드용 칩 모듈은 외부접촉단자가 되는 것으로 소정의 형상을 가진 금속패턴; 상기 금속패턴의 소정 영역에 형성된 관통홈; 상기 관통홈에 매립되어 상기 금속패턴이 회로 영역을 이룰수 있도록 채워지는 절연소재; 상기 회로 영역 상에 실장되는 아이 씨 칩; 상기 아이 씨 칩과 상기 회로 영역이 전기적으로 연결가능하도록 본딩되어 있는 금속와이어; 및 상기 아이 씨 칩과 상기 금속와이어를 보호하도록 캡슐화 된 에폭시 화 합물;을 구비하는 것을 특징으로 한다.
본 발명에 따르면, 상기 금속패턴은 상기 아이 씨 칩이 실장되도록 수용홈이 형성되어 있는 것이 바람직하다.
또한, 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 아이 씨 카드용 칩 모듈의 제조 방법은 (가) 외부접촉단자가 되는 것으로 소정의 형상을 가진 금속 프레임을 에칭하여 관통홈이 파인 금속패턴을 형성하는 단계; (나) 상기 금속패턴의 상기 관통홈 영역에 액상의 절연소재를 매립하는 단계; (다) 상기 금속패턴 상에 아이 씨 칩을 실장하는 단계; 및 (라) 상기 아이 씨 칩과 상기 금속패턴에 전기적인 연결이 가능하도록 와이어본딩하고, 캡슐화하여 칩 모듈을 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 (가) 단계 다음으로, 상기 금속패턴을 하프에칭하는 단계를 더 포함하는 것이 바람직하다.
따라서, 범용메탈로 이루어진 금속프레임의 관통홈이 절연 소재로 매립되어 있는 소정 패턴 상에 아이 씨 칩이 지지되도록 실장함으로써, 공정이 단순화되고, 모듈 자체의 두께를 줄일 수 있어 조립 후 사양관리에 따른 제품의 전기적, 열적 및 기계적인 안정성이 확보되어 수율이 향상되는 점과, 종래와는 달리, 절연 소재의 사용량이 상당량 감소됨으로 인해 결과적으로는 제품 생산의 비용이 절감되는 점에 그 특징이 있다.
이러한 특징을 첨부된 도면을 참조하여 본 발명에 따른 아이 씨 카드용 칩 모듈을 상세하게 설명한다.
도 1은 본 발명에 따른 아이 씨 카드용 칩 모듈을 나타내 보인 개략적 도면이다.
도 1을 참조하면, 본 발명에 따른 아이 씨 카드(IC card)용 칩 모듈(chip module)은 범용메탈로 이루어진 금속프레임이 에칭되어 소정 영역에 관통홈(10b)이 형성된 금속패턴(10)이 마련된다.
상기 금속패턴(10)은 후술되는 아이 씨 칩(IC chip)(60)이 안정적으로 지지되어 실장되도록 하기 위해 임의의 영역에 수용홈(11)이 형성되어 있다.
또한, 공지된 바와 같이, 상기 금속패턴(10)은 하나 이상의 금속층(31)이 증착되어 있는데, 상기 금속층은 Pd/Ni로 이루어진 합금으로 도금된 것이 바람직하며, 상기 관통홈(10b)에는 상기 금속패턴(10)이 소정의 회로 영역을 이룰수 있도록 절연소재(50)가 매립되어 있다.
수용홈(11)을 가지는 상기 금속패턴(10) 상에는 아이 씨 칩(60)이 상기 수용홈(11)에 지지되도록 실장되어 있다. 그리고, 상기 아이 씨 칩(60)의 전극과, 소정 회로단자로서 리드의 역할을 하는 상기 회로 영역은 상호 전기적인 연결이 가능하도록 금속와이어(70)가 본딩되어 있으며, 상기 아이 씨 칩(60)과 금속와이어(70)는 에폭시(epoxy) 화합물을 사용하여 인캡슐레이션(encapsulation)화 되어 있다.
이하, 본 발명에 따른 아이 씨 카드용 칩 모듈의 제조 방법을 첨부된 도면을 참조하여 상세하게 설명하기로 한다.
도 2a 내지 도 2i는 본 발명에 따른 아이 씨 카드용 칩 모듈의 제조 방법을 설명하기 위한 공정도이고, 도 3는 도 2에 따른 공정에 의한 칩 모듈의 표면을 나 타내 보인 개략적 도면이다.
도 2a를 참조하면, 먼저, 범용 메탈(metal)로 이루어진 금속 프레임(10a)을 에칭(etching) 또는 스템핑(stamping)하여 소정 형상을 가지도록 준비한다. 그 후, 포토리소그라피 공정으로서 상기 금속 프레임(10a) 상부에 포토레지스트(20a)를 형성한다.
다음으로, 도 2b를 참조하면, 상기 포토레지스트(20a)를 자외선 파장을 갖는 노광장비로 노광한 후, 현상하여 소정의 제1관통홈(20b)이 형성된 포토레지스트 마스크(20)를 형성한다.
그 다음에, 상기 포토레지스트 마스크(20)를 사용하여 금속 프레임(10a)을 에칭하면, 도 2c에서와 같이 상기의 금속 프레임(10a)에 소정 공간을 가진 제2관통홈(10b) 영역이 형성된다.
그 후, 포토레지스트 마스크(20)를 제거하고, 상술한 바와 같은 포토리소그라피 공정을 번복하여 후술되는 아이 씨 칩이 실장되도록 에칭된 임의의 금속 프레임(10') 상부를 하프에칭 하면 도 2d와 같이 소정 형상의 수용홈(11)이 형성된다. 여기서, 상기 수용홈(11)은 하프에칭(half etching)으로 형성하는 것이 바람직하다.
다음으로, Pd/Ni 합금의 금속층(31)을 상기 수용홈(11)이 형성된 금속프레임(10') 상에 도금하여 도 2e에 도시된 바와 같은 금속패턴(10)을 형성한다. 여기서, 상기 금속층(31)을 도금하는 이유는 상기 금속프레임(10')의 내식성을 증가시키고, 후술되는 금속 와이어(70)의 본딩성을 향상시키기 위함이다.
또한, 상기 금속층(31)을 칩 모듈의 전체두께를 고려하여 Pd/Ni의 합금층만을 증착하였으나, 중간 도금층으로서 Ni층과 Pd/Ni 합금층을 순차적으로 적층시키고, 상기 Pd/Ni 합금층 위에 Pd층을 최외곽 도금층으로 적층하는 다중의 금속막을 도금시킬 수도 있다.
도 2f를 참조하면, 다음으로는 소정의 외부 접촉단자를 구성하도록 제2관통홈(10b) 영역에 액상의 절연소재(50)를 매립하는 단계로서, 그 방법으로는 상기 절연소재(50)를 관통홈(10b) 영역에 디스펜싱(dispensing)법을 이용하거나, 금속 마스크법 및 실크 스크린 인쇄법으로 매립하는 것이 바람직하다.
이후 공정으로서, 상기 절연소재(50)의 매립이 완료되면, 상기 절연소재(50)를 경화하기 위한 오븐(oven) 큐어링(curing)을 진행하여 상기 절연소재(50)를 경화시킨다.
이와 같이, 상기 절연소재(50)를 제2관통홈(10b) 영역에 매립하게 되면, 절연소재를 금속 프레임의 전면에 증착 및 테이핑시키던 종래와는 달리, 칩 모듈 전체의 두께를 경박화할 수 있어 두께의 제한조건이 까다로운 아이 씨 카드의 사양관리가 원활해져 그에 따른 수율이 증가하게 되고, 상당량의 절연소재를 줄일 수 있기 때문에 제조 원가의 절감을 가져오게 된다. 다른 한편으로는 종래에 따른 절연소재의 전면 증착두께 만큼 금속패턴(10)의 두께를 증가시킬 수 있으므로 제품에 대한 변형률을 크게 줄일 수 있게 된다.
그 다음으로 도 2g를 참조하면, 상기 수용홈(11)에 아이 씨 칩(60)을 실장한다. 이렇게 상기 수용홈(11)에 아이 씨 칩(60)을 실장하게 되면, 후술공정에서 칩 모듈을 에폭시 화합물로 몰딩하는 경우에 아이 씨 칩(60)과 상기 금속패턴(10) 간의 접착력이 강화되어 칩 모듈의 안정성을 유지함으로써 내외적인 환경 즉, 전기적, 열적, 기계적인 영향에 의한 밴딩 및 비틀림 현상을 방지할 수 있게 된다. 또한, 아이 씨 칩을 디바이스 홀과 같은 특정영역에 실장함으로써 실장공정 및 와이어 본딩공정이 까다로워 수율이 저하되던 종래와는 달리, 금속패턴(10)의 임의의 위치에 직접 아이 씨 칩(60)을 실장할 수 있기 때문에 결과적으로는 공정의 단순화와, 수율의 향상을 가져오게 된다.
이 후, 상기 아이 씨 칩(60)의 전극과, 소정 회로단자로서 리드의 역할을 하는 상기 금속패턴(10)이 상호 전기적인 연결이 되도록 도 2h에서와 같이 금속 와이어(70)로 본딩한다.
마지막으로, 도 2i를 참조하면, 아이 씨 칩(60)과 금속 와이어(70)를 감싸서 보호하도록 하기 위하여 상기 금속 와이어(70)를 중심으로 몰딩재를 도포하는 인캡슐레이션(encapsulation)을 실시한다. 상기 몰딩재는 통상 에폭시(epoxy) 화합물(80)을 사용한다. 상기 인캡슐레이션의 실시는 통상적으로 2차에 걸쳐서 실시하는데 처음에는, 점도가 높은 상기 에폭시 화합물(80)을 아이 씨 칩(60)의 전부분에 커버되도록 도포한다. 그리고 두 번째는, 점도가 낮은 상기 에폭시 화합물(80)이 골고루 도포될 수 있도록 전면에 걸쳐 실시한다.
그 후, 상기 에폭시 화합물(80)을 경화하기 위한 오븐(oven) 큐어링(curing)을 진행하여 경화시키면 본 발명에 따른 칩 모듈의 형태가 구체화되어 도 3에 도시된 바와 같은 표면 구조를 가지게 된다. 그리고, 상기 칩 모듈에는 아이 씨 칩(60) 에 대한 정보의 기록 및 판독을 위한 입출력 수단을 형성할 수 있다. 이러한 상기 입출력 수단은 공지되어 있다.
이후 공정으로, 도면에는 도시되지 않았지만 PVC 나 ABS 수지로 이루어진 카드 보드(미도시)에 상술한 바와 같이 제조된 칩 모듈을 접착시키면 아이 씨 카드의 제조가 완료된다.
이상에서의 설명에서와 같이, 본 발명에 따른 아이 씨 카드용 칩 모듈 및 그 제조 방법은 범용메탈로 이루어진 패턴의 관통홈이 절연 소재로 매립되어 있는 임의의 패턴 상에 아이 씨 칩이 지지되도록 실장함으로써, 공정이 단순화되고, 모듈 자체의 두께를 줄일 수 있어 조립 후 사양관리에 따른 제품의 전기적, 열적 및 기계적인 안정성이 확보되어 수율이 향상되는 점에 그 첫째 장점이 있다.
또한, 종래와는 달리, 절연 소재의 사용량이 상당량 감소됨으로 인해 결과적으로는 제품 생산의 비용이 절감되는 점에 그 둘째 장점이 있다.

Claims (4)

  1. 외부접촉단자가 되는 것으로 소정의 형상을 가진 금속패턴;
    상기 금속패턴의 소정 영역에 형성된 관통홈;
    상기 관통홈에 매립되어 상기 금속패턴이 회로 영역을 이룰수 있도록 채워지는 절연소재;
    상기 회로 영역 상에 실장되는 아이 씨 칩;
    상기 아이 씨 칩과 상기 회로 영역이 전기적으로 연결가능하도록 본딩되어 있는 금속와이어; 및
    상기 아이 씨 칩과 상기 금속와이어를 보호하도록 캡슐화 된 에폭시 화합물;을 구비하는 것을 특징으로 하는 아이 씨 카드용 칩 모듈.
  2. 제1항에 있어서,
    상기 금속패턴은 상기 아이 씨 칩이 실장되도록 수용홈이 형성되어 있는 것을 특징으로 하는 아이 씨 카드용 칩 모듈.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    (가) 외부접촉단자가 되는 것으로 소정의 형상을 가진 금속 프레임을 에칭하여 관통홈이 파인 금속패턴을 형성하는 단계;
    (나) 상기 금속패턴의 상기 관통홈 영역에 액상의 절연소재를 매립하는 단계;
    (다) 상기 금속패턴 상에 아이 씨 칩을 실장하는 단계; 및
    (라) 상기 아이 씨 칩과 상기 금속패턴에 전기적인 연결이 가능하도록 와이어본딩하고, 캡슐화하여 칩 모듈을 형성하는 단계;를 포함하는 것을 특징으로 하는 아이 씨 카드용 칩 모듈의 제조 방법.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제3항에 있어서,
    상기 (가) 단계 다음으로,
    상기 금속패턴을 하프에칭하는 단계를 더 포함하는 것을 특징으로 하는 아이 씨 카드용 칩 모듈의 제조 방법.
KR1019990017594A 1999-05-17 1999-05-17 아이 씨 카드용 칩 모듈 및 그 제조 방법 KR100548013B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990017594A KR100548013B1 (ko) 1999-05-17 1999-05-17 아이 씨 카드용 칩 모듈 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990017594A KR100548013B1 (ko) 1999-05-17 1999-05-17 아이 씨 카드용 칩 모듈 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20000073966A KR20000073966A (ko) 2000-12-05
KR100548013B1 true KR100548013B1 (ko) 2006-02-01

Family

ID=19585865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990017594A KR100548013B1 (ko) 1999-05-17 1999-05-17 아이 씨 카드용 칩 모듈 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100548013B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455698B1 (ko) * 2002-03-07 2004-11-06 주식회사 케이이씨 칩 싸이즈 패키지 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04225552A (ja) * 1990-12-27 1992-08-14 Tanaka Kikinzoku Kogyo Kk 半導体装置
JPH09199823A (ja) * 1996-01-19 1997-07-31 Nissan Motor Co Ltd チップオンボードプリント配線板
KR980012312A (ko) * 1996-07-11 1998-04-30 김광호 칩 온 보드(Chip On Board) 패키지의 회로 패턴 구조
KR19980019661A (ko) * 1996-09-02 1998-06-25 김광호 홈이 형성된 인쇄회로기판을 이용한 COB(Chip On Board)패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04225552A (ja) * 1990-12-27 1992-08-14 Tanaka Kikinzoku Kogyo Kk 半導体装置
JPH09199823A (ja) * 1996-01-19 1997-07-31 Nissan Motor Co Ltd チップオンボードプリント配線板
KR980012312A (ko) * 1996-07-11 1998-04-30 김광호 칩 온 보드(Chip On Board) 패키지의 회로 패턴 구조
KR19980019661A (ko) * 1996-09-02 1998-06-25 김광호 홈이 형성된 인쇄회로기판을 이용한 COB(Chip On Board)패키지

Also Published As

Publication number Publication date
KR20000073966A (ko) 2000-12-05

Similar Documents

Publication Publication Date Title
US5647122A (en) Manufacturing method for an integrated circuit card
US20090004774A1 (en) Method of multi-chip packaging in a tsop package
US6468835B1 (en) Method for making smart card or similar electronic device
US7511371B2 (en) Multiple die integrated circuit package
US7352058B2 (en) Methods for a multiple die integrated circuit package
CN110034072B (zh) 半导体封装及其制造方法
EP1122778A2 (en) Circuit device and manufacturing method of circuit device
KR100400629B1 (ko) 회로 장치 및 그 제조 방법
US8728864B2 (en) Method of fabricating a memory card using SIP/SMT hybrid technology
US6111303A (en) Non-contact electronic card and its manufacturing process
US7056764B2 (en) Electronic sensor device and method for producing the electronic sensor device
US7101733B2 (en) Leadframe with a chip pad for two-sided stacking and method for manufacturing the same
CN208767298U (zh) 传感器封装
US20040042185A1 (en) Tab package and method for fabricating the same
US7435624B2 (en) Method of reducing mechanical stress on a semiconductor die during fabrication
US8878346B2 (en) Molded SiP package with reinforced solder columns
KR100548013B1 (ko) 아이 씨 카드용 칩 모듈 및 그 제조 방법
US7967184B2 (en) Padless substrate for surface mounted components
CN113937013A (zh) 半导体封装方法及半导体封装结构
CN206282839U (zh) 一种薄型阵列塑料封装件
JPH10256473A (ja) 半導体装置
JP2589093B2 (ja) Icカードの製造方法
KR100627045B1 (ko) 집적회로카드용 반도체패키지와 이의 제조방법
CN113937016A (zh) 半导体封装方法及半导体封装结构
JPH11144017A (ja) 複合icカード

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101223

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee