KR100627045B1 - 집적회로카드용 반도체패키지와 이의 제조방법 - Google Patents
집적회로카드용 반도체패키지와 이의 제조방법 Download PDFInfo
- Publication number
- KR100627045B1 KR100627045B1 KR1020000033576A KR20000033576A KR100627045B1 KR 100627045 B1 KR100627045 B1 KR 100627045B1 KR 1020000033576 A KR1020000033576 A KR 1020000033576A KR 20000033576 A KR20000033576 A KR 20000033576A KR 100627045 B1 KR100627045 B1 KR 100627045B1
- Authority
- KR
- South Korea
- Prior art keywords
- card
- semiconductor chip
- raw material
- circuit pattern
- pattern layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000000034 method Methods 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000004020 conductor Substances 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 9
- 239000002994 raw material Substances 0.000 claims description 28
- 238000007747 plating Methods 0.000 claims description 11
- 239000008393 encapsulating agent Substances 0.000 claims description 5
- 238000005538 encapsulation Methods 0.000 claims description 3
- 238000004080 punching Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 229920003002 synthetic resin Polymers 0.000 description 5
- 239000000057 synthetic resin Substances 0.000 description 5
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Credit Cards Or The Like (AREA)
Abstract
집적회로카드용 반도체패키지와 이의 제조방법를 개시한다. 본 발명은 원소재에 패턴형성부를 타발하고, 상기 패턴형성부내에 전도성물질을 인쇄하여 회로패턴층을 형성하고, 원소재상에 반도체칩을 실장하여 상기 회로패턴과 반도체칩을 골드와이어로 와이어본딩하여 완성하게 된다.
Description
도 1은 종래의 집적회로카드의 일부를 도시한 단면도,
도 2는 본 발명에 따른 집적회로카드를 도시한 일부분리사시도,
도 3a 내지 도 3g는 본 발명에 따른 집적회로카드의 제조과정을 단계별로 도시한 것으로서,
도 3a는 원소재를 마련한 상태를 도시한 단면도,
도 3b는 원소재에 펀칭한 이후의 상태를 도시한 단면도,
도 3c는 원소재에 도전성 잉크를 도포한 이후의 상태를 도시한 단면도,
도 3d는 원소재에 다중 도금층이 형성된 이후의 상태를 도시한 단면도,
도 3e는 반도체 칩을 실장한 상태를 도시한 단면도,
도 3f는 반도체 패키지를 완성한 상태를 도시한 단면도,
도 3g는 반도체 패키지를 카드본체부에 실장한 상태를 도시한 단면도.
<도면의 주요 부분에 대한 부호의 간단한 설명>
10,20...IC카드 11,21...카드본체부
12,22...반도체패키지 13...원소재
15,34...니켈도금층 16,35...금도금층
17,37...반도체칩 18,38...골드와이어
19,39...봉지재 31...원소재
32...패턴형성부 33...회로패턴층
본 발명은 집적회로카드에 관한 것으로서, 보다 상세하게는 집적회로카드에 설치되는 반도체패키지의 기판상에 도전성 물질을 도포하여 박막화를 실현한 집적회로카드용 반도체패키지와 이의 제조방법에 관한 것이다.
통상적으로 스마트카드(smart card)와 같은 집적회로카드(integrated circuit card,이하 IC카드)는 통용되고 있는 신용카드 크기만한 플라스틱재 카드에 박판의 반도체패키지를 부착한 형상이다. IC카드는 자기띠를 부착하여 사용하는 마그네틱카드에 비하여 안정성이 높고, 기억된 정보가 지워질 염려가 없고, 수명 또한 반영구적이다. 또한, 위조가 불가능하여 세계 각국에서 새로운 멀티미디어로 급부상하고 있는 일종의 정보매체이다.
현재, 응용분야를 보더라도 금융, 의료복지, 사회보장, 이동통신 및 공중전화, 케이블TV, 전력, 가스, 수도, 교육, 홈쇼핑, 기업관리등 그 적용분야가 무한하다. 또한, 초고속정보통신 인프라의 구축이 가시화되고, 글로버 네트워크가 급진전되면서 IC카드의 보안기능과 전자지갑기능등의 요구가 증가되고, 새로운 응용분야의 개발과 등장으로 이의 활용분야가 확대되고 있다.
그리고, 인터넷을 통한 전자상거래 행위가 가시화됨에 따라 전자적인 자금결제기능의 필요성이 점증하고 있고, 이 시장을 석권하려는 각 기업들의 연구개발은 가속화되고 있다.
IC카드의 도입이 산업에 미치는 파급효과를 계량화할 수 있는 부문은 IC회로 칩을 이용한 카드와, 이 카드에 기록된 정보를 읽고 저장할 수 있는 단말기, 그리고, 이를 운용하는 소프트웨어등 크게 세가지 분야로 구분할 수 있으며, 이들 기술의 접목이 선행되어야만 상용서비스가 가능할 것으로 보이다.
또한, IC카드는 전원이 오프되더라도 데이터가 지워지지않는 불휘발성 메모리 및 이를 제어하는 CPU 카드등의 제어소자를 갖춘 IC카드칩이 내장되어 있다. 이밖에 어떤 것들은 카드내에 배터리가 내장되어 있음과 동시에 키보드 및 표시부를 갖추고 있으며 단말장치등에 접속하지 않고 오프라인으로 동작하는 전지구동의 다기능형 IC카드도 개발되어 있는 것으로 알려져 있다.
도 1에 도시된 바와 같이, 종래의 IC카드(10)는 카드본체부(11)와, 상기 카드본체부(11)의 소정부에 형성된 캐비티(cavity)에 설치되는 반도체패키지(12)를 포함한다.
상기 반도체패키지(12)로서는 IC칩을 반도체 리이드프레임상에 지지하는 대신에 인쇄회로기판에 직접 지지하는 형태로 된 씨오비모듈(chip on board module)이나, 인쇄회로기판 대신에 금속재프레임상에 IC칩을 탑재한 씨오엠모듈(chip on metal module)을 들 수 있다.
상기 반도체 패키지(12)는 씨오비 모듈에 해당하는 것으로서, 회로 패턴층이 형성된 원소재(13)와, 상기 원소재(13)의 일면에 라미네이팅 된 구리 박막층(14)과, 상기 원소재(13)의 와이어본딩부나 외부단자와 접촉되는 접촉 패드부에 형성되는 다중 도금층, 바람직하게는 니켈 도금층(15)과 금 도금층(16)을 포함한다.
또한, 상기 반도체 패키지(12)는 상기 원소재(13) 상에 탑재되어 와이어 본딩부와 골드 와이어(18)에 의하여 와이어본딩되는 반도체 칩(17)과, 상기 반도체 칩(17)등을 보호하도록 봉지되는 봉지재(19)를 포함한다.
이와 같은 구조를 가지는 종래의 IC카드(10)를 제조하기 위한 과정을 간략하게 살펴보면 다음과 같다.
우선, 구리 박막층(14)이 라미네이팅된 에폭시 필름으로 된 원소재(13)를 마련하고, 상기 원소재(13)상에 포토레지스트를 도포한다. 이어서, 소정 패턴의 마스크를 이용하여 노광, 현상하고, 에칭공정을 통하여 회로 패턴층을 형성한다. 다음으로, 포토레지스트를 박리하고, 회로 패턴층에 니켈 도금층(15)과, 금 도금층(16)을 순차적으로 수마이크로미터정도의 두께를 가지도록 도금하게 된다. 이와같은 방법으로 반도체 패키지(12)의 기판을 제조하게 된다.
이렇게 기판이 제조된 다음에는, 상기 원소재(13) 상에 반도체 칩(17)이 부착되고, 상기 반도체 칩(17)은 와이어 본딩부와 골드 와이어(17)에 의하여 와이어본딩된다. 이어서, 상기 반도체 칩(17)과 와이어 본딩부를 보호하기 위하여 합성수지로 된 봉지재(19)가 봉지된다.
이와같이 반도체 패키지(12)가 완성되면, 카드 본체부(11)에 마련된 캐비티에 반도체 패키지(12)의 와이어 본딩부가 형성된 부분을 내측으로 향하게 하여 매 립함으로써 IC카드(10)를 완성하게 된다.
그런데, 종래의 기술에 따르면, 상기 언급한대로 원소재(13)상에 포토레지스스트를 도포하고, 노광, 현상 및 에칭등과 같은 포토리소그래피공정을 통하여 회로패턴층을 형성시키게 된다. 이러한 포토리소그래피공정은 정밀한 패턴층을 형성시킬 수 있는 반면에 단위 공정수가 많아지게 된다는 단점이 있다.
또한, 씨오비 모듈인 경우에는 원소재(13)상에 구리 박막층(14)을 라미네이팅시켜야 하고, 상기 원소재(13)와 구리박막(14) 사이에 접착부재(100)가 개재되어야 하므로 다중층의 구조가 될 수 밖에 없다. 따라서 그 두께를 최소화시키는데에는 구조상 한계가 있어서, 이로 인하여 IC카드 또한 두꺼워져서 경박단소화를 지향하는 새로운 멀티미디어 제품으로서는 개선할 여지가 있다고 할 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창안된 것으로서, IC카드에 삽입되는 반도체 패키지의 기판을 단층화시켜서 IC카드의 박막화가 가능하며, 제조공정 또한 단순해진 집적회로카드용 반도체패키지와 이의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일측면에 따른 집적회로카드용 반도체패키지의 제조방법은,
원소재를 준비하는 단계;
상기 원소재에 회로 패턴층과 상응하는 패턴 형성부를 타발하는 단계;
상기 패턴 형성부내에 전도성 물질을 채워 회로 패턴층을 형성하는 단계;
상기 회로 패턴층을 경화시키는 단계;
상기 회로 패턴층상에 다중의 도금층을 형성시키는 단계;
상기 원소재 상에 반도체 칩을 실장하는 단계;
상기 반도체 칩과 회로 패턴층을 와이어본딩하는 단계; 및
상기 반도체 칩과 와이어 본딩부를 보호하도록 봉지재를 봉지하는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 다른 측면에 의하면,
소정의 패턴 형성부가 형성된 원소재;
상기 패턴 형성부에 채워져 회로 패턴층을 형성하는 전도성 물질;
상기 원소재상에 실장되는 반도체 칩;
상기 반도체 칩과 회로 패턴층을 와이어본딩시키는 골드 와이어; 및
상기 반도체 칩과 와이어본딩부상에 봉지되는 봉지재;를 포함하는 것을 특징으로 하는 집적회로카드용 반도체 패키지를 제공한다.
또한, 상기 패턴 형성부는 외부 단자와 접촉되는 패드부보다 와이어본딩되는 부분의 통로가 보다 넓게 형성되는 것을 특징으로 한다.
이하에서 첨부된 도면을 참조하면서 본 발명의 집적회로카드의 일 실시예를 상세하게 설명하고자 한다.
도 2는 본 발명에 따른 IC 카드(20)의 일 예를 도시한 것이다.
도면에서 보는 바와 같이, 상기 IC 카드(20)에는 카드 본체부(21)가 마련되 어 있다. 상기 카드 본체부(21)는 합성수지, 예컨대 폴리비닐클로라이드(PVC)와 같은 소재가 다수장 적층되어 형성된 것이다. 상기 카드 본체부(21)의 소정부에는 캐비티(21a)가 형성되어 있다. 상기 캐비티(21a)에는 본 발명의 특징에 따른 반도체 패키지(22)가 삽입되어 있다.
여기서, 상기 IC카드(20)의 제조방법을 설명하면 다음과 같이 크게 세가지 공정으로 구분할 수 있다.
즉, 상기 반도체 패키지용(22)의 기판을 제조하는 단계와, 상기 기판상에 반도체 칩을 탑재하고 합성수지로 봉지하여 반도체 패키지(22)을 제조하는 단계와, 상기 반도체 패키지(22)를 카드 본체부(21)의 캐비티(21a)에 삽입하여 IC카드(20)를 완성하는 단계이다.
상기와 같은 구조를 가지는 본 발명에 따른 반도체 패키지(22)의 기판을 제조하는 공정을 살펴보면 다음과 같다.
우선, 에폭시 필름과 같은 절연성소재로 된 원소재(31)를 마련한다.(도 3a). 상기 원소재(31)가 마련된 다음에는 소망하는 패턴을 형성시키기 위하여 소정의 패턴이 형성된 금형을 이용하여 상기 원소재(31)를 타발하게 된다. 이로인하여 상기 원소재(31)상에는 소정의 패턴 형성부(32)가 형성된다. 이때, 상기 패턴 형성부(32)는 외부 단자와 접촉되는 패드부보다 와이어본딩되는 부분의 통로가 보다 넓게 형성되는 것이 바람직하다.(도 3b)
상기 패턴 형성부(32)가 형성된 다음에는 패턴 형성부(32)내에 전도성 물질을 인쇄하여 회로 패턴층(33)을 형성하게 된다. 상기 회로 패턴층(33)을 형성시키 기 위해서는 주지하는 바와 같이 실크 스크린법으로 페이스트 형태의 전도성물질을 상기 패턴 형성부(32)에 채우게 된다. 이때, 전도성 물질로서는 구리 성분을 함유한 전도성 잉크(conductive ink)가 바람직하다.(도 3c)
다음으로, 상기 회로 패턴층(33)을 소정온도, 예컨대 170℃ 부근의 온도범위에서 30분동안 큐어링(curing) 시키게 된다. 경화된 상기 회로 패턴층(33)의 상면에는 와이어 본딩성의 향상, 내식성 강화 및 외부 단자와의 접촉시 흠이 나는 것을 방지하기 위하여 다중도금층, 즉, 니켈 도금층(34)과 금 도금층(35)을 수마이크정도 도금하는 것이 바람직하다. 또한, 상기 회로 패턴층(33)은 롤러를 사용하여 평활성을 향상시킬수도 있다.(도 3d)
상기와 같은 방법으로 반도체 패키지(22)의 기판을 제조하게 되면, 종래의 기술과는 달리 원소재(31)에 해당되는 것만큼의 두께로도 제조가 가능하게 되어 기판의 두께를 줄일 수 있다.
다음으로, 상기 기판상에 반도체 칩(37)을 탑재하여 반도체 패키지(22)를 모듈화시키는 공정을 수행하게 된다.
즉, 접착 부재(36)를 매개로하여 상기 원소재(31)상에 반도체 칩(37)이 부착된다. 상기 반도체 칩(37)은 골드 와이어(38)에 의하여 상기 회로 패턴층(34)이 형성된 부위와 전기적으로 접속가능하도록 와이어본딩된다.(도 3e)
이어서, 상기 반도체 칩(37)과 와이어 본딩부를 보호하기 위하여 합성 수지로 된 봉지재(39)가 봉지된다.(도 3f) 이로써, 반도체 패키지(22)가 완성된다.
상기와 같은 방법으로 반도체패키지(22)가 제조하게 되면, IC카드(20)을 완 성하는 공정을 수행하게 된다.
우선, PVC와 같은 합성수지가 다수장 적층되어 형성된 카드 본체부(21)의 소정부에 캐비티(21a)를 가공하게 된다. 상기 캐비티(21a)는 상기한 방법으로 제조된 반도체 패키지(22)가 개재될 수 있는 정도의 깊이와 크기를 가진다.
이어서, 상기 캐비티(21a)가 형성된 카드 본체부(21)에는 그 내측으로 와이어본딩부가 향하도록 정렬한다음, 삽입하게 된다.(도 3g) 이에따라, IC카드(20)를 완성하게 된다.
이상의 설명에서와 같이 집적회로카드용 반도체 패키지와 이의 제조방법은 집적회로카드의 소정부에 설치되는 반도체 패키지용 기판을 제조시 원소재상에 패턴 형성부를 타발하고, 이 부위에 전도성 물질을 채워서 회로 패턴층을 형성시키게 됨으로써, 기판의 두께가 박막화가 가능하다. 또한, 포토리소그래피공정을 수행하지 않게 되어서 집적회로카드를 제조하는 공정이 매우 단순화된다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
Claims (3)
- 원소재를 준비하는 단계;상기 원소재에 회로 패턴층과 상응하는 패턴 형성부를 타발하는 단계;상기 패턴 형성부내에 전도성 물질을 채워 회로 패턴층을 형성하는 단계;상기 회로 패턴층을 경화시키는 단계;상기 회로 패턴층상에 다중의 도금층을 형성시키는 단계;상기 원소재 상에 반도체 칩을 실장하는 단계;상기 반도체 칩과 회로 패턴층을 와이어본딩하는 단계; 및상기 반도체 칩과 와이어 본딩부를 보호하도록 봉지재를 봉지하는 단계;를 포함하는 것을 특징으로 하는 집적회로카드용 반도체 패키지의 제조 방법.
- 소정의 패턴 형성부가 형성된 원소재;상기 패턴 형성부에 채워져 회로 패턴층을 형성하는 전도성 물질;상기 원소재상에 실장되는 반도체 칩;상기 반도체 칩과 회로 패턴층을 와이어본딩시키는 골드 와이어; 및상기 반도체 칩과 와이어본딩부상에 봉지되는 봉지재;를 포함하는 것을 특징으로 하는 집적회로카드용 반도체 패키지.
- 제 2 항에 있어서,상기 패턴 형성부는 외부 단자와 접촉되는 부분보다 와이어본딩되는 부분의 통로가 보다 넓게 형성되는 것을 특징으로 하는 집적회로카드용 반도체 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000033576A KR100627045B1 (ko) | 2000-06-19 | 2000-06-19 | 집적회로카드용 반도체패키지와 이의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000033576A KR100627045B1 (ko) | 2000-06-19 | 2000-06-19 | 집적회로카드용 반도체패키지와 이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010113292A KR20010113292A (ko) | 2001-12-28 |
| KR100627045B1 true KR100627045B1 (ko) | 2006-09-22 |
Family
ID=19672484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000033576A KR100627045B1 (ko) | 2000-06-19 | 2000-06-19 | 집적회로카드용 반도체패키지와 이의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100627045B1 (ko) |
-
2000
- 2000-06-19 KR KR1020000033576A patent/KR100627045B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010113292A (ko) | 2001-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6468835B1 (en) | Method for making smart card or similar electronic device | |
| US11222861B2 (en) | Dual-interface IC card module | |
| US7956453B1 (en) | Semiconductor package with patterning layer and method of making same | |
| JP3687783B2 (ja) | コンタクトレスチップカードを製造する方法およびコンタクトレスチップカード | |
| US6521985B1 (en) | Method for the production of a portable integrated circuit electronic device comprising a low-cost dielectric | |
| CN117156363A (zh) | Mems麦克风的制作方法及封装结构 | |
| KR100627045B1 (ko) | 집적회로카드용 반도체패키지와 이의 제조방법 | |
| CN104769712A (zh) | 包括嵌入式控制器裸芯的半导体器件和其制造方法 | |
| JPH1159040A (ja) | 無線モジュール及び無線カード | |
| JP4783972B2 (ja) | 接触型非接触型共用ｉｃモジュール、および、それを用いたｉｃカード | |
| JP2589093B2 (ja) | Ｉｃカードの製造方法 | |
| KR100548013B1 (ko) | 아이 씨 카드용 칩 모듈 및 그 제조 방법 | |
| KR100195510B1 (ko) | 칩 카드 | |
| JP2711664B2 (ja) | Ｉｃカードの製造方法 | |
| KR20020028263A (ko) | 집적회로카드용 반도체패키지의 제조방법 | |
| KR100702940B1 (ko) | 집적회로카드와 이의 제조방법 | |
| WO2019137638A1 (en) | Method for manufacturing a sim card and sim card | |
| JP2008097073A (ja) | Ｉｃカードモジュール、その製造方法及びｉｃカード | |
| JPH11144017A (ja) | 複合ｉｃカード | |
| KR100530760B1 (ko) | 비접촉형 집적회로카드 및 그 제조방법 | |
| JPH0781284A (ja) | 情報媒体の製造方法 | |
| JP2006107415A (ja) | メモリーカード構造とその製造方法 | |
| JPH11250207A (ja) | Ｉｃモジュール、その製造方法及び該モジュールを搭載した非接触型ｉｃカード | |
| KR100210708B1 (ko) | 칩온보드패키지의회로패턴구조__ | |
| KR20230137932A (ko) | 칩 카드 모듈들을 제조하기 위한 방법 및 이러한 모듈들을지지하는 가요성 재료 밴드 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120905 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130802 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150817 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160826 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |