KR20000048549A - 칩 모듈 및 칩 모듈 제조방법 - Google Patents

칩 모듈 및 칩 모듈 제조방법 Download PDF

Info

Publication number
KR20000048549A
KR20000048549A KR1019990702466A KR19997002466A KR20000048549A KR 20000048549 A KR20000048549 A KR 20000048549A KR 1019990702466 A KR1019990702466 A KR 1019990702466A KR 19997002466 A KR19997002466 A KR 19997002466A KR 20000048549 A KR20000048549 A KR 20000048549A
Authority
KR
South Korea
Prior art keywords
chip
chip module
circuit board
contact element
terminal
Prior art date
Application number
KR1019990702466A
Other languages
English (en)
Other versions
KR100363296B1 (ko
Inventor
위르겐 피셔
요제프 하잇처
미하엘 후버
프랑크 퓌쉬너
페터 슈탐프카
Original Assignee
칼 하인쯔 호르닝어
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칼 하인쯔 호르닝어, 지멘스 악티엔게젤샤프트 filed Critical 칼 하인쯔 호르닝어
Publication of KR20000048549A publication Critical patent/KR20000048549A/ko
Application granted granted Critical
Publication of KR100363296B1 publication Critical patent/KR100363296B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material

Abstract

본 발명은 상호 절연된 도전 재료로 구성된 평탄한 다수의 접촉 엘리먼트(4)를 가지며 칩 모듈의 외부(2)에 배치되는 접촉 영역(3) 및 접속 단자(8)를 통해 접촉 영역(3)의 접촉 엘리먼트(4)에 접속되는 하나 이상의 집적 반도체 회로를 구비하는 적어도 하나의 반도체 칩(6)을 포함하며, 칩 모듈(1)의 접촉 엘리먼트(4)는 적어도 하나의 반도체 칩(6)을 지지하기 위해 미리 제조된 리드 프레임(20)에 의해 형성되고, 칩 모듈(1)의 적어도 두 개의 마주하는 측면상에서는 외부 인쇄 회로 기판 또는 외부 회로 보드 기판(10)의 장착 표면(9)상에 칩 모듈(1)의 표면 장착을 위해 상호 인접하여 열을 지어 배치되는 외부로 오프셋된 단자(8)에 의해 형성되는 칩 모듈에 관한 것이다.

Description

칩 모듈 및 칩 모듈 제조방법 {CHIP MODULE AND MANUFACTURING PROCESS}
칩 카드를 제조하는 방법에서, 칩 모듈은 기술적으로 완성된 중간 제품으로 제조되고 개별적으로 추가 가공되어 최종 제품화한다. 칩 모듈은 여기서 청구항 1의 전제부에 따른 장치를 의미하고, 하나 이상의 집적 반도체 회로가 접속단자를 통해 기판의 적어도 한 측면상에 제공된 도전 트랙의 시스템에 접속되는 칩 형태로 기판상에 또는 기판내에 위치한다. 공지된 칩 모듈의 경우, 기판은 에폭시 또는 유사 플라스틱 재료로 구성된 캐리어에 의해 형성되며, 이러한 기판상에 실제 반도체 칩이 장착되며 일반적으로 금-도금된 6개 또는 8개의 접촉 엘리먼트가 ID-1, ID-00 또는 ID-000 포맷의 접촉부를 가진 통상적인 칩 카드의 외부 측면상에 위치하고, 이러한 접촉부를 통해 칩 카드내에 집적된 마이크로콘트롤러 회로에 전원을 공급하고 데이터를 전송하기 위한 외부 판독/기록 스테이션으로의 접속이 이루어진다.
칩 카드 바디에 대한 접촉 엘리먼트의 위치와 이들의 크기는 국제 표준 ISO 7810 또는 ISO 7816-2에 규정되어 있다. 칩 모듈과 칩 카드의 구조에 관한 추가의 상세한 설명과 특징을 위해, 1995년(ISBN 3-446-17993-3) 카를 한저 출판사에 의해 출간된 볼프강 랑클과 볼프강 에핑의 칩 카드 편람을 참조한다.
칩 카드의 필드내에서의 안전성과 관련된 많은 사용 때문에, 최상의 안전성 조건을 만족시키는 마이크로콘트롤러에 대한 필요성이 점차 증가하고 있다. 소위 크립토콘트롤러(cryptocontroller)를 사용하여 매우 높은 안전성을 얻을 수 있고, 이러한 크립토콘트롤러는 코프로세서(coprocessor)에 의해 비대칭 온-칩(on-chip) 안전성 알고리즘의 고속 수행에 대해 뛰어난 연산 기능을 얻을 수 있다. 예를 들면, 소위 PCMCIA 플러그-인 카드, 크립토콘트롤러의 전기적 통신을 위한 은행과 재정원에서의 판독 시스템 및 유사한 판독 유니트와 같은 칩 카드내에서 및 회로 기판상에서의 크립토콘트롤러의 이중적인 사용 때문에, 다른 형태의 하우징이 크립토콘트롤러 회로에 사용되기 위해 다른 신뢰성 조건이 필요하다는 것을 의미하지만, 이는 다른 제조 방법과 다른 재료 때문에 비용과 병참학적 경비에 상당한 단점을 초래한다.
표면 장착 기술(Surface Mounted Technology : SMT) 능력을 가진 칩 하우징은 자동 장착과 또한 자동 납땜 작동을 허용하는 특별하게 성형된 단자를 가진다. 표면 장착 기술에 관한 반도체 칩과 회로 기판 사이의 바람직한 접속 기술의 경우, 납땜 페이스트가 스크린 인쇄에 의해 회로 기판에 제공되고, 다음으로 표면-장착된 소자로서 하우징된 반도체 칩이 상부에 제공된다. 회로 기판과 반도체 칩 사이의 접속을 위해, 회로 기판이 납땜을 녹이기 위해 오븐에 넣어진다. 이 경우, 납땜된 접속부가 신뢰성 있고 한정된 위치에서 땜납의 흐름없이 형성되며, 단락 회로가 형성되도록 하거나 또는 우수한 접촉이 얻어지지 않도록 한다.
이와 비교하여, 현재 사용되는 칩 카드용 칩 모듈은 비교적 큰 영역의 접촉부를 가지며, 이는 외부 판도기의 스캐닝 포인트와 신뢰성 있는 접촉을 형성하는데 주 역할을 한다.
따라서, 다른 응용에 대해 다른 하우징 또는 칩 캐리어를 제공할 필요가 있고, 이는 다른 제조 공정, 병참술 및 재료 때문에 제조 비용에서의 증가를 야기한다.
본 발명은 다수의 상호 절연된 도전 재료로 구성된 실질적으로 평탄한 접촉 엘리먼트를 구비하며 외부 측면상에 위치하는 접촉 영역 및 접촉단자를 통해 접촉 영역의 접촉 엘리먼트에 접속되는 하나 이상의 집적 반도체 회로를 구비하는 적어도 하나의 반도체 칩을 포함하는 칩 모듈에 관한 것이다. 본 발명은 또한 이러한 칩 모듈을 제조하는 방법, 이러한 칩 모듈을 칩 카드 또는 유사 데이터 캐리어에 사용하는 방법 및 인쇄 회로 기판 또는 회로 보드 기판내에 사용하는 방법에 관한 것이다.
도 1a는 본 발명의 제 1 실시예에 따른 글로브-톱 커버링(glove-top covering)에 의해 덮인 플라스틱 지지 캐리어와 강화 프레임을 가지며, 펀칭된 리드 프레임을 가진 표면-장착 가능한 칩 모듈의 개략 단면도를 도시한다.
도 1b는 도 1a의 칩 모듈의 개략 평면도를 도시한다.
도 1c는 글로브-톱 디자인의 펀칭된 리드 프레임과 지지 캐리어를 가진 제 1 실시예의 일 변형을 도시한다.
도 1d는 도 1c의 칩 모듈의 개략 평면도를 도시한다.
도 2a는 본 발명의 제 2 실시예에 따른 몰딩된 리드 프레임을 갖는 표면-장착 가능한 칩 모듈의 개략 단면도를 도시한다.
도 2b는 도 2a의 칩 모듈의 개략 평면도를 도시한다.
도 2c는 리드 프레임, 플라스틱 지지 캐리어 및 글로브-톱 커버링을 갖는 제 2 실시예의 일 변형의 개략 단면도를 도시한다.
도 3a는 본 발명의 제 3 실시예에 따른 칩 모듈의 개략 단면도를 도시한다.
도 3b는 도 3a의 칩 모듈의 개략 평면도를 도시한다.
도 4a는 본 발명의 제 4 실시예에 따른 칩 모듈의 개략 단면도를 도시한다.
도 4b는 도 4a의 칩 모듈의 개략 평면도를 도시한다.
도 5a는 본 발명의 제 5 실시예에 따른 칩 모듈의 개략 단면도를 도시한다.
도 5b는 도 5a의 칩 모듈의 개략 평면도를 도시한다.
도 6a는 본 발명의 제 6 실시예에 따른 칩 모듈의 개략 단면도를 도시한다.
도 6b는 도 6a의 칩 모듈의 개략 평면도를 도시한다.
도 7a는 본 발명의 제 7 실시예에 따른 칩 모듈의 개략 단면도를 도시한다.
도 7b는 도 7a의 칩 모듈의 개략 평면도를 도시한다.
도 8a는 본 발명의 제 8 실시예에 따른 칩 모듈의 개략 단면도를 도시한다.
도 8b는 도 8a의 칩 모듈의 개략 평면도를 도시한다.
도 9a는 본 발명의 제 9 실시예에 따른 칩 모듈의 개략 단면도를 도시한다.
도 9b는 도 9a의 칩 모듈의 개략 평면도를 도시한다.
본 발명의 목적은 칩 카드에서 가장 먼저 제조된 모듈은 또한 외부 회로 기판내에서 또는 기판상에서 추가로 가공될 수 있는 설계 방법을 상세히 설명하는 것이다.
이러한 목적은 청구항 1에 따른 칩 모듈과 청구항 15에 따른 칩 모듈 제조 방법에 의해 구현된다. 칩 카드 또는 유사한 데이터 캐리어를 제조하기 위해 이러한 칩 모듈을 사용하는 것이 청구항 27에 설명되어 있고, 인쇄 회로 기판상 또는 내에서 또는 회로 보드 기판내에서 칩 모듈을 사용하는 것은 청구항 29에 설명된다.
본 발명에 따르면, 칩 모듈의 접촉 엘리먼트가 적어도 하나의 반도체 칩을 지지하기 위한 미리 제조된 리드 프레임에 의해 및 칩 모듈의 적어도 두 개의 마주하는 측면상에서는 외부 인쇄 회로 기판 또는 외부 회로 보드 기판의 장착 표면상의 칩 모듈의 표면 장착을 위해 상호 인접하여 열을 지어 배치된 외부로 오프셋된 단자에 의해 형성된다. 이러한 미리 제조된 리드 프레임은 바람직한 방식으로 순수한 전기적 기능을 수행할뿐만 아니라 동시에 장착에 필요한 기술적 조건을 충족시켜, 전기적 결합을 위한 고정 홀드를 가진 반도체 칩을 제공하며, 동시에 칩 단자에 해당하고 우수한 접촉을 허용하는 표면을 가진 단자 패드를 지탱하며, 전달 동작과 추가의 가공을 위한 기계적으로 뚜렷한 형상의 고정 수단으로서의 역할을 하고 및 또한 열소산 또는 열분산을 위해 사용된다. 본 발명의 방법에 기초하여, 칩 카드 모듈내에서 사용되는 집적 반도체 회로 특히, 마이크로콘트롤러 또는 크립토콘트롤러 회로는 하우징의 한 형태로서의 전자 소자로서 동시에 회로 기판, 플러그-인 카드 또는 유사 기판의 장착 표면상에 표면-장착될 수 있는 소자로서 훌륭하게 사용될 수 있다. 본 발명은 종래기술에 비해 이하와 같은 장점을 가진다:
-칩 모듈이 칩 카드내의 초기화를 위해 또는 표면-장착가능한 소자로서 선택적으로 사용될 수 있고, 이러한 선택은 칩 모듈 제조 후반부에 비교적 간단한 추가의 기계가공 단계에 의해 수행되지만, 소위 프론트-엔드(froknt-end) 제조 동작 동안 수행될 수도 있으며;
-오로지 한 형태의 하우징을 사용하며, 병참술, 재고관리 및 이송 등의 비용이 현저하게 감소되며;
-표준 소자에 대해 오로지 하나의 표준 제조 방법이 사용되기 때문에, 하지만 이는 두 개의 완전하게 다른 적용 영역에서도 사용할 수 있고, 공지된 두 개의 다른 하우징과 이에 따른 다른 제조 기술의 경우보다 제조 비용이 훨씬 감소되며;
-칩 모듈을 표면-장착 가능한 소자로서 제조하는 일련의 제조 방법에서 필요한 실질적으로 어떠한 변화도 발생하지 않고, 대신에 모듈 어셈블리내에서 이전에 수행된 제조 단계가 실질적으로 변화됨없이 사용될 수 있으며;
-본 발명의 칩 모듈은 이전에 분리 제조된 SMT 가능성을 가진 소자보다 상당히 더 작은 전체 높이를 가진 표면-장착 가능한 소자로서 사용되며;
-표면-장착 가능한 소자로서 사용하기 위해, 칩 모듈은 예를 들면, 아이언 납땜, 웨이브 납땜 및 리플로우 납땜과 같은 모든 통상적인 납땜 방법에 적합하고, 이 경우 칩 모듈의 표면 장착을 위한 단자는 유지되는 공차, 납땜 포인트의 신뢰성 및 납땜 방법 등에 대한 SMT 배치의 요구되는 질에 따라 구조적으로 다른 납땜 러그가 제공되며;
-칩 모듈의 접촉 엘리먼트의 최종 성형 이후, 심지어 표면-장착 가능한 소자로서 설계된다 하더라도, 칩 모듈은 동일한 추가의 제조 단계(다이 본딩, 와이어 본딩, 커버링 또는 몰딩, 전기테스트, 육안 검사 및 유사 성능테스트)에 의해 처리되고, 이에 의해 결함을 가진 칩 모듈을 선택하여 불량품으로 분류하는 것이 동시에 이루어지고; 및
-칩 모듈을 칩 카드내에 설치하기 위해 이미 현존하는 주입 기술을 사용할 수 있고, 결과적으로 칩 카드를 제조하기 위한 공지된 제조 기술은 어떠한 제한없이 사용될 수 있다.
접촉 엘리먼트의 기하학적 배치와 크기는 칩 카드에 대해 사용되는 ISO 표준 규정 특히, ISO 7810에 의해 규정되지만, 동시에 단자의 적절한 땜납 레지스트 배리어 및 소자의 온도 저항성 등에 따라 SMT 모듈상에 부과되는 요구 조건을 충족한다. 특히 바람직한 설계는 표면-장착 가능한 단자를 형성하기 위해 설계된 리드 프레임의 접촉 엘리먼트가 상호 평행하여 연장하고 상호 미리 설정된 거리로 이격하도록 형성되고, 이들의 중심 라인 사이의 이러한 거리는 외부 인쇄 회로 기판 또는 외부 회로 보드 기판의 장착 표면상에 형성된 단자점의 접속 패턴에 상응하고, 이러한 접속 패턴은 특히 1.27㎜ 또는 이들의 배수라는 특징을 가진다. 이러한 방법으로, 본 발명에 따른 칩 모듈은 또한 자동 배치 기계를 가지고 가공하기에 적합하고, 이들은 1.27㎜의 설정 이격으로 외부로 휘어진 납땜 러그를 가진 TSOP, SOT, SO 및 VSO 등의 전형적인 하우징 설계를 가진 소형화된 소자의 기계 어셈블리내 표면 장착 기술(SMT)에서 사용된다.
인쇄 회로 기판의 접속 패턴상에 칩 모듈의 용이한 배치를 위해, 표면-장착 가능한 단자를 형성하도록 설계된 접촉 엘리먼트가 외부 회로 기판 또는 외부 회로 보드 기판의 장착 표면상의 칩 모듈의 영구 접속을 위한 납땜 러그를 가지는 것이 바람직하다.
납땜에 의해 인쇄 회로 기판의 접속 패턴상에 칩 모듈의 표면 장착을 수행하는 경우 납땜 페이스트의 사용으로 인한 단락의 위험성을 최소화하기 위해, 표면 장착 가능한 단자의 납땜 러그가 접촉 엘리먼트 평면을 가로질러 연장하는 스페이서에 의해 형성되는 것이 바람직하다.
저비용으로 제조될 수 있는 구조적으로 특히 간단한 칩 모듈의 경우, 본 발명의 특히 바람직한 설계에서 실질적으로 수직하여 설계된 표면-장착 가능한 단자의 폭이 접속 패턴보다 약간 더 작게 제공된다.
외부의 기계적 및 화학적 영향으로부터 반도체 칩을 보호하기 위해, 칩을 절연 재료로 반도체 칩 상부 높이 이상으로 캡슐화한다. 접촉 엘리먼트의 자유 단부에서 바람직하게 부착될 납땜 러그가 여기서 사용될 도구에 액세스할 수 있도록, 리드 프레임의 외부로 오프셋된 표면 장착 가능한 단자가 장착 평면의 방향에서 칩 캡슐화부 하부로 연장하는 것이 바람직하다.
접촉 엘리먼트의 자유 단부에 부착될 납땜 러그의 구조적인 설계는 유지될 공차, 납땜점의 신뢰성 및 납땜 방법 등에 따른 표면-장착 가능한 배치의 요구되는 질에 따라 다르게 설계된다. 가장 간단한 경우, 납땜 러그는 회로 기판의 장착 표면과 마주하는 외부로 오프셋된 접촉 엘리먼트의 측면상에 제공된 함몰부 또는 개구부에 의해 형성되고, 스탬핑 또는 화학적 에칭에 의해 바람직하게 제조된다. 게다가, 납땜 러그가 해당 컷아웃 바람직하게는 펀칭 및/또는 휘어짐에 의해 제공된 외부로 오프셋된 접촉 엘리먼트가 여러 각진 형상을 형성할 때 형성된다.
또한, 인쇄 회로 기판상의 칩 모듈의 어셈블리내의 특정 요구 조건 때문에, 모듈의 단자 또는 접촉 엘리먼트가 모듈 커버링의 하부로 끌어내지는 것이 가능하다. 이 경우, 납땜 러그가 칩 캡슐화부의 전체 높이 이상으로 올라온 오프셋에 의해 형성된다.
본 발명에 따른 추가의 바람직한 설계에서, 미리 제조된 리드 프레임은 반도체 칩과 마주하는 자신의 표면상에 납땜 러그의 영역내에 및/또는 접속 단자의 영역내에 개구부를 갖는 절연막을 구비한다. 바람직하게는 플라스틱 재료로 구성된 절연막은 이 경우, 대략 25㎛ 내지 200㎛ 범위의 두께를 가지며, 적합한 재료는 예를 들면, 에폭시 레신, 폴리이미드, 폴리에스테르, 폴리에테르 술폰(PES), 폴리파라반산(PPA), 폴리비닐 염화물(PVC), 폴리카보나이트, 켑톤 및/또는 아크릴로니트릴-부타디엔-스티렌 코폴리머(ABS) 또는 유사한 고-충격 열가소성 재료이다.
본 발명의 추가의 특징, 장점 및 편리한 점은 이하에서 도면을 참조로 한 실시예를 통해 설명된다.
도 1a 내지 도 9b에 도시된 본 발명에 따른 실시예는 각각의 경우, 도전 재료로 구성된 다수의 상호 절연된 실질적으로 평탄한 접촉 엘리먼트(4)를 가지며, 외부 측면(2)상에 위치하는 접촉 영역(3)을 구비하고 및 하나 이상의 집적된 반도체 회로(도면에서 상세히 도시되지 않음)를 갖는 적어도 하나의 반도체 칩을 구비하는 칩 모듈(1)을 포함하는데, 이러한 반도체 칩은 본딩 와이어(7) 형태의 접속 단자를 통해 접촉 영역(3)의 접촉 엘리먼트(4)에 접속된다. 칩 모듈(1)의 접촉 엘리먼트(4)는 외부 인쇄 회로 기판(10) 또는 외부 회로 보드 기판(10)의 장착 표면(9)상의 칩 모듈(1)의 표면 장착을 위해 상호 인접하여 열을 지어 배치되는 외부로 오프셋된 단자(8)에 의해 칩 모듈(1)의 두 개의 마주하는 측면상에 형성된다. 외부 인쇄 회로 기판(10)의 장착 표면(9)상에 1.27㎜의 표면 장착 기술로 통상적인 설정 이격거리를 가지는 납땜 영역(11)이 배치되고, 이는 일반적인 납땜 방법에 의해 접촉 엘리먼트(4)의 전기적 및 기계적 결합을 위한 단자점과 같은 역할을 한다. 표면-장착 가능한 단자(8)를 형성하도록 설계된 칩 모듈(1)의 접촉 엘리먼트(4)는 이 경우 상호 평행하게 연장하고, 중심 라인(5)에 대해 미리 설정된 거리 a로 이격하고, 이러한 이격거리 a는 인쇄 회로 기판(10)의 장착 표면(9)상에 형성된 단자점(11)의 접속 패턴과 일치한다 즉, a=1.27㎜이다. 표면 장착 가능한 단자(8)를 형성하도록 설계된 접촉 엘리먼트(4)는 각각의 경우 인쇄 회로 기판(10)의 장착 표면(9)상의 칩 모듈(1)의 영구 접속을 위한 납땜 러그(12)가 제공된다. 외부의 기계적 및 화학적 영향으로부터 반도체 칩(6)을 보호하기 위해, 절연체 재료로 구성된 칩 캡슐화부(13)가 반도체 칩 상부에 다다를 때까지 제공된다. 도면에 도시된 모든 실시예는 외부로 오프셋된 표면-장착 가능한 단자(8)가 장착 평면(14) 방향으로 칩 캡슐화부(13) 하부로 연장하는 일반적인 형상을 가진다.
도시된 실시예는 우선적으로 접촉 엘리먼트의 자유 단부(15)에 부착된 납땜 러그(12)의 구조적 설계에 따라 다르고, 납땜 러그는 유지되는 공차, 납땜점의 신뢰성 및 납땜방법 등에 따른 표면-장착 가능한 배치에 필요한 질에 따라 다르게 설계된다.
실시예들은 반도체 칩(6)을 보호하는 칩 캡슐화부(13)의 구조 및 배치들이 다르다. 본 발명의 범위내에서, 납땜 러그의 설계에 대해 도시된 가능성들을 가지며 도시된 칩 캡슐화 배치의 원하는 변형들이 가능하고, 그 결과 도시된 실시예들은 실현 가능한 변형들에 대한 선택을 나타낸다.
이러한 관점에서, 도 1a, 도 1b, 도 1c, 도 1d, 도 3a, 도 3b, 도 4a, 도 4b, 도 5a, 도 5b, 도 6a, 도 6b, 도 8a 및 도 8b에 따른 실시예의 경우 납땜 러그(12)는 해당 절단부(16a)를 가진 외부로 오프셋된 접촉 엘리먼트(4)의 여러 각진 형상부(16)에 의해 형성되고, 바람직하게는 펀칭 및/또는 휘어짐에 의해 형성된다. 한편, 도 7a 내지 도 7b에 따른 실시예의 경우, 납땜 러그(12)는 회로 기판(10)의 장착 표면(9)과 마주하는 외부로 오프셋된 접촉 엘리먼트(4)상에 제공된 함몰부(17)에 의해 형성되고, 도 9a와 도 9b에 도시된 실시예의 경우에는 개구부(18)에 의해 형성되는데, 이들은 바람직하게는 스탬핑 또는 화학 에칭에 의해 형성된다. 도 2a, 도 2b 및 도 2c에 따른 실시예의 경우, 납땜 러그(22)가 칩 캡슐화부(13)의 전체 높이 이상으로 올라오는 오프셋(19)에 의해 형성되고, 그 결과 칩 모듈(1)이 회로 기판(10)의 장착 표면(9)상에서 아래로 마주하는 반도체 칩(6)을 가지며 표면-장착될 수 있다.
도면에 도시된 모든 실시예의 경우, 접촉 엘리먼트(4) 또는 단자(8)는 본 발명에 따라 도전 재료로 구성된 미리 제조된 리드 프레임(20)에 의해 형성되고, 이는 동시에 반도체 칩(6)을 지지하기 위한 휘어진 강성 기판과 같은 역할을 하고, 우수한 접촉을 허용하는 표면을 가진 단자 패드(21)를 지탱하여 본딩 와이어(7)에 의해 접속된다. 도 1a, 도 1b, 도 1c, 도 1d, 도 2c, 도 3a, 도 3b, 도 4a, 도 4b, 도 6a, 도 6b, 도 7a, 도 7b, 도 9a 및 도 9b에 따른 실시예의 경우, 리드 프레임(20)이 바람직하게는 플라스틱으로 구성된 중개 캐리어 또는 납땜 러그(12)의 영역내에 및/또는 바람직하게는 펀칭-아웃된 개구부(22a, 22b)를 가진 단자 패드(21) 영역내에 제공된 얇은 절연막(22)에 할당된다.
칩 캡슐화부(13)의 제조를 위해, 본 발명에 따른 목적의 구조적 설계에 대한 여러 가능성들 또한 존재한다. 예를 들면, 칩 캡슐화부(13)는 적합하게 디자인된 주입틀을 사용하여 주조 화합물에 의해 성형되거나 또는 열적 경화 또는 UV광으로 조사한 이후에 화합불을 투입함으로써 제조될 수 있다. 이에 상응하는 실시예가 도 2a, 도 2b, 도 4a, 도 4b, 도 5a, 도 5b, 도 8a 및 도 8b에 도시된다. 한편, 칩 캡슐화부(13)를 제조하기 위해 플라스틱으로 구성된 적절하게 미리 제조된 강화 프레임(23)을 가진 반도체 칩(6)을 제공하고, 반도체 칩은 바람직하게는 부착에 의해 리드 프레임(20)에 영구 고정되고, 바람직하게는 에폭시 레신 및 UV-경화된 중합체 화합물 등으로 구성된 소위 글로브-톱 커버링(24)에 의해 다음으로 마감 처리된다. 이러한 설계에 대한 변형들은 도 1a, 도 1b, 도 3a, 도 3b, 도 6a, 도 6b, 도 7a 및 도 7b에서 상세히 도시된다. 게다가, 강화 프레임(23)을 생략하는 것과 글로브-톱 커버링(25)을 가지고 직접 반도체 칩(6)과 본딩 와이어(7)를 감싸는 것 또한 가능하다. 이러한 실시예는 도 1c, 도 1d, 도 2c, 도 9a 및 도 9b에 상세히 도시된다.
도 9a와 도 9b에 따른 실시예의 경우, 중간 단자(8a, 8b)의 단부(15)는 외부 단자(8c, 8d)에 비해 다소 작은 폭을 가지고, 더욱이 접촉 엘리먼트(4a 내지 4d)는 L-자형으로 자신의 에지부 영역에 설계되고 다른 것들과 결합한다. 이러한 설계는 표면-장착 가능한 단자(8a 내지 8d) 사이의 이격을 위한 비교적 작은 설정 이격거리를 유지하고, 접촉 엘리먼트가 ISO 표준인 ISO 7810을 유지하면서 적절하게 튼 영역을 가질 수 있다는 장점을 가진다.

Claims (29)

  1. 상호 절연된 도전 재료로 구성된 평탄한 다수의 접촉 엘리먼트(4)를 가지며 칩 모듈의 외부(2)에 배치되는 접촉 영역(3) 및 접속 단자(8)를 통해 상기 접촉 영역(3)의 상기 접촉 엘리먼트(4)에 접속되는 하나 이상의 집적 반도체 회로를 구비하는 적어도 하나의 반도체 칩(6)을 포함하는 상기 칩 모듈(1)에 있어서,
    상기 칩 모듈(1)의 상기 접촉 엘리먼트(4)는 상기 적어도 하나의 반도체 칩(6)을 지지하기 위해 미리 제조된 리드 프레임(20)에 의해 형성되고, 상기 칩 모듈(1)의 적어도 두 개의 마주하는 측면상에서는 외부 인쇄 회로 기판 또는 외부 회로 보드 기판(10)의 장착 표면(9)상에 상기 칩 모듈(1)의 표면 장착을 위해 상호 인접하여 열을 지어 배치되는 외부로 오프셋 상기 단자(8)에 의해 형성되는 것을 특징으로 하는 칩 모듈.
  2. 제 1 항에 있어서, 표면-장착 가능한 상기 단자(8)를 형성하도록 설계된 상기 리드 프레임(20)의 상기 접촉 엘리먼트(4)는 상호 평행하게 연장하며 미리 설정된 거리로 상호 이격하고, 중심 라인 사이의 이격거리(a)는 상기 외부 인쇄 회로 기판 또는 상기 외부 회로 보드 기판(10)의 상기 장착 표면(9)상에 형성된 단자점의 접속 패턴에 상응하고, 상기 접속 패턴은 1.27㎜인 것을 특징으로 하는 칩 모듈.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 표면-장착 가능한 단자(8)를 형성하도록 설계된 상기 접촉 엘리먼트(4)는 상기 외부 인쇄 회로 기판 또는 상기 외부 회로 보드 기판(10)의 상기 장착 표면(9)상의 상기 칩 모듈(1)의 영구 접속을 위한 납땜 러그(12)를 구비하는 것을 특징으로 하는 칩 모듈.
  4. 제 3 항에 있어서, 상기 표면-장착 가능한 단자(8)의 상기 납땜 러그(12)는 상기 접촉 엘리먼트(4) 평면을 가로질러 연장하는 스페이서에 의해 형성되는 것을 특징으로 하는 칩 모듈.
  5. 제 2 항 내지 제 4 항중 어느 한 항에 있어서, 직사각형으로 설계된 상기 표면-장착 가능 단자(8)의 폭은 상기 접속 패턴보다 좁은 것을 특징으로 하는 칩 모듈.
  6. 제 1 항 내지 제 5 항중 어느 한 항에 있어서, 도전 재료로 구성된 칩 캡슐화부(13)가 적어도 상기 반도체 칩(6) 높이 이상으로 제공되는 것을 특징으로 하는 칩 모듈.
  7. 제 6 항에 있어서, 상기 리드 프레임(20)의 상기 외부로 오프셋된 상기 표면-장착 가능 단자(8)는 상기 장착 평면(14) 방향으로 상기 칩 캡슐화부(13) 하부로 연장하는 것을 특징으로 하는 칩 모듈.
  8. 제 1 항 내지 제 7 항중 어느 한 항에 있어서, 외부 판독/기록 스테이션으로 전기 신호 또는 데이터를 접촉하여 전송하기 위한 상기 접촉 영역(3)의 상기 접촉 엘리먼트(4)는 접촉부를 가진 칩 카드에 대한 ISO 규정 특히, ISO 7810에 따른 배치와 크기에 부합하는 것을 특징으로 하는 칩 모듈.
  9. 제 3 항 내지 제 8 항중 어느 한 항에 있어서, 상기 납땜 러그(12)는 상기 회로 기판의 상기 장착 표면(9)과 마주하는 상기 외부로 오프셋된 접촉 엘리먼트(4)의 측면에 제공되는 함몰부(17) 또는 개구부(18)에 의해 형성되는 것을 특징으로 하는 칩 모듈.
  10. 제 3 항 내지 제 8 항중 어느 한 항에 있어서, 상기 납땜 러그(12)는 해당 컷아웃(16a)을 가진 상기 외부로 오프셋된 접촉 엘리먼트(4)의 여러 각진 형상부(16)내에 형성되는 것을 특징으로 하는 칩 모듈.
  11. 제 1 항 내지 제 10 항중 어느 한 항에 있어서, 상기 납땜 러그는 상기 칩 캡슐화부(13)의 전체 높이 이상으로 올라오는 오프셋(19)에 의해 형성되는 것을 특징으로 하는 칩 모듈.
  12. 제 1 항 내지 제 11 항중 어느 한 항에 있어서, 상기 미리 제조된 리드 프레임(20)은 상기 반도체 칩(6)과 마주하는 표면상에 상기 납땜 러그(12) 영역내에 및/또는 상기 접속 단자(8) 영역내에 개구부(22a, 22b)를 가지는 절연박막을 구비하는 것을 특징으로 하는 칩 모듈.
  13. 제 3 항 내지 제 12 항중 어느 한 항에 있어서, 상기 칩 캡슐화부(13)는 상기 반도체 칩(6)을 감싸고 상기 반도체 칩(6)을 커버링하는 절연 커버링 화합물에 의해 밀폐되는 강화 프레임(23)을 구비하는 것을 특징으로 하는 칩 모듈.
  14. 제 3 항 내지 제 12 항중 어느 한 항에 있어서, 상기 칩 캡슐화부(13)는 상기 반도체 칩(6) 및/또는 상기 접속 단자 높이 이상으로 제공된 상기 커버링 화합물에 의해 형성되는 것을 특징으로 하는 칩 모듈.
  15. 상호 절연된 도전 재료로 구성된 평탄한 다수의 접촉 엘리먼트(4)를 가지며 칩 모듈의 외부(2)에 배치되는 접촉 영역(3) 및 접속 단자(8)를 통해 상기 접촉 영역(3)의 상기 접촉 엘리먼트(4)에 접속되는 하나 이상의 집적 반도체 회로를 구비하는 적어도 하나의 반도체 칩(6)을 포함하는 상기 칩 모듈(1)을 제조하는 방법에 있어서,
    상기 칩 모듈(1)의 접촉 엘리먼트(4)는 상기 적어도 하나의 반도체 칩(6)을 지지하기 위해 미리 제조된 리드 프레임(20)에 의해 형성되고, 상기 칩 모듈(1)의 적어도 두 개의 마주하는 측면상에서는 외부 인쇄 회로 기판 또는 외부 회로 보드 기판(10)의 장착 표면(9)상에 칩 모듈(1)의 표면 장착을 위해 상호 인접하여 열을 지어 배치되는 외부로 오프셋된 상기 단자(8)에 의해 형성되는 것을 특징으로 하는 칩 모듈 제조 방법.
  16. 제 15 항에 있어서, 표면-장착 가능한 상기 단자(8)를 형성하도록 설계된 상기 리드 프레임(20)의 상기 접촉 엘리먼트(4)는 상호 평행하게 연장하며 미리 설정된 거리로 상호 이격하고, 중심 라인 사이의 이격거리(a)는 상기 외부 인쇄 회로 기판 또는 상기 외부 회로 보드 기판(10)의 상기 장착 표면(9)상에 형성된 단자점의 접속 패턴에 상응하고, 상기 접속 패턴은 1.27㎜인 것을 특징으로 하는 칩 모듈 제조 방법.
  17. 제 15 항 또는 제 16 항에 있어서, 상기 표면-장착 가능한 단자(8)를 형성하도록 설계된 상기 접촉 엘리먼트(4)는 상기 외부 인쇄 회로 기판 또는 상기 외부 회로 보드 기판(10)의 상기 장착 표면(9)상의 상기 칩 모듈(1)의 영구 접속을 위한 납땜 러그(12)를 구비하는 것을 특징으로 하는 칩 모듈 제조 방법.
  18. 제 17 항에 있어서, 상기 표면-장착 가능한 단자(8)의 상기 납땜 러그(12)는 상기 접촉 엘리먼트(4) 평면을 가로질러 연장하는 스페이서에 의해 형성되는 것을 특징으로 하는 칩 모듈 제조 방법.
  19. 제 15 항 내지 제 18 항중 어느 한 항에 있어서, 직사각형으로 설계된 상기 표면-장착 가능 단자(8)의 폭은 상기 접속 패턴보다 좁은 것을 특징으로 하는 칩 모듈 제조 방법.
  20. 제 15 항 내지 제 18 항중 어느 한 항에 있어서, 도전 재료로 구성된 칩 캡슐화부(13)가 적어도 상기 반도체 칩(6) 높이 이상으로 제공되는 것을 특징으로 하는 칩 모듈 제조 방법.
  21. 제 17 항 내지 제 20 항중 어느 한 항에 있어서, 상기 리드 프레임(20)의 외부로 오프셋된 상기 표면-장착 가능 단자(8)는 상기 장착 평면(4) 방향으로 상기 칩 캡슐화부(13) 하부로 연장하는 것을 특징으로 하는 칩 모듈 제조 방법.
  22. 제 17 항 내지 제 21 항중 어느 한 항에 있어서, 상기 납땜 러그(12)는 상기 칩 캡슐화부(13)의 전체 높이 이상으로 올라오는 오프셋에 의해 형성되는 것을 특징으로 하는 칩 모듈 제조 방법.
  23. 제 17 항 내지 제 22 항중 어느 한 항에 있어서, 상기 납땜 러그(12)는 상기 회로 기판의 상기 장착 표면(9)과 마주하는 상기 외부로 오프셋된 접촉 엘리먼트(4)의 측면에 제공되는 에칭에 의한 함몰부(17) 또는 펀칭 또는 에칭에 의한 개구부(18)에 의해 형성되는 것을 특징으로 하는 칩 모듈 제조 방법.
  24. 제 18 항 내지 제 23 항중 어느 한 항에 있어서, 상기 미리 제조된 리드 프레임(20)은 상기 반도체 칩(6)과 마주하는 표면상에 상기 납땜 러그(12) 영역내에 및/또는 상기 접속 단자(8) 영역내에 개구부(22a, 22b)를 가지는 절연박막을 구비하는 것을 특징으로 하는 칩 모듈 제조 방법.
  25. 제 17 항 내지 제 24 항중 어느 한 항에 있어서, 상기 칩 캡슐화부(13)는 상기 반도체 칩(6)을 감싸고 상기 반도체 칩(6)을 커버링하는 절연 커버링 화합물에 의해 밀폐되는 강화 프레임(23)을 구비하는 것을 특징으로 하는 칩 모듈 제조 방법.
  26. 제 14 항 내지 제 24 항중 어느 한 항에 있어서,상기 칩 캡슐화부(13)는 상기 반도체 칩(6) 및/또는 상기 접속 단자 높이 이상으로 제공된 상기 커버링 화합물에 의해 형성되는 것을 특징으로 하는 칩 모듈 제조 방법.
  27. 제 1 항 내지 제 14 항중 어느 한 항에 따른 상기 칩 모듈(1)을 칩 카드 또는 유사 데이터 캐리어 제조에 사용하는 방법.
  28. 제 1 항 내지 제 14 항중 어느 한 항에 따른 상기 칩 모듈(1)에 의한 특징을 가지는 칩 카드.
  29. 제 1 항 내지 제 14 항중 어느 한 항에 따른 상기 칩 모듈(1)을 상기 인쇄 회로 기판 또는 상기 회로 보드 기판(10)에서 사용하는 방법.
KR1019997002466A 1996-09-23 1997-08-21 칩 모듈 및 칩 모듈 제조방법 KR100363296B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19639025A DE19639025C2 (de) 1996-09-23 1996-09-23 Chipmodul und Verfahren zur Herstellung eines Chipmoduls
DE19639025.7 1996-09-23

Publications (2)

Publication Number Publication Date
KR20000048549A true KR20000048549A (ko) 2000-07-25
KR100363296B1 KR100363296B1 (ko) 2002-11-30

Family

ID=7806627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997002466A KR100363296B1 (ko) 1996-09-23 1997-08-21 칩 모듈 및 칩 모듈 제조방법

Country Status (11)

Country Link
US (1) US6313524B1 (ko)
EP (1) EP0948815B1 (ko)
JP (1) JP2000505242A (ko)
KR (1) KR100363296B1 (ko)
CN (1) CN1238856A (ko)
AT (1) ATE213359T1 (ko)
BR (1) BR9712107A (ko)
DE (2) DE19639025C2 (ko)
RU (1) RU2165660C2 (ko)
UA (1) UA57033C2 (ko)
WO (1) WO1998013870A1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19541072A1 (de) * 1995-11-03 1997-05-07 Siemens Ag Chipmodul
EP1009023A1 (de) * 1998-12-09 2000-06-14 ESEC Management SA Verfahren zur Verbindung von zwei Leiterstrukturen und Kunststoffobjekt
FR2798000B1 (fr) * 1999-08-27 2002-04-05 St Microelectronics Sa Procede de mise en boitier d'une puce a capteurs en particulier optiques et dispositif semi-conducteur ou boitier renfermant une telle puce
US7102892B2 (en) 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
US6713854B1 (en) 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
FR2808608A1 (fr) * 2000-05-03 2001-11-09 Schlumberger Systems & Service Carte a memoire electronique destinee a etre introduite dans un dispositif de traitement
US7337522B2 (en) 2000-10-16 2008-03-04 Legacy Electronics, Inc. Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips
EP1378152A4 (en) * 2001-03-14 2006-02-01 Legacy Electronics Inc METHOD AND DEVICE FOR PREPARING A PCB WITH A THREE-DIMENSIONAL ARRAY OF SEMICONDUCTOR CHIPS USED ON THE SURFACE
JP2003100980A (ja) * 2001-09-27 2003-04-04 Hamamatsu Photonics Kk 半導体装置及びその製造方法
FR2831718B1 (fr) * 2001-10-31 2004-09-24 Gemplus Card Int Raccordement electrique male d'un plot de connexion d'une puce a une interface de communication, notamment pour objet portable intelligent tel qu'une carte a puce
DE10208168C1 (de) * 2002-02-26 2003-08-14 Infineon Technologies Ag Datenträgerkarte
JP4303699B2 (ja) * 2002-04-01 2009-07-29 パナソニック株式会社 半導体装置およびその製造方法
DE10303740B4 (de) * 2003-01-30 2006-09-14 Infineon Technologies Flash Gmbh & Co. Kg Sicherheitsspeicherkarte und Herstellungsverfahren
JP4416432B2 (ja) * 2003-05-12 2010-02-17 シチズン電子株式会社 電源回路装置
DE10325566A1 (de) * 2003-06-05 2005-01-13 Infineon Technologies Ag Chipkartenmodul
DE10350699B3 (de) 2003-10-30 2005-06-30 Rehm Anlagenbau Gmbh Verfahren und Vorrichtung zum Aufschmelzlöten mit Volumenstromsteuerung
US20100140627A1 (en) * 2005-01-10 2010-06-10 Shelton Bryan S Package for Semiconductor Devices
WO2006076381A2 (en) 2005-01-12 2006-07-20 Legacy Electronics, Inc. Radial circuit board, system, and methods
JP4890872B2 (ja) * 2006-01-30 2012-03-07 ルネサスエレクトロニクス株式会社 光半導体封止用透明エポキシ樹脂組成物及びそれを用いた光半導体集積回路装置
US8030746B2 (en) * 2008-02-08 2011-10-04 Infineon Technologies Ag Integrated circuit package
WO2009104303A1 (ja) 2008-02-22 2009-08-27 凸版印刷株式会社 トランスポンダ及び冊子体
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
USD701864S1 (en) 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
DE102013211117A1 (de) * 2013-06-14 2014-12-18 Robert Bosch Gmbh Trägerplatte für elektrische Schaltungen mit Abstandshaltern zur Montage von Bauteilen
FR3034552B1 (fr) * 2015-04-02 2017-05-05 Oberthur Technologies Module dual pour carte duale a microcircuit
DE102016110780A1 (de) 2016-06-13 2017-12-14 Infineon Technologies Austria Ag Chipkartenmodul und Verfahren zum Herstellen eines Chipkartenmoduls
EP3499560B1 (en) * 2017-12-15 2021-08-18 Infineon Technologies AG Semiconductor module and method for producing the same
US20220157671A1 (en) * 2020-11-13 2022-05-19 Cree, Inc. Packaged rf power device with pcb routing

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3517438A (en) * 1966-05-12 1970-06-30 Ibm Method of packaging a circuit module and joining same to a circuit substrate
DE3307704C2 (de) * 1983-03-04 1986-10-23 Brown, Boveri & Cie Ag, 6800 Mannheim Stromrichtermodul mit Befestigungslaschen
FR2579798B1 (fr) * 1985-04-02 1990-09-28 Ebauchesfabrik Eta Ag Procede de fabrication de modules electroniques pour cartes a microcircuits et modules obtenus selon ce procede
US4996411A (en) * 1986-07-24 1991-02-26 Schlumberger Industries Method of manufacturing a card having electronic memory and a card obtained by performing said method
JPH0831556B2 (ja) * 1987-02-20 1996-03-27 株式会社東芝 半導体装置用リードフレーム
JPS6450444U (ko) * 1987-09-22 1989-03-29
FR2645680B1 (fr) * 1989-04-07 1994-04-29 Thomson Microelectronics Sa Sg Encapsulation de modules electroniques et procede de fabrication
DE3912891A1 (de) * 1989-04-19 1990-11-08 Siemens Ag Montagevorrichtung zur kontaktierung und zum einbau eines integrierten schaltkreissystems fuer eine wertkarte
FR2659157B2 (fr) 1989-05-26 1994-09-30 Lemaire Gerard Procede de fabrication d'une carte dite carte a puce, et carte obtenue par ce procede.
JPH034543A (ja) * 1989-05-31 1991-01-10 Ricoh Co Ltd 半導体装置
JPH0324741A (ja) * 1989-06-21 1991-02-01 Toshiba Corp Ｔａｂ用フイルムキャリア
EP0408904A3 (en) * 1989-07-21 1992-01-02 Motorola Inc. Surface mounting semiconductor device and method
JPH03241765A (ja) * 1990-02-20 1991-10-28 Matsushita Electron Corp 半導体装置
JP2756184B2 (ja) * 1990-11-27 1998-05-25 株式会社日立製作所 電子部品の表面実装構造
JPH0555438A (ja) * 1991-08-26 1993-03-05 Rohm Co Ltd 電子部品のリード端子構造
CH686462A5 (de) * 1992-11-27 1996-03-29 Esec Sempac Sa Elektronikmodul und Chip-Karte.
US5455740A (en) * 1994-03-07 1995-10-03 Staktek Corporation Bus communication system for stacked high density integrated circuit packages
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US5367124A (en) * 1993-06-28 1994-11-22 International Business Machines Corporation Compliant lead for surface mounting a chip package to a substrate
JP3233507B2 (ja) * 1993-08-13 2001-11-26 株式会社東芝 半導体装置
DE4336501A1 (de) * 1993-10-26 1995-04-27 Giesecke & Devrient Gmbh Verfahren zur Herstellung von Ausweiskarten mit elektronischen Modulen
DE4431754C1 (de) * 1994-09-06 1995-11-23 Siemens Ag Trägerelement
US5541450A (en) * 1994-11-02 1996-07-30 Motorola, Inc. Low-profile ball-grid array semiconductor package
FR2734983B1 (fr) * 1995-05-29 1997-07-04 Sgs Thomson Microelectronics Utilisation d'un micromodule comme boitier de montage en surface et procede correspondant
JPH09260550A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp 半導体装置
JP3779789B2 (ja) * 1997-01-31 2006-05-31 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US5869889A (en) * 1997-04-21 1999-02-09 Lsi Logic Corporation Thin power tape ball grid array package
US6122171A (en) * 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
US6184580B1 (en) * 1999-09-10 2001-02-06 Siliconware Precision Industries Co., Ltd. Ball grid array package with conductive leads
US6197614B1 (en) * 1999-12-20 2001-03-06 Thin Film Module, Inc. Quick turn around fabrication process for packaging substrates and high density cards

Also Published As

Publication number Publication date
DE19639025C2 (de) 1999-10-28
DE19639025A1 (de) 1998-04-02
WO1998013870A1 (de) 1998-04-02
BR9712107A (pt) 1999-08-31
US6313524B1 (en) 2001-11-06
EP0948815B1 (de) 2002-02-13
RU2165660C2 (ru) 2001-04-20
CN1238856A (zh) 1999-12-15
ATE213359T1 (de) 2002-02-15
KR100363296B1 (ko) 2002-11-30
JP2000505242A (ja) 2000-04-25
UA57033C2 (uk) 2003-06-16
DE59706411D1 (de) 2002-03-21
EP0948815A1 (de) 1999-10-13

Similar Documents

Publication Publication Date Title
KR100363296B1 (ko) 칩 모듈 및 칩 모듈 제조방법
US6326683B1 (en) Carrier element for a semiconductor chip
US5420757A (en) Method of producing a radio frequency transponder with a molded environmentally sealed package
US6104086A (en) Semiconductor device having lead terminals bent in J-shape
US6517005B1 (en) Method for making contactless cards with coiled antenna
KR100995961B1 (ko) 플래시 메모리 카드 제조방법
JP2962580B2 (ja) チップカードモジュールおよびそれと接続されたコイルを有する回路装置
RU99108432A (ru) Модуль микросхемы и способ изготовления модуля микросхемы
KR19990007145A (ko) 무선 모듈 및 무선 카드
KR20100039342A (ko) 표면 장착 소자를 상호연결하기 위한 연결기 및 회로 기판
US20110074005A1 (en) Semiconductor device, method for fabricating a semiconductor device and lead frame, comprising a bent contact section
KR20000075883A (ko) 집적 회로 칩과 코일을 동시 실장시킨 집적 회로 패키지 및 그 제조 방법
US6285561B1 (en) Data carrier module device having integrated circuit and transmission coil connection contacts covered by a common protective cap
KR100585163B1 (ko) 메모리 카드 및 그 제조방법
JP2001344587A (ja) プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法
KR100724179B1 (ko) 데이터 캐리어 및 이를 구비한 장치
EP1055193B1 (en) Data carrier with chip and fully enclosed connection means
US10763203B1 (en) Conductive trace design for smart card
JP3206839B2 (ja) Ｉｃカードのモジュール構造
JP4522802B2 (ja) Ｉｃモジュール
KR100195514B1 (ko) 외부 접속 단자(채ㅜㅅㅁㅊ색)에 홈이 형성된 칩 온 보드 패키지 및 그를 이용한 아이씨 카드
EP1327226B1 (en) Module having a lead frame equipped with components on both sides
KR100476669B1 (ko) 칩온보드패키지용인쇄회로기판및그를이용한칩온보드패키지와칩카드
MXPA99002697A (en) Chip module and manufacturing process
JP3037384U (ja) Ｉｃカード及びソケット

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee