DE10325566A1 - Chipkartenmodul - Google Patents

Chipkartenmodul Download PDF

Info

Publication number
DE10325566A1
DE10325566A1 DE10325566A DE10325566A DE10325566A1 DE 10325566 A1 DE10325566 A1 DE 10325566A1 DE 10325566 A DE10325566 A DE 10325566A DE 10325566 A DE10325566 A DE 10325566A DE 10325566 A1 DE10325566 A1 DE 10325566A1
Authority
DE
Germany
Prior art keywords
chip
contact
card module
carrier
contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10325566A
Other languages
English (en)
Inventor
Jochen Dr. Müller
Stephan Janka
Frank PÜSCHNER
Wolfgang Schindler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10325566A priority Critical patent/DE10325566A1/de
Priority to FR0403977A priority patent/FR2855891B1/fr
Publication of DE10325566A1 publication Critical patent/DE10325566A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Es ist ein Chipkartenmodul vorgesehen, bei dem auf einem Träger (2) ein Chip (1) angeordnet ist und auf der dem Chip (1) gegenüberliegenden Seite des Trägers (2) Außenkontakte (4) ausgebildet sind und der Chip (1) Kontakte (9) an der dem Träger (2) gegenüberliegenden Seite aufweist. DOLLAR A Die Kontaktpads (9) sind entlang einer einzigen Linie (L) angeordnet und zumindest ein Kontaktpad (9) weist eine Kontakterhöhung (8) auf, die als Kontaktfläche für eine Drahtbondverbindung (3) dient.

Description

  • Die Erfindung betrifft ein Chipkartenmodul mit einem Chip gemäß der nebengeordneten Patentansprüche.
  • Chipkarten sind seit langem bekannt und werden z. B. bei Telefonsystemen, als Identifikationskarten oder dergleichen in großem Umfang eingesetzt. Damit die Chipkarte vom Kartenlesegerät über Kontakte gelesen werden können, weist die Chipkarte Kontaktzonen auf, wobei die Lage dieser Kontakte und die genaue Ausbildung genormt ist. In einer üblichen Ausbildung werden die Kontakte zusammen mit dem Halbleiterchip, der die elektronische Funktionalität der Karte bereitstellt, als Zwischenprodukt, als ein sogenanntes Chipkartenmodul vorgefertigt und als solches in eine entsprechend vorbereitete Karte eingesetzt. Der übliche Modulaufbau, wie er in 5 dargestellt ist, weist einen Träger auf, auf dem einerseits der Chip 1 mittels eines Klebers 6 aufgebracht ist. Auf der dem Chip gegenüberliegenden Seite weist der Träger Kontakte 4 auf .
  • Neben dieser Variante, wobei der Träger aus einem Kunststoff hergestellt ist und die Kontakte mittels einer aufgebrachten Metallisierung bestehen, gibt es die Möglichkeit, daß der Träger zur als so genanntes Leadframe aus einem metallischen Material hergestellt ist, wobei für eine bessere Kontaktierung die Kontaktflächen 4 beispielsweise mittels einer Goldschicht versehen sind.
  • Nunmehr weist der Chip eine in der 5 nicht dargestellte integrierte Schaltung auf, die wiederum Kontaktflächen, sogenannte Bondpads, aufweist. Auf diesen Bondpads sind, wie beispielsweise in DE 19639025 beschrieben eine Drahtbondverbindung zwischen einem Bondpad und einer zugeordneten Kontaktfläche 4 hergestellt. Dabei wird üblicherweise der Drahtbon der zu einem Kontaktpad geführt, der Draht im Bondkopf wird bis zum Schmelzen erwärmt und auf den Bondpad abgesetzt, so daß sich ein sogenannter "Nailhead" ausbildet. Der Draht bleibt mit diesem verbunden und wird dann in einer Schleife S unter Vermeidung einer Berührung über die Kante des Chips zum Kontakt 4 geführt, wo er in einem Winkel (α) aufgesetzt wird. An dieser Stelle wird ein sogenannter "wedge-Kontakt" oder wiederum ein "Nailhead-Kontakt" gebildet. Je nach dem, ob der Träger aus Kunststoff oder als ein metallisches Leadframe hergestellt ist, wird der Kontakt in der Form sichergestellt, daß bei einem Kunststoffträger eine Aussparung durch den Kunststoffträger hindurch vorgesehen ist, so daß der Bonddraht auf die Rückseite der Metallisierung kontaktiert wird. Handelt es sich beim Träger 2 um ein sogenanntes Leadframe, so kann direkt auf den metallischen Träger aufkontaktiert werden.
  • Um die Anordnung vor äußeren Einflüssen zu schützen, wird nach Herstellung aller Kontakte das Modul von einer Kunststoffmasse abgedeckt.
  • Die üblichen Chipkartenmodule, die mit den Drahtbondverbindungen hergestellt sind, weisen den Nachteil auf, daß die Kontakte am Rand ausgebildet sind, damit mit einer möglichst engen Schleife S der Chip kontaktiert wird, was wiederum notwendig ist, um innerhalb einer vorgegebenen Höhe H den Gesamtaufbau des Chipmoduls zu gewährleisten. Die Anordnung der Kontakte, den sogenannten Bondpads, am Rand führt dazu, daß durch die notwendige Verdrahtung im Chip unnötig viel Chipfläche benötigt wird, was die Herstellungskosten unerwünscht erhöht.
    •
  • Der Erfindung liegt folglich die Aufgabe zugrunde, ein Chipmodul bzw. einen Chip herzustellen, mit dem die Fertigungskosten mit einfachen Mitteln minimiert sind.
  • Diese Aufgabe wird dadurch gelöst, daß die Kontaktpads entlang einer einzigen Linie angeordnet sind, wodurch der Flächenbedarf minimiert wird. Durch das zumindest teilweise Vorsehen von Kontakterhöhungen ist es auf diese weise ermöglicht, Drahtbondverbindung unter Einbehaltung einer vorgegebenen Maximalhöhe und unter Beibehaltung der bisher üblichen Drahtschleife die Drahtbondverbindung herzustellen, wodurch die Herstellungskosten minimiert sind.
  • Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den untergeordneten Ansprüchen angegeben.
  • Dadurch, daß die Kontakterhöhung mittels eines sogenannten "Nailhead" ausgebildet ist, ist der Chip in einem üblichen Fertigungsverfahren der Backend-Technik herstellbar. Ist die Linie, entlang der die Bondpads angeordnet sind, nicht genau mittig auf dem Chip ausgerichtet, so können die Kontakterhöhungen unterschiedlich ausgebildet sein, so daß weiterhin mit einer einheitlichen Schleifenbahn des Drahtbonders die Drahtbondkontakte herstellbar sind.
    •
  • Nachfolgend wird die Erfindung unter Bezugnahme auf die Zeichnung im einzelnen erläutert. Es zeigen:
  • 1 ein Ausführungsbeispiel eines Chipkartenmoduls,
  • 2 ein Ausführungsbeispiel in der Draufsicht,
  • 3 eine Bondstelle in einer Ausschnittsvergrößerung,
  • 4a–c verschiedene Anordnungsvarianten von Bondkontakten und
  • 5 ein Chipkartenmodul gemäß Stand der Technik.
  • In 1 ist ein Ausführungsbeispiel eines Chipkartenmoduls dargestellt. Dabei ist ein Chip 1 auf einem Träger 2 mittels eines Klebers 6 befestigt. Auf der dem Chip abgewandten Seite des Trägers sind Kontaktflächen 4 ausgebildet, die mit dem Chip über eine Drahtbondverbindung 3 elektrisch leitend verbunden sind. Hierzu weist der Träger 2 eine Öffnung 7 auf, durch die der Bonddraht durchgeführt ist. Auf in 1 nicht dargestellten Kontakten sind Kontakterhöhungen 8 aufgebracht, auf denen der Bonddraht mittels üblicher Bondtechnik befestigt ist. Um das so ausgebildete Modul mechanisch von der Rückseite zu schützen, wird es üblicherweise von einer Vergußmasse 5 abgedeckt.
  • Im Vergleich hierzu weist das Chipkartenmodul gemäß dem Stand der Technik, wie er in 5 dargestellt ist, grundsätzlich den gleichen Aufbau auf, wobei gleiche Bezugszeichen gleiche Gegenstände darstellen. Die Kontakte gemäß dem Stand der Technik, die an der Oberfläche des Chips 1 angeordnet sind, finden sich bisher üblicherweise in der Nähe des Randes. Auf diese Weise kann der Bonddraht, der auf den Kontakten, den sogenannten Bondpads mittels eines sogenannten Nailhead aufgebracht ist, mit einer Drahtschleife S zu den Kontakten 4 durch die Öffnung 7 derart geführt werden, daß die Schleife S und einem Winkel Alpha, unter dem der Bonddraht 3 zu den Kontakten 4 geführt wird, so daß weder die Chipkante noch der Träger von dem Bonddraht berührt wird.
  • Eine derartige Anordnung weist den Nachteil auf, daß die Anordnungen der Bondpads in den Randbereichen des Chips zusätzliche Fläche für Verdrahtungen benötigt.
  • Aus diesem Grunde wurde die Anordnung gemäß 1 gewählt, bei der die Bondpads in einem mittigen Bereich angeordnet sind. Durch das Vorsehen von Kontakterhöhungen 8 wird die Auflagefläche, auf der der Nailhead N für den Bonddraht 3 aufgebracht wird, so erhöht, daß bei gleicher Schleife S und gleichem Eintrittswinkel α eine sichere Bonddrahtführung erzielt wird, ohne wieder die Chipoberkante noch Trägerkanten zu berühren.
  • Um die Höhe H beizubehalten, muß die Dicke D im Ausführungsbeispiel gemäß der 1 gegenüber dem Ausführungsbeispiel gemäß dem Stand der Technik in 5 vermindert werden.
  • 2 zeigt das Ausführungsbeispiel in einer prinzipiellen Darstellung von unten betrachtet, wobei in dieser Darstellung die Vergußmasse bzw. Abdeckmasse 5 nicht dargestellt ist. Es ist der Chip 1 dargestellt, wobei die Kontaktpads bzw. die Kontakterhöhungen 8 entlang einer gestrichelt dargestellten Linie L angeordnet sind. Von den Kontakterhöhungen abgehend sind nach links und rechts Drahtbondverbindungen weggeführt, die an den Öffnungen 7 des Trägers 2 eintreten.
  • Der genaue Aufbau der Kontakte ist in 3 im Ausschnitt dargestellt. Hier ist das Kontaktpad 9 zu sehen, auf dem die Kontakterhöhung 8 ausgebildet ist. Die Kontakterhöhung 8 ist zwar in dem Ausführungsbeispiel flächenmäßig größer als das Kontaktpad 9 ausgebildet, könnte jedoch genauso groß oder kleiner sein. In vorteilhafter Weise wird die Kontakterhöhung 8 mittels eines abgeschmolzenen "Nailheads" hergestellt. Hierzu wird in der Fertigung ein Drahtbondgerät über einen Kontaktpad positioniert, der Bonddraht angeschmolzen, so daß sich wie üblich bei "Nailhead-Verbindungen" eine angeschmolzene Kugel ergibt und diese auf dem Bondpad abgesetzt. Nachdem der „Nailhead" abgesetzt ist, wird der weitere Bonddraht abgetrennt, so daß zum Aushärten auf dem Bondpad nur die angeschmolzene Kugel verbleibt. Durch ein derartiges Herstellungsverfahren ist die Kontakterhöhung in einer üblichen Bakkend-Fertigungsanlage herstellbar. Sind die "Nailheads" erst einmal hergestellt, können auf diesen in der gleichen Anlage dann die Drahtbondverbindungen 3 hergestellt werden.
  • Dies ist jedoch nicht zwingend notwendig. Genauso gut ist es möglich, daß der Chip noch vor dem Vereinzeln auf dem gesamten Wafer in einer "Backend-Fertigung" mit den Kontakterhöhungen versehen werden, bevor er ausgeliefert wird.
  • Ein derart vorbereiteter Wafer ist dann in einer üblichen Backend-Fertigungsanlage weiter verarbeitbar.
  • 4a bis 4c zeigt unterschiedliche geometrische Anordnungen der Bondpads und damit der Kontakterhöhung. Wesentlich dabei ist, daß zumindest ein Großteil der Bondpads in einem zentralen Bereich entlang einer Linie L angeordnet ist. Wie in den einzelnen Ausführungsbeispielen 4a bis 4c dargestellt ist, ist es dabei nicht zwingend notwendig, daß die Bondpads exakt mittig zentriert auf der Linie L angeordnet sind. Genauso gut sind regelmäßige oder unregelmäßige Abweichungen möglich. Dementsprechend ist gemäß 4a vorgesehen, daß die Bondpads und damit die Kontakterhöhungen abwechselnd links und rechts entlang der Linie L angeordnet sind. Gemäß 4b gibt es eine Überlappung, wobei eine Abweichung links und rechts der Linie L in ungleichmäßiger Reihenfolge erfolgt. Entsprechend ist gemäß 4c zu sehen, daß eines der Pads links, der andere rechts neben der Linie L angeordnet ist. Ees ist auchg möglich, daß ein Pad oder auch mehrere einen Flächenanteil links und rechts der Linie aufweisen.
  • Es ist zwar nicht dargestellt, aber es ist selbstverständlich nachvollziehbar, daß in dem Fall, in dem die Linie L signifikant von der sich längs erstreckenden Mitte des Chips 1 verschoben ist, die Bondpads ungleichmäßig hoch sind. Dies würde bedeuten, daß die Bondpads, von denen Drahtbondverbindungen zu der Seite abgehen, die näher an der Chipkante liegt, Kontakterhöhungen mit einer geringeren Höhe aufweisen als die Bondpads, von denen Bondverbindungen zu der weiter entfernten Seite abgehen.
  • Dere Vollständigkeit halber sei erwähnt, daß bei Bondpads aus Aluminium die Kontakterhöhung aus einer Nickel-Gold (NeAu)-Legierung herstellbar sind.
    • 1
    Chip
    2
    Träger
    3
    Drahtbondverbindung
    4
    Kontaktflächen, Außenkontakte
    5
    Abdeckmatte, Vergußmatte
    6
    ???-Verbindung
    7
    Öffnung
    8
    Kontakterhöhung
    9
    Bondpad
    W
    Witch-Kontakt
    N
    Nailhead
    S
    Schleife
    Alpha Eintrittswinkel

Claims (11)

  1. Chipkartenmodul, bei dem auf einem Träger (2) ein Chip (1) angeordnet ist und auf der dem Chip (1) gegenüberliegenden Seite des Trägers (2) Außenkontakte (4) ausgebildet sind und der Chip (1) Kontakte (9) an der dem Träger (2) gegenüberliegenden Seite aufweist, dadurch gekennzeichnet, daß die Kontaktpads (9) entlang einer einzigen Linie (L) angeordnet sind und zumindest ein Kontaktpad (9) eine Kontakterhöhung (8) aufweist, die als Kontaktfläche für eine Drahtbondverbindung (3) dient.
  2. Chipkartenmodul nach Anspruch 1, dadurch gekennzeichnet, dass die Drahtbondverbindung (3) mit einem "Nailhead" (N) auf der Kontakterhöhung (8) angeordnet sind.
  3. Chipkartenmodul nach Anspruch 2, dadurch gekennzeichnet, dass alle Bondpads (9) eine Kontakterhöhung (8) aufweisen.
  4. Chipkartenmodul nach Anspruch 2, dadurch gekennzeichnet, dass die Kontakterhöhungen (8) alle gleich hoch sind.
  5. Chipkartenmodul nach Anspruch 2, dadurch gekennzeichnet, dass die Kontakterhöhungen (8) unterschiedlich hoch sind.
  6. Chipkartenmodul nach Anspruch 4, dadurch gekennzeichnet, dass die Linie (L) mittig angeordnet ist.
  7. Chipkartenmodul nach Anspruch 3, dadurch gekennzeichnet, dass die Kontakterhöhung (8) zu einem "Nailhead" ausgebildet ist.
  8. Chip mit einer integrierten Schaltung und an einer Oberfläche mit der integrierten Schaltung elektrisch leitend verbundenen Bondpad (9), die entlang einer einzigen Linie (L) angeordnet sind und zumindest einer der Bondpads (9) eine Kontakterhöhung (8) aufweist.
  9. Chip nach Anspruch 8, wobei alle Bondpads (9), die entlang der einzigen Linie angeordnet sind, mit Kontakterhöhungen (8) versehen sind.
  10. Chip nach Anspruch 8, wobei die Kontakterhöhungen (8) mittels "Nailheads" ausgebildet sind.
  11. Chip nach Anspruch 10, wobei die Linie (L) mittig angeordnet ist.
DE10325566A 2003-06-05 2003-06-05 Chipkartenmodul Ceased DE10325566A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10325566A DE10325566A1 (de) 2003-06-05 2003-06-05 Chipkartenmodul
FR0403977A FR2855891B1 (fr) 2003-06-05 2004-04-16 Module a carte a puce

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10325566A DE10325566A1 (de) 2003-06-05 2003-06-05 Chipkartenmodul

Publications (1)

Publication Number Publication Date
DE10325566A1 true DE10325566A1 (de) 2005-01-13

Family

ID=33441582

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10325566A Ceased DE10325566A1 (de) 2003-06-05 2003-06-05 Chipkartenmodul

Country Status (2)

Country Link
DE (1) DE10325566A1 (de)
FR (1) FR2855891B1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6125332B2 (ja) 2013-05-31 2017-05-10 ルネサスエレクトロニクス株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3209242C2 (de) * 1981-03-20 1985-04-11 N.V. Philips' Gloeilampenfabrieken, Eindhoven Verfahren zum Anbringen von Kontakterhöhungen an Kontaktstellen einer elektronischen Mikroschaltung
DE19639025A1 (de) * 1996-09-23 1998-04-02 Siemens Ag Chipmodul und Verfahren zur Herstellung eines Chipmoduls
DE10131940A1 (de) * 2001-07-02 2003-01-23 Infineon Technologies Ag Halbleiterchip und Verfahren zu dessen Herstellung
US20030042583A1 (en) * 2001-09-04 2003-03-06 Siliconware Precision Industries Co., Ltd. Quad flat non-leaded semiconductor package and method of fabricating the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1176547B1 (de) * 2000-07-25 2010-09-01 Infineon Technologies AG Etikettierte Chipkarte

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3209242C2 (de) * 1981-03-20 1985-04-11 N.V. Philips' Gloeilampenfabrieken, Eindhoven Verfahren zum Anbringen von Kontakterhöhungen an Kontaktstellen einer elektronischen Mikroschaltung
DE19639025A1 (de) * 1996-09-23 1998-04-02 Siemens Ag Chipmodul und Verfahren zur Herstellung eines Chipmoduls
DE10131940A1 (de) * 2001-07-02 2003-01-23 Infineon Technologies Ag Halbleiterchip und Verfahren zu dessen Herstellung
US20030042583A1 (en) * 2001-09-04 2003-03-06 Siliconware Precision Industries Co., Ltd. Quad flat non-leaded semiconductor package and method of fabricating the same

Also Published As

Publication number Publication date
FR2855891A1 (fr) 2004-12-10
FR2855891B1 (fr) 2006-06-23

Similar Documents

Publication Publication Date Title
DE102014100512B4 (de) Chip-gehäuse mit anschlusspads mit unterschiedlichen formfaktoren
DE10251530B4 (de) Stapelanordnung eines Speichermoduls
DE102007002707A1 (de) System-in Package-Modul
DE10142120A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE10147955A1 (de) Halbleitervorrichtung
DE102009008738A1 (de) Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
DE10339770B4 (de) Verfahren zum Herstellen einer FBGA-Anordnung
EP1649412B1 (de) Chipkarte, chipkartenmodul sowie verfahren zur herstellung eines chipkartenmoduls
DE202018104347U1 (de) Vorgeformte Leiterrahmen-Vorrichtung
DE19702532B4 (de) Chipkarte und Verfahren zum Erzeugen von Anschlußkontakten auf zwei Hauptoberflächen
DE102019119371A1 (de) Bauteil und verfahren zur herstellung eines bauteils
DE19735170A1 (de) Chipmodul, insbesondere für kontaktbehaftete Chipkarten, mit nebeneinander angeordneten Chips
EP2452547B1 (de) Elektronisches bauteil
DE4321592B4 (de) Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür
DE10251527A1 (de) Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
EP0976105A1 (de) Chipkarte und verfahren zur herstellung einer chipkarte
DE102004047306B4 (de) Leistungs-Halbleiterbauteil mit mehreren Bauteilkomponenten
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE102004050178B3 (de) Flip-Chip-Bauelement
DE19749539B4 (de) Halbleiterbaustein mit Leiterrahmen und Justierhilfen
DE10325566A1 (de) Chipkartenmodul
DE19940564A1 (de) Chipkartenmodul und diesen umfassende Chipkarte, sowie Verfahren zur Herstellung des Chipkartenmoduls
DE4444808B4 (de) Halbleitervorrichtung
DE102007002807B4 (de) Chipanordnung
DE102005013500A1 (de) Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R010 Appeal proceedings settled by withdrawal of appeal(s) or in some other way
R003 Refusal decision now final

Effective date: 20140114