DE19735170A1 - Chipmodul, insbesondere für kontaktbehaftete Chipkarten, mit nebeneinander angeordneten Chips - Google Patents

Chipmodul, insbesondere für kontaktbehaftete Chipkarten, mit nebeneinander angeordneten Chips

Info

Publication number
DE19735170A1
DE19735170A1 DE1997135170 DE19735170A DE19735170A1 DE 19735170 A1 DE19735170 A1 DE 19735170A1 DE 1997135170 DE1997135170 DE 1997135170 DE 19735170 A DE19735170 A DE 19735170A DE 19735170 A1 DE19735170 A1 DE 19735170A1
Authority
DE
Germany
Prior art keywords
chip
contact surfaces
carrier layer
chips
chip module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1997135170
Other languages
English (en)
Inventor
Peter Stampka
Michael Huber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1997135170 priority Critical patent/DE19735170A1/de
Publication of DE19735170A1 publication Critical patent/DE19735170A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/072—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising a plurality of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

Die Erfindung betrifft ein Chipmodul, insbesondere für kon­ taktbehaftete Chipkarten, gemäß dem Oberbegriff des Patentan­ spruchs 1.
Chipkarten mit derartigen Chipmodulen werden beispielsweise als elektronischer Schlüssel im Bereich des Fernsehens ver­ wendet, um bei Pay-TV verschlüsselte Video-Signale zu deko­ dieren und die dekodierten Signale dann an den Fernseher wei­ terzuleiten. Der eigentliche elektronische Schlüssel besteht hierbei im wesentlichen aus einem integrierten Schaltkreis, der in dem Chipmodul integriert ist.
Weiterhin ist eine zwei-Chip-Ausführung bekannt, bei welcher der Mikrocontroller- und ASIC-Chip getrennt sind, wobei die beiden Chips übereinander im Chipmodul angebracht sind. Sind die Maße des Mikrocontroller-Chips und des ASIC-Chips annä­ hernd gleich bzw. sind die Chipkanten des oberen Chips nicht mindestens 0,2 mm von den Anschlußkontakten (Bondpads) des unteren Chips entfernt, kann jedoch aufgrund des Chipklebers, der auf die Anschlußkontakte des unteren Chips gelangt, keine zuverlässige Drahtkontaktierung gewährleistet werden. In die­ sem Fall müssen die Chips nebeneinander in dem Chipmodul be­ festigt werden.
Es ist bereits bekannt, Chips nebeneinander auf der Träger­ schicht anzuordnen, wobei eine Zweilagen-Metallschicht vorge­ sehen wird. Diese Chipmodulkonstruktion ist jedoch mit hohem Materialverbrauch verbunden und relativ teuer. Weiterhin be­ steht dort das Problem, daß die Anschlußdrähtchen, mit denen die beiden Chips untereinander verbunden sind, beim Einsatz üblicher Drahtkontaktierungstechniken für die Massenprodukti­ on häufig eine relativ hohe Schleifenhöhe aufweisen, so daß die maximale Moduldicke (meist 0,6 mm) häufig nicht eingehal­ ten werden kann.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Chipmodul der eingangs genannten Art mit nebeneinander angeordneten Chips zu schaffen, das einfach und kostengünstig herzustellen ist und den Einsatz von bei der Massenproduktion üblichen Drahtkontaktierungstechniken ermöglicht.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale des An­ spruchs 1 gelöst. Vorteilhafte Ausführungsformen der Erfin­ dung sind in den weiteren Ansprüchen beschrieben.
Bei dem erfindungsgemäßen Chipmodul ist ein neben dem ersten Chip angeordneter zweiter Chip innerhalb einer in der Träger­ schicht vorgesehenen Vertiefung eingesetzt, so daß der erste und zweite Chip in unterschiedlichen Höhenlagen angeordnet sind.
Das erfindungsgemäße Chipmodul zeichnet sich dadurch aus, daß es auch bei Vorliegen nebeneinander angeordneter Chips sehr einfach und kostengünstig hergestellt werden kann. Außerdem können die bei der Massenproduktion üblicherweise ein­ gesetzten Drahtkontaktierungstechniken, wie beispielsweise die "Wedge on bump"-Drahtkontaktierungstechnik, verwendet werden, ohne daß die Schleifenhöhe der Anschlußdrähtchen eine bestimmte Höhe übersteigt, wenn benachbarte Chips miteinander kontaktiert werden.
Gemäß einer vorteilhaften Ausführungsform weisen die vonein­ ander isolierten Kontaktflächen der leitenden Metallauflage sowohl ISO-Kontaktflächen, als auch damit elektrisch verbun­ dene Zusatzkontaktflächen auf, die sich zumindest bis in die Nähe eines Chips erstrecken. Diese Zusatzkontaktflächen bie­ ten den besonderen Vorteil, daß im Falle nebeneinanderliegen­ der Chips sich kreuzende Anschlußdrähtchen und damit Kurz­ schlüsse beim Verdrahten der Chips vermieden werden können. Dadurch kann auch die optimierte Pad-Belegung zumindest auf einem der beiden Chips beibehalten werden, so daß eine teuere Umstrukturierung zumindest dieses Chips nicht erforderlich ist. Beispielsweise kann die standardisierte Padbelegung auf dem Mikrocontroller beibehalten und nur der kundenspezifische ASIC-Chip bezüglich der PAD-Anordnung angepaßt werden.
Die Erfindung wird nachfolgend anhand der Zeichnungen bei­ spielshaft näher erläutert. In diesen zeigen:
Fig. 1 eine Draufsicht auf ein erfindungsgemäßes Chipmo­ dul von der Chipseite her, wobei jedoch die auf der gegenüberliegenden, durch die Trägerschicht verdeckten Kontaktflächen ebenfalls eingezeichnet sind und der in Fig. 2 eingezeichnete Rahmen und die Vergußmasse aus Harz weggelassen sind und
Fig. 2 einen Schnitt längs der Linie II-II von Fig. 1, wobei der Übersichtlichkeit halber nur die Trä­ gerschicht schraffiert gezeichnet ist.
Wie aus den Fig. 1 und 2 ersichtlich, besteht das erfin­ dungsgemäße Chipmodul im wesentlichen aus einer Trägerschicht 1 aus nichtleitendem Material, beispielsweise Epoxyharz, ei­ ner auf der Unterseite der Trägerschicht 1 aufgebrachten Me­ tallauflage 2, beispielsweise Kupfer, welches eine vergoldete Oberfläche aufweisen kann, einem ersten Chip 4 und einem zweiten Chip 3, die nebeneinander angeordnet sind, sowie ei­ nem umlaufenden Rahmen 5, vorzugsweise aus Kupfer, welcher mittels einer Kleberschicht 6 auf der Trägerschicht 1 aufge­ klebt ist.
Der Rahmen 5 begrenzt seitlich nach außen eine Vergießmasse 7 aus Harz, welche in bekannter Weise zum Eingießen der Chips 3, 4 dient. Weiterhin erhöht der Rahmen 5 die Stabilität des Chipmoduls.
Der zweite Chip 3, bei dem es sich beispielsweise um einen Mikrocontroller-Chip handeln kann, ist in eine rechteckige Vertiefung 8 eingesetzt, welche durch einen entsprechenden freigestanzten Bereich innerhalb der Trägerschicht 1 gebildet wird und geringfügig größer als der zweite Chip 3 ist. Der zweite Chip 3 liegt somit auf der Metallauflage 2 auf und ist dort mittels einer Kleberschicht 9 festgeklebt. Der erste Chip 4 ist dagegen auf der Oberseite der Trägerschicht 1 mit­ tels einer Kleberschicht 10 festgeklebt. Der zweite Chip 3 liegt somit auf einer tieferen Ebene als der erste Chip 4, wobei die Höhendifferenz der Dicke der Trägerschicht 1 ent­ spricht. Durch dieses Tiefersetzen des zweiten Chips 3 ist es möglich, die Schleifenhöhe eines Anschlußdrähtchens 11, mit dem der erste Chip 4 und der zweite Chip 3 miteinander ver­ bunden sind, relativ niedrig zu halten, so daß eine maximale Moduldicke von 0,6 mm auch bei Anwendung von automatisierten Massenproduktions-Kontaktierungstechniken wie der "Wedge on bump"-Technik ohne weiteres eingehalten werden kann.
Die Metallauflage 2, welche sich auf der den Chips 3, 4 ge­ genüberliegenden Seite der Trägerschicht 1 befindet, ist in einzelne, voneinander isolierte ISO-Kontaktflächen C1-C8 un­ terteilt. Die isolierenden, freigeätzten Zwischenräume sind mit dem Bezugszeichen 12 bezeichnet. Wie aus Fig. 1 ersicht­ lich, befinden sich die ISO-Kontaktflächen C1 und C2 auf der einen Seite des zweiten Chips 3, während sich die ISO-Kontaktflächen C5 und C6 auf der gegenüberliegenden Seite des zweiten Chips 3 befinden. Die ISO-Kontaktflächen C3 und C4 befinden sich im wesentlichen auf der einen Seite des ersten Chips 4, während sich die ISO-Kontaktflächen C7 und C8 auf der gegenüberliegenden Seite des ersten Chips 4 befinden. Die beiden Chips 3, 4 sind hierbei etwa mittig auf dem Chipmodul angeordnet.
Im Bereich einer jeden ISO-Kontaktfläche C1-C8 weist die Trä­ gerschicht 1 ein Durchgangsloch 13-20 auf, um Anschlußdräht­ chen 21-26 von den jeweiligen Anschlußkontakten auf den Chips 3, 4 hindurchführen und mit den jeweiligen ISO-Kontaktflächen C1-C8 kontaktieren zu können. Wie ersichtlich, müssen nicht immer sämtliche ISO-Kontaktflächen C1-C8 angeschlossen sein. Bei dem in Fig. 1 gezeigten Chipmodul sind beispielsweise die ISO-Kontaktflächen C4, C6 und C8 nicht angeschlossen.
Bei dem Ausführungsbeispiel von Fig. 1 sind die beiden rech­ ten Anschlußkontakte (Bondpads) des zweiten Chips 3 über die Anschlußdrähtchen 21, 22, 23 mit den ISO-Kontaktflächen C1, C2, C3 verbunden. Einer der beiden linken Anschlußkontakte des zweiten Chips 3 ist über das Anschlußdrähtchen 25 mit der ISO-Kontaktfläche C5 verbunden. Der weitere linke Anschluß­ kontakt des zweiten Chips 3 ist über das Anschlußdrähtchen 11 mit einem von drei linken Anschlußkontakten des ersten Chips 4 verbunden. Der zweite Anschlußkontakt der drei linken An­ schlußkontakte des ersten Chips 4 ist über das Anschlußdräht­ chen 26 mit der ISO-Kontaktfläche C7 verbunden. Weiterhin ist einer der drei rechten Anschlußkontakte des ersten Chips 4 über das Anschlußdrähtchen 24 mit der ISO-Kontaktfläche C3 verbunden.
Im gezeigten Ausführungsbeispiel ist es noch erforderlich, drei weitere Anschlußkontakte des ersten Chips 4 mit entspre­ chenden Kontaktflächen elektrisch zu verbinden, nämlich den GND-Anschlußkontakt mit der ISO-Kontaktfläche C5, den RST-Anschlußkontakt mit der ISO-Kontaktfläche C2 und den VCC-Anschlußkontakt mit der ISO-Kontaktfläche C1. Um zu vermei­ den, daß die entsprechenden Anschlußdrähtchen 27, 28 bzw. 29 andere Anschlußdrähtchen, nämlich die Anschlußdrähtchen 26, 22, 23, 24, kreuzen, sind Zusatzkontaktflächen Z5, Z2, Z1, vorgesehen, welche über neben dem oder unterhalb des zweiten Chips 3 verlaufende Leiterbahnen mit den dazugehörigen ISO-Kontaktflächen C5, C1, C2 verbunden und im Bereich neben dem ersten Chip 4 angeordnet sind.
Wie aus Fig. 1 ersichtlich, weist die Trägerschicht 1 unter­ halb des Anschlußdrähtchens 26 und seitlich neben dem GND-Anschlußkontakt des ersten Chips 4 ein Durchgangsloch 30 auf, durch welches das Anschlußdrähtchen 27 hindurchgeführt und mit der darunterliegenden Zusatzkontaktfläche Z5 kontaktiert werden kann. Im Bereich der Zusatzkontaktfläche Z2 weist die Trägerschicht 1 ein Durchgangsloch 31 auf, welches zwischen dem ersten Chip 4 und dem Durchgangsloch 15 der ISO-Kontaktfläche C3 liegt. Durch dieses Durchgangsloch 35 kann das Anschlußdrähtchen 28 hindurchgeführt und mit der Zusatz­ kontaktfläche Z2 kontaktiert werden. Im Bereich zwischen dem VCC-Anschlußkontakt des ersten Chips 4 und dem Durchgangsloch 16 der ISO-Kontaktfläche C4 weist die Trägerschicht 1 ein Durchgangsloch 32 auf, durch welches das Anschlußdrähtchen 29 hindurchgeführt wird, um mit der Zusatzkontaktfläche Z1 kon­ taktiert zu werden.
Für die Zusatzkontaktflächen Z1, Z2, Z5 ist es somit charak­ teristisch, daß sie sich im chipnahen Bereich zwischen den Durchgangslöchern 13-20 der ISO-Kontaktflächen C1-C8 befin­ den, jeweils nur mit einer ISO-Kontaktfläche C1-C8 in elek­ trischer Verbindung stehen und bis in die Nähe des jeweiligen Anschlußkontakts des ersten Chips 4 geführt sind, mit denen sie zu kontaktieren sind. Hierdurch kann vermieden werden, daß die zu den Zusatzkontaktflächen Z1, Z2, Z5 geführten An­ schlußdrähtchen 29, 28 bzw. 27 mit anderen Anschlußdrähtchen 21-26 kreuzen und beim automatischen Drahtkontaktieren ei­ nen elektrischen Kurzschluß verursachen. Ein weiterer Vorteil liegt darin, daß die Anschlußdrähtchen 27-29 relativ kurz ge­ halten werden können, was sich positiv auf die Zuverlässig­ keit des Chipmoduls auswirkt.
Bezugszeichenliste
1
Trägerschicht
2
Metallauflage
3
zweiter Chip
4
erster Chip
5
Rahmen
6
Kleberschicht
7
Vergießmasse
8
Vertiefung
9
Kleberschicht
10
Kleberschicht
11
Anschlußdrähtchen
12
Zwischenräume
13-20
Durchgangslöcher
21-29
Anschlußdrähtchen
30-32
Durchgangslöcher

Claims (4)

1. Chipmodul, insbesondere für kontaktbehaftete Chipkarten, bestehend aus einem Trägerband mit einer Trägerschicht (1) aus nichtleitendem Material, die einseitig mit einer leiten­ den Metallauflage (2) versehen ist, welche in voneinander isolierte Kontaktflächen (C1-C8) unterteilt ist, und aus min­ destens zwei Chips (3, 4) , die nebeneinander auf dem Träger­ band befestigt und mittels Anschlußdrähtchen (21-29, 11) so­ wohl mit zugeordneten Kontaktflächen (C1-C8; Z1, Z2, Z5) als auch miteinander elektrisch leitend verbunden sind, wobei ein erster Chip (4) auf der Trägerschicht (1) befestigt ist, da­ durch gekennzeichnet, daß ein neben dem ersten Chip (4) ange­ ordneter zweiter Chip (3) innerhalb einer in der Träger­ schicht (1) vorgesehenen Vertiefung (8) eingesetzt ist, so daß der erste und zweite Chip (4, 3) in unterschiedlichen Hö­ henlagen angeordnet sind.
2. Chipmodul nach Anspruch 1, dadurch gekennzeichnet, daß sich die Vertiefung (8) bis zur leitenden Metallauflage (2) hinab erstreckt.
3. Chipmodul nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die voneinander isolierten Kontaktflächen der leitenden Metallauflage (2) sowohl ISO-Kontaktflächen (C1-C8) als auch damit elektrisch verbundene Zusatzkontaktflächen (Z1, Z2, Z5) aufweisen, die sich zumindest bis in die Nähe eines Chips (4) erstrecken.
4. Chipmodul nach Anspruch 3, dadurch gekennzeichnet, daß die Trägerschicht (1) im Bereich der Zusatzkontaktflächen (Z1, Z2, Z5) Durchgangslöcher (32, 31, 30) zum Durchführen von An­ schlußdrähtchen (29, 28, 27) und Kontaktieren derselben an den Zusatzkontaktflächen (Z1, Z2, Z5) aufweist.
DE1997135170 1997-08-13 1997-08-13 Chipmodul, insbesondere für kontaktbehaftete Chipkarten, mit nebeneinander angeordneten Chips Ceased DE19735170A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1997135170 DE19735170A1 (de) 1997-08-13 1997-08-13 Chipmodul, insbesondere für kontaktbehaftete Chipkarten, mit nebeneinander angeordneten Chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1997135170 DE19735170A1 (de) 1997-08-13 1997-08-13 Chipmodul, insbesondere für kontaktbehaftete Chipkarten, mit nebeneinander angeordneten Chips

Publications (1)

Publication Number Publication Date
DE19735170A1 true DE19735170A1 (de) 1998-09-10

Family

ID=7838905

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997135170 Ceased DE19735170A1 (de) 1997-08-13 1997-08-13 Chipmodul, insbesondere für kontaktbehaftete Chipkarten, mit nebeneinander angeordneten Chips

Country Status (1)

Country Link
DE (1) DE19735170A1 (de)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000077730A1 (fr) * 1999-06-15 2000-12-21 Gemplus Dispositif electronique comportant au moins une puce fixee sur un support et procede de fabrication d'un tel dispositif
WO2001008092A1 (fr) * 1999-07-26 2001-02-01 Gemplus Procede de fabrication de carte a puce de format reduit
WO2001015074A1 (de) * 1999-08-19 2001-03-01 Orga Kartensysteme Gmbh Verfahren zur herstellung einer chipkarte und nach dem verfahren hergestellte chipkarte
EP1104910A1 (de) * 1999-11-02 2001-06-06 Infineon Technologies AG Chipkarte und Verfahren zu deren Herstellung
WO2001052184A2 (de) * 2000-01-11 2001-07-19 Infineon Technologies Ag Chipkartenanordnung
FR2806821A1 (fr) * 2000-03-21 2001-09-28 Sagem Carte a puce de grande capacite memoire
DE10107179A1 (de) * 2001-02-15 2002-09-12 Infineon Technologies Ag Chipkartenmodul
DE10221214A1 (de) * 2002-05-13 2003-11-27 Orga Kartensysteme Gmbh Chipmodul
EP1437684A1 (de) * 2003-01-08 2004-07-14 SCHLUMBERGER Systèmes Kombi-Kartenmodul
EP1452077A1 (de) * 2001-11-06 2004-09-01 Litronic Inc. Chipkarte mit zusätzlichem verbinderkontaktstellen
US7269021B2 (en) 2000-05-05 2007-09-11 Infineon Techonologies Ag Smart card containing a carrier body for receiving at least one system component having a plurality of electrical components and uniting electrical functions for operating the smart card
EP1947690A1 (de) * 2007-01-18 2008-07-23 Tyco Electronics AMP GmbH Schaltungsträgerlaminat und Schaltungsträger zur Montage eines Halbleiterchips auf ein Chipkartenmodul sowie Herstellungsverfahren dafür
DE102005011651B4 (de) * 2005-03-14 2009-04-09 Continental Automotive Gmbh Elektronische Schaltungsanordnung
EP3159832A1 (de) * 2015-10-23 2017-04-26 Nxp B.V. Authentifizierungstoken
EP3168788A1 (de) * 2015-11-11 2017-05-17 Mastercard International Incorporated Chipkarte
US9760825B2 (en) 2015-11-11 2017-09-12 Mastercard International Incorporated Integrated circuit card

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3641353A1 (de) * 1986-12-03 1988-06-09 Schoeller & Co Elektrotech Einrichtung zur kontaktierung von anschluessen
US4962415A (en) * 1986-12-15 1990-10-09 Hitachi Maxell, Ltd. IC card
DE4224103A1 (de) * 1992-07-22 1994-01-27 Manfred Dr Ing Michalk Miniaturgehäuse mit elektronischen Bauelementen
US5311403A (en) * 1990-11-06 1994-05-10 Oki Electric Industry Co., Ltd. Printed substrate for mounting high-power semiconductor chip thereon and driver component making use of the printed substrate
DE19511775C1 (de) * 1995-03-30 1996-10-17 Siemens Ag Trägermodul, insb. zum Einbau in einen kartenförmigen Datenträger, mit Schutz gegen die Untersuchung geheimer Bestandteile
DE4424396C2 (de) * 1994-07-11 1996-12-12 Ibm Trägerelement zum Einbau in Chipkarten oder anderen Datenträgerkarten
DE19543427A1 (de) * 1995-11-21 1997-05-22 Siemens Ag Chipmodul

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3641353A1 (de) * 1986-12-03 1988-06-09 Schoeller & Co Elektrotech Einrichtung zur kontaktierung von anschluessen
US4962415A (en) * 1986-12-15 1990-10-09 Hitachi Maxell, Ltd. IC card
US5311403A (en) * 1990-11-06 1994-05-10 Oki Electric Industry Co., Ltd. Printed substrate for mounting high-power semiconductor chip thereon and driver component making use of the printed substrate
DE4224103A1 (de) * 1992-07-22 1994-01-27 Manfred Dr Ing Michalk Miniaturgehäuse mit elektronischen Bauelementen
DE4424396C2 (de) * 1994-07-11 1996-12-12 Ibm Trägerelement zum Einbau in Chipkarten oder anderen Datenträgerkarten
DE19511775C1 (de) * 1995-03-30 1996-10-17 Siemens Ag Trägermodul, insb. zum Einbau in einen kartenförmigen Datenträger, mit Schutz gegen die Untersuchung geheimer Bestandteile
DE19543427A1 (de) * 1995-11-21 1997-05-22 Siemens Ag Chipmodul

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CHMIEL, G.: Bestandsaufnahme-Multichip-Modul. In: Elektronik 9/1995, S. 78-84 *

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2795200A1 (fr) * 1999-06-15 2000-12-22 Gemplus Card Int Dispositif electronique comportant au moins une puce fixee sur un support et procede de fabrication d'un tel dispositif
EP1225539A1 (de) * 1999-06-15 2002-07-24 Gemplus Ersetzung von mindestens einem Chip auf einem Träger durch Eintreibung und Abdeckung
WO2000077730A1 (fr) * 1999-06-15 2000-12-21 Gemplus Dispositif electronique comportant au moins une puce fixee sur un support et procede de fabrication d'un tel dispositif
WO2001008092A1 (fr) * 1999-07-26 2001-02-01 Gemplus Procede de fabrication de carte a puce de format reduit
FR2797075A1 (fr) * 1999-07-26 2001-02-02 Gemplus Card Int Procede de fabrication de dispositif portable a circuits integres, de type carte a puce de format reduit par rapport au format standard
US6659355B1 (en) 1999-08-19 2003-12-09 Orga Kartensysteme Gmbh Method for producing a multi-layer chip card
WO2001015074A1 (de) * 1999-08-19 2001-03-01 Orga Kartensysteme Gmbh Verfahren zur herstellung einer chipkarte und nach dem verfahren hergestellte chipkarte
EP1104910A1 (de) * 1999-11-02 2001-06-06 Infineon Technologies AG Chipkarte und Verfahren zu deren Herstellung
WO2001052184A2 (de) * 2000-01-11 2001-07-19 Infineon Technologies Ag Chipkartenanordnung
WO2001052184A3 (de) * 2000-01-11 2002-02-07 Infineon Technologies Ag Chipkartenanordnung
FR2806821A1 (fr) * 2000-03-21 2001-09-28 Sagem Carte a puce de grande capacite memoire
US7269021B2 (en) 2000-05-05 2007-09-11 Infineon Techonologies Ag Smart card containing a carrier body for receiving at least one system component having a plurality of electrical components and uniting electrical functions for operating the smart card
DE10107179C2 (de) * 2001-02-15 2003-02-27 Infineon Technologies Ag Chipkartenmodul
DE10107179A1 (de) * 2001-02-15 2002-09-12 Infineon Technologies Ag Chipkartenmodul
EP1452077A4 (de) * 2001-11-06 2006-09-06 Litronic Inc Chipkarte mit zusätzlichem verbinderkontaktstellen
EP1452077A1 (de) * 2001-11-06 2004-09-01 Litronic Inc. Chipkarte mit zusätzlichem verbinderkontaktstellen
DE10221214A1 (de) * 2002-05-13 2003-11-27 Orga Kartensysteme Gmbh Chipmodul
WO2004063980A1 (en) * 2003-01-08 2004-07-29 Axalto Sa Module for a hybrid card
EP1437684A1 (de) * 2003-01-08 2004-07-14 SCHLUMBERGER Systèmes Kombi-Kartenmodul
DE102005011651B4 (de) * 2005-03-14 2009-04-09 Continental Automotive Gmbh Elektronische Schaltungsanordnung
EP1947690A1 (de) * 2007-01-18 2008-07-23 Tyco Electronics AMP GmbH Schaltungsträgerlaminat und Schaltungsträger zur Montage eines Halbleiterchips auf ein Chipkartenmodul sowie Herstellungsverfahren dafür
EP3159832A1 (de) * 2015-10-23 2017-04-26 Nxp B.V. Authentifizierungstoken
EP3168788A1 (de) * 2015-11-11 2017-05-17 Mastercard International Incorporated Chipkarte
US9760825B2 (en) 2015-11-11 2017-09-12 Mastercard International Incorporated Integrated circuit card
US9953257B2 (en) 2015-11-11 2018-04-24 Mastercard International Incorporated Integrated circuit card

Similar Documents

Publication Publication Date Title
DE19747105B4 (de) Bauelement mit gestapelten Halbleiterchips
DE19735170A1 (de) Chipmodul, insbesondere für kontaktbehaftete Chipkarten, mit nebeneinander angeordneten Chips
DE19708617C2 (de) Chipkartenmodul und Verfahren zu seiner Herstellung sowie diesen umfassende Chipkarte
DE102006015447B4 (de) Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben
EP1155449A1 (de) Halbleiterbauelement mit einem chipträger mit öffnungen zur kontaktierung durch eine metallfolie
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
WO2005091366A2 (de) Halbleitermodul mit einem kopplungssubstrat und verfahren zur herstellung desselben
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE19702532B4 (de) Chipkarte und Verfahren zum Erzeugen von Anschlußkontakten auf zwei Hauptoberflächen
DE10251527B4 (de) Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
EP0867932A2 (de) Verfahren zur Herstellung von Bonddrahtverbindungen
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE102004047306B4 (de) Leistungs-Halbleiterbauteil mit mehreren Bauteilkomponenten
DE19749539B4 (de) Halbleiterbaustein mit Leiterrahmen und Justierhilfen
DE60037717T2 (de) Datenträger mit integriertem schaltkreis und übertragungsspule
DE19743766B4 (de) In vertikaler und horizontaler Ebene stapelbare Halbleiterchip-Gehäuse und Verfahren zu deren Herstellung
DE10139985B4 (de) Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
EP3456160B1 (de) Leiterbahnstruktur, insbesondere für einen lead-frame für eine smartcard-anwendung, mit mindestens zwei übereinander liegenden leiterbahn-ebenen
EP0907966A1 (de) Integrierte halbleiterschaltung
DE10142118B4 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
WO2007014800A1 (de) Chipmodul zum einbau in sensorchipkarten für fluidische anwendungen sowie verfahren zur herstellung eines derartigen chipmoduls
DE10339762B4 (de) Chipstapel von Halbleiterchips und Verfahren zur Herstellung desselben
DE10227305A1 (de) Elektrisches Mehrschicht-Bauelement-Modul und Verfahren zu dessen Herstellung
DE102006015241A1 (de) Halbleiterbauteil mit einem Kunststoffgehäuse und teilweise in Kunststoff eingebetteten Außenkontakten sowie Verfahren zur Herstellung des Halbleiterbauteils
DD272945A1 (de) Multichipmodul fuer hohe schaltgeschwindigkeiten

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection