DE19543427A1 - Chipmodul - Google Patents

Chipmodul

Info

Publication number
DE19543427A1
DE19543427A1 DE19543427A DE19543427A DE19543427A1 DE 19543427 A1 DE19543427 A1 DE 19543427A1 DE 19543427 A DE19543427 A DE 19543427A DE 19543427 A DE19543427 A DE 19543427A DE 19543427 A1 DE19543427 A1 DE 19543427A1
Authority
DE
Germany
Prior art keywords
chip
contact layer
module according
insulation film
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19543427A
Other languages
English (en)
Other versions
DE19543427C2 (de
Inventor
Detlef Dr Ing Houdeau
Peter Stampka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19543427A priority Critical patent/DE19543427C2/de
Priority to PCT/DE1996/002194 priority patent/WO1997019463A2/de
Publication of DE19543427A1 publication Critical patent/DE19543427A1/de
Application granted granted Critical
Publication of DE19543427C2 publication Critical patent/DE19543427C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

Die Erfindung bezieht sich auf ein Chipmodul mit einer aus elektrisch leitendem Material gefertigten Kontaktschicht mit mehreren Kontaktelementen und einem Halbleiterchip mit auf der Hauptfläche des Halbleiterchips angeordneten Chipan­ schlüssen, die jeweils elektrisch mit einem Kontaktelement der Kontaktschicht verbunden sind.
Die Anwendungsmöglichkeiten von in der Regel im Scheckkarten­ format ausgebildeten Chipkarten sind aufgrund einer hohen funktionalen Flexibilität äußerst vielseitig geworden und nehmen mit der steigenden Rechenleistung und Speicherkapazi­ tät der verfügbaren integrierten Schaltungen weiterhin zu. Neben den derzeit typischen Anwendungsfeldern solcher Chip­ karten in der Form von Krankenversichertenkarten, Gleitzeit­ erfassungskarten, Telefonkarten ergeben sich zukünftig insbe­ sondere Anwendungen im elektronischen Zahlungsverkehr, bei der Zugriffskontrolle auf Rechner, bei geschützten Datenspei­ chern und dergleichen. Es gibt heute verschiedene Möglichkei­ ten, Chipkarten herzustellen.
Bei den meisten Verfahren wird der eigentliche Halbleiterchip zunächst auf ein Chipmodul montiert, der auch die zumeist vergoldeten Kartenkontakte be­ inhaltet. Üblicherweise werden die Chipmodule auf einem End­ losband beziehungsweise Endlosgrundträger gefertigt, an­ schließend werden die einzelnen Chipmodul e ausgestanzt und in die Chipkarte gebracht. Bei dieser Methode findet keine di­ rekte Befestigung des Chips in der Karte statt, was den Vor­ teil besitzt, daß die Biegekräfte weitgehend vom Chip abge­ halten werden, die bei einer mechanischen Belastung der Chip­ karte entstehen können. Bei der Herstellung von Chipmodulen wird derzeit am häufigsten das sogenannte Draht-Bond-Verfah­ ren angewendet, bei dem die Chipanschlüsse des die eigentli­ che elektronische Schaltung tragenden Halbleiterchips mit dünnen Bonddrähten mit den einzelnen Kontaktelementen der Kontaktschicht verbunden werden. Der Halbleiterchip selbst wird entweder unmittelbar oder über eine isolierende Zwi­ schenschicht auf die Kontaktschicht geklebt, wobei bei den zum Einsatz kommenden Chipklebstoffen, die in der Regel in flüssiger oder zähflüssiger Konsistenz aufgetragen werden, der Nachteil besteht, daß bei ungeeigneter Dosierung oder bei Prozeßunregelmäßigkeiten Produktionsausfälle resultieren kön­ nen. Bei einer zu hohen Dosierung des aufgetragenen Chipkleb­ stoffes besteht beispielsweise die Gefahr, einige für die Bondkontaktierung notwendigen Bondlöcher zu verkleben, wo­ durch sie unbrauchbar werden, wohingegen bei einer zu gerin­ gen Dosierung des Klebstoffes eine unzureichende Chipfixie­ rung auf der Zwischenschicht bzw. der metallischen Kontakt­ schicht erfolgen kann. Außerdem besteht bei einem Auftrag von flüssigem Chipklebstoff die Gefahr einer Veränderung der Form und Lage der benötigten Bondlöcher, was wiederum zu erhöhten Produktionsausfällen führen kann oder eine höhere Prozeßkon­ trolle erforderlich macht. Zum Schutz gegen Umwelteinflüsse werden der Halbleiterchip und die Bonddrähte durch eine Ver­ gußmasse abgedeckt. Der Vorteil dieses Herstellungsverfahrens liegt an sich darin, daß es sich weitgehend an das in der Halbleiterindustrie übliche Verfahren zur Verpackung von Chips in Standardgehäusen anlehnt, und dadurch preisgünstiger ist. Der Nachteil bei diesem Verfahren liegt weiterhin darin, daß sowohl die Bauhöhe wie auch die Länge und Breite des Mo­ duls deutlich größer ausfallen als beispielsweise beim soge­ nannten TAB-Modul, bei dem die Anschlußflächen (Pads) des Halbleiterchips mit galvanisch aufgebrachten metallischen Höckern versehen sind, die zur unmittelbaren Befestigung der elektrisch leitenden Kontaktflächen durch Lötverbindung die­ nen, und somit eine Abdeckung von Bonddrähten nicht erforder­ lich ist. Für den Einbau des Chipmoduls in die Chipkarte ha­ ben sich derzeit drei verschiedene Verfahren durchgesetzt, das Laminierverfahren, das Einsetzen in gefräste Hohlräume, sowie das Montieren in fertig gespritzte Karten. Bei sämtli­ chen Einbauverfahren besteht beim Kartenhersteller der Nach­ teil, Chipmodule mit unterschiedlichen Baugrößen, die aus der unterschiedlichem Chipfläche des verwendeten Halbleiterchips resultieren, in die Karte einsetzen zu müssen. Die aufgrund von unterschiedlichen Chipflächen von typischerweise etwa 1 mm² bis 20 mm² resultierende Modulvielfalt führt auch beim Modulhersteller zu erhöhten Materialkosten aufgrund einer verringerten Abnahmemenge pro Modulvariante und zu einem er­ höhten Logistikaufwand. Beim Kartenhersteller ergeben sich aufgrund der unterschiedlichen Modultypen verschiedene Abmes­ sungen der Kartenhohlräume für den Einbau des Moduls und da­ mit erhöhte Werkzeugkosten bzw. Verfahrenskosten.
Der Erfindung liegt die Aufgabe zugrunde, ein universell ver­ wendbares Chipmodul zur Verfügung zu stellen, welches unab­ hängig von der Chipgröße des jeweils verwendeten Halbleiter­ chips bei einer hohen Zuverlässigkeit und ausreichenden Le­ bensdauer einfacher und damit kostengünstiger herstellbar ist.
Diese Aufgabe wird durch ein Chipmodul gemäß Anspruch 1 gelöst.
Erfindungsgemäß ist vorgesehen, daß auf der dem Halbleiter­ chip zugewandten Oberfläche der elektrisch leitenden Kontakt­ schicht eine dünne Isolationsfolie aus elektrisch isolieren­ dem Material vorgesehen ist, welche sowohl auf ihrer der Kon­ taktschicht zugewandten Vorderseite als auch auf ihrer der Kontaktschicht abgewandten Rückseite eine Haft- bzw. Klebe­ funktion besitzt. Hierbei kann insbesondere vorgesehen sein, daß die Haft- bzw. Klebefunktion des Materials der dünnen Isolationsfolie von einem auf die dünne Isolationsfolie aus­ geübten mechanischen Druck abhängt. Als geeignetes Material für die dünne Isolationsfolie mit solchen druckempfindlichen Klebe- oder Hafteigenschaften kommt insbesondere ein Acrylat und/oder einen Naturstoff, insbesondere Kautschuk, und/oder ein Silicon, und/oder ein Styrol-Copolymerisat, insbesondere ein Butadien, und/oder ein Isopren oder dergleichen in Frage.
Die als Haft- bzw. Klebstoffschicht wirkende Isolationsfolie kann bei einer besonders einfachen Ausführung einlagig ausge­ bildet sein. Darüber hinaus kann bei einer weiteren Ausfüh­ rung der Erfindung die dünne Isolationsfolie auch einen Mehr­ lagenaufbau aufweisen. Bei einer solchen Anordnung kann die dünne Isolationsfolie aus zwei Haft- bzw. Klebelagen und ei­ ner zwischen den Haft- bzw. Klebelagen angeordneten mittleren Trägerlage bestehen. Hierbei kann die Trägerlage aus einem hochtemperaturstabilen Kunststoffmaterial, insbesondere einem Thermoplast-Material hergestellt sein.
Weiterhin kann vorgesehen sein, daß auf der der Kontakt­ schicht abgewandten Rückseite der dünnen Isolationsfolie der Halbleiterchip und/oder ein insbesondere am Randbereich der Kontaktschicht angeordneter und den Halbleiterchip umgebender Stützrahmen aus elektrisch isolierendem Material durch Haft­ bzw. Klebeverbindung befestigt ist.
Der dünnen Isolationsfolie kommt neben der Wirkung einer elektrisch isolierenden Schicht zwischen Halbleiterchip und/oder Stützrahmen und Kontaktschicht dem Prinzip der Er­ findung folgend gleichzeitig eine die Verbindung zwischen Halbleiterchip und Kontaktschicht gewährleistende Funktion zu. Hierbei ermöglicht die dünne Isolationsfolie zum einen eine möglichst voll flächig gute Haftung zur metallischen Kon­ taktschicht und zum anderen auf der dieser gegenüberliegenden Seite eine gute Haftung zum Halbleiterchip bzw. zum Epoxytape bzw. dem Stützrahmen. Durch die Klebe- bzw. Haftverbindung zum Halbleiterchip bzw. zur Metallschicht vermittels der dün­ nen Isolationsfolie kann das Modul bei einer hohen Zuverläs­ sigkeit und ausreichenden Langzeitstabilität schnell und ein­ fach hergestellt werden. Bei einer bevorzugten Ausführung der dünnen Isolationsfolie kann dieser die Wirkung einer auf Druck empfindlichen Kleb- oder Haftstoffschicht dergestalt zukommen, daß der während des Auflaminierens der Kontakt­ schicht und des Epoxytapes bzw. des Stützrahmens erzeugte Walzendruck eine zur Kraftwirkungslinie bzw. -richtung senk­ recht erzeugte Scherspannung in der druckempfindlichen Kleb­ stoffschicht bzw. Isolationsfolie erzeugt. Die Klebstoff­ schicht wird in dieser Richtung vorzugsweise durch eine ent­ sprechende Ausrichtung von Molekülketten innerhalb der Haft­ bzw. Klebstoffschicht mikroplastisch. Dies reicht aus, um eine Mikroformgebung und damit Anpassung der Oberfläche der Haft- bzw. Klebstoffschicht zum jeweiligen Verbindungspartner zu erzeugen und somit eine ausreichende Haftfestigkeit zu ge­ währleisten. Der Einsatz der dünnen Isolationsfolie auch als Haft- bzw. Klebstoffschicht für den Halbleiterchip bzw. den Stützrahmen erübrigt die Aufbringung eines weiteren Klebemit­ tels, insbesondere eines solchen von flüssiger Konsistenz.
Bei einer weiterhin bevorzugten Ausführung des Chipmoduls kann vorgesehen sein, daß die zwischen der elektrisch leiten­ den Kontaktschicht und dem Halbleiterchip vorgesehene dünne Isolationsfolie mit einer Vielzahl von Bondlöchern versehen ist, bei welcher die Bondlöcher hinsichtlich deren Anordnung, Form, Anzahl, sowie Zuordnung zu einem bestimmten Kontaktele­ ment der Kontaktschicht derart beschaffen sind, daß bei einer beliebigen Lage und insbesondere beliebigen Grundfläche des befestigten Halbleiterchips eine Kontaktierung der Chipan­ schlüsse vermittels der Bonddrähte mit einem jeweils zugehö­ renden Kontaktelement der Kontaktschicht unter Berücksichti­ gung der geltenden Montagevorschriften der Bonddrähte bewerk­ stelligt werden kann. Diese Ausführung der Erfindung ermög­ licht ein universell einsatzbares Modul mit einheitlichen äußeren Abmessungen, welche unabhängig sind von der Größe des jeweils verwendeten Halbleiterchips. Dadurch können sowohl bei der Herstellung des Chipmoduls, als auch beim Einbau des Moduls in die Chipkarte erhebliche Fertigungskosten einge­ spart werden und der Logistikaufwand in beiden Bereichen ver­ ringert werden.
Hierbei kann insbesondere vorgesehen sein, daß die dünne Iso­ lationsfolie an den Stellen der Bondlöcher und/oder an der Stelle des am Chipmodul zu befestigenden Halbleiterchips aus­ gestanzt ist, und ansonsten über die gesamte Fläche der Kon­ taktschicht annähernd durchgehend geschlossen ausgebildet ist. Das erfindungsgemäße Chipmodul kann bei allen derzeit im Einsatz befindlichen Kontaktschichten nach ISO-Standard ver­ wendet werden, wobei derzeit hauptsächlich eine Anzahl von sechs oder acht Kontaktelementen üblich ist.
Bei einer besonders bevorzugten Ausführung der Erfindung ist vorgesehen, daß die zwischen der elektrisch leitenden Kon­ taktschicht und dem Halbleiterchip vorgesehene dünne Isolati­ onsfolie pro zugeordnetem Kontaktelement wenigstens zwei Bondlöcher aufweist. Erforderlichenfalls kann in Abhängigkeit der in der Regel nach ISO-Standards vorbestimmten Anordnung und Geometrie des Kontaktfeldes mit den Kontaktelementen und in Abhängigkeit der tatsächlich verwendeten Chiptypen unter Berücksichtigung der gängigen Montagevorschriften hinsicht­ lich der Bonddrähte, die insbesondere eine maximale Länge der Bonddrähte vorschreiben, die genaue Geometrie, Anordnung und Anzahl der Bondlöcher für jedes Kontaktelement der Kontakt­ fläche unterschiedlich gestaltet sein.
Bei einer bevorzugten Ausführung der Erfindung kann vorgese­ hen sein, daß ein insbesondere am Randbereich der Kontakt­ schicht vermittels der dünnen Isolationsfolie verbundener und den Halbleiterchip umgebender Stützrahmen aus elektrisch iso­ lierendem Material vorgesehen ist. Der Stützrahmen kann ins­ besondere aus einem Glas/Epoxymaterial hergestellt sein und vorzugsweise eine Stärke von etwa bis zum 125 µm besitzen. Darüber hinaus kann insbesondere bei großflächigen und da­ durch bruchempfindlicheren Halbleiterchips zusätzlich ein den Chip umgebender Versteifungsrahmen auf der Isolationsfolie durch Haft- bzw. Klebeverbindung befestigt sein.
Gegenüber den verwendeten Schichtstärken der metallischen Kontaktschicht und des Stützrahmens aus elektrisch isolieren­ den Material kann die zwischen der elektrisch leitenden Kon­ taktschicht und der Halbleiterschicht angeordnete dünne Iso­ lationsfolie eine wesentlich geringere Gesamtstärke besitzen, beispielsweise von deutlich weniger als etwa 30 µm, solange eine ausreichende elektrische Isolationswirkung der Isolati­ onsfolie gegeben ist.
Weitere Merkmale, Vorteile und Zweckmäßigkeiten der ergeben sich aus der nachfolgenden Beschreibung von Ausfüh­ rungsbeispielen anhand der Zeichnung. Es zeigt:
Fig. 1 eine schematische Schnittansicht des in einen Karten­ körper eingesetzten Chipmoduls gemäß Erfindung; und
Fig. 2 eine schematische Draufsicht eines Chipmoduls gemäß einem Ausführungsbeispiel der Erfindung.
Das in den Fig. 1 und 2 dargestellte Chipmodul 1 besitzt eine in der Regel nach einem ISO-Standard mit genormten Ab­ messungen versehene und eine Stärke von etwa 30 µm bis etwa 70 µm aufweisende metallische Kontaktschicht 2 mit auf der Vorderseite mit Kontaktflächen 3 versehenen Kontaktelementen 4 und einen in dem Chipmodul zu befestigenden Halbleiterchip 7, welcher auf seiner Hauptfläche 5 der Übersichtlichkeit halber nicht näher dargestellte Chipanschlüsse bzw. Pad-An­ schlußflächen besitzt, die mittels Bonddrähten 6 mit der Rückseite 8 des dem jeweiligen Chipanschlusses zugeordneten Kontaktelementes 4 elektrisch verbunden sind. Erfindungsgemäß ist vorgesehen, daß zwischen der elektrisch leitenden Kon­ taktschicht 2 und dem Halbleiterchip 7 eine mit einer Viel­ zahl von Bondlöchern 9 versehene, dünne Isolationsfolie 10 mit Haft- bzw. Klebefunktion vorgesehen ist. Die Bondlöcher sind hinsichtlich Anordnung, Form, Anzahl, sowie Zuordnung zu einem bestimmten Kontaktelement 4 der Kontaktschicht 2 derart beschaffen, daß bei einer beliebigen Lage und Grundfläche des befestigten Halbleiterchips 7 eine Kontaktierung der Chipan­ schlüsse mittels der Bonddrähte 6 unter Berücksichtigung der gängigen Montagevorschrift, d. h. vorbestimmten maximalen Bonddrahtlänge, mit einem jeweils zugehörenden Kontaktelement 4 der Kontaktschicht 2 bewerkstelligt werden kann. Wie in den Figuren dargestellt ist die dünne Isolationsfolie 10 an den Stellen der Bondlöcher 9 ausgestanzt, und ansonsten über die gesamte Fläche der Kontaktschicht 2 annähernd durchgehend ge­ schlossen ausgebildet. Bei einer weiteren Ausführungsform, welche in den Figuren nicht näher dargestellt ist, kann dar­ über hinaus die dünne Isolationsfolie 10 an der Stelle des zu befestigenden Halbleiterchips 7 mit einer der Grundfläche des Halbleiterchips 7 entsprechenden Ausstanzung versehen sein. In diesem Fall kann der Halbleiterchip in die vorgesehene Ausstanzung der Isolationsfolie gesetzt und direkt auf der Rückseite 8 der Kontaktschicht 2 befestigt werden, beispiels­ weise durch Die-Bonding.
Gemäß Fig. 1 kann ein insbesondere am Randbereich der Kon­ taktschicht 2 mit der Isolationsfolie 10 verbundener und den Halbleiterchip 7 umgebender Stützrahmen 11 aus Glasepoxy-Ma­ terial vorgesehen sein, der auch als Trägerrahmen des Chipmo­ duls dient und mit Klebeflächen versehen in den beispiels­ weise gefrästen Hohlraum 12 der Chipkarte 13 montiert wird.
Die Fig. 2 zeigt in schematischer Aufsicht nähere Einzelhei­ ten eines insbesondere bevorzugten Ausführungsbeispieles der Erfindung, bei dem das Chipmodul 1 eine Kontaktschicht 2 mit einer Anzahl von acht Kontaktelementen 4a bis 4h besitzt, wo­ bei gemäß Fig. 2 ein relativ kleinflächiger Halbleiterchip 7a, und gemäß Fig. 3 ein relativ großflächiger Halbleiter­ chip 7b montiert ist. Wie dargestellt sind die Bondlöcher 9 der dünnen Isolationsfolie 10 so beschaffen, daß bei den Kon­ taktelementen 4a bis 4d jeweils eine Anzahl von drei Bondlö­ chern 9a, 9b, 9c mit kreisrunder Querschnittsform vorgesehen sind, deren aufeinanderfolgende Anordnung der Mittelpunkte im wesentlichen annähernd der Formgebung des zugehörenden Kon­ taktelementes folgt, und bei den Kontaktelementen 4e bis 4h jeweils eine Anzahl von zwei Bondlöchern 9d, 9e mit längli­ chen Querschnittsformen vorgesehen sind, wobei die Abmessun­ gen des Bondloches in Längserstreckung mit zunehmendem Ab­ stand von der Mitte der Kontaktschicht zunehmen. Auf diese Weise kann eine Kontaktierung der Chipanschlüsse vermittels der Bonddrähte 6 mit einem jeweils zugehörenden Kontaktele­ ment vermittels eines günstig gelegenen Bondloches unabhängig von der Grundfläche des Halbleiterchips bewerkstelligt wer­ den.

Claims (14)

1. Chipmodul mit einer aus elektrisch leitendem Material ge­ fertigten Kontaktschicht (2) mit mehreren Kontaktelementen (4) und einem Halbleiterchip (7) mit auf der Hauptfläche (5) des Halbleiterchips (7) angeordneten Chipanschlüssen, die je­ weils elektrisch mit einem Kontaktelement (4) der Kontakt­ schicht (2) verbunden sind, dadurch gekennzeichnet, daß auf der dem Halbleiterchip (7) zugewandten Oberfläche der elektrisch leitenden Kontaktschicht (2) eine dünne Isolati­ onsfolie (10) aus elektrisch isolierendem Material vorgesehen ist, welche sowohl auf ihrer der Kontaktschicht (2) zugewand­ ten Vorderseite als auch auf ihrer der Kontaktschicht (2) ab­ gewandten Rückseite (8) eine Haft- bzw. Klebefunktion be­ sitzt.
2. Chipmodul nach Anspruch 1, dadurch gekennzeichnet, daß die Haft- bzw. Klebefunktion des Materials der dünnen Isolations­ folie (10) von einem auf die dünne Isolationsfolie (10) aus­ geübten mechanischen Druck abhängt.
3. Chipmodul nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Material der dünnen Isolationsfolie (10) ein Acrylat und/oder einen Naturstoff, insbesondere Kautschuk, und/oder ein Silicon, und/oder ein Styrol-Copolymerisat, insbesondere ein Butadien, und/oder ein Isopren oder dergleichen aufweist.
4. Chipmodul nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die dünne Isolationsfolie (10) einen Mehrlagenaufbau auf­ weist.
5. Chipmodul nach Anspruch 4, dadurch gekennzeichnet, daß die einen Mehrlagenaufbau besitzende dünne Isolationsfolie (10) wenigstens zwei Haft- bzw. Klebelagen und eine zwischen den Haft- bzw. Klebelagen angeordnete Trägerlage aufweist.
6. Chipmodul nach Anspruch 5, dadurch gekennzeichnet, daß die Trägerlage aus einem hochtemperaturstabilen Kunststoffmate­ rial, insbesondere einem Thermoplast-Material hergestellt ist.
7. Chipmodul nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß auf der der Kontaktschicht (2) abgewandten Rückseite (8) der dünnen Isolationsfolie (10) der Halbleiterchip (7) und/oder ein insbesondere am Randbereich der Kontaktschicht (2) angeordneter und den Halbleiterchip (7) umgebender Stütz­ rahmen (11) aus elektrisch isolierendem Material durch Haft­ bzw. Klebeverbindung befestigt ist.
8. Chipmodul nach Anspruch 7, dadurch gekennzeichnet, daß der Stützrahmen (11) aus Glas/Epoxy-Material hergestellt ist und eine Gesamtstärke von etwa bis zu 125 µm besitzt.
9. Chipmodul nach Anspruch 1 bis 8, dadurch gekennzeichnet, daß die dünne Isolationsfolie (10) eine Stärke von weniger als etwa 30 µm besitzt.
10. Chipmodul nach Anspruch 1 bis 9, dadurch gekennzeichnet, daß die mit Kontaktelementen (4) versehene Kontaktschicht (2) eine Vielzahl von Kontaktflächen (3) aufweist und die auf der Hauptfläche des Halbleiterchips (7) angeordneten Chipan­ schlüsse mittels eine maximale Montagelänge besitzenden Bond­ drähten (6) mit einer jeweils dem zugehörenden Chipanschluß zugeordneten Kontaktfläche (3) der Kontaktschicht (2) elek­ trisch verbunden sind.
11. Chipmodul nach Anspruch 10, dadurch gekennzeichnet, daß die zwischen der elektrisch leitenden Kontaktschicht (2) und dem Halbleiterchip (7) vorgesehene dünne Isolationsfolie (10) eine Vielzahl von Bondlöchern (9) besitzt, die hinsichtlich deren Anordnung, Form, Anzahl, sowie Zuordnung zu einem be­ stimmten Kontaktelement (4) der Kontaktschicht (2) derart beschaffen sind, daß bei einer beliebigen Lage und Flächenin­ halt des befestigten Halbleiterchips (7) eine Kontaktierung der Chipanschlüsse vermittels der Bonddrähte (6) mit einer jeweils zu gehörenden Kontaktfläche (5) der Kontaktschicht (2) bewerkstelligt ist.
12. Chipmodul nach Anspruch 11, dadurch gekennzeichnet, daß die zwischen der elektrisch leitenden Kontaktschicht (2) und dem Halbleiterchip (7) vorgesehene dünne Isolationsfolie (10) pro zugeordneter Kontaktfläche (3) wenigstens zwei Bondlöcher (9) aufweist.
13. Chipmodul nach Anspruch 11 oder 12, dadurch gekennzeich­ net, daß jeder Bonddraht (6) für die elektrische Kontaktie­ rung der Chipanschlüsse mit den Kontaktflächen (3) der Kon­ taktschicht (2) eine maximale Montagelänge von etwa 3 mm auf­ weist.
14. Chipmodul nach Anspruch 11 bis 13, dadurch gekennzeich­ net, daß die dünne Isolationsfolie (10) an den Stellen der Bondlöcher (9) und/oder an der Stelle des zu befestigenden Halbleiterchips (7) ausgestanzt ist, und ansonsten über die gesamte Fläche der Kontaktschicht (2) annähernd durchgehend geschlossen ausgebildet ist.
DE19543427A 1995-11-21 1995-11-21 Chipmodul, insbesondere zum Einbau in eine Chipkarte Expired - Fee Related DE19543427C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19543427A DE19543427C2 (de) 1995-11-21 1995-11-21 Chipmodul, insbesondere zum Einbau in eine Chipkarte
PCT/DE1996/002194 WO1997019463A2 (de) 1995-11-21 1996-11-18 Chipmodul

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19543427A DE19543427C2 (de) 1995-11-21 1995-11-21 Chipmodul, insbesondere zum Einbau in eine Chipkarte

Publications (2)

Publication Number Publication Date
DE19543427A1 true DE19543427A1 (de) 1997-05-22
DE19543427C2 DE19543427C2 (de) 2003-01-30

Family

ID=7778050

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19543427A Expired - Fee Related DE19543427C2 (de) 1995-11-21 1995-11-21 Chipmodul, insbesondere zum Einbau in eine Chipkarte

Country Status (2)

Country Link
DE (1) DE19543427C2 (de)
WO (1) WO1997019463A2 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19735170A1 (de) * 1997-08-13 1998-09-10 Siemens Ag Chipmodul, insbesondere für kontaktbehaftete Chipkarten, mit nebeneinander angeordneten Chips
DE10109993A1 (de) * 2001-03-01 2002-09-05 Giesecke & Devrient Gmbh Verfahren zur Herstellung eines Moduls
EP1249787A1 (de) * 2001-04-11 2002-10-16 Kabushiki Kaisha Toshiba IC Module für eine tragbare elektronische Vorrichtung
WO2003088139A1 (fr) * 2002-04-18 2003-10-23 Fci Procede de conditionnement de microcircuits pour carte a puce et module ainsi obtenu
FR2870968A1 (fr) * 2004-05-27 2005-12-02 Infineon Technologies Ag Carte a puce ayant des contacts, procede de fabrication d'une carte a puce de ce genre et son utilisation
DE102004029585A1 (de) * 2004-06-18 2006-01-19 Infineon Technologies Ag Chip-Package
US7714454B2 (en) 2006-12-20 2010-05-11 Infineon Technologies Ag Chip module and method for producing a chip module

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE29708687U1 (de) 1997-05-15 1997-07-24 Siemens Ag Klebeverbindung
US6630545B2 (en) 1997-09-15 2003-10-07 The Dow Chemical Company Polymerization process
US6150297A (en) 1997-09-15 2000-11-21 The Dow Chemical Company Cyclopentaphenanthrenyl metal complexes and polymerization process
CA2411712C (en) * 2000-06-30 2011-01-25 Dow Global Technologies Inc. Polycyclic, fused ring compounds, metal complexes and polymerization process
US6806327B2 (en) 2000-06-30 2004-10-19 Dow Global Technologies Inc. Substituted polycyclic, fused ring compounds, metal complexes and polymerization process
CA2446116A1 (en) * 2001-05-14 2002-11-21 Dow Global Technologies Inc. 3-aryl-substituted cyclopentadienyl metal complexes and polymerization process
US6946531B2 (en) 2001-05-14 2005-09-20 Dow Global Technologies Inc. Low molecular weight ethylene interpolymers and polymerization process
DE60322684D1 (de) 2002-03-14 2008-09-18 Dow Global Technologies Inc Metallkomplexe mit substituierten indenylliganden und polymerisationsverfahren

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4674175A (en) * 1985-04-02 1987-06-23 Eta Sa Fabrique D'ebauches Process for manufacturing electronic modules for microcircuit cards
EP0391790A1 (de) * 1989-04-07 1990-10-10 STMicroelectronics S.A. Herstellungsverfähren für elektronische Module
FR2673041A1 (fr) * 1991-02-19 1992-08-21 Gemplus Card Int Procede de fabrication de micromodules de circuit integre et micromodule correspondant.
EP0527438A2 (de) * 1991-08-14 1993-02-17 Orga Kartensysteme GmbH Datenträgerkarte mit eingeklebtem Schaltkreisträger
DE4232625A1 (de) * 1992-09-29 1994-03-31 Siemens Ag Verfahren zur Montage von integrierten Halbleiterschaltkreisen
US5304513A (en) * 1987-07-16 1994-04-19 Gao Gesellschaft Fur Automation Und Organisation Mbh Method for manufacturing an encapsulated semiconductor package using an adhesive barrier frame

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4699842A (en) * 1985-10-17 1987-10-13 Minnesota Mining And Manufacturing Company Pressure-sensitive adhesive having broad useful temperature range
JPH0262297A (ja) * 1988-08-29 1990-03-02 Matsushita Electric Ind Co Ltd 集積回路装置およびそれを用いたｉｃカード
US5177032A (en) * 1990-10-24 1993-01-05 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5140404A (en) * 1990-10-24 1992-08-18 Micron Technology, Inc. Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5227232A (en) * 1991-01-23 1993-07-13 Lim Thiam B Conductive tape for semiconductor package, a lead frame without power buses for lead on chip package, and a semiconductor device with conductive tape power distribution
US5086018A (en) * 1991-05-02 1992-02-04 International Business Machines Corporation Method of making a planarized thin film covered wire bonded semiconductor package
US5221642A (en) * 1991-08-15 1993-06-22 Staktek Corporation Lead-on-chip integrated circuit fabrication method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4674175A (en) * 1985-04-02 1987-06-23 Eta Sa Fabrique D'ebauches Process for manufacturing electronic modules for microcircuit cards
US5304513A (en) * 1987-07-16 1994-04-19 Gao Gesellschaft Fur Automation Und Organisation Mbh Method for manufacturing an encapsulated semiconductor package using an adhesive barrier frame
EP0391790A1 (de) * 1989-04-07 1990-10-10 STMicroelectronics S.A. Herstellungsverfähren für elektronische Module
FR2673041A1 (fr) * 1991-02-19 1992-08-21 Gemplus Card Int Procede de fabrication de micromodules de circuit integre et micromodule correspondant.
EP0527438A2 (de) * 1991-08-14 1993-02-17 Orga Kartensysteme GmbH Datenträgerkarte mit eingeklebtem Schaltkreisträger
DE4232625A1 (de) * 1992-09-29 1994-03-31 Siemens Ag Verfahren zur Montage von integrierten Halbleiterschaltkreisen

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19735170A1 (de) * 1997-08-13 1998-09-10 Siemens Ag Chipmodul, insbesondere für kontaktbehaftete Chipkarten, mit nebeneinander angeordneten Chips
DE10109993A1 (de) * 2001-03-01 2002-09-05 Giesecke & Devrient Gmbh Verfahren zur Herstellung eines Moduls
US7038128B2 (en) 2001-03-01 2006-05-02 Giesecke & Devrient Gmbh Method of producing a module
EP1249787A1 (de) * 2001-04-11 2002-10-16 Kabushiki Kaisha Toshiba IC Module für eine tragbare elektronische Vorrichtung
WO2003088139A1 (fr) * 2002-04-18 2003-10-23 Fci Procede de conditionnement de microcircuits pour carte a puce et module ainsi obtenu
FR2838850A1 (fr) * 2002-04-18 2003-10-24 Framatome Connectors Int Procede de conditionnement de microcircuits electroniques pour carte a puce et microcircuit electronique ainsi obtenu
US7320738B2 (en) 2002-04-18 2008-01-22 Fci Method for encapsulation of a chip card and module obtained thus
FR2870968A1 (fr) * 2004-05-27 2005-12-02 Infineon Technologies Ag Carte a puce ayant des contacts, procede de fabrication d'une carte a puce de ce genre et son utilisation
CN100442312C (zh) * 2004-05-27 2008-12-10 因芬尼昂技术股份公司 接触性芯片卡、其制造方法及其应用
DE102004029585A1 (de) * 2004-06-18 2006-01-19 Infineon Technologies Ag Chip-Package
US7714454B2 (en) 2006-12-20 2010-05-11 Infineon Technologies Ag Chip module and method for producing a chip module

Also Published As

Publication number Publication date
WO1997019463A2 (de) 1997-05-29
WO1997019463A3 (de) 1997-08-14
DE19543427C2 (de) 2003-01-30

Similar Documents

Publication Publication Date Title
EP0859993B1 (de) Chipmodul
EP0978093B1 (de) Chipkarte, verfahren zur herstellung einer chipkarte und halbleiterchip zur verwendung in einer chipkarte
DE69434234T2 (de) Chipkarte und Herstellungsmethode
DE19543427A1 (de) Chipmodul
EP0902973B1 (de) Trägerelement für einen halbleiterchip
EP0965103A1 (de) Chipkartenmodul und diesen umfassende chipkarte
EP1028388B1 (de) Identifizierungselement und Verfahren zur Herstellung eines Identifizierungselements
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
DE69736499T2 (de) Montageverfahren für eine Mehrzahl von Halbleiteranordnungen in korrespondierenden Trägern
WO2003028044A2 (de) Nicht-leitendes, ein band oder einen nutzen bildendes substrat, auf dem eine vielzahl von trägerelementen ausgebildet ist
DE19752195A1 (de) Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip
EP0591668A1 (de) Verfahren zur Montage von integrierten Halbleiterschaltkreisen
DE3917707A1 (de) Elektronisches modul und verfahren zu seiner herstellung
DE19701165C1 (de) Chipkartenmodul
WO1998048379A1 (de) Chipkarte und verfahren zur herstellung einer chipkarte
EP0852774B1 (de) Chipmodul
DE4441052A1 (de) Trägerelement für einen IC-Baustein zum Einsatz in Chipkarten
DE4041346B4 (de) Standard-Kunststoffgehäuse mit darin verkapselten Halbleiterchips
DE102004015597B4 (de) Halbleitervorrichtung mit schützender Gehäusestruktur
EP3259709A1 (de) Bandförmiges substrat zur herstellung von chipkartenmodulen
DE102006024652B4 (de) Bauelement mit TAB-Packung und zugehöriges Herstellungsverfahren
DE19502157B4 (de) Trägerelement für einen IC-Baustein zum Einbau in Chipkarten
DE19828664C2 (de) Raumsparende Halbleiteranordnung mit mindestens zwei Halbleiterchips insbesondere geeignet zur Temperaturüberwachung und Verfahren zum Herstellen einer derartigen Halbleiteranordnung
DE202012100694U1 (de) Substrat mit vergrößerter Chipinsel
EP0651912A1 (de) Miniaturgehäuse für elektronische komponenten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8304 Grant after examination procedure
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee