DE102006024652B4 - Bauelement mit TAB-Packung und zugehöriges Herstellungsverfahren - Google Patents

Bauelement mit TAB-Packung und zugehöriges Herstellungsverfahren Download PDF

Info

Publication number
DE102006024652B4
DE102006024652B4 DE102006024652A DE102006024652A DE102006024652B4 DE 102006024652 B4 DE102006024652 B4 DE 102006024652B4 DE 102006024652 A DE102006024652 A DE 102006024652A DE 102006024652 A DE102006024652 A DE 102006024652A DE 102006024652 B4 DE102006024652 B4 DE 102006024652B4
Authority
DE
Germany
Prior art keywords
connection
connection structure
width
region
outer conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102006024652A
Other languages
English (en)
Other versions
DE102006024652A1 (de
Inventor
Ye-Chung Chung
Sa-Yoon Kang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR20050043810A external-priority patent/KR100618898B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102006024652A1 publication Critical patent/DE102006024652A1/de
Application granted granted Critical
Publication of DE102006024652B4 publication Critical patent/DE102006024652B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/27011Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051Forming additional members, e.g. dam structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15151Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/09154Bevelled, chamferred or tapered edge
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727Varying width along a single conductor; Conductors or pads having different widths
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/281Applying non-metallic protective coatings by means of a preformed insulating foil

Abstract

Bauelement mit – einem Glaspanel (31), das eine Verbindungsoberfläche beinhaltet, die einen Verbindungsbereich (A), einen schrägen Kantenbereich (B) und eine erste Verbindungsstruktur (30) umfasst, die auf der Verbindungsoberfläche gebildet ist, und – einer TAB-Packung (35), die einen Basisfilm (100) mit einer darauf durch eine Mehrzahl von Leitern gebildeten zweiten Verbindungsstruktur (38) und einen Halbleitereinzelchip umfasst, wobei – jeder Leiter einen äußeren Leiterbereich (40) und einen zugehörigen inneren Leiterbereich aufweist, der mit dem Halbleitereinzelchip verbunden ist, und – jeder äußere Leiterbereich (40) einen Endabschnitt (40a) mit einer ersten Breite, einen Anschlussabschnitt (40c) mit einer gegenüber der ersten Breite größeren zweiten Breite, der an den zugehörigen inneren Leiterbereich angrenzt und mit diesem verbunden ist, und zwischen dem Anschlussabschnitt und dem Endabschnitt einen Übergangsabschnitt (40b) aufweist, der eine sich zwischen der ersten und der zweiten Breite ändernde Breite aufweist, wobei jeder Endabschnitt (40a) derart elektrisch mit einem Teil der...

Description

  • Die Erfindung bezieht sich auf ein Bauelement mit einer Packung mit automatischem Folien- bzw. Tapebonden („tape automated bonding”; TAB), die zum Verbinden eines Elementes, wie eines Glaspanels eingerichtet ist, sowie auf ein zugehöriges Herstellungsverfahren.
  • Der Berechnungs- und Datenmanipulationsschaltungsaufbau von Halbleiterbauelementen ist auf kleinen Einzelchips implementiert, die auf Bereichen eines Siliziumwafers gebildet sind. Als solche sind Halbleitereinzelchips sehr klein und ziemlich zerbrechlich. Das bedeutet, dass Halbleitereinzelchips in ihrem nackten Zustand wie aus dem Wafer geschnitten nicht sehr nützlich sind, obwohl ihr Schaltungsaufbau voll funktionsfähig ist, da ihre zerbrechliche Natur eine praktische Integration in einem Wirtsbauelement („host device”) verhindert und ihre kleine Abmessung die meisten herkömmlichen Verbindungen zu ihrem internen Schaltungsaufbau ausschließt. Daher entsteht der Bedarf für effektive Halbleiterpackungstechniken. Die Bezeichnungen „Packung” bzw. „Packen” beziehen sich in diesem Zusammenhang auf jegliches Material und jegliche Technik, die dafür ausgelegt sind, einen physikalischen Schutz für einen Halbleitereinzelchip und/oder elektrische Verbindungen von/zu diesem bereitzustellen.
  • In Halbleiterbauelementen, wie mikroelektronischen Bauelementen, Speicherbauelementen etc., ist deren enthaltener Halbleitereinzelchip typischerweise in eine Packung oder ein Gehäuse eingebettet, um für den Einzelchip einen Schutz vor mechanischem Stoß und/oder vor den korrosiven Effekten der Umgebung bereitzustellen. Halbleitereinzelchippackungen gibt es in verschiedenen Typen und mit unterschiedlichen Formfaktoren. Bei einer üblichen Packung ist der Halbleitereinzelchip zwischen einer Basis und einer Abdeckung eingeschlossen. Bei einer anderen üblichen Packung ist der Halbleitereinzelchip in einer Kunststoff- oder Harzverbindung verkapselt.
  • Eine elektrische Verbindung zu Eingabe/Ausgabe(E/A bzw. I/O)-Kontaktstellen eines Halbleitereinzelchips wird üblicherweise durch einen Leiterrahmen bereitgestellt. Auch Leiterrahmen gibt es wiederum mit vielen unterschiedlichen Formfaktoren, sie stellen jedoch allgemein eine elektrische Verbindung zwischen verschiedenen externen Schaltungen und den E/A-Kontaktstellen eines Halbleitereinzelchips durch die Packungsmaterialien hindurch zur Verfügung. Ein Leiterrahmen kann unter Verwendung einer von mehreren herkömmlichen Techniken mit einem Halbleitereinzelchip verbunden sein. Zwei herkömmliche Techniken, die zur Verbindung eines Leiterrahmens mit E/A-Kontaktstellen auf einem Halbleiterbauelement eingerichtet sind, beinhalten die jeweilige Verwendung von dünnen Drahtbondverbindungen oder eines Verbindungstapes.
  • Ein Verbindungstape nutzende Techniken werden gewöhnlich als automatisches Folienbonden (TAB) bezeichnet. Beim TAB werden elektrische Verbindungen, wie Verbindungen zu Leistungsversorgungsleitungen und/oder Signalleitungen etc., auf dem Verbindungstape strukturiert.
  • Während eines Verbindungsprozesses wird ein Halbleitereinzelchip über dem Tape so positioniert, dass Bondstellen, wie auf dem Halbleitereinzelchip gebildete Leiterbahnen oder Kontaktstellen, zu jeweiligen Verbindungsstellen auf dem Tape ausgerichtet sind. Der Halbleitereinzelchip wird dann beispielsweise unter Verwendung von Metallbumps oder Lotkugeln an Ort und Stelle gebondet.
  • Sobald eine Verbindung ordnungsgemäß zwischen Bondkontaktstellen auf dem Halbleitereinzelchip und dem Verbindungstape hergestellt ist, ist der Halbleitereinzelchip in der Lage, von einer auf dem Tape gebildeten Verbindungsstruktur Gebrauch zu machen. Diese Verbindungsstruktur hat am typischsten die Form einer Mehrzahl von dünnen Metallleiterbahnen. Jeder der mehreren Leiter beinhaltet eine „innere Leiterbahn” bzw. einen „inneren Leiterbahnabschnitt”. Die sehr feine und etwas zerbrechliche Natur der inneren Leiterbahnen schließt deren direkte Verwendung als elektrische Verbindungen zu externen Schaltkreisen aus. Daher geht die jeweilige innere Leiterbahn, wenn sie sich nach außen vom Halbleitereinzelchip weg erstreckt, in ihrer Form zu einer robusteren, d. h. dickeren und stärkeren Struktur über, die als „äußere Leiterbahn” bzw. „äußerer Leiterbahnabschnitt” bezeichnet wird. Äußere Leiterbahnabschnitte sind zum Bonden an einen Leiterrahmen, eine Leiterplatte, eine externe Schaltkreisverbindung oder eine Signalleitung etc. eingerichtet. Eine individuelle Leiterbahn umfasst folglich typischerweise einen inneren Leiterbahnabschnitt, der mit einer Bondkontaktstelle auf dem Halbleitereinzelchip verbunden ist, und einen äußeren Leiterbahnabschnitt, der an einen Leiterrahmen, eine Leiterplatte, eine externe Schaltkreisverbindung oder eine Signalleitung etc. gebondet wird.
  • Das in TAB-Prozessen verwendete flexible Verbindungstape gibt es in einigen verschiedenen Typen, beispielsweise einem Einzelschichttyp mit einem voll metallischen oder metallisierten Aufbau, einem Zweischichttyp mit einer Metallschicht, die von einer dielektrischen Unterlagenschicht, z. B. einem Basisfilm, getragen wird, oder einem Dreischichttyp mit einer Metallschicht, die mittels einer Klebeschicht an eine dielektrische Schicht gebondet ist. In Typen von TAB-Verbindungstapes, die ein Dielektrikum enthalten, ist das Dielektrikum typischerweise aus einem Polyimid mit einer Dicke von etwa 50,8 µm bis 127 µm (2 mils bis 5 mils) gebildet. Im Gegensatz dazu ist die Metallschicht üblicherweise aus einem hoch leitfähigen Material gebildet, wie Kupfer oder einer Legierung mit verdünntem Kupfer, und weist einen typische Dicke im Bereich von 12,7 µm bis 152,4 µm (0,5 mils bis 6 mils) auf. Verbindungstapes standardisierter Abmessung haben Breiten von beispielsweise 35 mm, 45 mm und 70 mm sowie Dicken im Bereich von etwa 50 μm bis 100 μm.
  • Leiterbahnen können aus der Metallschicht auf einem Verbindungstape unter Verwendung herkömmlicher Fotolithographieprozesse gebildet werden. Breiten von Leiterbahnabschnitten bis hinunter zu 50,8 µm (2 mils) werden allgemein hergestellt.
  • TAB stellt einige Vorteile gegenüber Drahtbondtechniken zur Verfügung. Diese Vorteile umfassen kleinere Bondkontaktstellenstrukturen und ein feineres Bondrastermaß, einen reduzierten Einsatz von Gold, eine kleinere Bandgeometrie, erhöhte Produktionsraten und ein stärkeres, gleichmäßigeres Bonden der inneren Leiterbahnen. Mit TAB herstellte Bauelemente sind physisch flexibel und erleichtern eine Multichipmodulherstellung.
  • TAB ist daher häufig eine gegenüber Drahtbondtechniken bessere Herstellungsalternative für Anwendungen innerhalb von Wirtsbauelementen, die sehr feine Bondrastermaße, eine reduzierte Einzelchipabmessung und höhere Halbleiterbauelementdichten erfordern. TAB ist außerdem die Herstellungstechnik der Wahl für Halbleiterbauelemente, die routinemäßig physikalische Bewegung oder mechanische Belastung, wie Verbiegen, Verdrehen, Druck- oder Zugbelastungen etc., während ihres Gebrauchs innerhalb eines Wirtsbauelements erfahren. Eine zuverlässige Verwendung unter physikalischer Bewegung oder mechanischer Belastung wird häufig für einige Halbleiterbauelemente gefordert, die beispielsweise innerhalb von LCD-Panels, Druckern, klappbare Einheiten wie Mobiltelefonen, Laptops, PDAs etc. verwendet werden.
  • Der Einbau eines mittels TAB gefertigten Halbleiterbauelements in Wirtsbauelemente stellt jedoch zahlreiche Herausforderungen. Es seien beispielsweise die für den Einbau einer TAB-Packung, wie einer Tapeträgerpackung (TCP) oder einer Chip-auf-Film-Packung (COF-Packung), in Wirtsbauelemente wie Laptop-Computer, PDAs, Mobiltelefone, GPS-Geräte, digitale Videokameras etc. inhärenten Schwierigkeiten betrachtet.
  • Herkömmliche COF-Packungen und TCPs unterscheiden sich in mehreren Aspekten. Beispielsweise werden TCPs häufig mit einem Fensterausschnitt im Tape gebildet, um eine Rückseitensichtbarkeit und einen Zugriff auf einen montierten Halbleitereinzelchip zu erlauben, während COF-Packungen typischerweise ein solches Fenster vermeiden. Das in COF-Packungen benutzte Verbindungstape tendiert im Allgemeinen dazu, dicker als das in TCPs verwendete Verbindungstape zu sein. In der nachfolgenden Beschreibung bezieht sich der Ausdruck „TAB-Packung” allgemein auf jegliche unter Verwendung eines TAB-Prozesses gebildete Halbleiterpackung und umfasst speziell wenigstens TCP-Typen und COF-Packungstypen.
  • TCPs und COF-Packungen werden häufig in bestimmten Wirtsbauelementen als Flüssigkristallanzeige(LCD)-Treiber verwendet, als LDIs bezeichnet. In der Tat werden unter Verwendung einer TCP oder COF-Packung implementierte LDIs häufig dazu benutzt, LCD-Arrays mit einer separaten Leiterplatte (PCB) physikalisch zu überbrücken, die einen Treiber, eine Steuereinheit oder ähnliche Berechnungs-/Datenmanipulationshardware aufweist. Die Verwendung von flexiblen Halbleiterpackungs- und Verbindungstechniken zur Implementierung oder Unterstützung der Implementierung beweglicher Verbindungen zwischen Elementen eines Wirtsbauelements hat viele neue Endverbraucherprodukte ermöglicht, die kompakt, elegant und vielseitig sind. Diese Entwicklungen haben jedoch der Langzeitzuverlässigkeit von TAB-Packungen, die in solchen Anwendungen eingesetzt werden, eine erhöhte Bedeutung auferlegt. Einige mit der Verwendung einer TAB-Packung als eine flexible Verbindung zwischen Komponenten eines Wirtsbauelements verknüpfte Probleme werden nun unter Bezugnahme auf ein ausgewähltes Beispiel erläutert. Dieses Beispiel beinhaltet die Verbindung eines Glaspanels, wie sie üblicherweise in LCD-Anzeigen eingesetzt werden, mit einer anderen Komponente eines Wirtsbauelements, wie einer PCB, die eine Treiberschaltung oder Steuereinheit beinhaltet. Dieses Beispiel ist insgesamt in den 1A bis 1C und 2 veranschaulicht.
  • 2 ist eine Querschnittansicht, die ein Glaspanel 2 zeigt, das mit einem Ende einer TAB-Packung 5 verbunden ist. Das Glaspanel 2 umfasst allgemein einen Abdeckteil 2a und einen Verbindungsteil 2b mit einer schrägen Kante 8. Eine Verbindungsstruktur 3, die auf dem Glaspanelteil 2b gebildet ist, ist elektrisch mit einer auf der TAB-Packung 5 gebildeten Verbindungsstruktur 6 über einen anisotropen leitfähigen Film (ACF) 4 elektrisch verbunden. Die Verwendung des ACF ist in diesem Zusammenhang allgemein bekannt. Im gezeigten Beispiel sind die beiden Verbindungsstrukturen 3 und 6 als eine Mehrzahl paralleler Leiterbahnen implementiert.
  • Die zugehörigen 1A, 1B und 1C veranschaulichen des Weiteren die allgemein bei der vorstehenden Anordnung anzutreffenden Probleme. Durch den Entwurf ist die TAB-Packung 5 dazu gedacht, eine Faltbewegung, z. B. Biegen, in der durch einen Pfeil 9 angezeigten Richtung über die schräge Kante 8 für das andere, nicht gezeigte Element des Wirtsbauelements zu erleichtern, das mit dem anderen Ende der TAB-Packungsschaltung 5 verbunden ist. Diese Faltbewegung führt zu einer mechanischen Belastung der äußeren Leiterbahnabschnitte 6a der Verbindungsstruktur 6. Diese mechanische Belastung tendiert dazu, sich in einem Bereich der Verbindungsstruktur 6 zwischen den durch den ACF 4 gebondeten äußeren Leiterbahnabschnitten 6a und dem durch den Lötmittelresist 7 verstärkten Teil der Verbindungsstruktur 6, d. h. der Anschlussbereiche der Mehrzahl von Leiterbahnen, zu konzentrieren. Wie in den 1B und 1C angedeutet, sind die Verbindungsstrukturbereiche innerhalb dieses mechanisch belasteten Bereichs anfälliger gegen Brechen. Ein eventuelles Brechen der äußeren Leiterbahnabschnitte ist ersichtlich ungünstig und hat entscheidenden Einfluss auf die Gesamtzuverlässigkeit des Wirtsbauelements, in welchem die das Glaspanel verbindende TAB-Packung eingebaut ist. Mit der Zeit kann nämlich wiederholte Bewegung zwischen den Komponenten des Wirtsbauelements, die durch die TAB-Packung flexibel verbunden sind, in genau diesem ungünstigen Resultat enden.
  • Die Patentschrift US 6.555.755 B1 offenbart ein flexibles TAB-Tape mit einer aus mehreren Leitern gebildeten Verbindungsstruktur, wobei jeder Leiter einen äußeren Leiterbereich und einen zugehörigen inneren Leiterbereich aufweist, der mit einem Halbleitereinzelchip verbindbar ist. Jeder äußere Leiterbereich weist einen an den inneren Leiterbereich angrenzenden Anschlussabschnitt, einen in einem zugehörigen Querschlitzbereich des Tapes befindlichen Endabschnitt und einen zwischenliegenden Übergangsabschnitt auf. Die Querschlitze dienen dazu, das Tape in diesem Bereich biegen zu können. Der Anschlussabschnitt des jeweiligen äußeren Leiterbereichs weist eine geringere Breite auf als der Endabschnitt, und der Übergangsabschnitt weist im Wesentlichen die gleiche Breite wie der Anschlussabschnitt auf.
  • Die Patentschrift US 4.680.613 A offenbart eine Halbleiterbauelementpackung vom DIP-Typ (Dual-Inline-Packung) mit einem Leiterrahmen, der eine mittige Chipmontageöffnung und eine Verbindungsstruktur mit einer Mehrzahl von Leitern aufweist, die sich von der mittigen Öffnung aus sternförmig nach außen erstrecken und in zwei seitlichen Anschlusspinreihen enden. Die Leiter weisen an ihrem der Öffnung zugewandten Ende unterschiedliche Breiten auf, wobei diese Enden teilweise breiter und teilweise schmaler als die Anschlusspins am anderen Ende sind. In einem Übergangsabschnitt nimmt die Breite jedes Leiters vom öffnungszugewandten Endbereich zum Anschlusspin zunächst bis auf eine maximale Breite in einem Sollknickbereich zu und dann wieder auf die Anschlusspinbreite ab.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines Bauelements mit einer TAB-Packung sowie eines zugehörigen Herstellungsverfahrens zugrunde, die in der Lage sind, die oben erwähnten Schwierigkeiten des Standes der Technik zu verringern oder zu vermeiden und die insbesondere eine verbesserte Wiederstandsfähigkeit gegenüber mechanischen Belastungen ermöglichen, die mit einer Bewegung von verbundenen Komponenten eines Wirtsbauelements verknüpft sind.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Bauelements mit den Merkmalen des Anspruchs 1 und eines Herstellungsverfahrens mit den Merkmalen des Anspruchs 12.
  • Vorteilhafte Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Vorteilhafte Ausführungsformen der Erfindung werden nachfolgend beschrieben und sind in den Zeichnungen dargestellt, die außerdem die oben zum besseren Verständnis der Erfindung erläuterten herkömmlichen Ausführungsbeispiele zeigen. Es zeigen:
  • 1A, 1B, 1C und 2 Draufsichten und eine Querschnittansicht zur gemeinsamen Veranschaulichung mechanischer Belastungsprobleme, die mit herkömmlichen TAB-Packungen zur Verbindung von Komponenten eines Wirtsbauelements verknüpft sind,
  • 3A, 3B und 3C Draufsichten und eine Querschnittansicht zur Veranschaulichung eines Ausführungsbeispiels der Erfindung, bei dem ein Glaspanel mit einer TAB-Packung verbunden ist,
  • 4A, 4B und 4C eine Querschnittansicht, eine Perspektivansicht bzw. eine Draufsicht zur Veranschaulichung äußerer Leiterbahnabschnitte einer exemplarischen, zur Verwendung innerhalb eines Ausführungsbeispiels der Erfindung eingerichteten Verbindungsstruktur,
  • 5A und 5B Querschnittansichten zur Veranschaulichung jeweiliger TAB-Packungen, die sich für eine Verbesserung durch Einbau eines Ausführungsbeispiels der Erfindung eignen,
  • 6 eine Draufsicht zur Veranschaulichung von Anschlussbereichen einer exemplarischen Verbindungsstruktur, die zur Verwendung in einem Ausführungsbeispiel der Erfindung eingerichtet ist, und
  • 7 ein Flussdiagramm zur Veranschaulichung eines zur Verbindung einer TAB-Packung mit einer Komponente eines Wirtsbauelements gemäß der Erfindung eingerichteten Verfahrens.
  • Ausgewählte vorteilhafte Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezugnahme auf die zugehörigen 3A bis 7 beschrieben. Die Erfindung kann jedoch in verschiedenen weiteren Ausführungsformen implementiert werden. Art, Aufbau und Zusammensetzung von Elementen dieser Ausführungsbeispiele können in weitem Umfang mit der speziellen Auslegung und Implementierung variieren. Als solches werden die nachfolgenden exemplarischen Ausführungsformen beispielhaft angegeben, um die Realisierung und Benutzung der Erfindung darzulegen.
  • Die 3A, 3B und 3C veranschaulichen ein Ausführungsbeispiel der Erfindung. Ein Glaspanel 31 mit einem Deckpanel 31a und einem Verbindungspanel 31b wird als ein Beispiel einer Komponente eines Wirtsbauelements mit einer Verbindungsoberfläche herangezogen. Der Ausdruck „Komponente” ist in diesem Zusammenhang breit zu verstehen und soll zusätzlich zu Glaspanels aller Formen und Größen auch Leiterplatten (PCBs), elektrische Verbindungen wie Drähte, Kontaktstellen, Buchsen, Panels etc., keramische und/oder Kunststoffkomponenten umfassen. Zudem kann eine auf einer Verbindungsoberfläche jeder dieser Komponenten eines Wirtsbauelements gebildete „Verbindungsstruktur” jegliche geeignete Geometrie haben und viele verschiedene Formen aufweisen, z. B. Leiterbahnen, Kontaktstellen, Buchsen, leitfähige Bereiche etc. Daher ist der Ausdruck „Verbindungsstruktur” dahingehend zu verstehen, dass er diese möglichen Entwurfsvariationen auch über die parallelen Leiterbahnstrukturen hinaus umfasst, die als Beispiele in den 3A, 3B und 3C benutzt sind.
  • Das Verbindungspanel 31b beinhaltet in einer Ausführungsform einen Verbindungsbereich A und einen Kantenbereich B. Im gezeigten Beispiel ist der Kantenbereich B als eine schräge Kante 37 des Glaspanels 31b gebildet. Eine erste Verbindungsstruktur 30 ist auf einer Verbindungsoberfläche des Verbindungsbereichs A des Glaspanels 31b unter Verwendung irgendeiner von mehreren verfügbaren herkömmlichen Techniken ausgebildet. Die erste Verbindungsstruktur 30 kann aus einem oder mehreren einer Vielzahl von herkömmlichen, elektrisch leitfähigen Materialien gebildet sein, wie Cu oder eine Cu-Legierung. In einigen Ausführungsformen ist der Verbindungsbereich A nicht nur durch das Vorhandensein der ersten Verbindungsstruktur 30 charakterisiert, sondern auch durch die Anwesenheit einer mechanischen Unterstützung für eine gebondete TAB-Packung 35. Im Gegensatz dazu ist der Kantenbereich B von Glaspanels in solchen Ausführungsformen durch das Fehlen sowohl der ersten Verbindungsstruktur 30 als auch einer materiellen mechanischen Unterstützung für eine horizontal (relativ zum gezeigten Beispiel) verbundene TAB-Packung charakterisiert.
  • Die TAB-Packung 35 umfasst allgemein eine zweite Verbindungsstruktur 38. Die zweite Verbindungsstruktur 38 kann in bestimmten Ausführungsformen elektrisch und mechanisch mit der ersten Verbindungsstruktur 30 unter Verwendung eines ACF 36 verbunden sein. Wie im Beispiel von 3A veranschaulicht, kann die zweite Verbindungsstruktur 38 die Form einer Mehrzahl von äußeren Leiterbahnabschnitten 40 haben, die sich von der TAB-Packung 35 erstrecken. Jeder äußere Leiterbahnabschnitt ist in einer Ausführungsform durch einen Endabschnitt 40a mit einer ersten Breite, einen Anschlussabschnitt 40c mit einer gegenüber der ersten Breite größeren zweiten Breite und einen Übergangsabschnitt 40b mit einer Breite charakterisiert, die sich zwischen der ersten und der zweiten Breite ändert.
  • Wenn die TAB-Packung 35 über dem Glaspanel 31b justiert wird, so dass die erste und die zweite Verbindungsstruktur 30, 38 geeignet in Übereinstimmung gebracht und gebondet werden können, erstreckt sich der Endabschnitt 40a des jeweiligen äußeren Leiterbahnabschnitts 40 typischerweise über wenigstens einen Teil des Verbindungsbereichs A für das Glaspanel 31b hinweg. Dadurch werden die jeweiligen Endabschnitte 40a mechanisch durch die Verbindungsoberfläche getragen. In ähnlicher Weise ist der Anschlussabschnitt 40c des jeweiligen äußeren Leiterbahnabschnitts 40 üblicherweise weit genug vom Bereich maximaler Biegebelastung entfernt, optional von einem Lotresist 39 getragen und/oder in seiner Breite dick genug, so dass ein Brechen dieses Teils des äußeren Leiterbahnabschnitts 40 im Allgemeinen kein Problem ist.
  • Hingegen überdeckt der Übergangsabschnitt 40b des jeweiligen äußeren Leiterbahnabschnitts 40 nach richtiger Justierung den Kantenbereich B des Glaspanels 31b. Der Ausdruck „Überdeckung” wird hierbei in Bezug auf das gezeigte Beispiel der 3B und 3C und herkömmlicher Fabrikationsprozesse verwendet, die zum Gebrauch beim Bonden der TAB-Packung 35 an das Glaspanel 31b angepasst sind. Der Ausdruck „Überdeckung” ist daher so zu verstehen, dass er jegliche Verbindungsanordnung bzw. jeglichen Fabrikationsprozess umfasst, bei der bzw. dem die zweite Verbindungsstruktur der TAB-Packung 35 bezüglich der ersten Verbindungsstruktur auf dem Glaspanel 31b vertikal angeordnet wird.
  • Nach Justierung bezüglich des Überdeckungskantenbereichs B des Glaspanels 31b bleibt der Übergangsbereich 40b ohne Unterstützung durch einen darunterliegenden Bereich der Verbindungsoberfläche des Glaspanels 31b. Statt dessen erfordert die Falt- oder Biegefunktion, die mit der TAB-Packung 35 verknüpft ist, typischerweise, dass ein Teil der zweiten Verbindungsstruktur 38, der auf dem flexiblen Verbindungstape der TAB-Packung 35 gebildet ist, ohne Verbindung zwischen jeweiligen Komponenten des Wirtsbauelements flexibel bleibt. Im veranschaulichten Beispiel der 3B und 3C bleibt der Übergangsbereich 40b jedes äußeren Leiterbahnabschnitts 40 ohne Unterstützung über dem Kantenbereich B. Da dieser Bereich am meisten einer maximalen Belastung unterliegt und daher die größte Bruchgefahr hat, wird jeder Übergangsbereich 40b mit veränderlicher Breite gebildet. Diese veränderliche Breite verleiht den Übergangsabschnitten 40b und den äußeren Leiterbahnabschnitten 40 im Allgemeinen eine viel größere mechanische Festigkeit.
  • Die Verwendung von Leiterbahnen oder Verbindungsstrukturen, wie PCB-Metallleiterbahnen, mit variablen Breiten ist bislang für die vorliegende Verwendung nicht beschrieben worden, wenngleich sie generell bekannt ist. Speziell ist dies vorliegend das Anordnen des Übergangsabschnitts einer derartigen Leiterbahnstruktur, welche die höchste Festigkeit gegenüber biegeinduziertem mechanischem Brechen besitzt, innerhalb des Bereichs maximaler Falt- oder Biegebelastung in einer TAB-Packung, die zum Verbinden von Elementen in einem Wirtsbauelement eingesetzt wird.
  • Naturgemäß kann die Gestalt mit variierender Breite des Übergangsabschnitts 40b vielerlei Form haben. Die gezeigten Beispiele veranschaulichen einen linear angewinkelten Übergangsabschnitt, der Übergangsabschnitt kann aber alternativ eine gekrümmte Gestalt, wie nach innen oder außen gebogen etc., aufweisen. Die relativen Abmessungen des End-, des Übergangs- und des Anschlussabschnitts der zweiten Verbindungsstruktur variieren je nach Entwurf, wobei beispielsweise die Natur der Verbindungsoberfläche, die Geometrie der ersten Verbindungsstruktur, der beabsichtigte Radius in der maximalen Biegestellung oder der größte Faltwinkel etc. berücksichtigt werden.
  • Im Ausführungsbeispiel, das in den 3A und 3B veranschaulicht ist, ist der Entwurf der äußeren Leiterbahnabschnitte, welche die zweite Verbindungsstruktur 40 bilden, so gewählt, dass die jeweiligen Endabschnitte 40a etwa die gleiche Länge A' und (erste) Breite haben wie die im Verbindungsbereich A gebildete erste Verbindungsstruktur 30. In ähnlicher Weise sind die äußeren Leiterbahnabschnitte, welche die zweite Verbindungsstruktur 40 bilden, zudem so entworfen, dass die jeweiligen Übergangsabschnitte 40b etwa die gleiche Länge B' wie der Kantenbereich B haben.
  • Die exemplarische zweite Verbindungsstruktur der 3A, 3B und 3C ist des weiteren in den 4A, 4B und 4C veranschaulicht. Auch hier sind mehrere äußere Leiterbahnabschnitte 40 an einem Ende der TAB-Packung 35 gebildet und fungieren als eine zweite Verbindungsstruktur. Eine Lotresistschicht 39 kann optional über den äußeren Leiterbahnabschnitten 40 in einem Übergangsbereich C der TAB-Packung 35 vorgesehen sein. An Stellen, an denen das Lotresist 39 vorgesehen ist, stehen jedoch die äußeren Leiterbahnabschnitte um einen gewissen Teil vor, d. h. sie liegen über diesen hinaus frei. Dieser freiliegende Teil 110 der äußeren Leiterbahnabschnitte ist zur elektrischen Verbindung einer ersten Verbindungsstruktur eingerichtet, die auf einer Komponente eines Wirtsbauelements gebildet ist.
  • Im in den 4A, 4B und 4C veranschaulichten Beispiel ist wenigstens der Endabschnitt 40a jedes äußeren Leiterbahnabschnitts 40 aus einem leitfähigen Material gebildet, wie Kupfer oder einer Kupferlegierung, und weist eine Breite im Bereich von etwa 15 μm bis etwa 50 μm und eine Länge im Bereich von etwa 100 μm bis etwa 1500 μm auf. Der Anschlussabschnitt 40c jedes äußeren Leiterbahnabschnitts 40 weist eine zweite Breite im Bereich von etwa 20 μm bis 80 μm auf. Der Übergangsbereich 40b jedes äußeren Leiterbahnabschnitts 40 hat eine Breite, die zwischen der ersten und der zweiten Breite variiert. In einigen Beispielen kann die variable Breite des Übergangsabschnitts 40b auch über der zweiten Breite liegen, geht dann aber z. B. verjüngend auf die Breite des Anschlussabschnitts 40c des äußeren Leiterbahnabschnitts 40 zurück.
  • Der freiliegende Bereich 110 der exemplarischen zweiten Verbindungsstruktur ist des Weiteren in Bezug auf zwei übliche TAB-Packungstypen veranschaulicht. Die COF-Packung 151, die in 5A gezeigt ist, umfasst einen Halbleitereinzelchip 130, der auf einen Basisfilm 100 mit einem Klebemittel 124 montiert und mit einer zweiten Verbindungsstruktur 40 mittels Metallverdrahtungen 126 verbunden ist. Der Halbleitereinzelchip 130 ist durch ein Verkapselungsmaterial 132 geschützt. Das Volumen („bulk”) der zweiten Verbindungsstruktur 40 ist durch den Lotresistfilm 39 geschützt, es umfasst aber auch den freiliegenden Teil 110.
  • Demgegenüber umfasst die in 5B gezeigte TCP-Packung 161 einen Halbleitereinzelchip 130, der auf einen Basisfilm 100 montiert und mit einer zweiten Verbindungsstruktur 40 mittels Lotkugeln 128 verbunden ist. Der Halbleitereinzelchip 130 ist durch ein Verkapselungsmaterial 132 geschützt. Das Volumen der zweiten Verbindungsstruktur 40 ist durch den Lotmittelfilm 39 geschützt, umfasst aber auch den freiliegenden Teil 110.
  • Bei den vorstehenden exemplarischen Ausführungsformen wurde der Anschlussabschnitt 40c des äußeren Leiterbahnbereichs 40, der die zweite Verbindungsstruktur bildet, dahingehend gezeigt, dass er lediglich eine lineare rechteckförmige Gestalt aufweist, d. h. parallele lineare Seiten. Dies muss aber nicht so sein. Es versteht sich, dass für einige Ausführungsbeispiele in herkömmlicher Weise ein äußerer Leiterbahnbereich mit einem S-förmigen Teil, d. h. einem Teil mit gebogen verlaufenden parallelen Seiten, sogar eine bessere Beständigkeit gegenüber Belastungen hat, die durch ungleichmäßige Wärmeausdehnungen zwischen dem Basisfilm 100 und der darauf gebildeten Verbindungsstruktur 40 induziert wird. Daher veranschaulicht 6 ein weiteres Ausführungsbeispiel der Erfindung, das eine nicht rechteckförmige Geometrie für den Anschlussabschnitt 40c beinhaltet, wobei der Anschlussabschnitt 40c der äußeren Leiterbahnbereiche 40 einen S-förmigen Teil 40d aufweist.
  • Nachdem eine Komponente eines Wirtsbauelements mit einer geeigneten Verbindungsoberfläche versehen wurde, die typischerweise eine Kantenfläche beinhaltet, welche durch eine schräge Außenkante der Verbindungsoberfläche gebildet ist, und nachdem eine TAB-Packung mit geeigneten äußeren Leiterbahnbereichen bereitgestellt wurde, kann ein Herstellungsverfahren implementiert werden, das die oben erläuterten Vorteile bietet.
  • 7 veranschaulicht allgemein ein Ausführungsbeispiel dieses Verfahrens. Dieses Verfahren ist dafür eingerichtet, ein Wirtsbauelement mit zwei Komponenten zu erzeugen, von denen wenigstens eine dafür eingerichtet ist, sich über die andere Komponente zu falten oder zu biegen, während eine zuverlässige elektrische Verbindung durch Verwendung einer flexiblen TAB-Packungsverbindung aufrechterhalten wird. Die Ausführung des exemplarischen Herstellungsverfahrens schließt an die Bereitstellung der zu verbindenden Komponente des Wirtsbauelements und einer TAB-Packung ähnlich den oben beschriebenen Ausführungsbeispielen an.
  • Mit diesen bereitgestellten Ausgangsmaterialien beginnt das Verfahren durch Ausrichten der auf der Verbindungsoberfläche der Komponente des Wirtsbauelements gebildeten ersten Verbindungsstruktur zu der auf der TAB-Packung gebildeten zweiten Verbindungsstruktur, spezieller z. B. zu den Endabschnitten der zweiten Verbindungsstruktur, siehe Schritt 71. In einigen Ausführungsformen umfasst dieser Justierschritt ein breitenorientiertes Positionieren, bei dem ein gewisser Breitenbereich der ersten Verbindungsstruktur zu einem gewissen Breitenbereich der zweiten Verbindungsstruktur ausgerichtet wird. Als nächstes werden die Übergangsabschnitte der zweiten Verbindungsstruktur zu einem Kantenabschnitt der Komponente des Wirtsbauelements ausgerichtet, siehe Schritt 72. In einigen Ausführungsbeispielen umfasst dieser Justierschritt eine längsseitige Positionierung, bei der die Übergangsbereiche der zweiten Verbindungsstruktur so positioniert werden, dass sie über dem Kantenabschnitt der Komponente des Wirtsbauelements liegen, wie eines Glaspanels.
  • Somit können in einigen Ausführungsformen der Erfindung die vorstehenden Justierschritte in irgendeiner Reihenfolge ausgeführt werden, und sie können in einem einzigen Fabrikationsschritt durchgeführt werden. Ob nacheinander oder in Kombination, positionieren die Justierschritte 70, 71 jedenfalls im Wesentlichen die zweite Verbindungsstruktur, die in der TAB-Packung gebildet ist, über der ersten Verbindungsstruktur, die auf der Verbindungsoberfläche einer Komponente eines Wirtsbauelements gebildet ist, so dass die erste und die zweite Verbindungsstruktur elektrisch verbunden werden, wobei die Übergangsabschnitte der zweiten Verbindungsstruktur so positioniert sind, dass sie über dem Kantenabschnitt der Komponente des Wirtsbauelements liegen. Sobald diese Justierschritte ausgeführt sind, werden die erste und die zweite Verbindungsstruktur zusammengebondet, wozu irgendeine von mehreren herkömmlichen Techniken eingesetzt wird, z. B. unter Verwendung eines ACF.

Claims (13)

  1. Bauelement mit – einem Glaspanel (31), das eine Verbindungsoberfläche beinhaltet, die einen Verbindungsbereich (A), einen schrägen Kantenbereich (B) und eine erste Verbindungsstruktur (30) umfasst, die auf der Verbindungsoberfläche gebildet ist, und – einer TAB-Packung (35), die einen Basisfilm (100) mit einer darauf durch eine Mehrzahl von Leitern gebildeten zweiten Verbindungsstruktur (38) und einen Halbleitereinzelchip umfasst, wobei – jeder Leiter einen äußeren Leiterbereich (40) und einen zugehörigen inneren Leiterbereich aufweist, der mit dem Halbleitereinzelchip verbunden ist, und – jeder äußere Leiterbereich (40) einen Endabschnitt (40a) mit einer ersten Breite, einen Anschlussabschnitt (40c) mit einer gegenüber der ersten Breite größeren zweiten Breite, der an den zugehörigen inneren Leiterbereich angrenzt und mit diesem verbunden ist, und zwischen dem Anschlussabschnitt und dem Endabschnitt einen Übergangsabschnitt (40b) aufweist, der eine sich zwischen der ersten und der zweiten Breite ändernde Breite aufweist, wobei jeder Endabschnitt (40a) derart elektrisch mit einem Teil der ersten Verbindungsstruktur (30) verbunden ist, wobei sich der Endabschnitt über einen Teil des die erste Verbindungsstruktur aufweisenden Verbindungsbereichs hinweg erstreckt und dadurch mechanisch durch die zugehörige Verbindungsoberfläche getragen wird, so dass jeder Übergangsabschnitt (40b) über dem Kantenbereich (B) liegt, wobei die Breite des Übergangsabschnitts (40b) über dem Kantenbereich (B) in Richtung vom Endabschnitt (40a) zum Anschlussabschnitt (40c) von der ersten Breite angrenzend an den Endabschnitt auf die zweite Breite angrenzend an den Anschlussabschnitt zunimmt.
  2. Bauelement nach Anspruch 1, wobei die erste und/oder die zweite Verbindungsstruktur und/oder der äußere Leiterbereich wenigstens zu einem Teil aus Kupfer oder einer Kupferlegierung gebildet ist.
  3. Bauelement nach Anspruch 1 oder 2, wobei die erste Breite im Bereich zwischen etwa 15 μm und 50 μm liegt und wobei die zweite Breite im Bereich zwischen etwa 20 μm und 80 μm liegt.
  4. Bauelement nach einem der Ansprüche 1 bis 3, wobei die TAB-Packung eine COF-Packung oder eine TCP umfasst.
  5. Bauelement nach einem der Ansprüche 1 bis 4, wobei der Anschlussabschnitt des äußeren Leiterbereichs einen S-förmigen Teil beinhaltet.
  6. Bauelement nach einem der Ansprüche 1 bis 5, wobei der Übergangsabschnitt des äußeren Leiterbereichs eine linear gewinkelte Form oder eine gekrümmte Form aufweist.
  7. Bauelement nach einem der Ansprüche 1 bis 6, wobei der Halbleitereinzelchip durch eine Lotkugelverbindung (128) mit dem inneren Leiterbereich verbunden ist.
  8. Bauelement nach einem der Ansprüche 1 bis 7, wobei die TAB-Packung einen Lotmittelfilm (39) aufweist, der auf dem Basisfilm und dem Anschlussabschnitt gebildet ist, wobei er den Endabschnitt und den Übergangsabschnitt freilässt.
  9. Bauelement nach einem der Ansprüche 1 bis 8, wobei der Endabschnitt eine geradlinige Gestalt aufweist.
  10. Bauelement nach einem der Ansprüche 1 bis 9, wobei die erste und die zweite Verbindungsstruktur durch einen anisotropen leitfähigen Film (36) verbunden sind.
  11. Bauelement nach einem der Ansprüche 1 bis 10, wobei die zweite Verbindungsstruktur so gebildet ist, dass sie eine Mehrzahl von parallelen leitfähigen Bereichen aufweist, die jeweils mit den die erste Verbindungsstruktur bildenden Leitern korrespondieren.
  12. Verfahren zur Herstellung eines Bauelements nach einem der Ansprüche 1 bis 11 mit folgenden Schritten zum Bonden der TAB-Packung (35) an das Glaspanel (31): – Justieren der ersten und zweiten Verbindungsstruktur (30, 38) so, dass die jeweiligen Übergangsabschnitte (40b) der Mehrzahl von Leitern, welche die zweite Verbindungsstruktur bilden, über der schrägen Kante (B) des Glaspanels (31) liegen, und – Bonden der jeweiligen Endbereiche der Mehrzahl von Leitern, welche die erste Verbindungsstruktur bilden, an die zweite Verbindungsstruktur.
  13. Verfahren nach Anspruch 12, wobei der Bondschritt das Anlegen eines anisotropen leitfähigen Films an die erste und/oder die zweite Verbindungsstruktur beinhaltet.
DE102006024652A 2005-05-24 2006-05-22 Bauelement mit TAB-Packung und zugehöriges Herstellungsverfahren Active DE102006024652B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2005-0043810 2005-05-24
KR20050043810A KR100618898B1 (ko) 2005-05-24 2005-05-24 리드 본딩시 크랙을 방지하는 테이프 패키지
US11/396,526 US7649246B2 (en) 2005-05-24 2006-04-04 Tab package connecting host device element
US11/396,526 2006-04-04

Publications (2)

Publication Number Publication Date
DE102006024652A1 DE102006024652A1 (de) 2007-01-18
DE102006024652B4 true DE102006024652B4 (de) 2012-11-08

Family

ID=37553954

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006024652A Active DE102006024652B4 (de) 2005-05-24 2006-05-22 Bauelement mit TAB-Packung und zugehöriges Herstellungsverfahren

Country Status (2)

Country Link
JP (1) JP2006332667A (de)
DE (1) DE102006024652B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5047509B2 (ja) * 2006-03-01 2012-10-10 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP4821592B2 (ja) 2006-12-08 2011-11-24 日本電気株式会社 枠体の補強構造及び該構造を備えた電子機器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
US6555755B1 (en) * 1999-01-26 2003-04-29 Seiko Epson Corporation Flexible interconnecting substrate and method of manufacturing the same, film carrier, tape-shaped semiconductor device, semiconductor device, circuit board, and electronic equipment

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2737545B2 (ja) * 1992-06-17 1998-04-08 日立電線株式会社 半導体装置用フィルムキャリアテープ及びその製造方法
JPH077046A (ja) * 1993-06-16 1995-01-10 Toshiba Corp フィルムキャリアおよび半導体装置の製造方法
KR100574278B1 (ko) * 1998-11-27 2006-09-22 삼성전자주식회사 테이프 캐리어 패키지 및 이를 이용한 액정표시기모듈
JP2001284747A (ja) * 2000-04-04 2001-10-12 Matsushita Electric Ind Co Ltd フレキシブル配線板
JP3792554B2 (ja) * 2001-03-26 2006-07-05 シャープ株式会社 表示モジュール及びフレキシブル配線板の接続方法
JP2003287767A (ja) * 2002-03-27 2003-10-10 Optrex Corp 液晶表示装置
KR100549409B1 (ko) * 2003-03-11 2006-02-08 삼성전자주식회사 파상의 빔 리드를 구비하는 테이프 배선 기판 및 그를이용한 반도체 칩 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
US6555755B1 (en) * 1999-01-26 2003-04-29 Seiko Epson Corporation Flexible interconnecting substrate and method of manufacturing the same, film carrier, tape-shaped semiconductor device, semiconductor device, circuit board, and electronic equipment

Also Published As

Publication number Publication date
DE102006024652A1 (de) 2007-01-18
JP2006332667A (ja) 2006-12-07

Similar Documents

Publication Publication Date Title
DE69434234T2 (de) Chipkarte und Herstellungsmethode
DE102005045661B4 (de) Mikroelektronischer Bauelementchip und Herstellungsverfahren, Packung und LCD-Vorrichtung
US7902647B2 (en) TAB package connecting host device element
DE69334083T2 (de) Flüssigkristall-Plattenmodul und Bandträgerpackung
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
US8222749B2 (en) Wiring substrate and semiconductor device
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE102007002707A1 (de) System-in Package-Modul
DE102018116531A1 (de) Anzeigevorrichtung, Halbleiterpackage und Film für ein Packagesubstrat
US8339561B2 (en) Wiring substrate, tape package having the same, and display device having the same
DE19747609B4 (de) Dünnfilmmehrschichtsubstrat und daraus hergestellte elektronische Vorrichtung
DE10238781A1 (de) Halbleitervorrichtung
US20090065934A1 (en) Wiring substrate, tape package having the same, display device having the tape package, method of manufacturing the wiring substrate, method of manufacturing a tape package having the same and method of manufacturing a display device having the tape package
DE19543427A1 (de) Chipmodul
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE102006024652B4 (de) Bauelement mit TAB-Packung und zugehöriges Herstellungsverfahren
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE19830158C2 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
DE4235517C2 (de) Halbleiteranordnung in Modulbauweise
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE19821916A1 (de) Gehäusekonstruktion einer Halbleitereinrichtung
DE102007002807B4 (de) Chipanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023480000

Ipc: H01L0023488000

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023480000

Ipc: H01L0023488000

Effective date: 20110927

R020 Patent grant now final

Effective date: 20130209