DE102018116531A1 - Anzeigevorrichtung, Halbleiterpackage und Film für ein Packagesubstrat - Google Patents

Anzeigevorrichtung, Halbleiterpackage und Film für ein Packagesubstrat Download PDF

Info

Publication number
DE102018116531A1
DE102018116531A1 DE102018116531.5A DE102018116531A DE102018116531A1 DE 102018116531 A1 DE102018116531 A1 DE 102018116531A1 DE 102018116531 A DE102018116531 A DE 102018116531A DE 102018116531 A1 DE102018116531 A1 DE 102018116531A1
Authority
DE
Germany
Prior art keywords
wire
test
area
package
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018116531.5A
Other languages
English (en)
Inventor
So Young LIM
Ye Chung CHUNG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180012957A external-priority patent/KR102378493B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102018116531A1 publication Critical patent/DE102018116531A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0949—Pad close to a hole, not surrounding the hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector

Abstract

Anzeigevorrichtung, welche ein Filmsubstrat (110) aufweist, welches eine erste (110a) und eine zweite Oberfläche (110b) aufweist, wobei die erste Oberfläche (110a) entgegengesetzt zu der zweiten Oberfläche (110b) ist; einen Halbleiterchip (200), welcher auf der ersten Oberfläche (110a) angeordnet ist und einen Eingangsanschluss (202) und einen Testanschluss (204) aufweist, welche in einer ersten Richtung (Y) angeordnet sind; einen ersten Draht (120), welcher sich von dem Eingangsanschluss (202) auf der ersten Oberfläche (110a) entlang einer zweiten Richtung (X1) erstreckt, welche die erste Richtung (Y) schneidet; und einen zweiten Draht (130), welcher einen ersten erstreckten Abschnitt (132) aufweist, welcher sich entlang der ersten Oberfläche (110a) erstreckt, einen zweiten erstreckten Abschnitt (134), welcher sich entlang der zweiten Oberfläche (110b) erstreckt, und eine erste Durchkontaktierung (130v), welche das Filmsubstrat (110) durchdringt und den ersten erstreckten Abschnitt (132) und den zweiten erstreckten Abschnitt (134) verbindet, wobei der erste erstreckte Abschnitt (132) sich von dem Testanschluss (204) in der zweiten Richtung (X1) erstreckt und mit der ersten Durchkontaktierung (120v) verbunden ist, und der zweite erstreckte Abschnitt (134) sich von der ersten Durchkontaktierung (130v) zu einem Rand der zweiten Oberfläche (110b) erstreckt.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Die koreanische Patentanmeldung Nr. 10-2017-0137369 , welche am 23. Oktober 2017 eingereicht wurde, und die koreanische Patentanmeldung Nr. 10-2018-0012957 , welche am 01. Februar 2018 beim koreanischen Amt für gewerblichen Rechtsschutz eingereicht wurde und den Titel „Film for Package Substrate, Semiconductor Package, Display Device, and Methods of Fabricating the Film, the Semiconductor Package, the Display Device“ trägt, sind durch Verweis hierin in ihrer Gesamtheit miteingebunden.
  • HINTERGRUND
  • Gebiet
  • Ausführungsformen beziehen sich auf einen Film für ein Packagesubstrat, ein Halbleiterpackage, eine Anzeigevorrichtung und Verfahren zum Herstellen des Films, des Halbleiterpackages und der Anzeigevorrichtung.
  • Beschreibung des Standes der Technik
  • Da elektronische Produkte in der Größe in zunehmendem Maße kompakt, dünn und leichtgewichtig wurden, wurden Tape-Film-Packages als eine Halbleiterchipmontagetechnologie hoher Integrationsdichte vorgeschlagen. Beispiele der Tape-Film-Packages enthalten ein Tape-Carrier-Package und ein Chip-on-Film (COF)-Package.
  • In dem COF-Package kann ein Halbleiterchip direkt auf ein Substrat durch ein Flip-Chip-Bonding gebondet sein und kann mit einer externen Schaltung über Drähte verbunden sein.
  • KURZFASSUNG
  • Die Ausführungsformen können realisiert werden durch ein Vorsehen einer Anzeigevorrichtung, welche ein Filmsubstrat aufweist, welches eine erste Oberfläche und eine zweite Oberfläche aufweist, wobei die erste Oberfläche entgegengesetzt zu der zweiten Oberfläche ist; einen Halbleiterchip, welcher auf der ersten Oberfläche angeordnet ist, wobei der Halbleiterchip einen Eingangsanschluss und einen Testanschluss aufweist, welche in einer ersten Richtung angeordnet sind; einen ersten Draht, welcher sich von dem Eingangsanschluss auf der ersten Oberfläche entlang einer zweiten Richtung erstreckt, welche die erste Richtung schneidet; und einen zweiten Draht, welcher einen ersten erstreckten Abschnitt aufweist, welcher sich entlang der ersten Oberfläche erstreckt, einen zweiten erstreckten Abschnitt, welcher sich entlang der zweiten Oberfläche erstreckt, und eine erste Durchkontaktierung, welche das Filmsubstrat durchdringt und den ersten erstreckten Abschnitt und den zweiten erstreckten Abschnitt verbindet, wobei der erste erstreckte Abschnitt sich von dem Testanschluss in die zweite Richtung erstreckt und mit der ersten Durchkontaktierung verbunden ist, und der zweite erstreckte Abschnitt sich von der ersten Durchkontaktierung zu einem Rand der zweiten Oberfläche erstreckt.
  • Die Ausführungsformen können durch ein Vorsehen eines Halbleiterpackages realisiert werden, welches ein Filmsubstrat aufweist, welches einen Packagebereich und einen ersten Testbereich aufweist, welche benachbart zueinander sind, wobei das Filmsubstrat eine erste Oberfläche und eine zweite Oberfläche aufweist, wobei die erste Oberfläche entgegengesetzt zu der zweiten Oberfläche ist; einen Halbleiterchip, welcher auf der ersten Oberfläche angeordnet ist und eine erste Chip-Kontaktstelle und eine zweite Chip-Kontaktstelle aufweist, welche in einer ersten Richtung angeordnet sind; eine erste Test-Kontaktstelle, welche auf der zweiten Oberfläche des ersten Testbereichs angeordnet ist; einen ersten Draht, welcher auf der ersten Oberfläche des Packagebereichs und der ersten Oberfläche des ersten Testbereichs angeordnet ist, wobei sich der erste Draht von der ersten Chip-Kontaktstelle in einer zweiten Richtung erstreckt, welche die erste Richtung schneidet; und einen zweiten Draht, welcher die zweite Chip-Kontaktstelle und die erste Test-Kontaktstelle verbindet, wobei der zweite Draht eine erste Durchkontaktierung aufweist, welche einen Teil des Packagebereichs zwischen dem Halbleiterchip und dem ersten Testbereich durchdringt.
  • Die Ausführungsformen können realisiert werden durch ein Vorsehen eines Films für ein Packagesubstrat, wobei der Film ein Filmsubstrat aufweist, welches einen Packagebereich, einen ersten Bereich und einen zweiten Testbereich aufweist, wobei der erste Bereich und der zweite Bereich benachbart zu beiden Seiten des Packagebereichs sind, wobei das Filmsubstrat eine erste Oberfläche und eine zweite Oberfläche hat, wobei die erste Oberfläche entgegengesetzt zu der zweiten Oberfläche ist; einen Chipmontagebereich, welcher auf der ersten Oberfläche des Packagebereichs angeordnet ist; einen ersten Draht, welcher einen ersten Drahtanschluss aufweist, welcher in dem Chipmontagebereich angeordnet ist; einen zweiten Draht, welcher einen zweiten Drahtanschluss aufweist, welcher in dem Chipmontagebereich angeordnet ist, und in einer ersten Richtung zusammen mit dem ersten Drahtanschluss angeordnet ist; einen dritten Draht, welcher einen dritten Drahtanschluss aufweist, welcher in dem Chipmontagebereich angeordnet ist und in einer zweiten Richtung angeordnet ist, welche die erste Richtung schneidet, zusammen mit dem ersten Drahtanschluss; eine erste Test-Kontaktstelle und eine zweite Test-Kontaktstelle, welche auf der zweiten Oberfläche des ersten Testbereichs angeordnet sind; und eine dritte Test-Kontaktstelle, welche auf der zweiten Oberfläche des zweiten Testbereichs angeordnet ist, wobei der erste Draht eine erste Durchkontaktierung aufweist, welche den ersten Testbereich durchdringt und welche mit der ersten Test-Kontaktstelle verbunden ist, wobei der zweite Draht eine zweite Durchkontaktierung aufweist, welche einen Teil des Packagebereichs zwischen dem Chipmontagebereich und dem ersten Testbereich durchdringt, und welche mit der zweiten Test-Kontaktstelle verbunden ist, und wobei der dritte Draht mit der dritten Test-Kontaktstelle verbunden ist.
  • Die Ausführungsformen können realisiert werden durch ein Vorsehen eines Verfahrens zum Herstellen eines Films für ein Packagesubstrat, wobei das Verfahren ein Vorsehen eines Filmsubstrats aufweist derart, dass das Filmsubstrat einen Packagebereich und einen ersten Testbereich aufweist, welche benachbart zueinander sind, wobei das Filmsubstrat eine erste Oberfläche und eine zweite Oberfläche hat, wobei die erste Oberfläche entgegengesetzt zu der zweiten Oberfläche ist; ein Bilden eines ersten Drahtes, welcher einen ersten Drahtanschluss aufweist, auf der ersten Oberfläche des Packagebereichs; ein Bilden einer ersten Test-Kontaktstelle auf der zweiten Oberfläche des ersten Testbereichs; ein Bilden eines zweiten Drahtes, welcher einen zweiten Drahtanschluss aufweist, auf der ersten Oberfläche des Packagebereichs; und ein Bilden einer zweiten Test-Kontaktstelle auf der zweiten Oberfläche des ersten Testbereichs, wobei der erste Draht eine erste Durchkontaktierung aufweist, welche den ersten Testbereich durchdringt, und welche mit der ersten Test-Kontaktstelle verbunden ist, und der zweite Draht eine zweite Durchkontaktierung aufweist, welche einen Teil des Packagebereichs zwischen dem zweiten Drahtanschluss und dem ersten Testbereich durchdringt und welche mit der zweiten Test-Kontaktstelle verbunden ist.
  • Die Ausführungsformen können realisiert werden durch ein Vorsehen eines Verfahrens zum Herstellen eines Halbleiterpackage, wobei das Verfahren ein Vorsehen eines Films für ein Packagesubstrat aufweist, wobei der Film einen Packagebereich und einen ersten Testbereich aufweist, welche benachbart zueinander sind, und der Film eine erste Oberfläche und eine zweite Oberfläche hat, wobei die erste Oberfläche entgegengesetzt zu der zweiten Oberfläche ist; und ein Bilden eines Halbleiterchip auf der ersten Oberfläche des Films, wobei ein Vorsehen des Films ein Bilden eines ersten Drahtes, welcher einen ersten Drahtanschluss aufweist, auf der ersten Oberfläche des Packagebereichs aufweist, ein Bilden einer ersten Test-Kontaktstelle auf der zweiten Oberfläche des ersten Testbereichs, ein Bilden eines zweiten Drahtes, welcher einen zweiten Drahtanschluss aufweist, auf der ersten Oberfläche des Packagebereichs, und ein Bilden einer zweiten Test-Kontaktstelle auf der zweiten Oberfläche des ersten Testbereichs, wobei der erste Draht eine erste Durchkontaktierung aufweist, welche den ersten Testbereich durchdringt, und welche mit der ersten Test-Kontaktstelle verbunden ist, und wobei der zweite Draht eine zweite Durchkontaktierung aufweist, welche einen Teil des Packagebereichs zwischen dem Halbleiterchip und dem ersten Testbereich durchdringt, und welche mit der zweiten Test-Kontaktstelle verbunden ist.
  • Die Ausführungsformen können realisiert werden durch ein Vorsehen eines Verfahrens zum Herstellen einer Anzeigevorrichtung, wobei das Verfahren ein Vorsehen eines Halbleiterpackages aufweist; und ein Anbringen einer Leiterplatte beziehungsweise einer gedruckten Schaltung und eines Anzeigefeldes auf dem Halbleiterpackage, wobei das Halbleiterpackage ein Filmsubstrat aufweist, welches eine erste Oberfläche und eine zweite Oberfläche hat, wobei die erste Oberfläche entgegengesetzt zu der zweiten Oberfläche ist; einen Halbleiterchip, welcher auf der ersten Oberfläche angeordnet ist, wobei der Halbleiterchip einen Eingangsanschluss und einen Testanschluss aufweist, welche in einer ersten Richtung angeordnet sind; einen ersten Draht, welcher auf der ersten Oberfläche angeordnet ist, wobei der erste Draht sich von dem Eingangsanschluss in einer zweiten Richtung erstreckt, welche die erste Richtung schneidet; und einen zweiten Draht, welcher einen ersten erstreckten Abschnitt aufweist, welcher sich entlang der ersten Oberfläche erstreckt, einen zweiten erstreckten Abschnitt, welcher sich entlang der zweiten Oberfläche erstreckt, und eine erste Durchkontaktierung, welche den ersten und den zweiten erstreckten Abschnitt verbindet, wobei der erste erstreckte Abschnitt sich von dem Testanschluss in der zweiten Richtung erstreckt und mit der ersten Durchkontaktierung verbunden ist, und wobei der zweite erstreckte Abschnitt sich von der ersten Durchkontaktierung zu einem Rand der zweiten Oberfläche erstreckt.
  • Figurenliste
  • Merkmale werden für Fachleute durch ein detailliertes Beschreiben von beispielhaften Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen offensichtlich werden, in welchen:
    • 1 eine Layoutansicht einer ersten Oberfläche eines Films für ein Packagesubstrat gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung veranschaulicht.
    • 2 eine vergrößerte Ansicht eines Bereichs R der 1 veranschaulicht.
    • 3 eine Layoutansicht einer zweiten Oberfläche des Films gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung veranschaulicht.
    • 4 eine Querschnittsansicht, aufgenommen entlang einer Linie A-A' der 1 und 3 veranschaulicht.
    • 5 eine Querschnittsansicht, aufgenommen entlang einer Linie B-B' der 1 und 3 veranschaulicht.
    • 6 eine Layoutansicht eines Films für ein Packagesubstrat gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung veranschaulicht.
    • 7 eine Layoutansicht eines Films für ein Packagesubstrat gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung veranschaulicht.
    • 8 eine Layoutansicht eines Films für ein Packagesubstrat gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung veranschaulicht.
    • 9 eine Layoutansicht eines Films für ein Packagesubstrat gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung veranschaulicht.
    • 10 eine Querschnittsansicht, aufgenommen entlang einer Linie C-C' der 9 veranschaulicht.
    • 11 und 12 Querschnittsansichten eines Halbleiterpackages gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung veranschaulichen.
    • 13 und 14 Querschnittsansichten eines Halbleiterpackages gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung veranschaulichen.
    • 15 eine perspektivische Ansicht einer Anzeigevorrichtung gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung veranschaulicht.
    • 16 eine Querschnittsansicht der Anzeigevorrichtung gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung veranschaulicht.
    • 17 eine Querschnittsansicht der Anzeigevorrichtung gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung veranschaulicht.
    • 18 ein Flussdiagramm eines Verfahrens zum Herstellen eines Films für ein Packagesubstrat gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung veranschaulicht.
    • 19 und 20 Querschnittsansichten von Stufen in dem Verfahren zum Herstellen eines Films für ein Packagesubstrat gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung veranschaulichen.
    • 21 ein Flussdiagramm eines Verfahrens zum Herstellen eines Halbleiterpackage gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung veranschaulicht.
    • 22 ein Flussdiagramm eines Verfahrens zum Herstellen einer Anzeigevorrichtung gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung veranschaulicht.
  • DETAILLIERTE BESCHREIBUNG
  • Ein Film für ein Packagesubstrat gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung wird hierin unter Bezugnahme auf die 1 bis 10 beschrieben werden.
  • 1 veranschaulicht eine Layoutansicht einer ersten Oberfläche eines Films für ein Packagesubstrat gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung. 2 veranschaulicht eine vergrößerte Ansicht eines Bereichs R der 1. 3 veranschaulicht eine Layoutansicht einer zweiten Oberfläche des Films gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung. 4 veranschaulicht eine Querschnittsansicht, aufgenommen entlang einer Linie A-A' der 1 und 3. 5 veranschaulicht eine Querschnittsansicht, aufgenommen entlang einer Linie B-B' der 1 und 3.
  • Bezug nehmend auf die 1 bis 5 kann der Film gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung ein Filmsubstrat 110, erste Drähte 120, zweite Drähte 130, dritte Drähte 140, vierte Drähte 150, erste Test-Kontaktstellen 162, zweite Test-Kontaktstellen 164, dritte Test-Kontaktstellen 166, vierte Test-Kontaktstellen 168, einen ersten Fotolackfilm 172 und einen zweiten Fotolackfilm 174 aufweisen.
  • Das Filmsubstrat 110 kann eine erste und eine zweite Oberfläche 110a und 110b haben, welche entgegengesetzt zueinander sind. Beispielsweise kann die erste Oberfläche 110a die obere Oberfläche des Filmsubstrats 110 sein, und die zweite Oberfläche 110b kann die untere Oberfläche beziehungsweise Bodenoberfläche des Filmsubstrats 110 sein (beispielsweise wie in 4 orientiert).
  • Das Filmsubstrat 110 kann einen Packagebereich PR, einen ersten Testbereich TR1 und einen zweiten Testbereich TR2 aufweisen. Der Packagebereich PR kann benachbart zu dem ersten und zweiten Testbereich TR1 und TR2 sein. Beispielsweise können der erste und zweite Testbereich TR1 und TR2 benachbart zu beiden (beispielsweise entgegengesetzten) Seiten des Packagebereichs PR sein. Demzufolge kann der Packagebereich PR zwischen dem ersten und dem zweiten Testbereich TR1 und TR2 zwischenliegend angeordnet sein.
  • Der Packagebereich PR kann einen Chip-Montagebereich CR aufweisen. Der Chip-Montagebereich CR kann an der Mitte des Packagebereichs PR gebildet sein. Der Chip-Montagebereich CR kann einen Bereich des Filmsubstrats 110 sein, in welchem ein Halbleiterchip 200 der 11 zu montieren beziehungsweise anzubringen ist.
  • Das Filmsubstrat 110 kann beispielsweise ein flexibler Film sein. Beispielsweise kann das Filmsubstrat 110 ein flexibler Film sein, welcher Polyimid oder ein Epoxidharz aufweist.
  • Die ersten Drähte 120 können sich entlang des Filmsubstrats 110 erstrecken. Eine Mehrzahl der ersten Drähte 120 kann vorgesehen sein, um sich entlang des Filmsubstrats 110 zu erstrecken.
  • In einer Implementierung können die ersten Drähte 120 Eingangsdrähte eines Halbleiterpackages sein. Beispielsweise können die ersten Drähte 120 erste Drahtanschlüsse 120t und erste Verbindungsabschnitte 120c aufweisen.
  • Die ersten Drahtanschlüsse 120t können die Enden der ersten Drähte 120 sein, welche in dem Chip-Montagebereich CR gebildet sind. Beispielsweise können die ersten Drahtanschlüsse 120t Teile der ersten Drähte 120 sein, welche mit dem Halbleiterchip 200 der 11 verbunden sind. Die ersten Drähte 120 können sich von den ersten Drahtanschlüssen 120t in einer ersten Richtung X1 erstrecken. Beispielsweise können sich die ersten Drähte 120 entlang der ersten Oberfläche 110a des Packagebereichs PR und des ersten Testbereichs TR1 erstrecken.
  • Die ersten Verbindungsabschnitte 120c können Teile der ersten Drähte 120 sein, welche in dem Packagebereich PR gebildet sind. Die ersten Verbindungsabschnitte 120c können Teile der ersten Drähte 120 sein, welche mit einer Leiterplatte beziehungsweise einer gedruckten Schaltung 300 der 15 verbunden sind. In einer Implementierung können die ersten Verbindungsabschnitte 120c auf der ersten Oberfläche 110a eines Teils des Packagebereichs PR benachbart zu dem ersten Testbereich TR1 gebildet sein.
  • Die ersten Drähte 120 können ferner erste Durchkontaktierungen 120v aufweisen. Die ersten Durchkontaktierungen 120v können das Filmsubstrat 110 teilweise durchdringen. Beispielsweise können die ersten Durchkontaktierungen 120v Teile der ersten Drähte 120 sein, welche den ersten Testbereich TR1 durchdringen.
  • In einer Implementierung kann jeder der ersten Drahtanschlüsse 120t (wie in 1 veranschaulicht ist) eine einzelne leitfähige Leitung sein. In einer Implementierung kann, wie in 2 veranschaulicht ist, jeder der ersten Drahtanschlüsse 120t sechs leitfähige Leitungen aufweisen.
  • Die zweiten Drähte 130 können sich wie die ersten Drähte 120 entlang des Filmsubstrats 110 erstrecken. Eine Mehrzahl von zweiten Drähten 130 kann vorgesehen sein, um sich entlang des Filmsubstrats 110 zu erstrecken.
  • In einer Implementierung können die zweiten Drähte 130 Testdrähte eines Halbleiterpackages sein. Beispielsweise können die zweiten Drähte 130 zweite Drahtanschlüsse 130t aufweisen.
  • Die zweiten Drahtanschlüsse 130t können die Enden der zweiten Drähte 130 sein, welche in dem Chip-Montagebereich CR gebildet sind. Beispielsweise können die zweiten Drahtanschlüsse 130t Teile der zweiten Drähte 130 sein, welche mit dem Halbleiterchip 200 der 11 verbunden sind. In einer Implementierung können, wie in den 1 und 3 veranschaulicht ist, die ersten Drahtanschlüsse 120t und die zweiten Drahtanschlüsse 130t in einer zweiten Richtung Y angeordnet sein, welche die erste Richtung X1 schneidet. Die zweite Richtung Y kann beispielsweise eine Richtung sein, welche die erste Richtung X1 unter einem rechten Winkel kreuzt. Die zweiten Drähte 130 können sich von den zweiten Drahtanschlüssen 130t in der ersten Richtung X1 erstrecken.
  • Die zweiten Drähte 130 können ferner erste erstreckte Abschnitte 132, zweite erstreckte Abschnitte 134 und zweite Durchkontaktierungen 130v aufweisen.
  • Die ersten erstreckten Abschnitte 132 der zweiten Drähte 130 können sich entlang der ersten Oberfläche 110a des Packagebereichs PR erstrecken. Die zweiten erstreckten Abschnitte 134 der zweiten Drähte 130 können sich entlang der zweiten Oberfläche 110b des Packagebereichs PR erstrecken. Die zweiten Durchkontaktierungen 130v der zweiten Drähte 130 können das Filmsubstrat 110 teilweise durchdringen und können die ersten erstreckten Abschnitte 132 und die zweiten erstreckten Abschnitte 134 verbinden.
  • Die ersten erstreckten Abschnitte 132 können die zweiten Drahtanschlüsse 130t und die zweiten Durchkontaktierungen 130v verbinden. Die zweiten erstreckten Abschnitte 134 können die zweiten Durchkontaktierungen 130v und die zweiten Test-Kontaktstellen 164 verbinden. In einer Implementierung können die zweiten Durchkontaktierungen 130v einen Teil des Packagebereichs PR zwischen dem Chip-Montagebereich CR und dem ersten Testbereich TR1 durchdringen. Beispielsweise können sich die ersten erstreckten Abschnitte 132 von den zweiten Drahtanschlüssen 130t in der ersten Richtung X1 erstrecken und können mit den zweiten Durchkontaktierungen 130v verbunden sein. In einer Implementierung können sich die zweiten erstreckten Abschnitte 134 von den zweiten Durchkontaktierungen 130v in der ersten Richtung X1 erstrecken und können mit den zweiten Test-Kontaktstellen 164 verbunden sein. Die zweiten erstreckten Abschnitte 134 können sich von den zweiten Durchkontaktierungen 130v zu dem Rand des Packagebereichs PR auf der zweiten Oberfläche 110b erstrecken.
  • In einer Implementierung können die zweiten erstreckten Abschnitte 134 wenigstens teilweise mit den ersten Drähten 120 überlappen. Wenn hierin verwendet, bedeutet der Ausdruck „überlappen“, dass die zwei Elemente überlappen oder wenigstens teilweise miteinander in einer Richtung rechtwinklig zu der oberen Oberfläche des Filmsubstrats110 ausgerichtet sind. Beispielsweise können die zweiten erstreckten Abschnitte 134 auf der zweiten Oberfläche 110b des Packagebereichs PR wenigstens teilweise mit den ersten Drähten 120 auf der ersten Oberfläche 110a des Packagebereichs PR überlappen.
  • In einer Implementierung können die ersten erstreckten Abschnitte 132 nicht mit den ersten Drähten 120 überlappen. Beispielsweise können, wie in 1 veranschaulicht ist, die ersten erstreckten Abschnitte 132 auf der ersten Oberfläche 110a des Packagebereichs PR nicht mit den ersten Drähten 120 auf der ersten Oberfläche 110a des Packagebereichs PR überlappen.
  • In einer Implementierung können, wie in 1 veranschaulicht ist, die zweiten Drahtanschlüsse 130t einzelne leitfähige Leitungen sein. In einer Implementierung kann, wie in 2 veranschaulicht ist, jeder der zweiten Drahtanschlüsse 130t sechs leitfähige Leitungen aufweisen.
  • In einer Implementierung können die zweiten Drahtanschlüsse 130t (wie in 1 veranschaulicht ist) mit den zweiten Durchkontaktierungen 130v verbunden sein. In einer Implementierung kann, wie in 2 veranschaulicht ist, jeder der zweiten Drahtanschlüsse 130t sechs leitfähige Leitungen aufweisen, und jede der zweiten Durchkontaktierungen 130v kann drei leitfähige Leitungen aufweisen.
  • Die dritten Drähte 140 können sich wie die ersten Drähte 120 entlang des Filmsubstrats 110 erstrecken. Eine Mehrzahl von dritten Drähten 140 kann vorgesehen sein, um sich entlang des Filmsubstrats 110 zu erstrecken.
  • In einer Implementierung können die dritten Drähte 140 erste Ausgangsdrähte eines Halbleiterpackages sein. Beispielsweise können die dritten Drähte 140 dritte Drahtanschlüsse 140t und zweite Verbindungsabschnitte 140c aufweisen.
  • Die dritten Drahtanschlüsse 140t können die Enden der dritten Drähte 140 sein, welche in dem Chip-Montagebereich CR gebildet sind. Beispielsweise können die dritten Drahtanschlüsse 140t Teile der dritten Drähte 140 sein, welche mit dem Halbleiterchip 200 der 11 verbunden sind.
  • In einer Implementierung können, wie in den 1 und 3 veranschaulicht ist, die ersten Drahtanschlüsse 120t und die dritten Drahtanschlüsse 140t in der ersten Richtung X1 angeordnet sein. Die dritten Drähte 140 können sich von den dritten Drahtanschlüssen 140t in einer dritten Richtung X2 erstrecken, welche unterschiedlich von der ersten Richtung X1 ist. Die dritte Richtung X2 kann beispielsweise eine Richtung entgegengesetzt (und beispielsweise parallel) zu der ersten Richtung X1 sein. Die dritten Drähte 140 können sich entlang der ersten und zweiten Oberfläche 110a und 110b des Packagebereichs PR erstrecken.
  • Die zweiten Verbindungsabschnitte 140c können Teile der dritten Drähte 140 sein, welche in dem Packagebereich PR gebildet sind. Die zweiten Verbindungsabschnitte 140c können Teile der dritten Drähte 140 sein, welche mit einem Anzeigefeld 400 der 15 verbunden sind. In einer Implementierung können die zweiten Verbindungsabschnitte 140c auf der zweiten Oberfläche 110b eines Teils des Packagebereichs PR benachbart zu dem zweiten Testbereich TR2 gebildet sein.
  • Die dritten Drähte 140 können ferner dritte Durchkontaktierungen 140v aufweisen. Die dritten Durchkontaktierungen 140v können das Filmsubstrat 110 teilweise durchdringen. Beispielsweise können die dritten Durchkontaktierungen 140v Teile der dritten Drähte 140 sein, welche den Teil des Packagebereichs PR benachbart zu dem zweiten Testbereich TR2 durchdringen.
  • Die vierten Drähte 150 können sich wie die ersten Drähte 120 entlang des Filmsubstrats 110 erstrecken. Eine Mehrzahl von vierten Drähten 150 kann vorgesehen sein, um sich entlang des Filmsubstrats 110 zu erstrecken.
  • In einer Implementierung können die vierten Drähte 150 zweite Ausgangsdrähte eines Halbleiterpackages sein. Beispielsweise können die vierten Drähte 150 vierte Drahtanschlüsse 150t und dritte Verbindungsabschnitte 150c aufweisen.
  • Die vierten Drahtanschlüsse 150t können die Enden der vierten Drähte 150 sein, welche in dem Chip-Montagebereich CR gebildet sind. Beispielsweise können die vierten Drahtanschlüsse 150t Teile der vierten Drähte 150 sein, welche mit dem Halbleiterchip 200 der 11 verbunden sind.
  • In einer Implementierung können, wie in den 1 und 3 veranschaulicht ist, die vierten Drahtanschlüsse 150t zwischen den ersten Drahtanschlüssen 120t und den dritten Drahtanschlüssen 140t angeordnet sein. In einer Implementierung können die vierten Drahtanschlüsse 150t zwischen den zweiten Drahtanschlüssen 130t und den dritten Drahtanschlüssen 140t angeordnet sein. Demzufolge können die ersten Drahtanschlüsse 120t, die dritten Drahtanschlüsse 140t und die vierten Drahtanschlüsse 150t in der ersten Richtung X1 angeordnet sein. In einer Implementierung können die zweiten Drahtanschlüsse 130t, die dritten Drahtanschlüsse 140t und die vierten Drahtanschlüsse 150t in der ersten Richtung X1 angeordnet sein. Die vierten Drähte 150 können sich von den vierten Drahtanschlüssen 150t in der ersten Richtung X1 erstrecken und können sich dann in der dritten Richtung X2 erstrecken. Die vierten Drähte 150 können sich entlang der ersten und zweiten Oberfläche 110a und 110b des Packagebereichs PR erstrecken.
  • Die dritten Verbindungsabschnitte 150c können Teile der vierten Drähte 150 sein, welche in dem Packagebereich PR gebildet sind. Die dritten Verbindungsabschnitte 150c können Teile der vierten Drähte 150 sein, welche mit dem Anzeigefeld 400 der 15 verbunden sind. In einer Implementierung können die dritten Verbindungsabschnitte 150c auf der zweiten Oberfläche 110b des Teils des Packagebereichs PR benachbart zu dem zweiten Testbereich TR2 gebildet sein. In einer Implementierung können die zweiten Verbindungsabschnitte 140c und die dritten Verbindungsabschnitte 150c in der ersten Richtung X1 angeordnet sein. Die zweiten Verbindungsabschnitte 140c können näher zu dem zweiten Testbereich TR2 angeordnet sein als die dritten Verbindungsabschnitte 150c (beispielsweise derart, dass die zweiten Verbindungsabschnitte 140c zwischen dem zweiten Testbereich TR2 und den dritten Verbindungsabschnitten 150c sind).
  • Die vierten Drähte 150 können ferner vierte Durchkontaktierungen 150v aufweisen. Die vierten Durchkontaktierungen 150v können das Filmsubstrat 110 teilweise durchdringen. Beispielsweise können die vierten Durchkontaktierungen 150v Teile der vierten Drähte 150 sein, welche den Chip-Montagebereich CR durchdringen.
  • Die ersten Drähte 120, die zweiten Drähte 130, die dritten Drähte 140 und die vierten Drähte 150 können beispielsweise Aluminium (Al) oder Kupfer (Cu) aufweisen. Beispielsweise können die ersten Drähte 120, die zweiten Drähte 130, die dritten Drähte 140 und die vierten Drähte 150 aus Al- oder Cu-Folie gebildet sein.
  • Die ersten Drähte 120, die zweiten Drähte 130, die dritten Drähte 140, die vierten Drähte 150, die ersten Verbindungsabschnitte 120c, die zweiten Verbindungsabschnitte 140c und die dritten Verbindungsabschnitte 150c können leitfähige Drähte sein, welche teilweise plattiert sind. Beispielsweise können die ersten Drähte 120, die zweiten Drähte 130, die dritten Drähte 140, die vierten Drähte 150, die ersten Verbindungsabschnitte 120c, die zweiten Verbindungsabschnitte 140c und die dritten Verbindungsabschnitte 150c teilweise mit wenigstens einem von Zinn (Sn), Gold (Au), Nickel (Ni), Blei (Pb) oder einer Kombination davon plattiert sein.
  • Die ersten Test-Kontaktstellen 162 können in dem ersten Testbereich TR1 gebildet sein. Die ersten Test-Kontaktstellen 162 können elektrisch mit den ersten Drähten 120 verbunden sein. Beispielsweise können die ersten Test-Kontaktstellen 162 auf der zweiten Oberfläche 110b des ersten Testbereichs TR1 gebildet sein. Die ersten Drähte 120 können elektrisch mit den ersten Test-Kontaktstellen 162 über die ersten Durchkontaktierungen 120v verbunden sein.
  • In einer Implementierung können die ersten Drähte 120 und die ersten Test-Kontaktstellen 162 getrennte Elemente sein. In einer Implementierung können die ersten Drähte 120 und die ersten Test-Kontaktstellen 162 integral gebildet sein. Beispielsweise können die ersten Test-Kontaktstellen 162 Teile der ersten Drähte 120 sein, welche plattiert sind.
  • Die zweiten Test-Kontaktstellen 164 können in dem ersten Testbereich TR1 gebildet sein. Die zweiten Test-Kontaktstellen 164 können elektrisch mit den zweiten Drähten 130 verbunden sein. Beispielsweise können die zweiten Test-Kontaktstellen 164 auf der zweiten Oberfläche 110b des ersten Testbereichs TR1 gebildet sein. Die zweiten erstreckten Abschnitte 134 der zweiten Drähte 130 können elektrisch mit den zweiten Test-Kontaktstellen 164 verbunden sein.
  • In einer Implementierung können die ersten Test-Kontaktstellen 162 und die zweiten Test-Kontaktstellen 164 in der ersten Richtung X1 angeordnet sind.
  • In einer Implementierung können die zweiten Drähte 130 und die zweiten Test-Kontaktstellen 164 getrennte Elemente sein. In einer Implementierung können die zweiten Drähte 130 und die zweiten Test-Kontaktstellen 164 integral gebildet sein. Beispielsweise können die zweiten Test-Kontaktstellen 164 Teile der zweiten Drähte 130 sein, welche plattiert sind.
  • In einer Implementierung können die dritten Test-Kontaktstellen 166 in dem zweiten Testbereich TR2 gebildet sein. In einer Implementierung können die dritten Test-Kontaktstellen 166 in dem ersten Testbereich TR1 oder in einem Bereich, welcher weder der erste Testbereich TR1 noch der zweite Bereich TR2 ist, gebildet sein.
  • Die dritten Test-Kontaktstellen 166 können elektrisch mit den dritten Drähten 140 verbunden sein. Beispielsweise können die dritten Test-Kontaktstellen 166 auf der zweiten Oberfläche 110b des zweiten Testbereichs TR2 gebildet sein, und einige der dritten Drähte 140, welche auf der zweiten Oberfläche 110b des Packagebereichs PR gebildet sind, können elektrisch mit den dritten Test-Kontaktstellen 166 verbunden sein.
  • In einer Implementierung können die dritten Drähte 140 und die dritten Test-Kontaktstellen 166 getrennte Elemente sein. In einer Implementierung können die dritten Drähte 140 und die dritten Test-Kontaktstellen 166 integral gebildet sein. Beispielsweise können die dritten Test-Kontaktstellen 166 Teile der dritten Drähte 140 sein, welche plattiert sind.
  • In einer Implementierung können die vierten Test-Kontaktstellen 168 in dem ersten Testbereich TR1 gebildet sein. In einer Implementierung können die vierten Test-Kontaktstellen 168 in dem zweiten Testbereich TR2 gebildet sein oder in einem Bereich, welcher weder der erste Testbereich TR1 noch der zweite Bereich TR2 ist.
  • Die vierten Test-Kontaktstellen 168 können elektrisch mit den vierten Drähten 150 verbunden sein. Beispielsweise können die vierten Test-Kontaktstellen 168 auf der zweiten Oberfläche 110b des ersten Testbereichs TR1 gebildet sein, und einige der vierten Drähte 150, welche auf der zweiten Oberfläche 110b des Packagebereichs PR gebildet sind, können elektrisch mit den vierten Test-Kontaktstellen 168 verbunden sein.
  • Die vierten Drähte 150 und die vierten Test-Kontaktstellen 168 wurden als getrennte Elemente beschrieben, die vorliegende Offenbarung ist jedoch nicht darauf beschränkt. Beispielsweise können die vierten Drähte 150 und die vierten Test-Kontaktstellen 168 integral gebildet sein. Beispielsweise können die vierten Test-Kontaktstellen 168 Teile der vierten Drähte 150 sein, welche plattiert sind.
  • Der erste und der zweite Fotolackfilm 172 und 174 können wenigstens teilweise die ersten Drähte 120, die zweiten Drähte 130, die dritten Drähte 140 und die vierten Drähte 150 freilegen.
  • Beispielsweise kann der erste Fotolackfilm 172 die ersten Drahtanschlüsse 120t und die ersten Verbindungsabschnitte 120c der ersten Drähte 120 freilegen beziehungsweise belichten und kann ebenso die zweiten Drahtanschlüsse 130t der zweiten Drähte 130, die dritten Drahtanschlüsse 140t der dritten Drähte 140 und die vierten Drahtanschlüsse 150t der vierten Drähte 150 freilegen. Demzufolge können die ersten Drahtanschlüsse 120t, die zweiten Drahtanschlüsse 130t und die dritten Drahtanschlüsse 140t mit dem Halbleiterchip 200 der 11 verbunden werden, und die ersten Verbindungsabschnitte 120c können mit der gedruckten Schaltung 300 der 15 verbunden werden.
  • Beispielsweise kann der zweite Fotolackfilm 174 die zweiten Verbindungsabschnitte 140c der dritten Drähte 140 freilegen und kann ebenso die dritten Verbindungsabschnitte 150c der vierten Drähte 150 freilegen. Demzufolge können die zweiten Verbindungsabschnitte 140c und die dritten Verbindungsabschnitte 150c mit dem Anzeigefeld 400 der 15 verbunden werden.
  • In einer Implementierung kann der zweite Fotolackfilm 174 die zweiten erstreckten Abschnitte 134 der zweiten Drähte 130 nicht freilegen. Beispielsweise kann der zweite Fotolackfilm 174 die zweiten erstreckten Abschnitte 134 der zweiten Drähte 130 vollständig bedecken.
  • Da elektronische Produkte in zunehmendem Maße in der Größe kompakt, dünn und leichtgewichtig wurden, haben die Anforderungen an Filme für kompakte Packagesubstrate für solche elektronischen Produkte zugenommen. Der Film gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung kann Testdrähte vorsehen, welche Eingangsdrähte vermeiden können. Demnach kann ein Film für ein kompaktes Packagesubstrat vorgesehen sein.
  • In einer Implementierung können die zweiten Drähte 130, welche die ersten Drähte 120 vermeiden können, welche auf der ersten Oberfläche 110a gebildet sind, unter Verwendung der zweiten Durchkontaktierungen 130v vorgesehen sein. Diese Struktur kann einen ausreichend großen Raum für die ersten Drähte 120 auf der ersten Oberfläche 110a vorsehen. Demzufolge kann ein minimaler Pitch beziehungsweise Abstand zwischen den ersten Drähten 120 sichergestellt werden, und ein Film für ein Packagesubstrat kann in der Größe verringert werden.
  • 6 veranschaulicht eine Layoutansicht eines Films für ein Packagesubstrat gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung. Zur Zweckmäßigkeit können Beschreibungen von Elementen oder Merkmalen, welche bereits obenstehend unter Bezugnahme auf die 1 bis 5 beschrieben wurden, ausgelassen oder wenigstens vereinfacht werden. 6 veranschaulicht eine erste Oberfläche 110a eines Films für ein Packagesubstrat gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung.
  • Bezug nehmend auf 6 können einige einer Mehrzahl von zweiten Durchkontaktierungen 130v einen Packagebereich PR nicht durchdringen.
  • Beispielsweise können einige einer Mehrzahl von zweiten Drähten 130 zweite Durchkontaktierungen 130v aufweisen, welche einen Testbereich TR1 durchdringen. Demzufolge können sich einige der zweiten Drähte 130 entlang der ersten Oberfläche 110a des Packagebereichs PR und der ersten Oberfläche 110a des ersten Testbereichs TR1 erstrecken. Einige der zweiten Drähte 130 können zweite Durchkontaktierungen 130v aufweisen, welche den Packagebereich PR durchdringen.
  • In einer Implementierung können die zweiten Durchkontaktierungen 130v, welche den ersten Testbereich TR1 durchdringen, mit zweiten Test-Kontaktstellen 164 verbunden sein.
  • In einer Implementierung können einige der zweiten Test-Kontaktstellen 164 parallel zu ersten Test-Kontaktstellen 162 angeordnet sein. Beispielsweise können einige der zweiten Test-Kontaktstellen 164 in einer zweiten Richtung Y zusammen mit den ersten Test-Kontaktstellen 162 angeordnet sein.
  • 7 veranschaulicht eine Layoutansicht eines Films für ein Packagesubstrat gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung. Zur Zweckmäßigkeit können Beschreibungen von Elementen oder Merkmalen, welche bereits obenstehend unter Bezugnahme auf die 1 bis 5 beschrieben wurden, ausgelassen oder wenigstens vereinfacht werden. 7 veranschaulicht eine zweite Oberfläche 110b eines Films für ein Packagesubstrat gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung.
  • Bezug nehmend auf 7 können zweite Test-Kontaktstellen 164 in einem zweiten Testbereich TR2 gebildet sein. Die zweiten Test-Kontaktstellen 164 können elektrisch mit zweiten Drähten 130 verbunden sein.
  • Beispielsweise können die zweiten Test-Kontaktstellen 164 auf der zweiten Oberfläche 110b des zweiten Testbereichs TR2 gebildet sein. Zweite erstreckte Abschnitte 134 von zweiten Drähten 130 können elektrisch mit den zweiten Test-Kontaktstellen 164 verbunden sein.
  • Beispielsweise können sich die zweiten erstreckten Abschnitte 134 sich von zweiten Durchkontaktierungen 130v in einer dritten Richtung X2 erstrecken und können mit den zweiten Test-Kontaktstellen 164 verbunden sein. Demzufolge können sich die zweiten erstreckten Abschnitte 134 von den zweiten Durchkontaktierungen 130v zu dem Rand des Packagebereichs PR auf der zweiten Oberfläche 110b erstrecken.
  • Demzufolge kann der Film gemäß der beispielhaften Ausführungsform der 7 einen ausreichend großen Raum in einem ersten Testbereich TR1 sicherstellen und kann demnach die Charakteristiken eines Halbleiterchips, welcher darauf zu montieren ist, verbessern. Beispielsweise kann der Film gemäß der beispielhaften Ausführungsform der 7 einen Raum zum Bilden eines Leistungsbereiches oder eines Massebereiches in dem Testbereich TR1 sicherstellen und kann demnach die Charakteristiken eines Halbleiterchips, welcher darauf zu montieren ist, verbessern.
  • 8 veranschaulicht eine Layoutansicht eines Films für ein Packagesubstrat gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung. Zur Zweckmäßigkeit können Beschreibungen von Elementen oder Merkmalen, welche bereits obenstehend unter Bezugnahme auf die 1 bis 5 beschrieben wurden, ausgelassen oder wenigstens vereinfacht werden. 8 veranschaulicht eine zweite Oberfläche 110b eines Films für ein Packagesubstrat gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung.
  • Bezug nehmend auf 8 kann ein Filmsubstrat 110 ferner einen dritten Testbereich TR3 aufweisen.
  • Der dritte Testbereich TR3 kann benachbart zu einem Packagebereich PR sein. Beispielsweise kann der dritte Testbereich TR3 entlang einer Seite des Packagebereichs PR gebildet sein, wo ein erster und ein zweiter Testbereich TR1 und TR2 nicht gebildet sind (beispielsweise zwischen Enden des ersten und zweiten Testbereichs TR1 und TR2).
  • In einer Implementierung können zweite Test-Kontaktstellen 164 in dem dritten Testbereich TR3 gebildet sein. Die zweiten Test-Kontaktstellen 164 können elektrisch mit zweiten Drähten 130 verbunden sein.
  • Zum Beispiel können die zweiten Test-Kontaktstellen 164 auf der zweiten Oberfläche 110b des dritten Testbereichs TR3 gebildet sein. Zweite erstreckte Abschnitte 134 der zweiten Drähte 130 können elektrisch mit den zweiten Test-Kontaktstellen 164 verbunden sein. Demzufolge können sich die zweiten erstreckten Abschnitte 134 von zweiten Durchkontaktierungen 130v zu dem Rand des Packagebereichs PR auf der zweiten Oberfläche 110b erstrecken.
  • 9 veranschaulicht eine Layoutansicht eines Films für ein Packagesubstrat gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung. 10 veranschaulicht eine Querschnittsansicht, aufgenommen entlang einer Linie C-C' der 9. Zur Zweckmäßigkeit können Beschreibungen von Elementen oder Merkmalen, welche bereits obenstehend unter Bezugnahme auf die 1 bis 5 beschrieben wurden, ausgelassen oder zumindest vereinfacht werden. 9 veranschaulicht eine erste Oberfläche 110a eines Films für ein Packagesubstrat gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung.
  • Bezug nehmend auf die 9 und 10 können erste Test-Kontaktstellen 162 auf der ersten Oberfläche 110a eines ersten Testbereichs TR1 gebildet sein.
  • Beispielsweise können die ersten Test-Kontaktstellen 162 benachbart zu ersten Verbindungsabschnitten 120c von ersten Drähten 120 sein. Die ersten Drähte 120 können erste Durchkontaktierungen 120v nicht aufweisen. Demzufolge können sich die ersten Drähte 120 entlang der ersten Oberfläche 110a eines Packagebereichs PR erstrecken und können mit den ersten Test-Kontaktstellen 162 verbunden sein.
  • In einer Implementierung können die ersten Test-Kontaktstellen 162 mit zweiten Test-Kontaktstellen 164 überlappen. Beispielsweise können, wie in 10 veranschaulicht ist, die ersten Test-Kontaktstellen 162, welche auf der ersten Oberfläche 110a des ersten Testbereichs TR1 gebildet sind, mit den zweiten Test-Kontaktstellen 164 überlappen, welche auf einer zweiten Oberfläche 110b des ersten Testbereichs TR1 gebildet sind.
  • Halbleiterpackages gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung werden hierin nachstehend unter Bezugnahme auf die 11 bis 14 beschrieben werden.
  • Die 11 und 12 veranschaulichen Querschnittsansichten eines Halbleiterpackages gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung. Zur Zweckmäßigkeit können Beschreibungen von Elementen oder Merkmalen, welche bereits obenstehend unter Bezugnahme auf die 1 bis 10 beschrieben wurden, ausgelassen oder zumindest vereinfacht werden.
  • Bezug nehmend auf die 11 und 12 kann das Halbleiterpackage gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung einen Film für ein Packagesubstrat und einen Halbleiterchip 200 aufweisen.
  • Der Film kann ein beliebiger der Filme sein, welche obenstehend unter Bezugnahme auf die 1 bis 10 beschrieben wurden.
  • Der Halbleiterchip 200 kann auf dem Film montiert sein. Beispielsweise kann der Halbleiterchip 200 in einem Chip-Montagebereich eines Filmsubstrats 110 montiert sein. In einer Implementierung kann der Halbleiterchip 200 eine integrierte Anzeigetreiberschaltung (DDI) aufweisen.
  • Der Halbleiterchip 200 kann eine erste Chip-Kontaktstelle 202, eine zweite Chip-Kontaktstelle 204, eine dritte Chip-Kontaktstelle 206 und eine vierte Chip-Kontaktstelle 208 aufweisen.
  • Die erste Chip-Kontaktstelle 202 des Halbleiterchips 200 kann elektrisch mit einem ersten Draht 120 verbunden sein. Beispielsweise kann, wie in 11 veranschaulicht ist, die erste Chip-Kontaktstelle mit der oberen Oberfläche eines ersten Drahtanschlusses 120t verbunden sein. Demzufolge kann sich der erste Draht 120 von der ersten Chip-Kontaktstelle 202 in einer ersten Richtung X1 erstrecken.
  • In einer Implementierung kann die erste Chip-Kontaktstelle 202 ein Eingangsanschluss einer DDI sein. Demzufolge kann der Eingangsanschluss des Halbleiterchips 200 mit dem ersten Draht 120, welcher ein Eingangsdraht ist, verbunden sein.
  • Die zweite Chip-Kontaktstelle 204 des Halbleiterchips 200 kann elektrisch mit einem zweiten Draht 130 verbunden sein. Beispielsweise kann, wie in 12 veranschaulicht ist, die zweite Chip-Kontaktstelle 204 mit der oberen Oberfläche eines zweiten Drahtanschlusses 130t verbunden sein. Demzufolge kann sich ein erster erstreckter Abschnitt 132 des zweiten Drahtes 130 von der zweiten Chip-Kontaktstelle 204 in der ersten Richtung erstrecken.
  • In einer Implementierung kann die zweite Chip-Kontaktstelle 204 ein Testanschluss einer DDI sein. Demzufolge kann der Testanschluss des Halbleiterchips 200 mit dem zweiten Draht 130, welcher ein Testdraht ist, verbunden sein. Beispielsweise kann die zweite Chip-Kontaktstelle 204 ein Testanschluss sein, welcher zum Testen eines Halbleiterpackages verwendet wird, eher als ein Eingangs- oder Ausgangsanschluss, welcher zum Betreiben einer Anzeige verwendet wird.
  • In einer Implementierung kann eine zweite Durchkontaktierung 130v einen Teil des Packagebereichs PR zwischen dem Halbleiterchip 200 und dem ersten Testbereich TR1 durchdringen.
  • Die dritte Chip-Kontaktstelle 206 des Halbleiterchips 200 kann elektrisch mit einem dritten Draht 140 verbunden sein. Beispielsweise kann, wie in 11 veranschaulicht ist, die dritte Chip-Kontaktstelle 206 mit der oberen Oberfläche eines dritten Drahtanschlusses 140t verbunden sein. Demzufolge kann sich der dritte Draht 140 von der dritten Chip-Kontaktstelle 206 in einer dritten Richtung X2 erstrecken.
  • In einer Implementierung kann die dritte Chip-Kontaktstelle 206 ein erster Ausgangsanschluss einer DDI sein. Demzufolge kann der erste Ausgangsanschluss des Halbleiterchips 200 mit dem dritten Draht 140 verbunden sein, welcher ein erster Ausgangsdraht ist.
  • Die vierte Chip-Kontaktstelle 208 des Halbleiterchips 200 kann elektrisch mit einem vierten Draht 150 verbunden sein. Beispielsweise kann, wie in 11 veranschaulicht ist, die vierte Chip-Kontaktstelle 208 mit der oberen Oberfläche eines vierten Drahtanschlusses 150t verbunden sein. Demzufolge kann sich der vierte Draht 150 von der vierten Chip-Kontaktstelle 208 erstrecken.
  • In einer Implementierung kann die vierte Chip-Kontaktstelle 208 ein zweiter Ausgangsanschluss einer DDI sein. Demzufolge kann der zweite Ausgangsanschluss des Halbleiterchips 200 mit dem vierten Draht 150 verbunden sein, welcher ein zweiter Ausgangsdraht ist.
  • Die 13 und 14 veranschaulichen Querschnittsansichten eines Halbleiterpackages gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung. Zur Zweckmäßigkeit können Beschreibungen von Elementen oder Merkmalen, welche bereits obenstehend unter Bezugnahme auf die 1 bis 12 beschrieben wurden, ausgelassen oder zumindest vereinfacht sein.
  • Bezug nehmend auf die 13 und 14 kann das Halbleiterpackage gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung einen Testbereich nicht aufweisen.
  • Beispielsweise kann ein Filmsubstrat 110 einen ersten und zweiten Testbereich TR1 und TR2, welche benachbart zu einem Packagebereich PR sind, nicht aufweisen. Beispielsweise kann das Halbleiterpackage gemäß der beispielhaften Ausführungsform der 13 und 14 durch ein Entfernen des ersten und des zweiten Testbereichs TR1 und TR2 von dem Halbleiterpackage gemäß der beispielhaften Ausführungsform der 11 und 12 erhalten werden.
  • Demzufolge kann sich, wie in 13 veranschaulicht ist, ein erster Draht 120 von einer ersten Chip-Kontaktstelle 202 zu dem Rand einer zweiten Oberfläche 110b eines Filmsubstrats 110 erstrecken. Ein erster Verbindungsabschnitt 120c des ersten Drahtes 120 kann benachbart zu dem Rand der zweiten Oberfläche 110b des Filmsubstrats 110 angeordnet sein.
  • Ebenso kann, wie in 12 veranschaulicht ist, ein zweiter erstreckter Abschnitt 134 eines zweiten Drahtes 130 sich von einer zweiten Durchkontaktierung 130v zu dem Rand der zweiten Oberfläche 110b des Filmsubstrats 110 erstrecken. Ein zweiter Fotolackfilm 174 kann die obere Oberfläche des zweiten erstreckten Abschnitts 134 des zweiten Drahtes 130 vollständig bedecken.
  • Anzeigevorrichtungen gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung werden hierin nachstehend unter Bezugnahme auf die 15 bis 17 beschrieben werden.
  • 15 veranschaulicht eine perspektivische Ansicht einer Anzeigevorrichtung gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung. 16 veranschaulicht eine Querschnittsansicht der Anzeigevorrichtung gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung. Zur Zweckmäßigkeit können Beschreibungen von Elementen oder Merkmalen, welche bereits obenstehend unter Bezugnahme auf die 1 bis 14 beschrieben wurden, ausgelassen oder zumindest vereinfacht sein.
  • Bezug nehmend auf 15 und 16 kann die Anzeigevorrichtung gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung Halbleiterpackages 100, eine Leiterplatte 300 und ein Anzeigefeld 400 aufweisen.
  • Die Halbleiterpackages 100 können elektrisch mit der Leiterplatte 300 und dem Anzeigefeld 400 verbunden sein. Jedes der Halbleiterpackages 100 kann Signale, welche durch die Leiterplatte 300 vorgesehen sind, empfangen, und kann die empfangenen Signale zu dem Anzeigefeld 400 ausgeben.
  • Die Halbleiterpackages 100 können Chip-auf-Film (COF)-Halbleiterpackages sein. Beispielsweise können die Halbleiterpackages 100 Halbleiterchips 200 darauf montiert haben. Die Halbleiterchips 200 können Farben durch ein Steuern einer Mehrzahl von Pixeln des Anzeigefeldes 400 realisieren. In einer Implementierung können die Halbleiterchips 200 DDIs sein. Jedes der Halbleiterpackages 100 kann ein beliebiges eines der Halbleiterpackages sein, welche obenstehend unter Bezugnahme auf die 11 bis 14 beschrieben wurden.
  • Die Leiterplatte 300 kann mit ersten Seiten der Halbleiterpackages 100 verbunden sein. Beispielsweise kann die Leiterplatte beziehungsweise die gedruckte Schaltung 300 gedruckte Schaltungsdrähte 302 aufweisen, welche auf der Oberfläche der Leiterplatte 300 gebildet sind. Jeder der gedruckten Schaltungsdrähte 302 der Leiterplatte 300 kann elektrisch mit einem ersten Verbindungsabschnitt 120c eines ersten Drahtes 120 verbunden sein. Die Leiterplatte 300 kann beispielsweise eine flexible gedruckte Schaltung beziehungsweise eine flexible Leiterplatte (FPC) sein.
  • In einer Implementierung kann die Leiterplatte 300 eine oder mehrere integrierte Treiberschaltungs (IC)-Chips aufweisen, welche Leistung und Signale zu derselben Zeit auf die Halbleiterpackages 100 ausüben.
  • Das Anzeigefeld 400 kann mit zweiten Seiten der Halbleiterpackages 100 verbunden sein. Beispielsweise kann das Anzeigefeld 400 Anzeigefelddrähte 402 aufweisen, welche auf der Oberfläche des Anzeigefeldes 400 gebildet sind. Jeder der Anzeigefelddrähte 402 kann elektrisch mit einem zweiten Verbindungsabschnitt 140c eines dritten Drahtes 140 und einem dritten Verbindungsabschnitt 150c eines vierten Drahtes 150 verbunden sein.
  • Das Anzeigefeld 400 kann ein Anzeigesubstrat 410 und einen Bildbereich 420 aufweisen, welcher auf dem Anzeigesubstrat 410 gebildet ist. Das Anzeigesubstrat 410 kann beispielsweise ein Glassubstrat oder ein flexibles Substrat sein. In dem Bildbereich 420 kann eine Mehrzahl von Pixeln gebildet sein. Die Pixel des Bildbereichs 420 können in Übereinstimmung mit Signalen, welche durch die Halbleiterpackages 100 vorgesehen sind, arbeiten.
  • Die Halbleiterpackages 100 können elektrisch mit dem Anzeigefeld 400 verbunden sein und können die Funktionen eines Gatetreibers oder eines Sourcetreibers durchführen. Beispielsweise können die Halbleiterpackages 100 mit Gateleitungen des Anzeigefeldes 400 verbunden sein und können die Funktion eines Gatetreibers durchführen. Alternativ können die Halbleiterpackages 100 mit Sourceleitungen des Anzeigefeldes 400 verbunden sein und können die Funktionen eines Sourcetreibers durchführen.
  • Das Anzeigefeld 400 kann beispielsweise wenigstens eines von einem Flüssigkristallanzeige (LCD)-Feld, einem Leuchtdioden (LED)-Feldes, einem organischen LED (OLED)-Feld und einem Plasmaanzeigefeld (PDP) aufweisen.
  • In einer Implementierung kann ein einzelnes Halbleiterpackage 100 zwischen der Leiterplatte 300 und dem Anzeigefeld 400 verbunden sein. Beispielsweise kann in einem Fall, in dem das Anzeigefeld 400 zum Vorsehen eines Bildschirms kleiner Größe ist, wie beispielsweise demjenigen eines Mobiltelefons, oder zum Unterstützen einer niedrigen Auflösung, die Anzeigevorrichtung gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung nur ein Halbleiterpackage 100 aufweisen.
  • In einer Implementierung kann eine Mehrzahl von Halbleiterpackages 100 zwischen der Leiterplatte 300 und dem Anzeigefeld 400 verbunden sein. Beispielsweise kann in einem Fall, in dem das Anzeigefeld 400 zum Vorsehen eines Bildschirms großer Größe ist, wie beispielsweise demjenigen eines Fernsehers (TV = Television = Fernseher), oder zum Unterstützen einer hohen Auflösung, die Anzeigevorrichtung gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung eine Mehrzahl von Halbleiterpackages 100 aufweisen.
  • 17 veranschaulicht eine Querschnittsansicht einer Anzeigevorrichtung gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung. Zur Zweckmäßigkeit können Beschreibungen von Elementen oder Merkmalen, welche bereits obenstehend unter Bezugnahme auf die 1 bis 16 beschrieben wurden, ausgelassen oder zumindest vereinfacht sein.
  • Bezug nehmend auf 17 kann ein Halbleiterpackage 100 teilweise gebogen sein.
  • Beispielsweise kann ein Teil des Halbleiterpackages 100, welches benachbart zu einem Anzeigefeld 400 ist, gebogen sein. Demzufolge können eine Leiterplatte 300 und das Anzeigefeld 400 einander zugewandt sein. In einer Implementierung kann eine zweite Oberfläche 110b des Halbleiterpackages 100 in Kontakt mit der unteren Oberfläche des Anzeigefeldes 400 platziert sein. In einer Implementierung kann ein Halbleiterchip 200 unter dem Anzeigefeld 400 angeordnet sein.
  • Demzufolge kann die Anzeigevorrichtung gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung zum Verringern der Größe eines elektronischen Produkts beitragen. Beispielsweise kann in einem Fall, in dem das Anzeigefeld 400 auf ein Mobiltelefon oder einen TV angewandt wird, die Einfassung des Mobiltelefons oder des TV verringert sein.
  • Ein Verfahren zum Herstellen eines Films für ein Packagesubstrat gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung wird hierin nachstehend unter Bezugnahme auf die 1 bis 5 und 18 bis 20 beschrieben werden.
  • 18 veranschaulicht ein Flussdiagramm eines Verfahrens zum Herstellen eines Films für ein Packagesubstrat gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung. Die 19 und 20 veranschaulichen Querschnittsansichten von Stufen beim Verfahren zum Herstellen eines Films für ein Packagesubstrat gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung. Zur Zweckmäßigkeit können Beschreibungen von Elementen oder Merkmalen, welche bereits obenstehend unter Bezugnahme auf die 1 bis 17 beschrieben wurden, ausgelassen oder zumindest vereinfacht sein.
  • Bezug nehmend auf die 18 bis 20 kann ein Filmsubstrat 110 vorgesehen werden (S10).
  • Das Filmsubstrat 110 kann eine erste und eine zweite Oberfläche 110a und 110b aufweisen, welche entgegengesetzt zueinander sind.
  • Das Filmsubstrat 110 kann ferner einen Packagebereich PR, einen ersten Testbereich TR1 und einen zweiten Testbereich TR2 aufweisen. Der Packagebereich PR kann benachbart zu sowohl dem ersten als auch dem zweiten Testbereich TR1 und TR2 sein.
  • Danach können ein erster, ein zweiter, ein dritter und ein vierter Draht 120, 130, 140 und 150 gebildet werden (S12).
  • Beispielsweise können der erste, zweite, dritte und vierte Draht 120, 130, 140 und 150 durch ein Strukturieren einer Metallschicht gebildet werden. Das Strukturieren der Metallschicht kann durch beispielsweise Gießen, Laminieren oder Elektroplattieren durchgeführt werden.
  • In einer Implementierung können eine erste, eine zweite, eine dritte und eine vierte Test-Kontaktstelle 162, 164, 166 und 168 zusammen mit dem ersten, zweiten, dritten und vierten Draht 120, 130, 140 und 150 gebildet werden. Beispielsweise können die erste, zweite, dritte und vierte Test-Kontaktstelle 162, 164, 166 und 168 jeweils integral mit dem ersten, zweiten, dritten und vierten Draht 120, 130, 140 und 150 gebildet werden.
  • Bezug nehmend auf die 1 bis 5 und 18 können ein erster und ein zweiter Fotolackfilm 172 und 174 gebildet werden (S14).
  • Beispielsweise kann ein Löstopplack auf dem Filmsubstrat 110 durch Siebdruck beziehungsweise Filmdruck oder Tintenstrahldruck aufgebracht werden. Beispielsweise kann ein fotoabbildbarer Löstopplack auf das gesamte Filmsubstrat 110 durch Filmdruck oder Sprühbeschichten aufgebracht werden. In einer Implementierung kann ein Löstopplackmaterial vom Filmtyp auf dem Filmsubstrat 110 durch Laminieren befestigt werden.
  • Danach können unnötige Teile des Löstopplacks, welche auf dem Filmsubstrat 110 gebildet sind, durch Belichten oder Entwickeln entfernt werden. Beispielsweise kann Löstopplack auf dem Filmsubstrat 110 gebildet werden, um den ersten, zweiten, dritten und vierten Draht 120, 130, 140 und 150 wenigstens teilweise freizulegen.
  • Danach kann der Löstopplack, welcher auf dem Filmsubstrat 110 gebildet ist, durch beispielsweise Wärme, ultraviolettes (UV) Licht oder infrarotes (IR) Licht gehärtet werden.
  • Als ein Ergebnis kann der erste Fotolackfilm 172 gebildet werden, um einen ersten Drahtanschluss 120t, einen ersten Verbindungsabschnitt 120c, einen zweiten Drahtanschluss 130t, einen dritten Drahtanschluss 140t und einen vierten Drahtanschluss 150t freizulegen.
  • Ebenso kann der zweite Fotolackfilm 174 gebildet werden, um einen zweiten und dritten Verbindungsabschnitt 140c und 150c freizulegen. In einer Implementierung kann der zweite Fotolackfilm 174 einen zweiten erstreckten Abschnitt 134 des zweiten Drahtes 130 nicht freilegen.
  • Ein Verfahren zum Herstellen eines Halbleiterpackages gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung wird hierin nachstehend unter Bezugnahme auf die 11 bis 14 und 19 beschrieben werden.
  • 21 veranschaulicht ein Flussdiagramm eines Verfahrens zum Herstellen eines Halbleiterpackages gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung. Zur Zweckmäßigkeit können Beschreibungen von Elementen oder Merkmalen, welche bereits obenstehend unter Bezugnahme auf die 1 bis 20 beschrieben wurden, ausgelassen oder zumindest vereinfacht werden.
  • Bezug nehmend auf 21 kann ein Film für ein Packagesubstrat vorgesehen werden (S20).
  • Der Film kann ein beliebiger einer der Filme sein, welche obenstehend unter Bezugnahme auf die 1 bis 10 beschrieben wurden.
  • Der Film kann durch beispielsweise das Verfahren zum Herstellen eines Films für ein Packagesubstrat gemäß der beispielhaften Ausführungsform der 18 gebildet werden.
  • Bezug nehmend auf die 11, 12 und 21 kann ein Halbleiterchip 200 auf dem Film montiert werden (S22).
  • Beispielsweise kann der Halbleiterchip 200 in einem Chip-Montagebereich CR eines Filmsubstrats 110 montiert werden. In einer Implementierung kann der Halbleiterchip 200 ein DDI sein.
  • Eine erste Chip-Kontaktstelle 202 des Halbleiterchips 200 kann elektrisch mit einem ersten Draht 120 verbunden werden. Eine zweite Chip-Kontaktstelle 204 des Halbleiterchips 200 kann elektrisch mit einem zweiten Draht 130 verbunden werden. Eine dritte Chip-Kontaktstelle 206 des Halbleiterchips 200 kann elektrisch mit einem dritten Draht 140 verbunden werden. Eine vierte Chip-Kontaktstelle 208 des Halbleiterchips 200 kann elektrisch mit einem vierten Draht 150 verbunden werden.
  • Bezug nehmend auf die 13, 14 und 21 kann ein erster und ein zweiter Testbereich TR1 und TR2 des Films entfernt werden (S24).
  • Vor dem Entfernen des ersten und zweiten Testbereichs TR1 und TR2 können die Charakteristiken des Halbleiterchips 200 getestet werden.
  • Beispielsweise können die Charakteristiken des Halbleiterchips 200 unter Verwendung einer Messvorrichtung getestet werden, welche einen Geber beziehungsweise Messfühler hat. Beispielsweise kann die Messvorrichtung auf einer zweiten Oberfläche 110b des Filmsubstrats 110 vorgesehen sein. Danach kann der Messfühler der Messvorrichtung in Kontakt mit der ersten Test-Kontaktstelle 162, der zweiten Test-Kontaktstelle 164, der dritten Test-Kontaktstelle 166 und/oder der vierten Test-Kontaktstelle 168 platziert werden, um die Charakteristiken des Halbleiterchips 200 zu testen.
  • Ein Verfahren zum Herstellen einer Anzeigevorrichtung gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung wird hierin nachstehend unter Bezugnahme auf die 15 bis 17 und 22 beschrieben werden.
  • 22 veranschaulicht ein Flussdiagramm eines Verfahrens zum Herstellen einer Anzeigevorrichtung gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung. Zur Zweckmäßigkeit können Beschreibungen von Elementen oder Merkmalen, welche bereits obenstehend unter Bezugnahme auf die 1 bis 21 beschrieben wurden, ausgelassen oder zumindest vereinfacht werden.
  • Bezug nehmend auf 22 kann ein Halbleiterpackage 100 vorgesehen werden (S30).
  • Das Halbleiterpackage 100 kann ein beliebiges eines der Halbleiterpackages sein, welche obenstehend unter Bezugnahme auf die 11 bis 14 beschrieben wurden.
  • Danach können eine Leiterplatte 300 und ein Anzeigefeld 400 an dem Halbleiterpackage 100 befestigt werden (S32).
  • Beispielsweise kann, wie in den 15 und 16 veranschaulicht ist, die Leiterplatte 300 gebildet werden, um elektrisch mit einem ersten Verbindungsabschnitt 120c eines ersten Drahtes 120 verbunden zu sein, und das Anzeigefeld 400 kann gebildet werden, um elektrisch mit einem zweiten Verbindungsabschnitt 140c eines dritten Drahtes 140 und einem dritten Verbindungsabschnitt 150c eines vierten Drahtes 150 verbunden zu sein.
  • Danach kann das Halbleiterpackage 100 teilweise gebogen werden, wie in 17 veranschaulicht ist. Beispielsweise kann ein Teil des Halbleiterpackages 100, welcher benachbart zu dem Anzeigefeld 400 ist, gebogen werden. Als ein Ergebnis kann eine Anzeigevorrichtung, welche die Leiterplatte 300 und das Anzeigefeld 400, welche einander zugewandt sind, hat, hergestellt werden.
  • Auf dem Wege der Zusammenfassung und Rückschau können Feindrahtstrukturen in dem COF-Package gebildet werden, und das COF-Package hat Aufmerksamkeit als ein Hochintegrationsdichte-Package erregt.
  • Beispielhafte Ausführungsformen wurden hierin offenbart, und obwohl spezifische Begriffe eingesetzt werden, werden sie verwendet und müssen interpretiert werden in einem generischen und beschreibenden Sinn ausschließlich und nicht für den Zweck der Beschränkung. In einigen Beispielen können, wie es für Fachleute im Gebiet des Einreichens der vorliegenden Anmeldung offensichtlich ist, Merkmale, Charakteristiken und/oder Elemente, welche in Verbindung mit einer bestimmten Ausführungsform beschrieben sind, einzeln oder in Kombination mit Merkmalen, Charakteristiken und/oder Elementen verwendet werden, welche in Verbindung mit anderen Ausführungsformen beschrieben sind, solange nicht anders spezifisch angezeigt. Demzufolge wird durch Fachleute verstanden werden, dass verschiedene Änderungen in der Form und den Details getätigt werden können, ohne vom Gedanken und Umfang der vorliegenden Erfindung, wie sie in den folgenden Ansprüchen erläutert ist, abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 1020170137369 [0001]
    • KR 1020180012957 [0001]

Claims (20)

  1. Anzeigevorrichtung, die Folgendes aufweist: ein Filmsubstrat (110), welches eine erste Oberfläche (110a) und eine zweite Oberfläche (110b) aufweist, wobei die erste Oberfläche (110a) entgegengesetzt zu der zweiten Oberfläche (110b) ist; einen Halbleiterchip (200), welcher auf der ersten Oberfläche (110a) angeordnet ist, wobei der Halbleiterchip (200) einen Eingangsanschluss (202) und einen Testanschluss (204) aufweist, welche in einer ersten Richtung (Y) angeordnet sind; einen ersten Draht (120), welcher sich von dem Eingangsanschluss (202) auf der ersten Oberfläche (110a) entlang einer zweiten Richtung (X1) erstreckt, welche die erste Richtung (Y) schneidet; und einen zweiten Draht (130), der Folgendes aufweist: einen ersten erstreckten Abschnitt (132), welcher sich entlang der ersten Oberfläche (110a) erstreckt, einen zweiten erstreckten Abschnitt (134), welcher sich entlang der zweiten Oberfläche (110b) erstreckt, und eine erste Durchkontaktierung (130v), welche das Filmsubstrat (110) durchdringt und den ersten erstreckten Abschnitt (132) und den zweiten erstreckten Abschnitt (134) verbindet, wobei: der erste erstreckte Abschnitt (132) sich von dem Testanschluss (204) in der zweiten Richtung (X1) erstreckt und mit der ersten Durchkontaktierung (130v) verbunden ist, und der zweite erstreckte Abschnitt (134) sich von der ersten Durchkontaktierung (130v) zu einem Rand der zweiten Oberfläche (110b) erstreckt.
  2. Anzeigevorrichtung nach Anspruch 1, wobei der zweite erstreckte Abschnitt (134) sich in der zweiten Richtung (X1) erstreckt.
  3. Anzeigevorrichtung nach Anspruch 1, wobei der zweite erstreckte Abschnitt (134) wenigstens teilweise mit dem ersten Draht (120) überlappt.
  4. Anzeigevorrichtung nach Anspruch 1, wobei der erste erstreckte Abschnitt (132) nicht mit dem ersten Draht (120) überlappt.
  5. Anzeigevorrichtung nach Anspruch 1, ferner aufweisend einen Fotolackfilm (172), wobei: der erste Draht (120) einen Verbindungsabschnitt (120c) benachbart zu einem Rand der ersten Oberfläche (110a) aufweist, und der Fotolackfilm (172) eine obere Oberfläche des Verbindungsabschnitts (120c) freilegt.
  6. Anzeigevorrichtung nach Anspruch 1, ferner aufweisend einen Fotolackfilm (174), welcher eine obere Oberfläche des zweiten erstreckten Abschnitts (134) vollständig bedeckt.
  7. Anzeigevorrichtung nach Anspruch 1, wobei der Halbleiterchip (200) eine integrierte Anzeigetreiberschaltung (DDI) ist.
  8. Anzeigevorrichtung nach Anspruch 1, ferner aufweisend eine flexible Leiterplatte (300) (FPC), welche mit dem ersten Draht (120) verbunden ist.
  9. Anzeigevorrichtung nach Anspruch 1, ferner aufweisend einen dritten Draht (140), wobei: der Halbleiterchip (200) ferner einen ersten Ausgangsanschluss (206) aufweist, und der dritte Draht (140) sich von dem ersten Ausgangsanschluss (206) erstreckt.
  10. Anzeigevorrichtung nach Anspruch 9, ferner aufweisend: eine Leiterplatte (300), welche mit dem ersten Draht (120) verbunden ist; und ein Anzeigefeld (400), welches mit dem dritten Draht (140) verbunden ist.
  11. Anzeigevorrichtung nach Anspruch 9, ferner aufweisend einen vierten Draht (150) und ein Anzeigefeld (400), wobei: der Halbleiterchip (200) ferner einen zweiten Ausgangsanschluss (208) aufweist, der vierte Draht (150) sich von dem zweiten Ausgangsanschluss (208) erstreckt, und ein Anzeigefeld (400) mit dem dritten (140) und vierten (150) Draht verbunden ist.
  12. Halbleiterpackage, das Folgendes aufweist: ein Filmsubstrat (110), welches einen Packagebereich (PR) und einen ersten Testbereich (TR1) aufweist, welche benachbart zueinander sind, wobei das Filmsubstrat (110) eine erste Oberfläche (110a) und eine zweite Oberfläche (110b) aufweist, wobei die erste Oberfläche (110a) entgegengesetzt zu der zweiten Oberfläche (110b) ist; einen Halbleiterchip (200), welcher auf der ersten Oberfläche (110a) angeordnet ist und eine erste Chip-Kontaktstelle (202) und eine zweite Chip-Kontaktstelle (204) aufweist, welche in einer ersten Richtung (Y1) angeordnet sind; eine erste Test-Kontaktstelle (164), welche auf der zweiten Oberfläche des ersten Testbereichs (TR1) angeordnet ist; einen ersten Draht (120), welcher auf der ersten Oberfläche (110a) des Packagebereichs (PR) und der ersten Oberfläche des ersten Testbereichs (TR1) angeordnet ist, wobei sich der erste Draht (120) von der ersten Chip-Kontaktstelle (202) in einer zweiten Richtung (X1), welche die erste Richtung (Y) schneidet, erstreckt; und einen zweiten Draht (130), welcher die zweite Chip-Kontaktstelle (204) und die erste Test-Kontaktstelle (164) verbindet, wobei der zweite Draht (130) eine erste Durchkontaktierung (130v) aufweist, welche einen Teil des Packagebereichs (PR) zwischen dem Halbleiterchip (200) und dem ersten Testbereich (TR1) durchdringt.
  13. Halbleiterpackage nach Anspruch 12, wobei: die erste Chip-Kontaktstelle (202) ein Eingangsanschluss ist, und die zweite Chip-Kontaktstelle (204) ein Testanschluss ist.
  14. Halbleiterpackage nach Anspruch 12, wobei: der zweite Draht (130) ferner Folgendes aufweist: einen ersten erstreckten Abschnitt (132), welcher sich entlang der ersten Oberfläche (110a) des Packagebereichs (PR) erstreckt, und einen zweiten erstreckten Abschnitt (134), welcher sich entlang der zweiten Oberfläche (110b) des Packagebereichs (PR) erstreckt, wobei der erste erstreckte Abschnitt (132) die erste Chip-Kontaktstelle (202) und die erste Durchkontaktierung (130v) verbindet, und der zweite erstreckte Abschnitt (134) die erste Durchkontaktierung (130v) und die erste Test-Kontaktstelle (164) verbindet.
  15. Halbleiterpackage nach Anspruch 12, ferner aufweisend eine zweite Test-Kontaktstelle (162), welche auf der zweiten Oberfläche des ersten Testbereichs (TR1) angeordnet ist, wobei der erste Draht (120) die erste Chip-Kontaktstelle (202) und die zweite Test-Kontaktstelle (162) verbindet.
  16. Halbleiterpackage nach Anspruch 12, ferner aufweisend: eine zweite Test-Kontaktstelle (166); und einen dritten Draht (140), wobei: das Filmsubstrat (110) ferner einen zweiten Testbereich (TR2) aufweist, welcher benachbart zu dem Packagebereich (PR) ist und von dem ersten Testbereich (TR1) beabstandet ist, der Halbleiterchip (200) ferner eine dritte Chip-Kontaktstelle (206) aufweist, welche in der zweiten Richtung (X1) zusammen mit der ersten Chip-Kontaktstelle (202) angeordnet ist, die zweite Test-Kontaktstelle (166) auf der zweiten Oberfläche des zweiten Testbereichs (TR2) angeordnet ist, und der dritte Draht (140) die dritte Chip-Kontaktstelle (206) und die zweite Test-Kontaktstelle (166) verbindet.
  17. Film für ein Packagesubstrat, wobei der Film Folgendes aufweist: ein Filmsubstrat (110), welches einen Packagebereich (PR), einen ersten Bereich (TR1) und einen zweiten Testbereich (TR2) aufweist, wobei der erste Bereich (TR1) und der zweite Bereich (TR2) benachbart zu beiden Seiten des Packagebereichs (PR) sind, wobei das Filmsubstrat (110) eine erste Oberfläche (110a) und eine zweite Oberfläche (110b) hat, wobei die erste Oberfläche (110a) entgegengesetzt zu der zweiten Oberfläche (110b) ist; einen Chip-Montagebereich (CR), welcher auf der ersten Oberfläche (110a) des Packagebereichs (PR) angeordnet ist; einen ersten Draht (120), welcher einen ersten Drahtanschluss (120t) aufweist, welcher in dem Chip-Montagebereich (CR) angeordnet ist; einen zweiten Draht (130), welcher einen zweiten Drahtanschluss (130t) aufweist, welcher in dem Chip-Montagebereich (CR) angeordnet ist, und in einer ersten Richtung (Y) zusammen mit dem ersten Drahtanschluss (120t) angeordnet ist; einen dritten Draht (140), welcher einen dritten Drahtanschluss (140t) aufweist, welcher in dem Chip-Montagebereich (CR) angeordnet ist, und in einer zweiten Richtung (X1) angeordnet ist, welche die erste Richtung (Y) schneidet, zusammen mit dem ersten Drahtanschluss (120t); eine erste Test-Kontaktstelle (162) und eine zweite Test-Kontaktstelle (164), welche auf der zweiten Oberfläche des ersten Testbereichs (TR1) angeordnet sind; und eine dritte Test-Kontaktstelle (166), welche auf der zweiten Oberfläche des zweiten Testbereichs (TR2) angeordnet ist, wobei: der erste Draht (120) eine erste Durchkontaktierung (120v) aufweist, welche den ersten Testbereich (TR1) durchdringt und welche mit der ersten Test-Kontaktstelle (162) verbunden ist, der zweite Draht (130) eine zweite Durchkontaktierung (130v) aufweist, welche einen Teil des Packagebereichs (PR) zwischen dem Chip-Montagebereich (CR) und dem ersten Testbereich (TR1) durchdringt, und welche mit der zweiten Test-Kontaktstelle (164) verbunden ist, und der dritte Draht (140) mit der dritten Test-Kontaktstelle (166) verbunden ist.
  18. Film nach Anspruch 17, wobei der dritte Draht (140) eine dritte Durchkontaktierung (140v) aufweist, welche den Packagebereich (PR) durchdringt, und welche mit der dritten Test-Kontaktstelle (166) verbunden ist.
  19. Film nach Anspruch 17, ferner aufweisend einen vierten Draht (150), welcher einen vierten Drahtanschluss (150t) aufweist, welcher in dem Chip-Montagebereich (CR) angeordnet ist, wobei der vierte Drahtanschluss (150t) zwischen dem ersten (120t) und dritten (140t) Drahtanschluss angeordnet ist.
  20. Film nach Anspruch 17, wobei die erste Chip-Kontaktstelle (202) und die zweite Test-Kontaktstelle (164) in der zweiten Richtung (X1) angeordnet sind.
DE102018116531.5A 2017-10-23 2018-07-09 Anzeigevorrichtung, Halbleiterpackage und Film für ein Packagesubstrat Pending DE102018116531A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20170137369 2017-10-23
KR10-2017-0137369 2017-10-23
KR10-2018-0012957 2018-02-01
KR1020180012957A KR102378493B1 (ko) 2017-10-23 2018-02-01 패키지 기판용 필름, 반도체 패키지, 디스플레이 장치 및 이들의 제조 방법

Publications (1)

Publication Number Publication Date
DE102018116531A1 true DE102018116531A1 (de) 2019-06-06

Family

ID=66170738

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018116531.5A Pending DE102018116531A1 (de) 2017-10-23 2018-07-09 Anzeigevorrichtung, Halbleiterpackage und Film für ein Packagesubstrat

Country Status (3)

Country Link
US (2) US10699974B2 (de)
CN (1) CN109698184A (de)
DE (1) DE102018116531A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018116531A1 (de) * 2017-10-23 2019-06-06 Samsung Electronics Co., Ltd. Anzeigevorrichtung, Halbleiterpackage und Film für ein Packagesubstrat
TWI744575B (zh) * 2018-05-11 2021-11-01 瑞鼎科技股份有限公司 應用於顯示器之驅動裝置的封裝結構
US11637045B2 (en) * 2019-01-29 2023-04-25 Intel Corporation Anisotropic conductive film (ACF) for use in testing semiconductor packages
CN109951951B (zh) * 2019-04-29 2020-06-16 深圳市华星光电技术有限公司 印刷电路板及显示装置
KR20210036444A (ko) * 2019-09-25 2021-04-05 삼성디스플레이 주식회사 표시 장치
CN110611989A (zh) * 2019-10-29 2019-12-24 业成科技（成都）有限公司 电路板及电子装置
CN112068375B (zh) * 2020-09-23 2022-10-11 北海惠科光电技术有限公司 母基板和显示面板
CN114930237A (zh) 2020-10-22 2022-08-19 京东方科技集团股份有限公司 显示面板和显示设备
KR20220076177A (ko) * 2020-11-30 2022-06-08 삼성전자주식회사 패키지 기판용 필름 및 이를 포함하는 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170137369A (ko) 2016-06-03 2017-12-13 현대중공업 주식회사 반응기 가열 운전시 에너지 절감을 위한 scr 시스템
KR20180012957A (ko) 2016-07-28 2018-02-07 크린테크 주식회사 상치형 열회수형환기장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100403621B1 (ko) 2001-03-30 2003-10-30 삼성전자주식회사 전기적 특성 평가를 위한 테스트 패드를 갖는 칩 온 필름패키지 및 칩 온 필름 패키지 형성 방법
KR100505665B1 (ko) * 2003-01-14 2005-08-03 삼성전자주식회사 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법
JP4151565B2 (ja) 2003-11-19 2008-09-17 セイコーエプソン株式会社 テープキャリア
KR101633373B1 (ko) 2012-01-09 2016-06-24 삼성전자 주식회사 Ｃｏｆ 패키지 및 이를 포함하는 반도체 장치
KR101405328B1 (ko) 2012-11-27 2014-06-10 스템코 주식회사 연성 회로 기판
KR101263788B1 (ko) 2013-03-25 2013-05-16 주식회사 프로이천 액정 패널 검사용 필름, 액정 패널 검사 장치 및 액정 패널 검사 장치의 제조 방법
KR102258746B1 (ko) * 2014-08-13 2021-06-01 삼성전자주식회사 벤딩부를 갖는 칩 온 필름 패키지
DE102018116531A1 (de) * 2017-10-23 2019-06-06 Samsung Electronics Co., Ltd. Anzeigevorrichtung, Halbleiterpackage und Film für ein Packagesubstrat

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170137369A (ko) 2016-06-03 2017-12-13 현대중공업 주식회사 반응기 가열 운전시 에너지 절감을 위한 scr 시스템
KR20180012957A (ko) 2016-07-28 2018-02-07 크린테크 주식회사 상치형 열회수형환기장치

Also Published As

Publication number Publication date
US10699974B2 (en) 2020-06-30
US20200303270A1 (en) 2020-09-24
US10903127B2 (en) 2021-01-26
US20190122943A1 (en) 2019-04-25
CN109698184A (zh) 2019-04-30

Similar Documents

Publication Publication Date Title
DE102018116531A1 (de) Anzeigevorrichtung, Halbleiterpackage und Film für ein Packagesubstrat
DE102005045661B4 (de) Mikroelektronischer Bauelementchip und Herstellungsverfahren, Packung und LCD-Vorrichtung
DE3840836C2 (de) Flüssigkristallanzeige-Anordnung
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE102010047646B4 (de) Harz-versiegelte elektronische Steuervorrichtung und Verfahren zur Herstellung derselben
DE102006038987B4 (de) Bildwandlermodul, Verfahren zur Herstellung eines solchen und Kameramodul zum Betieb eines solchen
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102006052505A1 (de) Kameramodul umfassend eine gedruckte Schaltung mit Absatzbereich
DE112009002155T5 (de) Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip
DE102007044446A1 (de) Flexible Schaltkreise mit verbesserter Zuverlässigkeit und Wärmedissipation
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE60024690T2 (de) Flüssigkristallanzeige
DE102008045744A1 (de) Halbleiterbauelement mit einer an eine Rückseite eines Chips gekoppelten Elektronikkomponente
DE102014221650A1 (de) Elektronisches bauelement, elektronisches gerät und verfahren zur herstellung des elektronischen bauelements
EP1192841B1 (de) Intelligentes leistungsmodul
DE102019121371B4 (de) Integrierte-Schaltung-Baugruppe und diese verwendende Anzeigevorrichtung
DE102007029713A1 (de) Leiterplatte und Verfahren zu deren Herstellung
DE102005025941A1 (de) Leuchtdiode (LED)
DE102019005046A1 (de) Multichip-packungsstruktur für einen bildsensor
DE102007032374B4 (de) Filter mit einstellbarer Induktivität, Tapeverteilungssubstrat und Anzeigepanelaufbau
US11197377B2 (en) Flexible circuit board and method for producing same
DE112009002460B4 (de) Flexible Leiterplatte
DE102012106280A1 (de) Verfahren zum Herstellen eines Halbleitergehäuses
DE102014116522A1 (de) Strukturen zum Schutz vor Lötbrücken bei Leiterplatten und Halbleiterpaketen
KR102378493B1 (ko) 패키지 기판용 필름, 반도체 패키지, 디스플레이 장치 및 이들의 제조 방법

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication