KR100618898B1 - 리드 본딩시 크랙을 방지하는 테이프 패키지 - Google Patents

리드 본딩시 크랙을 방지하는 테이프 패키지 Download PDF

Info

Publication number
KR100618898B1
KR100618898B1 KR20050043810A KR20050043810A KR100618898B1 KR 100618898 B1 KR100618898 B1 KR 100618898B1 KR 20050043810 A KR20050043810 A KR 20050043810A KR 20050043810 A KR20050043810 A KR 20050043810A KR 100618898 B1 KR100618898 B1 KR 100618898B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
wiring
tape package
mounting region
solder resist
Prior art date
Application number
KR20050043810A
Other languages
English (en)
Inventor
정예정
강사윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20050043810A priority Critical patent/KR100618898B1/ko
Priority to US11/396,526 priority patent/US7649246B2/en
Priority to TW95113737A priority patent/TWI301318B/zh
Priority to DE102006024652A priority patent/DE102006024652B4/de
Priority to JP2006143311A priority patent/JP2006332667A/ja
Priority to CNB2006100898250A priority patent/CN100555614C/zh
Application granted granted Critical
Publication of KR100618898B1 publication Critical patent/KR100618898B1/ko
Priority to US12/627,361 priority patent/US7902647B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil

Abstract

리드 본딩시 크랙을 방지하는 테이프 패키지에 관해 개시한다. 이를 위해 본 발명은 크랙이 발생되는 영역에 형성된 확장된 리드 폭을 갖는 배선결함 방지수단을 갖는 테이프 패키지를 제공한다.
CoF 패키지, 크랙, 리드 폭 확장.

Description

리드 본딩시 크랙을 방지하는 테이프 패키지{Tape Package preventing a crack defect in lead bonding process}
도 1은 일반적인 테이프 패키지가 사용되는 FPD(Flat Panel Display)의 내부 구조를 설명하기 위한 사시도이다.
도 2는 일반적인 테이프 패키지의 평면도이다.
도 3은 테이프 패키지가 FPD의 글라스 패널에 부착되는 것을 보여주는 단면도이다.
도 4는 일반적인 테이프 패키지의 출력리드 배선의 끝단을 보여주는 평면도이다.
도 5는 본 발명에 의한 테이프 패키지의 평면도이다.
도 6은 본 발명의 일 실시예에 의한 테이프 패키지의 출력리드 배선의 끝단을 보여주는 평면도이다.
도 7 내지 도 9는 본 발명의 다른 실시예에 의한 테이프 패키지의 출력리드 배선의 끝단을 보여주는 평면도들이다.
도 10은 도 7의 사시도이고, 도 11은 도 10의 X-X' 절개면에 대한 단면도이다.
도 12는 솔더 범프를 이용하여 반도체 칩이 탑재되는 CoF 패키지의 단면도이 고, 도 13은 와이어를 통해 반도체 칩이 탑재되는 TCP의 단면도이다.
본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는 LCD 소자와 같은 FPD(Flat Panel Display) 소자에 사용되는 테이프 패키지에 관한 것이다.
최근들어 디스플레이 장치는 기존의 CRT(Cathode Ray Tube)형에서 평판표시소자(FPD: Flat Panel Display)로 전환되면서 LCD(Liquid Crystal Display) 및 PDP(Plasma Display Device)와 같은 표시장치가 활발하게 개발되고 있다. 이러한 평판표시소자(FPD)는 글라스 패널(glass panel)과 구동회로기판과의 연결을 테이프 패키지(tape package)라는 독특한 구조의 반도체 패키지를 사용하여 실시한다.
도 1은 일반적인 테이프 패키지가 사용되는 FPD(Flat Panel Display)의 내부 구조를 설명하기 위한 사시도이다.
도 1을 참조하면, 화상표시 용도로 사용되는 글라스 패널(50)은 전면패널(51)과 후면 패널(52)로 구성되어 있다. 그리고 상기 글라스 패널(50)의 후면에는 샤시 베이스(chassis base, 20)가 있고, 상기 샤시 베이스(20)에는 복수개의 구동회로기판(40)이 부착되어 있다. 이때 테이프 패키지(12)는 상기 글라스 패널(50)과 상기 구동회로기판(40)을 측면에 연결하는 구조의 반도체 패키지이다.
도 2는 일반적인 테이프 패키지의 평면도이다.
도 2를 참조하면, 일반적으로 테이프 패키지(12)는 폴리이미드와 같은 유연 성 재질의 베이스 기판(30) 위에 만들어진다. 상기 베이스 기판(30)에는 중앙부에 탑재된 반도체 칩(32)과, 상기 반도체 칩(32)과 연결된 동박 패턴(38)에서 구동회로기판과 연결되는 입력리드 배선(34)과, 상기 반도체 칩(32)과 연결된 동박 패턴에서 글라스 패널과 연결되는 출력리드 배선(36)이 있다.
도 3은 테이프 패키지가 FPD의 글라스 패널에 부착되는 것을 보여주는 단면도이다.
도 3을 참조하면, 글라스 패널(50)에는 ITO(Indium-Tin Oxide) 재질의 투명 회로패턴(52)이 마련되어 있다. 또한 상기 글라스 패널(50)의 끝단은 경사지게 처리되어 있다. 이때 테이프 패키지의 출력리드 배선(36)은 도전성을 갖는 이방성 접착제(ACF, 14)에 의해 상기 글라스 패널(50)과 전기적으로 연결되면서 부착된다. 상기 출력리드 배선(36)은 베이스 기판(30)에서 동박 패턴(38) 위에 상기 동박 패턴(38)이 절연하는데 사용되는 솔더 레지스트(solder resist, 40)로 덮여있다.
도면과 같이 도전성을 갖는 이방성 접착제(ACF, 14)를 사용하여 글라스 패널(50)에 테이프 패키지의 출력리드 배선(36)을 전기적으로 연결하면서 부착하는 공정을 OLB(Outer lead Bonding) 공정이라 한다. 그러나, OLB 공정에서 솔더 레지스트에 의해 덮이지 않고 노출된 동박 패턴(38)에 크랙(crack)이나 끊어짐 결함(open defect)이 발생할 위험이 있다.
도면에서 A 부분은 테이프 패키지의 출력리드 배선(36)에서 글라스 패널(50)에 있는 투명회로패턴(52)과 연결되는 부분이고, C 부분은 테이프 패키지의 출력리드 배선(36)에서 솔더 레지스트(40)에 의해 덮여지는 부분이다. 그리고 B 부분은 A 부분과 같이 솔더 레지스트(40)에 의해 덮여지지 않고 노출되지만, 글라스 패널(50)에 있는 투명회로패턴(52)과 연결되지 않고 크랙이나 끊어짐 결함이 빈번히 발생되는 영역이다.
도 4는 일반적인 테이프 패키지의 출력리드 배선의 끝단을 보여주는 평면도이다. 위에서 설명된 바와 같이 OLB 공정 진행시, 동박 패턴(38)의 크기가 일정할 경우, 도면에서 B 부분에 대하여 인장이나 압력이 집중될 수 있기 때문에, B 부분에 있는 동박 패턴(38)에서 크랙이나 동박 패턴이 끊어지는 불량이 발생하게 되고, 이는 신뢰성 있는 테이프 패키지 구현을 위해 개선되어야 할 품질 문제 중에 하나이다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점들을 해결할 수 있도록 테이프 패키지 내부에 배선결함 방지수단을 추가로 설치하여 리드 본딩시 크랙을 방지하는 테이프 패키지를 제공하는데 있다.
상기 기술적 과제를 달성하기 위해 본 발명에 의한 리드 본딩시 크랙을 방지하는 테이프 패키지는, 유연성을 갖는 절연 재질의 베이스 기판과, 상기 베이스 기판에 형성된 반도체 칩 탑재영역과, 상기 반도체 칩 탑재영역에 부착된 반도체 칩과, 상기 반도체 칩 탑재영역과 전기적으로 연결되어 구동회로기판(driving circuit board) 방향으로 확장되는 입력리드 배선과, 상기 반도체 칩 탑재영역과 전기적으로 연결되어 글라스 패널(panel) 방향으로 확장되는 출력리드 배선과, 상 기 입력리드 배선 및 출력리드 배선의 끝단을 제외한 부분을 덮는 솔더레지스트 및 상기 솔더 레지스트에 의해 덮이지 않고 노출된 출력리드 배선의 끝단중 상기 글라스 패널의 배선과 연결되지 않는 부분에 형성된 확장된 리드 폭을 갖는 배선결함 방지수단을 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 솔더 레지스트에 의해 덮이지 않고 노출된 출력리드 배선의 끝단은 "Y "자 형태를 갖는 것이 적합하고, 상기 배선결함 방지수단의 확장된 리드 폭은 상기 출력리드 배선의 끝단에서 상기 글라스 패널의 배선과 연결되는 부분의 리드 폭보다 크거나, 상기 배선결함 방지수단의 확장된 리드 폭은 상기 솔더 레지스트에 의해 덮이는 출력리드 배선의 폭보다 큰 것이 적합하다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 반도체 칩은 상기 반도체 칩 탑재영역과 솔더 범프를 통해 전기적으로 연결되거나, 와이어를 통해 전기적으로 연결되는 것이 적합하다.
바람직하게는, 상기 확장된 리드 폭을 갖는 배선결함 방지수단은 상기 베이스 기판 위에서 두께가 균일한 것이 적합하며, 상기 솔더 레지스트에 의해 덮이는 출력리드 배선은 본딩시 사용되는 열에 의한 스트레스(stress)를 흡수할 수 있도록 "S"자형인 것이 적합하다.
상기 리드 본딩시 크랙을 방지하는 테이프 패키지는, 상기 반도체 칩을 밀봉하는 봉지수지를 더 구비할 수 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은, 유연성을 갖는 절연 재질의 베이스 기판과, 상기 베이스 기판에 형성된 반도체 칩 탑재영역과, 상기 반도체 칩 탑재영역에 부착된 반도체 칩과, 상기 반도체 칩 탑재영역과 전기적으로 연결되어 디스플레이 구동회로기판 방향으로 확장되는 입력리드 배선과, 상기 반도체 칩 탑재영역과 전기적으로 연결되어 글라스 패널(panel) 방향으로 확장되는 출력리드 배선과, 상기 입력리드 배선 및 출력리드 배선의 끝단을 제외한 부분을 덮는 솔더레지스트 및 상기 입력리드 배선 및 출력리드 배선에 형성된 확장된 리드 폭을 갖는 배선결함 방지수단을 구비하는 것을 특징으로 하는 리드 본딩시 크랙을 방지하는 테이프 패키지를 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 확장된 리드 폭을 갖는 배선결함 방지수단은 상기 솔더 레지스트에 의해 덮이는 영역에 형성되거나, 덮이지 않는 영역에 형성될 수 있다.
본 발명에 따르면, OLB 공정에서 크랙 및 동박 패턴의 크랙 및 끊어짐이 집중적으로 발생하는 영역에 대한 동박 패턴의 폭은 더욱 크게 확장시켜 이 부분에 대한 물리적 기계적 강도를 증가시켜 테이프 패키지 제조공정에서 발생하는 결함을 억제할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 5는 본 발명에 의한 테이프 패키지의 평면도이다.
도 5를 참조하면, 일반적으로 테이프 패키지는 폴리이미드 혹은 에폭시계 수지와 같은 유연성 재질의 베이스 기판(base film, 100) 위에 만들어진다. 이러한 베이스 기판(100) 위에서 도면 L1의 길이 내에서 하나의 테이프 패키지가 형성된다. 이때 베이스 기판(100)에는 테이프 패키지의 가공을 용이하게 하기 위한 스프라켓 홀(sprocket hole, 112)이 뚫려져 있다.
도면에서 A2 점선에 의해 구분되는 영역은 하나의 테이프 패키지를 만들기 위해 절단되는 영역이고, TP1 및 TP2 영역은 테이프 패키지를 조립한 후 A2 점선 영역을 절단하기 전, 테이프 패키지의 기능을 검사하기 위한 검사 패드(test pad, 116)가 위치한 영역을 각각 가리킨다.
상기 도면에는 중앙에 반도체 칩(미도시)이 탑재되는 공간이 반도체 칩 탑재영역(118)이 마련되어 있고, 복잡한 형태의 동박 패턴(138)이 베이스 기판(100) 위에 형성되어 있다. 이때, 구동회로기판과 연결되는 입력리드 배선(도면의 B1 영역)이 상기 반도체 칩 탑재영역(118) 위에 있고, 글라스 패널과 연결되는 출력리드 배선(도면의 B2 영역)이 상기 반도체 칩 탑재영역(118) 밑에 위치한다. 상기 베이스 기판(100) 위에서 동박 패턴(138), 입력리드 배선(134) 및 출력리드 배선(136)은 일부를 제외하고 솔더 레지스트에 의해 덮여진다. 도면에서 A1 점선으로 표시된 부분이 솔더 레지스트가 도포(coating)되는 영역을 가리킨다.
본 발명에서는 OLB 공정 진행시, 출력리드 배선(136)에서 주로 발생하는 크랙이나 동박 패턴(138)의 끊어짐 결함을 억제하기 위하여 배선결함 방지수단을 추 가로 구비한다. 이에 대해서는 도6 내지 도 11을 참조하여 상세히 설명하기로 한다. 비록 도면에서는 출력리드 배선(136)에만 배선결함 방지수단을 설치하였으나, 이는 크랙 및 동박 패턴(138) 끊어짐 결함이 발생할 수 있는 영역이면 어디에나 설치하는 것이 가능하다. 일 예로 입력리드 배선(134)에도 설치가 가능하며, 필요하다면 솔더 레지스트(A1)에 의해 덮여지는 영역의 동박 패턴(138)에 대해서도 설치가 가능하다.
도 6은 본 발명의 일 실시예에 의한 테이프 패키지의 출력리드 배선의 끝단을 보여주는 평면도이다.
도 6을 참조하면, 솔더 레지스트(120)에 의해 덮이지 않고 노출된 출력리드 배선(136)의 끝단에서 확장된 리드 폭은 갖는 배선결함 방지수단(110)을 구성한 예이다. 즉, 일반적인 동박 패턴(138)의 폭이 20㎛이라고 가정하면, 크랙 및 패턴 끊어짐이 빈번히 발생하는 영역에 있는 확장된 리드 폭을 갖는 배선결함 방지수단의 폭을 30~35㎛으로 증가시키는 것이다. 이때, 출력리드 배선(138)에서 배선결함 방지수단(110)의 모양은 "Y"자형으로 좁아지게 된다.
따라서 외부로부터 인장력이나 굽어지는 힘이 작용할 때에, 기존의 좁은 폭을 갖는 동박 패턴과 비교할 때에 본 발명에 의한 확장된 리드 폭을 갖는 배선결함 방지수단(100)은 이 부분(B)에서 물리적, 기계적 강도가 더욱 개선되어 크랙이나 패턴 끊어짐이 발생하는 것을 억제할 수 있다.
도면에서 A 부분은 동박 패턴(138)이 솔더 레지스트(120)에 의해 덮이는 부분을 가리키고, B 부분은 솔더 레지스트(120)에 의해 덮이지 않고 외부로 노출되지 만 글라스 패널에 있는 투명회로패턴(도3의 52 참조)과는 연결되지 않는 부분을 가리키고, C 부분은 글라스 패턴의 투명회로패턴과 도전성을 갖는 이방성 접착제에 의해 연결되는 부분을 각각 가리킨다.
도 7 내지 도 9는 본 발명의 다른 실시예에 의한 테이프 패키지의 출력리드 배선의 끝단을 보여주는 평면도들이다.
도 7 내지 도 9를 참조하면, 도 6에서는 솔더 레지스트(120)로 덮이는 영역 부분에서만 확장된 리드 폭을 갖는 경우이고, 도 7은 솔더 레지스트(120)가 덮이는 영역 전체에서 확장된 리드 폭을 갖는 경우이다. 즉, 솔더 레지스트(120)로 덮이는 영역 내에서 전체적으로 동박 패턴(138)의 리드 폭을 늘릴 수 있다면 도 7처럼 전체적으로 늘려 사용해도 무방하다.
도전성을 갖는 이방성 접착제(ACF)를 사용하여 테이프 패키지의 출력리드 배선(136)을 글라스 패널에 부착하는 OLB 공정은, 열을 사용하여 부착이 이루어진다. 이때 동박 패턴(138)은 베이스 기판(100)에 부착된 상태에서 위 부분이 도10과 같이 솔더 레지스트(120)에 의해 고정된다. 이때, 동박 패턴(130)의 열팽창 계수와 베이스 기판(100)의 열팽창 계수의 차이로 인하여 팽창 및 수축이 일어나는 정도가 서로 차이가 있다. 이로 인하여 노출된 동박 패턴(도면의 B 부분)에 스트레스가 집중된다.
이러한 문제를 방지하기 위해서 본 발명에서는 도 8과 같이 솔더 레지스트(120)로 덮이는 동박 패턴(138)의 모양을 "S"자형으로 굽어지게 만들었다. 그러므로 OLB 공정에서 열에 의한 수축과 팽창이 일어나, 그 힘이 A영역에 있는 동박 패 턴(138)에 가해질 때, "S"자로 굽어져 있는 동박패턴(138)은 상기 힘에 의한 스트레스를 흡수할 수 있게 된다. 이렇게 스트레스를 흡수할 수 있는 형태를 "S"자형으로 만든 것은 하나의 예이고, 여러 다른 모양의 굽어져 있는 형상으로 설계할 수 있다.
도 9의 경우는 확장된 리드 폭을 갖는 배선결함 방지수단(110)을 타원형으로 구성한 예이다. 도 9에서 확인할 수 있는 바와 같이 동박 패턴(138)의 끝단이 글라스 패턴에 있는 투명회로패턴과 1:1로 정합되는 크기로 만들 수 있는 조건 내에서, 크랙이나 패턴 끊어짐 문제가 발생되는 영역(B)에 있는 확장된 리드 폭을 갖는 배선결함 방지수단(110)의 형태는 여러 모양으로 변형이 가능하다. 본 실시예에서는 상기 동박 패턴(138)의 폭은 예시적인 의미로 사용하였으며, 그 폭은 다양한 폭으로 변형할 수 있다.
도 10은 도 7의 사시도이고, 도 11은 도 10의 X-X' 절개면에 대한 단면도이다.
도 10 및 도 11을 참조하면, 베이스 기판(100) 위에 동박 패턴(138)이 부착되어 있고, 도면에서 C 영역에서는 솔더 레지스트(120)에 의해 동박 패턴(138)의 상부가 고정된 것을 확인할 수 있다. 상기 동박 패턴(138)에서 확장된 리드 폭을 갖는 배선결함 방지수단(110)은 도 11처럼 상기 베이스 기판(100) 위에서 균일한 두께를 갖는 것이 바람직하다.
도 12는 솔더 범프를 이용하여 반도체 칩이 탑재되는 CoF 패키지의 단면도이고, 도 13은 와이어를 통해 반도체 칩이 탑재되는 TCP의 단면도이다.
도 12는 솔더 범프(128)를 이용하여 반도체 칩(130)을 반도체 칩 탑재영역(도5의 118)에 탑재하여 봉지수지(132)로 반도체 칩(130)을 밀봉시켜 만든 CoF 패키지(150)이다. 이때, 상기 반도체 칩(130)에 있는 솔더범프(128)가 연결되는 반도체 칩 탑재영역에는 솔더범프(128)와 전기적 연결을 위한 랜드(land)가 형성되어 있는 것이 바람직하다. 상기 랜드는 전기적 연결능력의 개선과 흡착성을 개선하기 위하여 표면에 도금처리가 된 것이 적합하다. 상기 표면처리는 금, 주석 및 팔라늄 중에서 선택된 하나의 금속 혹은 이를 포함하는 합금을 사용하여 도금 처리를 할 수 있다.
도 13은 와이어(126)를 이용하여 반도체 칩(130)을 반도체 칩 탑재영역(도5의 118)에 접착수단(124)으로 탑재시킨 후, 봉지수지(132)로 반도체 칩(130)과 와이어(126)를 밀봉시킨 TCP(Tape Carrier Package, 151)이다. 도 12 및 도 13에는 출력리드 배선 끝단에 본 발명에 의한 확장된 리드 폭을 갖는 배선결함 방지수단(110)이 각각 형성되어 있고, 도면의 참조부호 100은 베이스 필름을, 138은 동박 패턴을, 120은 솔더 레지스트를 각각 가리킨다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
본 발명에 의한 확장된 리드 폭을 갖는 배선결함 방지수단의 효과를 확인하기 위하여 다음과 같은 실험을 진행하였다. 먼저 테이프 패키지에서 출력리드 배선의 폭이 도 4와 같이 일정한 크기를 갖는 테이프 패키지를 준비하였다. 그리고 본 발명과 같이 출력리드 배선에 확장된 리드 폭은 갖는 배선결함 방지수단이 추가된 테이프 패키지를 준비하였다. 그 후, 솔더 레지스트가 있는 영역(도6의 C)을 고정시키고, 글라스 패널의 투명회로패턴과 연결되는 영역(도6의 A)을 시계추로 하여 베이스 기판을 180도로 반복적으로 휘는 밴딩 검사(bending test)를 진행하였다. 이에 따라 상기 크랙 결함이 자주 발생되는 영역(B)에 스트레스(stress)가 집중되도록 하였다.
그 후, 크랙이 발생되는 정도를 점검한 결과, 도4와 같이 일정한 출력리드 배선 폭을 갖는 경우는 평균적으로 40회의 밴딩 검사에서 크랙이 발생되었고, 본 발명과 같이 확장된 리드 폭을 갖는 배선결함 방지수단이 마련된 경우는 평균적으로 60회의 밴딩검사에서 크랙이 발생되는 것이 확인되었다. 이에 따라, 본 발명은 종래 기술과 비교하여 크랙 발생 빈도에 있어서 약 50%의 개선이 일어난 것을 유추 해석할 수 있다.

Claims (22)

  1. 유연성을 갖는 절연 재질의 베이스 기판;
    상기 베이스 기판에 형성된 반도체 칩 탑재영역;
    상기 반도체 칩 탑재영역에 부착된 반도체 칩;
    상기 반도체 칩 탑재영역과 전기적으로 연결되어 구동회로기판(driving circuit board) 방향으로 확장되는 입력리드 배선;
    상기 반도체 칩 탑재영역과 전기적으로 연결되어 글라스 패널(panel) 방향으로 확장되는 출력리드 배선;
    상기 입력리드 배선 및 출력리드 배선의 끝단을 제외한 부분을 덮는 솔더레지스트; 및
    상기 솔더 레지스트에 의해 덮이지 않고 노출된 출력리드 배선의 끝단중 상기 글라스 패널의 배선과 연결되지 않는 부분에 형성된 확장된 리드 폭을 갖는 배선결함 방지수단을 구비하는 것을 특징으로 하는 테이프 패키지.
  2. 제1항에 있어서,
    상기 솔더 레지스트에 의해 덮이지 않고 노출된 출력리드 배선의 끝단은 "Y "자 형태를 갖는 것을 특징으로 하는 테이프 패키지.
  3. 제1항에 있어서,
    상기 배선결함 방지수단의 확장된 리드 폭은 상기 출력리드 배선의 끝단에서 상기 글라스 패널의 배선과 연결되는 부분의 리드 폭보다 큰 것을 특징으로 하는 테이프 패키지.
  4. 제1항에 있어서,
    상기 배선결함 방지수단의 확장된 리드 폭은 상기 솔더 레지스트에 의해 덮이는 출력리드 배선의 폭보다 큰 것을 특징으로 하는 테이프 패키지.
  5. 제1항에 있어서,
    상기 베이스 기판의 절연 재질은 폴리이미드(polyimid)인 것을 특징으로 하는 테이프 패키지.
  6. 제1항에 있어서,
    상기 베이스 기판의 절연 재질은 에폭시계 수지인 것을 특징으로 하는 테이프 패키지.
  7. 제1항에 있어서,
    상기 반도체 칩은 상기 반도체 칩 탑재영역과 와이어를 통해 전기적으로 연결되는 것을 특징으로 하는 테이프 패키지.
  8. 제1항에 있어서,
    상기 반도체 칩은 상기 반도체 칩 탑재영역과 솔더 범프를 통해 전기적으로 연결되는 것을 특징으로 하는 테이프 패키지.
  9. 제8항에 있어서,
    상기 반도체 칩 탑재영역은 반도체 칩의 솔더 범프가 연결될 수 있는 랜드(land)가 형성된 것을 특징으로 하는 테이프 패키지.
  10. 제9항에 있어서,
    상기 랜드는 반도체 칩에 있는 솔더 범프가 잘 접착되도록 표면처리가 된 것을 특징으로 하는 테이프 패키지.
  11. 제10항에 있어서,
    상기 표면처리는 금, 주석 및 팔라늄 중에서 선택된 하나의 금속을 이용한 도금처리(plating treatment)인 것을 특징으로 하는 테이프 패키지.
  12. 제1항에 있어서,
    상기 솔더 레지스트에 의해 덮이는 출력리드 배선은 본딩시 사용되는 열에 의한 스트레스(stress)를 흡수할 수 있도록 "S"자형인 것을 특징으로 하는 테이프 패키지.
  13. 제12항에 있어서,
    상기 테이프 패키지는 상기 반도체 칩을 밀봉하는 봉지수지를 더 구비하는 것을 특징으로 하는 테이프 패키지.
  14. 제1항에 있어서,
    상기 확장된 리드 폭을 갖는 배선결함 방지수단은 상기 베이스 기판 위에서 두께가 균일한 것을 특징으로 하는 테이프 패키지.
  15. 제1항에 있어서,
    상기 테이프 패키지는 TCP(Tape Carrier Package)인 것을 특징으로 하는 테이프 패키지.
  16. 제12항에 있어서,
    상기 테이프 패키지는 CoF(Chip on Film)인 것을 특징으로 하는 테이프 패키지.
  17. 유연성을 갖는 절연 재질의 베이스 기판;
    상기 베이스 기판에 형성된 반도체 칩 탑재영역;
    상기 반도체 칩 탑재영역에 부착된 반도체 칩;
    상기 반도체 칩 탑재영역과 전기적으로 연결되어 디스플레이 구동회로기판 방향으로 확장되는 입력리드 배선;
    상기 반도체 칩 탑재영역과 전기적으로 연결되어 글라스 패널(panel) 방향으로 확장되는 출력리드 배선;
    상기 입력리드 배선 및 출력리드 배선의 끝단을 제외한 부분을 덮는 솔더레지스트; 및
    상기 입력리드 배선 및 출력리드 배선에 형성된 확장된 리드 폭을 갖는 배선결함 방지수단을 구비하는 것을 특징으로 하는 테이프 패키지.
  18. 제17항에 있어서,
    상기 확장된 리드 폭을 갖는 배선은 상기 솔더 레지스트에 의해 덮이는 영역에서 본딩시 사용되는 열에 의한 스트레스(stress)를 흡수할 수 있도록 "S"자형인 것을 특징으로 하는 테이프 패키지.
  19. 제17항에 있어서,
    상기 테이프 패키지는 상기 반도체 칩을 밀봉하는 봉지수지를 더 구비하는 것을 특징으로 하는 테이프 패키지.
  20. 제17항에 있어서,
    상기 확장된 리드 폭을 갖는 배선결함 방지수단은 상기 베이스 기판 위에서 두께가 균일한 것을 특징으로 하는 테이프 패키지.
    것을 특징으로 하는 테이프 패키지.
  21. 제17항에 있어서,
    상기 확장된 리드 폭을 갖는 배선결함 방지수단은 상기 솔더 레지스트에 의해 덮이는 영역에 형성된 것을 특징으로 하는 테이프 패키지.
  22. 제17항에 있어서,
    상기 확장된 리드 폭을 갖는 배선결함 방지수단은 상기 솔더 레지스트에 의해 덮이지 않는 영역에 형성된 것을 특징으로 하는 테이프 패키지.
KR20050043810A 2005-05-24 2005-05-24 리드 본딩시 크랙을 방지하는 테이프 패키지 KR100618898B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR20050043810A KR100618898B1 (ko) 2005-05-24 2005-05-24 리드 본딩시 크랙을 방지하는 테이프 패키지
US11/396,526 US7649246B2 (en) 2005-05-24 2006-04-04 Tab package connecting host device element
TW95113737A TWI301318B (en) 2005-05-24 2006-04-18 Tab package connecting host device element
DE102006024652A DE102006024652B4 (de) 2005-05-24 2006-05-22 Bauelement mit TAB-Packung und zugehöriges Herstellungsverfahren
JP2006143311A JP2006332667A (ja) 2005-05-24 2006-05-23 リードボンディング時にクラックを防止するテープパッケージ
CNB2006100898250A CN100555614C (zh) 2005-05-24 2006-05-24 带自动键合封装装置和将该装置键合到玻璃面板的方法
US12/627,361 US7902647B2 (en) 2005-05-24 2009-11-30 TAB package connecting host device element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20050043810A KR100618898B1 (ko) 2005-05-24 2005-05-24 리드 본딩시 크랙을 방지하는 테이프 패키지

Publications (1)

Publication Number Publication Date
KR100618898B1 true KR100618898B1 (ko) 2006-09-01

Family

ID=37443860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050043810A KR100618898B1 (ko) 2005-05-24 2005-05-24 리드 본딩시 크랙을 방지하는 테이프 패키지

Country Status (4)

Country Link
US (2) US7649246B2 (ko)
KR (1) KR100618898B1 (ko)
CN (1) CN100555614C (ko)
TW (1) TWI301318B (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106309B2 (en) 2007-12-11 2012-01-31 Samsung Electronics Co., Ltd. Flexible printed circuit, display device including the same, and manufacturing method thereof
US9377641B2 (en) 2013-08-20 2016-06-28 Samsung Display Co., Ltd. Tape package and display panel module having the same
US9953600B2 (en) 2015-09-07 2018-04-24 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
US11386819B2 (en) 2019-07-25 2022-07-12 Samsung Display Co., Ltd. Display device including a connection board and a method for testing pad connection thereof
KR20230010267A (ko) * 2016-06-30 2023-01-18 삼성디스플레이 주식회사 표시 장치
US11662870B2 (en) 2019-05-07 2023-05-30 Samsung Display Co., Ltd. Display device including touch panel and touch printed circuit board
US11682633B2 (en) 2020-07-13 2023-06-20 Samsung Electronics Co., Ltd. Semiconductor package
US11728261B2 (en) 2020-07-23 2023-08-15 Samsung Electronics Co., Ltd. Chip on film package and display apparatus including the same
US11839030B2 (en) 2020-11-12 2023-12-05 Lg Innotek Co., Ltd. Flexible printed circuit board, COF module, and electronic device comprising the same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4540697B2 (ja) * 2007-08-31 2010-09-08 Ｏｋｉセミコンダクタ株式会社 半導体装置
CN101820722B (zh) * 2009-02-27 2012-07-18 北京京东方光电科技有限公司 平面显示装置的柔性印刷电路板
WO2010099673A1 (en) 2009-03-06 2010-09-10 Kaixin Inc. Leadless integrated circuit package having high density contacts
KR101753416B1 (ko) * 2009-04-03 2017-07-19 카이씬, 인코포레이티드 Ｉｃ 패키지용 리드프레임 및 제조방법
WO2011026261A1 (en) 2009-09-02 2011-03-10 Tunglok Li Ic package and method for manufacturing the same
KR101904730B1 (ko) 2012-07-31 2018-10-08 삼성디스플레이 주식회사 테이프 패키지 및 이를 포함하는 표시 장치
CN106298862A (zh) * 2016-10-31 2017-01-04 昆山工研院新型平板显示技术中心有限公司 显示模组
KR20180073349A (ko) * 2016-12-22 2018-07-02 엘지디스플레이 주식회사 유기 발광 표시 장치
CN106852011B (zh) * 2017-03-20 2019-07-19 京东方科技集团股份有限公司 在柔性电路板上设置油墨层的方法以及柔性电路板
JP2019035817A (ja) * 2017-08-10 2019-03-07 株式会社ジャパンディスプレイ 表示装置
US10796976B2 (en) * 2018-10-31 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
KR102599722B1 (ko) * 2018-12-28 2023-11-09 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 타일드 표시 장치
KR102471275B1 (ko) * 2019-01-24 2022-11-28 삼성전자주식회사 칩 온 필름(cof) 및 이의 제조방법
CN111755434A (zh) * 2019-03-27 2020-10-09 力晶积成电子制造股份有限公司 半导体封装
CN111755620A (zh) * 2019-03-27 2020-10-09 力晶积成电子制造股份有限公司 半导体封装

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
JP3501316B2 (ja) * 1995-06-16 2004-03-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP3487173B2 (ja) * 1997-05-26 2004-01-13 セイコーエプソン株式会社 Ｔａｂ用テープキャリア、集積回路装置及び電子機器
KR100472355B1 (ko) * 1997-11-01 2005-08-25 엘지.필립스 엘시디 주식회사 글래스콘넥터및그제조방법
JP3640155B2 (ja) * 1999-01-26 2005-04-20 セイコーエプソン株式会社 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置、回路基板並びに電子機器
US6362429B1 (en) * 1999-08-18 2002-03-26 Micron Technology, Inc. Stress relieving tape bonding interconnect
JP3692314B2 (ja) * 2001-07-17 2005-09-07 日東電工株式会社 配線回路基板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106309B2 (en) 2007-12-11 2012-01-31 Samsung Electronics Co., Ltd. Flexible printed circuit, display device including the same, and manufacturing method thereof
US9377641B2 (en) 2013-08-20 2016-06-28 Samsung Display Co., Ltd. Tape package and display panel module having the same
US9953600B2 (en) 2015-09-07 2018-04-24 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
KR20230010267A (ko) * 2016-06-30 2023-01-18 삼성디스플레이 주식회사 표시 장치
KR102636836B1 (ko) * 2016-06-30 2024-02-20 삼성디스플레이 주식회사 표시 장치
US11662870B2 (en) 2019-05-07 2023-05-30 Samsung Display Co., Ltd. Display device including touch panel and touch printed circuit board
US11386819B2 (en) 2019-07-25 2022-07-12 Samsung Display Co., Ltd. Display device including a connection board and a method for testing pad connection thereof
US11682633B2 (en) 2020-07-13 2023-06-20 Samsung Electronics Co., Ltd. Semiconductor package
US11728261B2 (en) 2020-07-23 2023-08-15 Samsung Electronics Co., Ltd. Chip on film package and display apparatus including the same
US11839030B2 (en) 2020-11-12 2023-12-05 Lg Innotek Co., Ltd. Flexible printed circuit board, COF module, and electronic device comprising the same

Also Published As

Publication number Publication date
US20060267164A1 (en) 2006-11-30
CN1870256A (zh) 2006-11-29
US20100072607A1 (en) 2010-03-25
TWI301318B (en) 2008-09-21
US7649246B2 (en) 2010-01-19
US7902647B2 (en) 2011-03-08
TW200711088A (en) 2007-03-16
CN100555614C (zh) 2009-10-28

Similar Documents

Publication Publication Date Title
KR100618898B1 (ko) 리드 본딩시 크랙을 방지하는 테이프 패키지
US7435914B2 (en) Tape substrate, tape package and flat panel display using same
US20070242207A1 (en) Flat display panel and connection structure
KR100737590B1 (ko) 테이프 캐리어 패키지용 탭 테이프
US7439611B2 (en) Circuit board with auxiliary wiring configuration to suppress breakage during bonding process
US7327042B2 (en) Interconnection structure of electric conductive wirings
JP2007041389A (ja) 表示装置及びその製造方法
US20110204497A1 (en) Semiconductor integrated circuit and method for manufacturing the same
US8592968B2 (en) Semiconductor device, semiconductor package, interposer, semiconductor device manufacturing method and interposer manufacturing method
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置
US20110042828A1 (en) Wiring board, semiconductor device and method for manufacturing semiconductor device
US8808837B2 (en) Flexible film and display device comprising the same
JP2005310905A (ja) 電子部品の接続構造
US20070241462A1 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
JP2005129846A (ja) 半導体装置及びその製造方法、電子モジュール並びに電子機器
JP2006332667A (ja) リードボンディング時にクラックを防止するテープパッケージ
KR100712530B1 (ko) 보강재가 구비된 반도체 패키지용 필름 및 이를 적용한디스플레이 모듈
JPH0982751A (ja) デバイスの実装構造
KR100479477B1 (ko) 칩 온 필름용 캐리어 테이프 및 칩 온 필름 장치
KR20180018034A (ko) 연성 회로기판 및 이를 포함하는 전자 디바이스
JPH11271793A (ja) テープキャリアパッケージおよび液晶表示装置
KR100852371B1 (ko) 이방성 도전성 접착 필름을 갖는 디스플레이 디바이스
JP2006269699A (ja) 半導体装置およびその製造方法
US20220037238A1 (en) Layout structure of a flexible circuit board
JP4973513B2 (ja) 半導体装置用テープキャリア、半導体装置用テープキャリアの製造方法及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 14