CN1870256A - 连接主装置元件的带自动键合封装 - Google Patents

连接主装置元件的带自动键合封装 Download PDF

Info

Publication number
CN1870256A
CN1870256A CNA2006100898250A CN200610089825A CN1870256A CN 1870256 A CN1870256 A CN 1870256A CN A2006100898250 A CNA2006100898250 A CN A2006100898250A CN 200610089825 A CN200610089825 A CN 200610089825A CN 1870256 A CN1870256 A CN 1870256A
Authority
CN
China
Prior art keywords
width
encapsulation
pattern
tab
connects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100898250A
Other languages
English (en)
Other versions
CN100555614C (zh
Inventor
郑礼贞
姜思尹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1870256A publication Critical patent/CN1870256A/zh
Application granted granted Critical
Publication of CN100555614C publication Critical patent/CN100555614C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供一种装置，其中具有倾斜边缘的玻璃面板柔性连接到TAB封装。所述TAB封装的外引线部分包括第一宽度的连接到所述玻璃面板上的连接图案的末端部分、具有大于所述第一宽度的第二宽度的端子部分、及具有在所述第一和第二宽度之间变化的宽度的过渡部分。当TAB封装被连接时，各外引线部分的过渡部分设置在玻璃面板的倾斜边缘之上。

Description

连接主装置元件的带自动键合封装
技术领域
本发明总地涉及半导体器件、以及包括该半导体器件的主装置(hostdevice)，更特别地，涉及适于柔性连接主装置元件例如玻璃面板(glass panel)的带自动键合(tape automated bonding：TAB)封装。
背景技术
半导体器件的计算和数据处理电路在形成于部分硅晶片上的小芯片上实现。半导体芯片本身非常小且非常易碎。即，在它们的原始“从晶片切割”状态，半导体芯片-虽然它们的电路完全可运行-不是非常有用，因为它们的易碎性质阻碍了在主装置内的实际集成，并且它们的小尺寸排除了到它们内部电路的大多数常规连接。因此，产生了对有效的半导体封装技术的需求。上下文中的术语“封装”或“进行封装”指的是适于提供物理保护和/或至/自半导体芯片的电连接的任何材料或技术。
半导体器件，诸如微电子器件、存储器件等，通常将它们的组成半导体芯片装入封装(package)或外壳(housing)中从而向芯片提供保护免于机械振动和/或周围环境的腐蚀作用。半导体芯片封装以各种形状因素和类型出现。一种常见封装将半导体芯片装在基体(base)和罩(cover)之间。另一种常见封装将半导体芯片密封在塑料或树脂化合物中。
至半导体芯片的输入/输出(I/O)焊盘的电连接通常通过引线框(leadframe)提供，这里再次说明，引线框以很多不同形状因素出现，但是通常通过封装材料提供各种外部电路与半导体芯片的I/O焊盘之间的电连接。引线框可以利用一种或几种常规技术连接到半导体芯片。适于引线框与半导体器件上的各I/O焊盘的连接的两种常规技术包括分别使用薄金属线键合(thin wire bond)或互连带(interconnect tape)。
利用互连带的技术通常称为“带自动键合(TAB)”。TAB中，电连接(例如至电源线、和/或信号线的连接等)构图到互连带上。在互连工艺期间，半导体芯片定位于带之上使得键合位(例如形成在半导体芯片上的引线或焊盘)与带上的各互连对准。然后半导体芯片利用例如金属凸块(metal bump)或焊料球(solder ball)被适当地键合。
一旦连接在半导体芯片上的键合焊盘与互连带之间适当地建立，半导体芯片就能够利用形成在带上的连接图案。该连接图案通常采取多个薄金属引线的形式。所述多个引线的每一个包括“内引线(inner lead)”或“内引线部分”。内引线的非常精细及有些易碎的性质阻止了其作为至外部电路的电连接的直接使用。因此，当每个各内引线从半导体芯片向外延伸时其形式上变迁到称为“外引线”或“外引线部分”的更耐用(例如更厚和更牢固)结构。外引线部分适于键合到引线框、电路板、外部电路连接或信号线等。因此，单个引线通常包括连接到半导体芯片上的键合焊盘的内引线部分及键合到引线框、印刷电路板、外部电路连接或信号线等的外引线部分。
TAB工艺中使用的柔性互连带包括几种不同类型；例如，具有全金属(或金属化)构造的单层类型、具有支承在电介质背衬层(backing layer)(例如基膜)上的金属层的双层类型、或具有通过粘合层结合到电介质层的金属层的三层类型。包括电介质的TAB互连带类型中，电介质通常由厚度约2至5密耳(mil)的聚酰亚胺(polymide)形成。相反，金属层通常由诸如铜或稀释铜合金(dilute copper alloy)的高导电材料形成并且具有0.5至6密耳的一般厚度。标准尺寸的互连带具有例如35mm、45mm和70mm的宽度，以及从约50至100微米范围的厚度。
引线可以利用常规光刻工艺由互连带的金属层形成。通常制造薄至2密耳的引线部分宽度。
与金属线键合技术相比，TAB提供若干优点。这些优点包括：较小的键合焊盘结构和较精细的键合节距，金使用的减少，较小的键合几何尺寸，增加的产率，以及较牢固的、更均匀的内引线键合。TAB制造的装置物理上是柔性的并且利于多芯片模块制造。
因此，对于主装置内要求非常精细的键合节距、更小芯片尺寸、以及更高半导体器件密度的应用而言，TAB与金属线键合技术相比通常是更好的制造选择。TAB也是用于在主装置内使用时常常经历物理运动或应力(例如弯曲、转矩、压缩或拉伸应力等)的半导体器件的优选制造技术。在物理移动或应力下可靠使用的要求通常针对在例如LCD面板，打印机，如蜂窝电话、膝上电脑、PDA的折叠装置等中使用的一些半导体器件。
然而，将TAB制造的半导体器件结合在主装置内带来很多挑战。例如考虑将TAB封装例如带载封装(TCP)或膜上芯片(COF)封装结合在诸如膝上计算机、PDA、蜂窝电话、GPS装置、数字摄像机等的主装置内所固有的困难。
常规COF封装和TCP在几个方面不同。例如，TCP通常形成有带上剪切的窗口从而允许对所安装的半导体芯片的背面可视性以及访问，而COF封装通常省略该窗口。COF封装中所使用的互连带一般倾向于比TCP中所使用的互连带厚。在下面的描述中，术语“TAB封装”通常指利用TAB工艺形成的任何半导体封装，并且具体地至少包括TCP和COF封装类型。
TCP和COF封装在某些主装置中经常用作液晶显示器(LCD)驱动器(称为LDI)。事实上，利用TCP或COF封装实现的LDI经常用于将LCD阵列与包括驱动器、控制器或类似计算/数据处理硬件的单独的印刷电路板(PCB)桥接。使用柔性半导体封装和连接技术来实现(或促进实现)主装置的元件之间的可动连接已经使得能够实现很多新的紧凑、精致、多功能的消费产品。
然而，这些发展使得这些应用中使用的TAB封装的长期可靠性更重要。与作为主装置元件之间的柔性连接的TAB封装的使用相关的几个问题将关于选定例子进行描述。该例子包括玻璃面板例如LCD显示器中通常使用的那些与另一主装置元件例如包括驱动器电路或控制器的PCB的连接。所述例子示于图1A至1C和图2。
图2是横截面图，示出连接到TAB封装5的一端的玻璃面板2。玻璃面板2通常包括罩部分2a和具有倾斜边缘8的连接部分2b。形成在玻璃面板部分2b上的连接图案3通过各向异性导电膜(ACF)4电连接到形成在TAB封装5上的连接图案6。在这方面使用ACF是很好理解的。在所示例子中，两连接图案(3和6)作为多个平行引线实现。
相关的图1A、1B和1C还示出了通常伴随上述布置的问题。设计上，对于连接到TAB封装电路5的另一端的另一主装置元件(未示出)，TAB封装5意图便于在倾斜边缘8上沿箭头9所示方向的折叠动作(例如弯曲)。该折叠动作对连接图案6的外引线部分6a施加应力。该应力倾向于集中在ACF 4键合的外引线部分6a与连接图案6的焊料保护层(solder resist)7加固部分(例如多个引线的端子部分)之间的连接图案6的区域中。如图1B和1C所示，该应力区域内的连接图案部分易于破裂。外引线部分的潜在破裂显然是负面的并且将显著影响包括连接玻璃面板的该TAB封装的主装置的总体可靠性。然而，随着时间推移，通过TAB封装柔性连接的主装置元件之间的反复动作恰恰会导致该负面结果。
发明内容
本发明的实施例提供改进的TAB封装，其更好地适于耐受与所连接的主装置元件的动作相关的机械应力。
因此，在一个实施例中本发明提供一种装置，包括：包括连接表面的元件，所述连接表面包括连接区域、边缘区域、以及形成在所述连接表面上的第一连接图案；以及带自动键合(TAB)封装。该TAB封装包括：半导体芯片，其连接到由多条引线形成的第二连接图案，其中每条引线包括外引线部分和相应的连接到所述半导体芯片的内引线部分。每个外引线部分包括：具有第一宽度的末端部分，具有比所述第一宽度大的第二宽度且连接到所述相应的内引线部分的端子部分，以及过渡区域，其具有在所述第一和第二宽度之间变化的宽度，其中每个末端部分电连接到部分所述连接图案使得每个过渡部分覆在所述边缘区域上。
在另一实施例中，本发明提供一种装置，包括：柔性键合到带自动键合(TAB)封装的玻璃面板，其中所述玻璃面板包括其上形成有第一连接图案的连接表面、以及由所述连接表面的倾斜外边缘形成的边缘区域，所述TAB封装包括其上形成有引线的柔性互连带、以及连接到所述引线的半导体芯片，所述引线包括外部分。所述外引线部分包括键合到所述第一连接图案并与之对准的具有第一宽度的末端部分、具有第二宽度的端子部分、及具有在所述第一和第二宽度之间变化的宽度并且覆在所述玻璃面板的所述边缘部分上的过渡部分。
在又一实施例中，本发明提供一种装置，包括：通过带自动键合(TAB)封装柔性连接的玻璃面板和印刷电路板(PCB)，其中所述玻璃面板包括形成在连接表面上的连接图案、和由所述连接表面的倾斜外边缘形成的边缘区域，并且其中所述TAB封装包括半导体芯片和外引线部分，所述外引线部分包括键合到所述连接图案并与之对准的具有第一宽度的末端部分、具有大于所述第一宽度的第二宽度并且连接到所述半导体芯片的端子部分、及具有在所述第一和第二宽度之间变化的宽度并且覆在所述玻璃面板的所述边缘部分上的过渡部分。
在再一实施例中，本发明提供一种将带自动键合(TAB)封装键合到玻璃面板的方法，其中所述玻璃面板包括具有倾斜末端的连接表面和形成在所述连接表面上的第一连接图案，且其中所述TAB封装包括形成第二连接图案的多条引线，每条引线包括外引线部分，其中所述外引线部分包括具有第一宽度的末端部分、具有大于所述第一宽度的第二宽度的端子部分、及具有在所述第一和第二宽度之间变化的宽度的过渡部分。所述方法包括：对准所述第一和第二连接图案使得形成所述第二连接图案的所述多条引线的各过渡部分覆在所述玻璃面板的所述倾斜末端上；及将形成所述第二连接图案的所述多条引线的各末端部分键合到所述第一连接图案。
在相关方面，前述实施例的任一实施例中所述TAB封装可包括膜上芯片(COF)封装或带载封装(TCP)。
附图说明
下面将参照附图描述本发明的示例性实施例，附图中相似的附图标记始终表示相似的元件。附图包括：
图1A、1B和1C及图2，共同示出与连接主装置元件的常规TAB封装相关的机械应力问题；
图3A、3B和3C多样地示出结合到其中玻璃面板连接到TAB封装的例子中的本发明的一实施例；
图4A、4B和4C还示出适于用于本发明一实施例中的示例性连接图案的外引线部分；
图5A和5B示出通过结合本发明的一个或更多实施例而易于改进的各TAB封装；
图6还示出适于用于本发明一实施例中的示例性连接图案的端子部分；及
图7是流程图，示出根据本发明一实施例适于将TAB封装连接到主装置元件的方法。
具体实施方式
下面参照附图说明与本发明的数个实施例相关的选定特征和优点。然而，本发明可以各种实施例实施。这些实施例的元件的性质、构造和成分可根据具体设计和实现而宽泛地变化。然而，给出下面的示例性实施例作为本发明的制造和使用的示例性教导。本发明的范围不应解释为局限于该教导示例。更确切地，所附权利要求定义本发明的范围。
图3A、3B和3C示出本发明的一个实施例。包括罩面板31a和连接面板31b的玻璃面板31将用作具有连接表面的主装置元件的示例。本文中术语“元件”应当宽泛地理解为除了所有形状和尺寸的玻璃面板还包括印刷电路板(PCB)，电连接诸如布线、焊盘、塞孔(jack)、面板(panel)等，陶瓷和/或塑料部件。另外，形成在这些主装置元件中的任一元件的连接表面上的“连接图案”可具有任何合理的几何形状并且可以采取很多不同的形式(例如引线、焊盘、塞孔、导电区等)。因此，术语“连接图案”应当解释为覆盖这些远超出图3A、3B和3C中用作例子的平行引线图案的可能的设计变型。
在一个实施例中玻璃面板31b包括连接区域“A”和边缘区域“B”。在所示例子中，边缘区域“B”形成为玻璃面板31b的倾斜边缘37。第一连接图案30利用几种可用的常规技术中的一种形成在玻璃面板31b的连接区域“A”的连接表面上。第一连接图案30可由多种普通导电材料中的一种或多种(例如铜或铜合金)形成。在一些实施例中，连接区域“A”的特征不仅在于存在第一连接图案30，还在于存在用于键合的TAB封装35的机械支承。相反，这些实施例中玻璃面板的边缘区域“B”的特征在于不存在第一连接图案30和用于水平(关于所示例子)连接的TAB封装的材料机械支承。
TAB封装35通常包括第二连接图案38。在某些实施例中第二连接图案38可利用ACF 36电和机械地连接到第一连接图案30。如图3A中示出的例子所示，第二连接图案38可采取从TAB封装35延伸的多个外引线部分40的形式。在一实施例中每个外引线部分的特征在于末端部分40a具有第一宽度，端子部分40c具有大于第一宽度的第二宽度，且过渡区域40b具有在第一和第二宽度之间变化的宽度。
当TAB封装35在玻璃面板31b之上对准使得第一和第二连接图案30、38可正确匹配及键合时，每个各外引线部分40的末端部分40a将通常延伸越过玻璃面板31b的连接区域“A”的至少某部分。因此，各末端部分40a被连接表面机械支承。类似地，(可选地)由焊料保护层39支承的每个各输出引线部分40的端子部分40c通常足够远离最大“挠曲”应力的区域，和/或者宽度上足够厚，使得外引线部分40的该部分的破裂通常不是问题。
相反，一旦正确对准，每个各外引线部分40的过渡部分40b将覆在玻璃面板31b的边缘区域“B”上。术语“覆在...上(overlay)”与图3B和3C所示的例子、以及适于用于TAB封装35至玻璃面板31b的键合的常规制造工艺结合而在此处使用。因此，术语“覆在...上”应当理解为覆盖其中TAB封装35的第二连接图案相对于玻璃面板31b上的第一连接图案垂直设置的任何连接布置或制造工艺。
当对准从而覆在玻璃面板31b的边缘区域“B”上时，过渡部分40b将不被下面的玻璃面板31b的连接表面区域支承。更确切地，与TAB封装35有关的折叠或弯曲功能通常要求第二连接图案38的某部分形成在TAB封装35的柔性互连带上时在各主装置元件之间保持柔性地未连接。在图3B和3C的示例中，每个外引线部分40的过渡部分40b在边缘区域“B”之上未被支承。由于该区域倾于最大应力及因此的最大破裂可能，所以每个过渡部分40b形成有变化的宽度。该变化的宽度一般地向过渡部分40b及向外引线部分40提供大得多的机械强度。
具有可变宽度的引线或连接图案(例如金属PCB线路(trace))的使用尽管在普通意义上是已知的，但还没有归于本利用；即在用于连接主装置中的元件的TAB封装中的最大折叠或弯曲应力的区域内布置对弯曲引起的机械破裂有最大抵抗力的这样的引线结构的过渡部分。
本质上，过渡部分40b的宽度变化形状可采用很多形式。所示例子示出了线性倾斜过渡部分，但过渡部分还可具有(例如向内或向外弯曲)形状等。第二连接图案的末端、过渡、以及端子部分的相对尺寸将根据考虑到例如连接表面的性质、第一连接图案的几何形状、意图的最大弯曲半径或最大折叠角等的设计而改变。
在图3A和3B所示的实施例中，形成第二连接图案40的外引线部分设计为使得各末端部分40a为与形成在连接区域“A”中的第一连接图案30的长度和宽度约相同的长度(A’)和(第一)宽度。类似地，形成第二连接图案40的外引线部分也设计为使得各过渡部分40b为与边缘区域“B”的长度基本相同的长度(B’)。
图3A、3B和3C的示例性第二连接图案进一步示于图4A、4B和4C中。这里再次说明，多个外引线部分40形成在TAB封装35的一末端上并充当第二连接图案。在TAB封装35的端子区域“C”中焊料保护层39可以可选地设置在多个外引线部分40之上。然而，当设置焊料保护层39时，外引线部分的某部分将伸出它(即超出它而暴露)。外引线部分40的暴露部分110适于电连接到形成在主装置元件上的第一连接图案。
在图4A、4B和4C所示的例子中，每个外引线部分40的至少末端部分40a由导电材料例如铜或铜合金形成，并具有从约15至50μm范围的宽度及从约100至1500μm范围的长度。每个外引线部分40的端子部分40c具有从约20至80μm范围的第二宽度。每个外引线部分40的过渡区域40b具有在第一宽度和第二宽度之间变化的宽度。在一些实施例中，过渡部分40b的可变宽度可超过第二宽度，但然后将过渡(例如逐渐变细)回落到外引线部分40的端子部分40c的宽度。
示例性第二连接图案的暴露部分110关于两种普通TAB封装类型进一步示出。示于图5A的COF封装151包括用粘合剂124安装在基膜100上并通过金属布线126连接到第二连接图案40的半导体芯片130。半导体芯片130通过密封材料132被保护。第二连接图案40的大部分通过焊料保护膜39被保护，但还包括暴露部分110。
相反，示于图5B的TCP封装161包括安装在基膜100上并且通过焊料球128连接到第二连接图案40的半导体芯片130。半导体芯片130通过密封材料132被保护。第二连接图案40的大部分通过焊料保护膜39被保护，但还包括暴露部分110。
在上述示例性实施例中，形成第二连接图案的外引线部分40的端子部分40c示出为只具有线性矩形形状(即直线平行侧边)。然而，其不必如此。通常可以理解，对于一些实施例具有S型部分的外引线部分(例如具有弯曲平行侧边的部分)实际上可对基膜100与形成在其上的连接图案40之间的不同热膨胀引起的应力具有更好的免疫力。因此，图6示出了本发明的另一实施例，其包括用于端子部分40c的非矩形几何形状，其中外引线部分40的端子部分40c包括S型部分40d。
已经提供了具有合适连接表面的主装置元件，该连接表面通常包括由连接表面的倾斜外边缘形成的边缘表面，并且已经提供了具有合适的外引线部分的TAB封装，可进行一制造方法以实现上述优点。
图7一般地说明了该方法的一实施例。该方法适于制造包括两元件的主装置，其中所述元件的至少一个适于折叠到另一元件之上或围绕其弯曲，同时通过使用柔性TAB封装连接保持可靠的电连接。示例性制造方法的执行预先假定提供与上述例子类似的将被连接的主装置和TAB封装。
有了这些材料，该方法始于将形成在主装置元件的连接表面上的第一连接图案与形成在TAB封装上的第二连接图案(更特别地，例如第二连接图案的末端部分)对准(70)。在一些实施例中，该对准步骤将包括“宽意义上”的定位，其中第一连接图案的某宽度部分与第二连接图案的某宽度部分对准。然后，第二连接图案的过渡部分与主装置元件的边缘部分对准(71)。在一些实施例中，该对准步骤将包括“长意义上(length-wise)”的定位，其中第二连接图案的过渡部分定位为覆在主装置元件例如玻璃面板的边缘部分上。
因此，在本发明的一些实施例中，上述对准步骤可按任何顺序进行并且可在单个制造步骤中进行。然而，无论顺序进行或结合进行，对准步骤(70，71)基本将TAB封装中形成的第二连接图案定位于形成在主装置元件的连接表面上的第一连接图案之上，使得第一和第二连接图案可电连接，第二连接图案的过渡部分定位为覆在主装置元件的边缘部分。一旦完成了这些对准步骤，第一和第二连接图案利用几种常规技术中的一种(例如利用ACF)键合在一起。
在上述示例性实施例所建议的很多设计变型和修改中其它优点将变得明显。这些变型和修改落在权利要求所限定的本发明的范围内。

Claims (21)

1.一种装置，包括：
包括连接表面的元件，所述连接表面包括连接区域、边缘区域、以及形成在所述连接表面上的第一连接图案；及
带自动键合(TAB)封装，包括：
半导体芯片，其连接到由多条引线形成的第二连接图案，其中每条引线包括外引线部分和相应的连接到所述半导体芯片的内引线部分；
其中每条外引线部分包括：
具有第一宽度的末端部分，
具有比所述第一宽度大的第二宽度且连接到所述相应的内引线部分的端子部分，及
过渡区域，其具有在所述第一和第二宽度之间变化的宽度；
其中每个末端部分电连接到所述第一连接图案的部分使得每个过渡部分覆在所述边缘区域之上。
2.如权利要求1所述的装置，其中所述元件包括玻璃面板并且所述边缘区域包括所述玻璃面板的倾斜边缘。
3.如权利要求1所述的装置，其中所述TAB封装包括膜上芯片(COF)封装或带载封装(TCP)。
4.如权利要求1所述的装置，其中所述第一和第二连接图案中的至少一个至少部分地由铜或铜合金形成。
5.如权利要求1所述的装置，其中所述外引线部分的所述端子部分包括S型部分。
6.如权利要求1所述的装置，其中所述外引线的所述过渡部分具有线性倾斜形状或弯曲形状。
7.一种装置，包括：柔性键合到带自动键合(TAB)封装的玻璃面板，其中
所述玻璃面板包括其上形成有第一连接图案的连接表面、以及由所述连接表面的倾斜外边缘形成的边缘区域；且
所述TAB封装包括其上形成有引线的柔性互连带、以及连接到所述引线的半导体芯片，所述引线包括外部分，并且
其中所述外引线部分包括具有第一宽度的对准并键合到所述第一连接图案的末端部分、具有第二宽度的端子部分、及具有在所述第一和第二宽度之间变化的宽度并且覆在所述玻璃面板的所述边缘部分上方的过渡部分。
8.如权利要求7所述的装置，其中所述TAB封装包括膜上芯片(COF)封装或带载封装(TCP)。
9.如权利要求7所述的装置，其中所述外引线部分至少部分地由铜或铜合金形成。
10.如权利要求9所述的装置，其中所述第一宽度在从约15至50μm的范围，且其中所述第二宽度在从约大于15μm至80μm之间的范围。
11.如权利要求7所述的装置，其中所述外引线部分的所述端子部分包括S型部分。
12.一种装置，包括：
通过带自动键合(TAB)封装柔性连接的玻璃面板和印刷电路板(PCB)，其中所述玻璃面板包括形成在连接表面上的连接图案、以及由所述连接表面的倾斜外边缘形成的边缘区域；且
其中所述TAB封装包括半导体芯片和外引线部分，所述外引线部分包括具有第一宽度的对准并键合到所述连接图案的末端部分、具有大于所述第一宽度的第二宽度并且连接到所述半导体芯片的端子部分、及具有在所述第一和第二宽度之间变化的宽度并且覆在所述玻璃面板的所述边缘部分之上的过渡部分。
13.如权利要求12所述的装置，其中所述TAB封装包括膜上芯片(COF)封装或带载封装(TCP)。
14.如权利要求12所述的装置，其中所述外引线部分的所述端子部分包括S型部分。
15.如权利要求12所述的装置，其中所述外引线的所述过渡部分具有线性倾斜形状或弯曲形状。
16.一种将带自动键合(TAB)封装键合到玻璃面板的方法，
其中所述玻璃面板包括具有倾斜末端的连接表面和形成在所述连接表面上的第一连接图案；且
其中所述TAB封装包括形成第二连接图案的多条引线，每条引线包括外引线部分，其中所述外引线部分包括具有第一宽度的末端部分、具有大于所述第一宽度的第二宽度的端子部分、及具有在所述第一和第二宽度之间变化的宽度的过渡部分；
所述方法包括：
对准所述第一和第二连接图案使得形成所述第二连接图案的所述多条引线的各过渡部分覆在所述玻璃面板的所述倾斜末端上；及
将形成所述第二连接图案的所述多条引线的各末端部分键合到所述第一连接图案。
17.如权利要求16所述的方法，其中所述第一连接图案包括分别与形成所述第二连接图案的所述多条引线对应的多个平行导电区域。
18.如权利要求16所述的方法，其中所述将形成所述第二连接图案的所述多条引线的各末端部分键合到所述第一连接图案包括应用各向异性导电膜至所述第一和第二连接图案中的至少一个。
19.如权利要求16所述的方法，其中所述TAB封装包括膜上芯片(COF)封装或带载封装(TCP)。
20.如权利要求16所述的方法，其中所述外引线部分的所述端子部分包括S型部分。
21.如权利要求16所述的方法，其中所述外部引线的所述过渡部分具有线性倾斜形状或弯曲形状。
CNB2006100898250A 2005-05-24 2006-05-24 带自动键合封装装置和将该装置键合到玻璃面板的方法 Active CN100555614C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR43810/05 2005-05-24
KR20050043810A KR100618898B1 (ko) 2005-05-24 2005-05-24 리드 본딩시 크랙을 방지하는 테이프 패키지
US11/396,526 2006-04-04

Publications (2)

Publication Number Publication Date
CN1870256A true CN1870256A (zh) 2006-11-29
CN100555614C CN100555614C (zh) 2009-10-28

Family

ID=37443860

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100898250A Active CN100555614C (zh) 2005-05-24 2006-05-24 带自动键合封装装置和将该装置键合到玻璃面板的方法

Country Status (4)

Country Link
US (2) US7649246B2 (zh)
KR (1) KR100618898B1 (zh)
CN (1) CN100555614C (zh)
TW (1) TWI301318B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101820722B (zh) * 2009-02-27 2012-07-18 北京京东方光电科技有限公司 平面显示装置的柔性印刷电路板
CN101378041B (zh) * 2007-08-31 2012-09-19 冲电气工业株式会社 半导体器件以及基板
CN111755434A (zh) * 2019-03-27 2020-10-09 力晶积成电子制造股份有限公司 半导体封装
CN114823609A (zh) * 2016-10-31 2022-07-29 昆山国显光电有限公司 驱动电路载体、显示面板及平板显示器

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101415567B1 (ko) 2007-12-11 2014-07-04 삼성디스플레이 주식회사 가요성 인쇄 회로막 및 이를 포함하는 표시 장치
SG172749A1 (en) 2009-03-06 2011-08-29 Kaixin Inc Leadless integrated circuit package having high density contacts
KR101753416B1 (ko) * 2009-04-03 2017-07-19 카이씬, 인코포레이티드 Ｉｃ 패키지용 리드프레임 및 제조방법
US9362138B2 (en) 2009-09-02 2016-06-07 Kaixin, Inc. IC package and method for manufacturing the same
KR101904730B1 (ko) 2012-07-31 2018-10-08 삼성디스플레이 주식회사 테이프 패키지 및 이를 포함하는 표시 장치
KR102113703B1 (ko) 2013-08-20 2020-05-22 삼성디스플레이 주식회사 테이프 패키지 및 이를 포함하는 표시 패널 모듈
KR102413480B1 (ko) 2015-09-07 2022-06-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102487061B1 (ko) * 2016-06-30 2023-01-12 삼성디스플레이 주식회사 표시 장치
KR20180073349A (ko) * 2016-12-22 2018-07-02 엘지디스플레이 주식회사 유기 발광 표시 장치
CN106852011B (zh) * 2017-03-20 2019-07-19 京东方科技集团股份有限公司 在柔性电路板上设置油墨层的方法以及柔性电路板
JP2019035817A (ja) * 2017-08-10 2019-03-07 株式会社ジャパンディスプレイ 表示装置
US10796976B2 (en) * 2018-10-31 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
KR102599722B1 (ko) * 2018-12-28 2023-11-09 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 타일드 표시 장치
KR102471275B1 (ko) * 2019-01-24 2022-11-28 삼성전자주식회사 칩 온 필름(cof) 및 이의 제조방법
CN111755620A (zh) * 2019-03-27 2020-10-09 力晶积成电子制造股份有限公司 半导体封装
KR20200129224A (ko) 2019-05-07 2020-11-18 삼성디스플레이 주식회사 표시 장치
KR20210013448A (ko) 2019-07-25 2021-02-04 삼성디스플레이 주식회사 연결 기판을 포함하는 표시 장치 및 패드 접속 검사 방법
KR20220008105A (ko) 2020-07-13 2022-01-20 삼성전자주식회사 반도체 패키지
KR20220012676A (ko) 2020-07-23 2022-02-04 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
KR20220064598A (ko) 2020-11-12 2022-05-19 엘지이노텍 주식회사 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
JP3501316B2 (ja) * 1995-06-16 2004-03-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP3487173B2 (ja) * 1997-05-26 2004-01-13 セイコーエプソン株式会社 Ｔａｂ用テープキャリア、集積回路装置及び電子機器
KR100472355B1 (ko) * 1997-11-01 2005-08-25 엘지.필립스 엘시디 주식회사 글래스콘넥터및그제조방법
JP3640155B2 (ja) * 1999-01-26 2005-04-20 セイコーエプソン株式会社 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置、回路基板並びに電子機器
US6362429B1 (en) * 1999-08-18 2002-03-26 Micron Technology, Inc. Stress relieving tape bonding interconnect
JP3692314B2 (ja) * 2001-07-17 2005-09-07 日東電工株式会社 配線回路基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101378041B (zh) * 2007-08-31 2012-09-19 冲电气工业株式会社 半导体器件以及基板
CN101820722B (zh) * 2009-02-27 2012-07-18 北京京东方光电科技有限公司 平面显示装置的柔性印刷电路板
CN114823609A (zh) * 2016-10-31 2022-07-29 昆山国显光电有限公司 驱动电路载体、显示面板及平板显示器
CN111755434A (zh) * 2019-03-27 2020-10-09 力晶积成电子制造股份有限公司 半导体封装

Also Published As

Publication number Publication date
US7902647B2 (en) 2011-03-08
US20100072607A1 (en) 2010-03-25
KR100618898B1 (ko) 2006-09-01
US7649246B2 (en) 2010-01-19
TWI301318B (en) 2008-09-21
TW200711088A (en) 2007-03-16
US20060267164A1 (en) 2006-11-30
CN100555614C (zh) 2009-10-28

Similar Documents

Publication Publication Date Title
CN100555614C (zh) 带自动键合封装装置和将该装置键合到玻璃面板的方法
US11605609B2 (en) Ultra-thin embedded semiconductor device package and method of manufacturing thereof
CN1246899C (zh) 半导体装置
JP4686248B2 (ja) 光半導体装置、及び光半導体装置製造方法
US20080251913A1 (en) Semiconductor device including wiring substrate having element mounting surface coated by resin layer
US20080135990A1 (en) Stress-improved flip-chip semiconductor device having half-etched leadframe
CN1945817A (zh) 半导体器件及其制造方法
US8860196B2 (en) Semiconductor package and method of fabricating the same
KR20100069589A (ko) 반도체 디바이스
KR101058986B1 (ko) 수지 밀봉형 반도체 장치와 그 제조 방법, 반도체 장치용 기재 및 적층형 수지 밀봉형 반도체 장치
CN1917199A (zh) 半导体部件及其制造方法
CN1917156A (zh) 在引线架结构上有倒装芯片的密封型芯片级封装及其方法
US20080185709A1 (en) Semiconductor device including semiconductor elements and method of producing semiconductor device
JP2012015225A (ja) 半導体装置
CN103367265A (zh) 多层半导体装置、印刷电路板和多层半导体装置制造方法
CN1355568A (zh) 芯片堆叠封装结构
US8072069B2 (en) Semiconductor device and method of manufacturing a semiconductor device
CN1725462A (zh) 半导体器件及半导体器件的制造方法
CN1949497A (zh) 用于封装的可挠性基板
CN1606160A (zh) 半导体装置及其制造方法、电路基板以及电子设备
JP2005150771A (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
CN2626050Y (zh) 一种开口向下封装结构
KR20070016399A (ko) 글래스 기판을 사용하는 칩 온 글래스 패키지
JPH03161957A (ja) 半導体装置
JP4123131B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant