CN2626050Y - 一种开口向下封装结构 - Google Patents

一种开口向下封装结构 Download PDF

Info

Publication number
CN2626050Y
CN2626050Y CN 03251223 CN03251223U CN2626050Y CN 2626050 Y CN2626050 Y CN 2626050Y CN 03251223 CN03251223 CN 03251223 CN 03251223 U CN03251223 U CN 03251223U CN 2626050 Y CN2626050 Y CN 2626050Y
Authority
CN
China
Prior art keywords
chip
encapsulating structure
open side
side down
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 03251223
Other languages
English (en)
Inventor
杨智安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CN 03251223 priority Critical patent/CN2626050Y/zh
Application granted granted Critical
Publication of CN2626050Y publication Critical patent/CN2626050Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge

Abstract

本实用新型提供一种开口向下封装结构，该开口向下封装结构包含有一衬底，该衬底中央设有一开口，一芯片被设置在该衬底的该开口内，并与该衬底电连接，以及一散热片被设置在该芯片和该衬底的上方，该散热片具有一散热孔，位于该芯片的上方，以使该芯片的背面部分露出，从而提高该开口向下封装结构的散热能力。

Description

一种开口向下封装结构
技术领域
本实用新型提供一种开口向下的封装结构(cavity down package)，特别是一种具有优良散热特性(heat dissipation performance)的开口向下的封装结构。
背景技术
近年来，随着笔记型电脑、个人资料助理(PDA)与行动电话等携带式设备的小型化和高功能化，以及中央处理器(CPU)和存储器模块(memorymodule)等的功能复杂化，不仅使得半导体芯片的集成度不断提高，在半导体封装工艺上也逐渐朝向高密度(high density)封装发展，于是各种轻、薄、短、小的封装结构便不断地被开发出来，而在各种封装结构中，开口向下封装结构由于结构简单、制作成本低且散热能力佳，因此被广泛地应用。
目前在开口向下封装结构的封装技术领域中，已有许多发明被提出且已取得专利。例如：美国专利案号5,027,191一案中提出一种具有垫阵列排列的开口向下芯片承载结构，而美国专利案号5,420,460一案中则提出一种应用于金丝压焊(wire bonding)技术的薄型CD-BGA封装结构。
请参考图1和图2，图1是一现有开口向下(cavity down)封装结构10的示意图，而图2是图1中开口向下封装结构10在完成芯片1 8的电连接后的剖面示意图。如图1所示，开口向下封装结构10包含有一封装衬底(package substrate)12以及一设在封装衬底12上方的散热片(heat sink)14，衬底12的中央设有一方形的开口(cavity)16，用来容纳一芯片(die)18。
其中封装衬底12多为一塑胶衬底，在封装衬底12的下表面上设有多个第一接点，用来与芯片18和其他电路元件电连接，内部设有多个电路通孔，电连接于该多个第一接点之间，以控制其间的电路工作。散热片14则多由具有高热传导性质的金属材质所构成，例如可以是一散热铜片，被装设在封装衬底12上方，以增加开口向下封装结构10的散热效率。芯片18则具有一位于下方的正面和一位于上方的背面，芯片18的正面(下表面)设有一有源电路区，包含有多个第二接点，用来与封装衬底12下表面的第一接点电连接。
在此进一步说明现有技术中开口向下封装结构10的构造及制作方法。首先，如图1所示，用适当的粘合材料，例如银胶，将散热片14粘合在封装衬底12上，并以芯片18正面朝下的方式，将芯片18的背面(上表面)粘合在开口16内散热片14的下表面上，从而完成封装衬底12、散热片14以及芯片18的结合。
接着如图2所示，再进行一导线(bonding wire)工艺，形成多条导线24电连接于该多个第一接点与第二接点之间，以完成封装衬底12与芯片18的电连接工作。接着在开口16内形成一封胶层26，涂布在芯片18和导线24上，一般而言，封胶层26多由高分子材料所构成，例如可以是一环氧树酯层，目的在于增加芯片18对水气、氧化的防护能力，并进一步将芯片18固定在封装衬底12的开口16内，增加对抗外力撞击或振动的能力。此外，封装衬底12的下表面上通常还包含有其它电路连接装置，用来与其它电路元件连接，例如可包含有多个焊锡球垫22，并利用多个焊锡球28来使封装衬底12与其他电路元件电连接，例如一印刷电路板。
现有技术的开口向下封装结构10除了具有前述优点外，还由于芯片18被设置在封装体的内部，因而对外力具有较佳的抵抗能力，换言之，即使在制作或运输过程中，不慎受到外力的撞击或振动，也不易发生芯片剥落或损毁的现象。然而也由于芯片18被设置在封装体的内部，因此当进行电路操作时，芯片18所产生的热量需先经由多层材料间的热传导，然后才能传递至外界空气中，因此即使在散热片14上方增设风扇或其他散热装置，仍然会受限于芯片18与散热片14间的粘合材料以及散热片14所造成的热传导阻力，使得散热速度受到相当程度地限制，容易发生因热量的大量累积，造成芯片温度过高而影响电路元件正常工作的状况。随着电路元件的集成度以及操作频率的不断提高，开口向下封装结构散热不佳的问题也将日趋严重。
因此，如何能发展出一种新的开口向下封装结构及其制作方法，以解决上述问题，便成为当前的重要课题。
实用新型内容
因此，本实用新型的主要目的在于提供一种开口向下封装(cavity downpackage，CD package)结构，以改善现有开口向下封装结构散热能力不佳的缺点。
在本实用新型的优选实施例中，一开口向下封装结构包含有一封装衬底，该封装衬底中央设有一开口，一芯片被设置在该封装衬底的该开口内，并以多条导线电连接于该封装衬底，以及一散热片被设置在该芯片及该封装衬底的上方，该散热片具有至少一散热孔(heat dissipation slot)，位于该芯片的上方，以使该芯片的上表面部分露出，从而提高该开口向下封装结构的散热能力。
在本实用新型的开口向下封装结构中，散热片上设有至少一散热孔，以将芯片背面直接露出，因此可大幅降低散热时的热传导阻力，提高开口向下封装结构的散热速率，使得芯片可以承受更大的电流与热应力，增加开口向下封装结构在高温情况下的电性能和可靠性。
附图说明
图1是现有一开口向下封装结构的示意图；
图2是图1中开口向下封装结构的剖面示意图；
图3是本实用新型中一开口向下封装结构的示意图；
图4是图3中开口向下封装结构的剖面示意图；
图5是图4中开口向下封装结构的局部放大示意图。
附图标记说明
10     开口向下封装结构     12    衬底
14     散热片               16    开口
18     芯片                 22    焊锡球垫
24     导线                 26    封胶层
28     焊锡球               110   开口向下封装结构
112    封装衬底             114   散热片
115    散热孔               116   开口
118    芯片                 120   第一接点
122    焊锡球垫             124   导线
126  封胶层             128  焊锡球
132  电路通孔
具体实施方式
请参照图3和图4，图3是本实用新型中一开口向下封装(cavity downpackage)结构110的示意图，而图4则是开口向下封装结构110的剖面示意图。如图3和图4所示，开口向下封装结构1 10包含有一封装衬底(packagesubstrate)112以及一设在封装衬底112上方的散热片(heat sink)114，封装衬底112具有一下表面和一对应的上表面，中央设有一方形的开口(cavity)16，用来容纳一芯片118，而散热片114则具有至少一散热孔115，位于开口116的上方，以使芯片118的背面部分露出。
请参考图5，图5是本实用新型中开口向下封装结构110的局部放大示意图。如图5所示，在封装衬底112的下表面上设有多个第一接点120，用来与芯片118电连接，封装衬底112内设有一内部电路，包含有多个电路通孔132，电连接于该多个第一接点120之间，以控制其间的电路工作。散热片114则多由具有高热传导性质的金属材质所构成，例如可以是一散热铜片，被装设在衬底112上方，以增加开口向下封装结构110的散热效率，其中散热片114具有至少一散热孔115，其位置与衬底112中央的开口116相对应，以使散热片114结合于衬底112后，散热孔115将位于开口116的上方。芯片118则具有一位于下方的正面和一位于上方的背面，芯片118的正面(下表面)设有一有源电路区，包含有多个第二接点(未显示)，用来与衬底112下表面的第一接点120电连接。
一般而言，开口向下封装结构110利用一导线结构124来电连接芯片118与封装衬底112，并包含有一封胶层124，被设在开口116内，以增强芯片118、导线结构124以及其间的电连接线路对抗外力的能力。此外，封装衬底112往往还包含有其他电连接装置以电连接至其他电路元件，在本实用新型的优选实施例中，封装衬底112是一球格阵列(ball frid array，BGA)封装衬底，包含有多个焊锡球垫122，被设在封装衬底112的下表面，与电路通孔132电连接，以及多个焊锡球128，被分别设置在各焊锡球垫122的下方，用来将封装衬底112与其他电路元件电连接，例如一印刷电路板。
在此进一步说明本实用新型中开口向下封装结构110的构造及制作方法。首先如图3所示，用适当的粘合材料，例如银胶或是其他种类的导热胶，将散热片114结合在封装衬底112上，并以同样的方式，将芯片118的背面(上表面)粘合在开口116内散热片114的下表面上，从而完成封装衬底112、散热片114以及芯片118间的结合。其中散热孔115的形状并无任何限制，但一般而言其形状均与芯片118相对应，且尺寸略小于芯片118，以使芯片118能贴附在散热孔115周围，而不致使外物入侵，造成电路元件的损坏。
接着如图4和图5所示，再进行一金丝压焊工艺，形成多条导线124电连接于该多个第一接点120与第二接点之间，以完成封装衬底112与芯片118的电连接工作，其中导线124可以是金线。接着在开口116内形成一封胶层126，被涂布在芯片118和导线124上，一般而言，封胶层126多由高分子材料所构成，例如可以是一环氧树酯层，目的在于增加芯片118对水气、氧化的防护能力，并进一步将芯片118固定在封装衬底112的开口116内，增加对抗外力撞击或振动的能力。此外，封装衬底112的下表面上通常还包含有其它电路连接装置，用来连接到其它电路元件，例如可进一步在封装衬底112的下表面上形成多个焊锡球垫122，并在各焊锡球垫122的下方分别形成一焊锡球128，以使封装衬底112电连接至其他电路元件，例如一印刷电路板。
相比较于现有开口向下的封装结构，本实用新型开口向下的封装结构的最大特征是在散热片上设有至少一散热孔，故可使部分的芯片背面直接露出，因此当芯片进行电路操作而产生热量累积时，所生成的热量可迅速自芯片背面直接移除，而不需如现有技术中仅通过银胶或导热胶接触散热片而将热量导出，故能大幅降低热传导阻力，从而提高开口向下封装结构的散热效率，使得芯片可以承受更大的电流与热应力，从而提高开口向下封装结构在高温情况下的电性能和可靠性。
以上所述仅为本实用新型的优选实施例，凡根据本实用新型权利要求书所作的均等变化与修饰，均应属于本专利的涵盖范围。

Claims (8)

1.一种开口向下封装结构，该开口向下封装结构包含：
一封装衬底，包含有一下表面、一对应的上表面以及一内部线路，该衬底内设有一开口；
一芯片，被设置在该衬底的所述开口内，该芯片具有一包含有一有源电路区的下表面和一对应的上表面，且该芯片与该衬底电连接；以及
一散热片，被设置在该芯片和该衬底的上表面，该散热片具有至少一散热孔，位于该芯片的上方，以使该芯片的上表面部分露出，且该散热孔的面积略小于该芯片的面积。
2.如权利要求1的开口向下封装结构，其特征在于，该封装衬底还包含有多个第一接点，被设在该封装衬底的下表面并与该内部线路电连接。
3.如权利要求1的开口向下封装结构，其特征在于，该封装衬底还包含有：
多个焊锡球垫，被设在该衬底的下表面，与该内部线路电连接；以及
多个焊锡球，被分别设置在各该焊锡球垫的下方，用来将该封装衬底电连接至其他电路元件。
4.如权利要求1的开口向下封装结构，其特征在于，该开口向下封装结构还包含有多条导线结构，电连接于该封装衬底与该芯片之间。
5.如权利要求4的开口向下封装结构，其特征在于，该开口向下封装结构还包含有一封胶层，被设置在该开口内，以保护该芯片和该导线结构。
6.如权利要求5的开口向下封装结构，其特征在于，该封胶层包含有环氧树酯。
7.如权利要求1的开口向下封装结构，其特征在于，该芯片的上表面藉由散热胶被粘贴在该散热片的下表面上。
8.如权利要求7的开口向下封装结构，其特征在于，该芯片的上表面被粘贴在该散热片上的该散热孔周围。
CN 03251223 2003-05-12 2003-05-12 一种开口向下封装结构 Expired - Lifetime CN2626050Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 03251223 CN2626050Y (zh) 2003-05-12 2003-05-12 一种开口向下封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 03251223 CN2626050Y (zh) 2003-05-12 2003-05-12 一种开口向下封装结构

Publications (1)

Publication Number Publication Date
CN2626050Y true CN2626050Y (zh) 2004-07-14

Family

ID=34253071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 03251223 Expired - Lifetime CN2626050Y (zh) 2003-05-12 2003-05-12 一种开口向下封装结构

Country Status (1)

Country Link
CN (1) CN2626050Y (zh)

Similar Documents

Publication Publication Date Title
US6507107B2 (en) Semiconductor/printed circuit board assembly
CN100555614C (zh) 带自动键合封装装置和将该装置键合到玻璃面板的方法
US7038311B2 (en) Thermally enhanced semiconductor package
US6369448B1 (en) Vertically integrated flip chip semiconductor package
US7507915B2 (en) Stack structure of carrier boards embedded with semiconductor components and method for fabricating the same
KR101542216B1 (ko) 패키지가 집적된 집적회로 패키지 시스템
US7344916B2 (en) Package for a semiconductor device
US20020127771A1 (en) Multiple die package
JP2006522478A (ja) プロセッサ及びメモリパッケージアッセンブリを含む半導体マルチパッケージモジュール
KR20070007151A (ko) 랜드 그리드 어레이 패키지형 디바이스 및 그 형성 방법
CN101232004A (zh) 芯片堆叠封装结构
KR20040009679A (ko) 적층형 반도체 모듈 및 그 제조방법
US7180166B2 (en) Stacked multi-chip package
KR20030018642A (ko) 스택 칩 모듈
CN1157790C (zh) 芯片堆叠封装结构
CN101118901B (zh) 堆叠式芯片封装结构及其制程
CN201490179U (zh) 电路板结构
CN2626050Y (zh) 一种开口向下封装结构
CN111952203B (zh) 一种指纹识别封装及其形成方法
US20080283982A1 (en) Multi-chip semiconductor device having leads and method for fabricating the same
JPH1093013A (ja) 半導体装置
CN112614830A (zh) 一种封装模组及电子设备
KR19980025624A (ko) 볼 그리드 어레이 반도체 패키지
CN110620100A (zh) 一种适用于高密度高功率的封装结构及制造方法
KR20020057351A (ko) 볼 그리드 어레이 패키지와 그 실장 구조

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20130512

Granted publication date: 20040714