CN101378041B - 半导体器件以及基板 - Google Patents

半导体器件以及基板 Download PDF

Info

Publication number
CN101378041B
CN101378041B CN2008100877130A CN200810087713A CN101378041B CN 101378041 B CN101378041 B CN 101378041B CN 2008100877130 A CN2008100877130 A CN 2008100877130A CN 200810087713 A CN200810087713 A CN 200810087713A CN 101378041 B CN101378041 B CN 101378041B
Authority
CN
China
Prior art keywords
mentioned
electrode
wiring
semiconductor element
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100877130A
Other languages
English (en)
Other versions
CN101378041A (zh
Inventor
中山晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN101378041A publication Critical patent/CN101378041A/zh
Application granted granted Critical
Publication of CN101378041B publication Critical patent/CN101378041B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种半导体器件以及基板，能在维持半导体元件的性能的同时，实现小型化，并提高设计效率。对于半导体元件(12)，在输出驱动显示装置的信号的半导体元件内部输出部(30A～30D)的附近设置接地端子电极(52a)和电源端子电极(52b)，另外，在绝缘性薄膜(18)上，设有以往沿着半导体元件(12)的第1边设置的接地端子电极(14a)和电源端子电极(14b)、以及把接地端子电极(52a)和电源端子电极(52b)连接起来的半导体元件上金属布线图形(54)。

Description

半导体器件以及基板
技术领域
本发明涉及半导体器件以及基板。
背景技术
一般来讲，配置在液晶显示装置中的驱动器，是以把半导体元件封装在由载带(tape)构成的基板上的状态，配置在显示装置中的。近年来的显示装置用驱动器，随着多阶调的发展，用于把数字信号转换成模拟信号的D/A转换器在半导体元件内占有的比例变得非常大。而且，随着显示装置的大型化、和配置在显示装置中的驱动器数量的削减，每一个驱动器的输出端子数都超过了720个。为了满足这些要求，近年来的驱动器需要把非常多的布线区域形成在半导体元件的内部，因此，各个生产厂家都备受半导体元件的面积显著增大这样的问题的困扰。
在下述专利文献1中，着眼于针对半导体元件内的布线的增加，特别是在从半导体元件的电路向外部取出信号时，从电路到突起(bump)，必须进行迂回布线的问题，以实现半导体器件的小型化和轻量化为目的，其中，公开了一种利用设在基板上的布线图形，对进行半导体元件的输出的设在半导体元件的中央部的半导体元件表面突起、和设在半导体元件外周部的突起进行连接的技术。
根据该技术，由于也能够利用连接用布线来进行半导体元件电路与布线图形的连接，所以，能够用连接用布线来替代在表面或内部迂回的布线，结果，可实现半导体元件的小型化和轻量化。
[专利文献1]日本特开2006-80167号公报
但是，上述专利文献1所公开的技术，虽然能够减少针对电路的输出的布线，但在显示装置用驱动器中，需要重视输出端子之间的输出AC特性的波动，特别是必须对半导体元件内部输出部提供均匀的电源功率。因此，在半导体元件的整个内部迂回设置的电源布线和接地布线，为了降低阻抗，需要加粗，其结果，导致半导体元件的面积进一步增加。因此，需要在考虑上述问题的同时，实现小型化和轻量化。
另外，显示装置用驱动器虽然是根据所配置的显示装置(显示面板)的引脚配置而制造的，但有时半导体元件上的引脚配置与显示装置的引脚配置未必一致。在这样的情况下，希望对现有的半导体元件进行大幅的改进。
发明内容
本发明就是为了解决上述问题而提出的，其目的是提供一种能在维持半导体元件的性能，特别是电源供给能力的同时，实现小型化、和设计的高效率化的半导体器件以及基板。
为了达到上述目的，本发明之1提供一种半导体器件，在形成有外部输入端子和外部输出端子、以及分别与上述外部输入端子和上述外部输出端子连接的多个布线图形的基板上，配置有矩形的半导体元件，其特征在于，上述半导体元件具有：沿着表面的第1边形成的多个第1电极、沿着上述表面的与上述第1边相对的边形成的多个第2电极、形成在功能块附近的多个第3电极、以及把上述第1电极与上述第3电极连接起来的内部布线；上述基板具有：把上述外部输入端子与上述第1电极连接起来的第1布线图形、把上述外部输出端子与上述第2电极连接起来的第2布线图形、以及把上述第1电极与上述第3电极连接起来的第3布线图形。
另外，上述的所谓功能块附近，是指设置在半导体元件中的功能块中该功能块离得最近的位置。
这样，根据本发明之1的半导体器件，对于半导体元件，除了设置了以往设置的第1电极和第2电极之外，还在功能块附近设置了第3电极，而在基板上设有把上述第1电极与上述第3电极连接起来的第3布线图形，所以，可向功能块均匀供电，特别是在要求精度的功能块附近配置第3电极，可以在不去除半导体元件的内部布线的情况下使用，并可抑制作为显示装置用驱动器的特性发生变化，因此，不需要为了应对该特性变化而进行各种调整，其结果可高效地进行设计。
另一方面，为了达到上述目的，本发明之21提供一种基板，其具有配置半导体元件的矩形配置区域、和在上述配置区域的外周规定的非配置区域，其特征在于，具有：设置在上述非配置区域的外部输入端子；设置在上述非配置区域的外部输出端子；沿着上述配置区域的第1边设置的第1连接节点；沿着上述配置区域的与第1边相对的边设置的第2连接节点；设置于上述配置区域的比上述第1连接节点和上述第2连接节点靠内的内侧的第3连接节点；把上述外部输入端子与上述第1连接节点连接起来的第1布线图形；把上述外部输出端子与上述第2连接节点连接起来的第2布线图形；以及把上述第1连接节点与上述第3连接节点连接起来的第3布线图形。
因此，根据本发明之21的基板，能够与本发明之1中的基板同样地进行使用，所以通过与本发明之1的半导体元件进行组合，可达到与本发明之1同样的效果。
根据本发明的半导体器件和基板，可获得如下的效果，即，能在维持半导体元件的性能，特别是电源供给能力的同时，实现小型化、和设计的高效率化。
附图说明
图1是表示第1实施方式的半导体器件的整体结构的俯视图。
图2(A)是表示第1实施方式的半导体器件的与接地布线有关的部分的结构的俯视图，(B)是表示第1实施方式的半导体器件的与电源布线有关的部分的结构的俯视图。
图3是表示第2实施方式的半导体器件的整体结构的俯视图。
图4(A)是表示第2实施方式的半导体器件的与接地布线有关的部分的结构的俯视图，(B)是表示第2实施方式的半导体器件的与电源布线有关的部分的结构的俯视图。
图5是表示第3实施方式的半导体器件的整体结构的俯视图。
图6(A)是表示第3实施方式的半导体器件的与接地布线有关的部分的结构的俯视图，(B)是表示第3实施方式的半导体器件的与电源布线有关的部分的结构的俯视图。
图7是表示第4实施方式的半导体器件的概略结构的俯视图。
图8是表示第4实施方式的半导体器件的详细结构的俯视图。
图9是表示第4实施方式的半导体器件的变形例的俯视图。
图10是表示第4实施方式的半导体器件的变形例的俯视图。
图11是表示在组合了实施方式的多个半导体器件的情况下的结构例的俯视图。
符号说明：10A～10G-半导体器件；12-半导体元件；14a-接地端子电极(第1电极、第1接地电极)；14b-电源端子电极(第1电极、第1电源电极)；16a、16b-Au突起；18-绝缘性薄膜(基板)；19-金属布线图形(第1布线图形)；19a-第1连接节点；20-金属布线图形(第2布线图形)；20a-第2连接节点；21-梯型电阻电路用连接图形；21a-梯型电阻电路用连接节点；22-输入侧外引线(外部输入端子)；24-输出侧外引线(外部输出端子)；25-驱动器输出端子电极(第2电极)；26-Au突起；28a-半导体元件内部接地布线(接地布线)；28b-半导体元件内部电源布线(电源布线)；30A～30D-半导体元件内部输出部(输出部)；50a-接地用半导体元件表面Au突起；50b-电源用半导体元件表面Au突起；52a-接地端子电极(第3电极、第2接地电极)；52b-电源端子电极(第3电极、第2电源电极)；54-金属布线图形(第3布线图形、输入信号布线图形)；54a-第3连接节点；54b-信号输入用连接节点(信号输入节点)；62a-第1连接端子(信号输入电极)；62b-第2连接端子(信号输入电极)；80-梯型电阻电路；80a～80d-电阻器；82a～82e-梯型电阻电路用电极；84a～84e-Au突起；86-半导体元件内部布线(端部用连接布线)；88-半导体元件内部布线(中间部用连接布线)
具体实施方式
下面，参照附图，对本发明的实施方式进行详细说明。
[第1实施方式]
在图1和图2中，示出了作为显示装置用驱动器的本实施方式的半导体器件10A的结构，该半导体器件10A是采用COF(Chip On Film)法制作的。图1是表示半导体器件10A的结构的俯视图，图2(A)是表示半导体器件10A的与接地布线相关的部分的结构的俯视图，图2(B)是表示半导体器件10A的与电源布线相关的部分的结构的俯视图。
如图1和图2所示，该半导体器件10A具有构成为IC(IntegratedCircuit)芯片的半导体元件12、和由具备基板的功能的薄膜(载带)构成的绝缘性薄膜18，通过把半导体元件12配置在绝缘性薄膜18上而构成了半导体器件10A。
大致矩形的半导体元件12具有：接地端子电极(铝焊盘)14a，其是沿着该半导体元件12的表面的第1边形成的接地电平输入用电极；设在接地端子电极14a的表面上的Au(金)突起(bump)16a；电源端子电极(铝焊盘)14b，其是沿着该半导体元件12的上述第1边形成的电源输入用电极；以及设在电源端子电极14b的表面上的Au(金)突起16b。把接地端子电极14a和电源端子电极14b统称为第1电极14。另外，半导体元件12还具有：驱动器输出端子电极(铝焊盘)25，其是沿着该半导体元件12的上述第1边的对边形成的信号输出用电极；设在驱动器输出端子电极25的表面上的Au突起26；半导体元件内部接地布线28a；半导体元件内部电源布线28b；以及半导体元件内部输出部30A～半导体元件内部输出部30D，其沿着上述第1边的对边形成，分别输出预定的驱动显示装置的信号。把半导体元件内部接地布线28a和半导体元件内部电源布线28b统称为内部电源布线28。另外，还把驱动器输出端子电极25称为第2电极25。另外，半导体元件内部接地布线28a和半导体元件内部电源布线28b被设置在整个半导体元件12上，其中，在半导体元件内部输出部30附近，沿着上述第1边的对边设置。
另一方面，在绝缘性薄膜18上，定义了配置半导体元件12的配置区域、和在配置区域的外周规定的非配置区域。这里，由于半导体元件12是矩形，所以这里所定义的配置区域也是矩形。特别是在驱动IC的情况下，由于几乎都是长方形，所以，以下把长边方向定义为长度方向。
在绝缘性薄膜18上，在非配置区域形成有：输入来自用于控制驱动IC的控制IC(例如时序控制器等)的信号的输入侧外引线(外部输入端子)22、和配置到显示装置(LCD面板等)上并输出信号的输出侧外引线(外部输出端子)24。
另外，在绝缘性薄膜18上的配置区域上，形成有第1连接节点19a、第2连接节点20a、和第3连接节点54a。
这里，第1连接节点19a是在矩形的配置区域沿着规定的第1边设置的。另外，第2连接节点20a是沿着上述第1边的对边设置的。第3连接节点54a设置在配置区域中，且是设置在第1连接节点19a和第2连接节点20a的内侧。在本实施方式中，第3连接节点54a也可以表达为形成在第2连接节点20a附近。
另外，在绝缘性薄膜18上，形成有金属布线图形(第1～3布线图形)19、20、54。金属布线图形19把第1连接节点19a与输入侧外引线22连接起来。金属布线图形20把第2连接节点20a与输出侧外引线24连接起来。金属布线图形54把第1连接节点19a与第3连接节点54a连接起来。另外，各个外引线、金属布线图形、和连接节点，根据需要可一体形成。
这里，Au突起16a、16b、26设在沿着半导体元件12的外周设置的电极14a、14b、25上，在半导体元件12配置在绝缘性薄膜18上的状态下，Au突起16a、16b与输入侧外引线22，Au突起26与输出侧外引线24，分别通过金属布线图形19、20、以及设在该金属布线图形19、20的一部分上的第1连接节点19a、或第2连接节点20a进行电连接。这样，第1连接节点19a与设在半导体元件12上的Au突起和设置了该Au突起的端子电极电连接，所以，是形成在上述配置区域上，并且与半导体元件内部接地布线28a或半导体元件内部电源布线28b电连接。
另外，对于半导体元件12而言，设在各个Au突起之下的端子电极、与半导体元件12的内部电路通过该半导体元件12的内部布线进行电连接。
另外，接地端子电极14a与半导体元件内部接地布线28a电连接，电源端子电极14b与半导体元件内部电源布线28b电连接。由此，半导体元件内部接地布线28a和半导体元件内部电源布线28b通过第1连接节点19a和金属布线图形19，与输入侧外引线22电连接。
半导体器件10A通过输入侧外引线22输入信号，并在半导体元件12内，实施规定的转换，之后，从输出侧外引线24输出转换后的信号。另外，在图1和图2中，为了避免复杂化，对于半导体元件12的内部电路(各个功能块)，只图示了半导体元件内部输出部30A～半导体元件内部输出部30D，省略了其他内部电路(例如逻辑部、电平转换部、锁存器部、DA转换部、阶调电压生成部等)的图示。
另外，半导体元件内部输出部30A～半导体元件内部输出部30D一般以运算放大器为主要构成要素来构成。以下，把输出部统称为半导体元件内部输出部30来对该半导体元件内部输出部30进行说明。
半导体元件内部输出部30一般设有与对应的驱动器输出端子电极25的数量相同或其以上的运算放大器。由于驱动器输出端子电极25的数量非常多，所以在设计上，像半导体元件内部输出部30A～D这样，分成块。在具有720通道的输出的驱动IC的情况下，被4分割的结果是，半导体元件内部输出部30A设有与180通道相当的运算放大器。另外，在使用不同的运算放大器分别进行正极和负极的驱动的情况下，也有时形成几倍于通道数的运算放大器。这里，把上述运算放大器的集合体作为1个输出部来表述。半导体元件内部输出部30被设在驱动器输出端子电极25附近。
另外，在图上，在半导体元件内部输出部30B与半导体元件内部输出部30C之间，确保有比其他半导体元件内部输出部30的间隔宽的空间，在这里配置有阶调电压生成电路等各种功能块。
这里，在本实施方式的半导体元件12中，在其表面上，且是在半导体元件内部输出部30A～30D的附近，形成有接地端子电极52a、和电源端子电极52b。这里，在接地端子电极52a上，形成有接地用半导体元件表面Au突起50a，在电源端子电极52b上形成有电源用半导体元件表面Au突起50b。另外，以下把接地端子电极52a和电源端子电极52b统称为第3电极52。另外，所谓上述半导体元件内部输出部的附近，是指离得最近的功能块是半导体元件内部输出部的位置、和位于半导体内部输出部的外周。
这里，也可以表达为第3电极52设在驱动器输出端子电极25的附近。另外，换言之，第3电极52设在半导体元件内部输出部30的外周。另外，根据不同的情况，有时也设在半导体元件内部输出部30A与半导体元件内部输出部30B的块之间。这里，最好设置多个第3电极52。对于多个第3电极52，接地端子电极52a之间、或电源端子电极52b之间分别通过金属布线图形54进行公共连接。作为设置多个第3电极的位置，可以是半导体元件12的中央部、输出部30的块之间、以及半导体元件12的表面的相当于短边的侧边附近等。最好分别设置在半导体元件12的长度方向的左右。
这里，上述公共连接的金属布线图形54具有在长度方向上直线配置的部分。另外，将接地端子电极52a之间公共连接起来的金属布线图形54、和将电源端子电极52b之间公共连接起来的金属布线图形54配置成把半导体元件内部输出部30夹在中间。换言之，输出部30位于将接地端子电极52a之间公共连接起来的金属布线图形54、与将电源端子电极52b之间公共连接起来的金属布线图形54之间。并且，进行公共连接的金属布线图形54配置在半导体元件内部接地布线28a、和半导体元件内部电源布线图形28b的附近。另外，半导体元件内部接地布线28a和半导体元件内部电源布线28b也沿着长度方向延伸设置。
作为第1电极的接地端子电极14a和电源端子电极14b，沿着半导体元件12的上述第1边设置有多个。换言之，在长度方向上，在把上述第1边2分割后的左右，分别设有接地端子电极14a和电源端子电极14b。这里，电源端子电极14b配置得比接地端子电极14a靠近中央。另外，与电源端子电极14b连接的金属布线图形54，经由半导体元件12的中央附近，与将电源端子电极52b之间公共连接起来的金属布线图形54连接。
并且，接地端子电极14a和接地端子电极52a通过半导体元件内部接地布线28a连接起来，电源端子电极14b和电源端子电极52b通过半导体元件内部电源布线28b连接起来。
另一方面，在绝缘性薄膜18上，形成有以下金属布线图形54，该金属布线图形54在配置了半导体元件12的状态下，使该半导体元件12的Au突起16a与接地用半导体元件表面Au突起50a之间电连接起来，并且使Au突起16b与电源用半导体元件表面Au突起50b之间电连接起来。因此，在半导体元件12被配置在绝缘性薄膜18上的状态下，设在金属布线图形54的一部分上的第3连接节点54a与接地端子电极52a或电源端子电极52b电连接，其结果，使得接地端子电极14a与接地端子电极52a、电源端子电极14b与电源端子电极52b电连接。另外，由于一般是用Cu(铜)等导电率比较高的导电性物质来形成金属布线图形54，所以，相比在半导体元件内部形成的铝，由该金属布线图形54所致的电阻非常低。
另外，关于本实施方式的半导体器件10A的制造，作为一例，可采用专利文献1所公开的技术等以往公知的技术来进行，所以在此省略说明。
这样，根据本实施方式，通过在半导体元件12的功能块附近配置第3电极52，设置与设置在作为基板的绝缘性薄膜18上的输入侧外引线22连接的金属布线图形19和金属布线图形54，并把金属布线图形54与第3电极52连接起来，能够向功能块均匀供电。特别是，通过在要求精度的半导体元件内部输出部30附近配置第3电极52，并把第3电极52与内部电源布线28连接起来，能够确保从第1电极14通过内部电源布线28向输出部30供电的路径，以及从第3电极52通过内部电源布线28向输出部30供电的路径，从而即使缩小了内部电源布线28的区域，也能够在实质上维持同等的电阻值或减小电阻值。由此，能够基于内部电源布线28的减少来缩小半导体元件12的面积，以及维持半导体元件12的性能。另外，由于实质上降低了内部电源布线28的电阻值，所以可减少发热量。
另外，此时，由于在不去除半导体元件12内的电源布线的状态下使用，可抑制作为显示装置用驱动器的特性发生变化，所以不需要为了应对该特性的变化而进行各种调整，其结果，可进行高效的设计。
另外，由于把与电源端子电极52b连接的金属布线图形54配置在驱动器输出端子电极25的附近、和半导体元件内部输出部30的附近，所以可更有效地抑制电源电压的变动。通过在半导体元件12的左右分别设置上述结构，并且进行公共连接，可进一步降低内部电源布线28的电阻值，增强能够均匀供电的效果。通过使金属布线图形54经由半导体元件12的中央部，可实现本实施方式。并且，通过在半导体元件内部输出部30附近设置第3电极52，并利用金属布线图形54连接，可期待起到以下作用：对尤其是发热量高的半导体元件内部输出部30的热进行传导。
另外，通过使用具有本实施方式的结构的绝缘性薄膜18，可进行高效的设计。
[第2实施方式]
在图3和图4中，示出了作为显示装置用驱动器的本实施方式的半导体器件10B的结构，该半导体器件10B是采用COF法制作的。另外，图3是表示半导体器件10B的结构的俯视图，图4(A)是表示半导体器件10B的与接地布线相关的部分的结构的俯视图，图4(B)是表示半导体器件10B的与电源布线相关的部分的结构的俯视图。另外，对于图3和图4中的与图1和图2相同的构成要素，标记与图1和图2相同的符号，并省略其说明。
半导体器件10B具有：第1连接端子62a和第2连接端子62b，其是沿着该半导体元件12的上述第1边形成的信号输入用电极；设在第1连接端子62a的表面上的Au(金)突起60a、和设在第2连接端子62b的表面上的Au(金)突起60b。另外，第1连接端子62a和第2连接端子62b被设置在电源端子电极14b附近。
另一方面，在绝缘性薄膜18上的配置区域，形成有信号输入用连接节点54b。信号输入用连接节点54b沿着上述第1边设置。
并且，在绝缘性薄膜18上形成有：把信号输入用连接节点54b和输入侧外引线22连接起来的金属布线图形19和金属布线图形54。另外，输入侧外引线22、各个金属布线图形、和信号输入用连接节点54b，根据需要可一体形成。
这里，Au突起60a和Au突起60b设在沿着半导体元件12的外周设置的第1连接端子62a上和第2连接端子62b上，在半导体元件12被配置在绝缘性薄膜18上的状态下，通过金属布线图形19、金属布线图形54、以及设在该金属布线图形54的一部分上的信号输入用连接节点54b与输入侧外引线22电连接。这样，信号输入用连接节点54b由于与设在半导体元件12上的Au突起60a、60b以及设置了该Au突起的第1连接端子62a和第2连接端子62b电连接，所以是形成在上述配置区域上。
另外，在半导体元件12中，设在各个Au突起60a、60b之下的第1连接端子62a和第2连接端子62b，与半导体元件12的内部电路，通过该半导体元件12的内部布线进行电连接。
另外，在半导体器件10B中，在半导体元件的长度方向中央部的左侧，配置有把信号输入用连接节点54b与输入侧外引线22连接起来的金属布线图形19和金属布线图形54(以下称为“左侧输入信号布线图形”)、第1连接端子62a、接地端子电极52a和电源端子电极52b，并且，在长度方向中央部的右侧，配置有把信号输入用连接节点54b与输入侧外引线22连接起来的金属布线图形19和金属布线图形54(以下称为“右侧输入信号布线图形”)、第2连接端子62b、接地端子电极52a和电源端子电极52b。
这里，在绝缘性薄膜18上，左侧输入信号布线图形、把输入侧外引线22与长度方向左侧的接地端子电极14a以及电源端子电极14b连接起来的金属布线图形成排配置，并且左侧输入信号布线图形配置在连接输入侧外引线22与长度方向左侧的接地端子电极14a以及电源端子电极14b的金属布线图形的外侧(左侧)。此外，右侧输入信号布线图形、把输入侧外引线22与长度方向右侧的接地端子电极14a以及电源端子电极14b连接起来的金属布线图形成排配置，并且右侧输入信号布线图形配置在连接输入侧外引线22与长度方向右侧的接地端子电极14a以及电源端子电极14b的金属布线图形的外侧(右侧)。
另外，第1连接端子62a以及第2连接端子62b都配置得比接地端子电极14a和电源端子电极14b靠近上述第1边的中央部侧，左侧输入信号布线图形，从上述第1边观察，配置得比长度方向左侧的接地端子电极14a和电源端子电极14b靠近外侧(左侧)，右侧输入信号布线图形，从上述第1边观察，配置得比长度方向右侧的接地端子电极14a和电源端子电极14b靠近外侧(右侧)。
这里，在绝缘性薄膜18上，连接长度方向左侧的接地端子电极14a和接地端子电极52a的金属布线图形(以下称为“左侧接地布线图形”)、以及连接长度方向左侧的电源端子电极14b和电源端子电极52b的金属布线图形(以下称为“左侧电源布线图形”)，配置成绕过左侧输入信号布线图形，而连接长度方向右侧的接地端子电极14a和接地端子电极52a的金属布线图形(以下称为“右侧接地布线图形”)、以及连接长度方向右侧的电源端子电极14b和电源端子电极52b的金属布线图形(以下称为“右侧电源布线图形”)，配置成绕过右侧输入信号布线图形。
另外，在绝缘性薄膜18上，把由左侧接地布线图形和左侧电源布线图形所致的阻抗、与由右侧接地布线图形和右侧电源布线图形所致的阻抗调整为彼此相等。
另外，如图3和图4(B)所示，构成左侧电源布线图形的金属布线图形19和金属布线图形54、以及构成右侧电源布线图形的金属布线图形19和金属布线图形54，其一部分一体形成，并且，经由上述非配置区域与电源端子电极52b连接。
这样，通过采用本实施方式的结构，不仅具有第1实施方式的效果，而且，即使在现有的驱动IC的引脚配置与安装面板侧的引脚配置不同的情况下，只需通过变更基板设计即可应对。换言之，相比以往的半导体元件12的布局设计等所花费的时间，可大幅缩短设计所花费的时间。特别是，通过使左侧接地布线图形和左侧电源布线图形绕过第1连接端子62a和左侧输入信号布线图形，使右侧接地布线图形和右侧电源布线图形绕过第2连接端子62b和右侧输入信号布线图形，可进行接地端子电极52a和电源端子电极52b的连接。另外，通过使半导体元件12的左右的、由左侧接地布线图形和左侧电源布线图形所致的阻抗、以及由右侧接地布线图形和右侧电源布线图形所致的阻抗一致，能够使左右均匀地进行供电，从而可进一步减少引脚之间的差异。
[第3实施方式]
在图5和图6中，示出了作为显示装置用驱动器的本实施方式的半导体器件10C的结构，该半导体器件10C是采用COF法制作的。图5是表示半导体器件10C的结构的俯视图，图6(A)是表示半导体器件10C的与接地布线相关的部分的结构的俯视图，图6(B)是表示半导体器件10C的与电源布线相关的部分的结构的俯视图。另外，对于图5和图6中的与图1和图2相同的构成要素，标记与图1和图2相同的符号，并省略其说明。
本实施方式的半导体器件10C，其接地端子电极14a和电源端子电极14b沿着上述第1边交替配置。以下进行详细说明，两组接地端子电极14a和电源端子电极14b相邻配置。如果把相邻配置的接地端子电极14a和电源端子电极14b作为一组电源电极对15，则从第1边的中央部向左右分别配置有2组电源电极对15。一组接地端子电极14a和电源端子电极14b配置成：电源端子电极14b比接地端子电极14a接近第1边的中央部。也可以在左右的各个2组电源电极对15之间形成其他电极。例如，输入基准电压的电极等。
这里，在本实施方式的绝缘性薄膜18上，连接接地端子电极14a和接地端子电极52a的金属布线图形配置成包围半导体内部输出部30的外周，并且，连接电源端子电极14b和电源端子电极52b的金属布线图形配置成包围半导体内部输出部30的外周。具体是，在半导体元件12的长度方向的左右，金属布线图形分别由3部分构成。例如，以半导体元件12的左侧部分为例进行说明。金属布线图形由金属布线图形54的第1部分31、第2部分32和第3部分33构成，其中，第1部分31形成在第2电极25与第3电极52之间，在第2电极25附近沿着长度方向直线地形成；第2部分32经由半导体元件12的中央部17连接以下接地端子电极14a与第1部分31，该接地端子电极14a是在半导体元件12的长度方向上配置在左侧的2组电源电极对15中靠近第1边的中央部17的接地端子电极；第3部分33从配置区域经由非配置区域将以下接地端子电极14a与第1部分31连接起来，该接地端子电极14a是在半导体元件12的长度方向上配置在左侧的2组电源电极对15中的另一接地端子电极。上述第1～3部分合在一起，配置成包围输出部30的外周。另外，半导体元件12的右侧部分也同样由3个部分构成，左右各自的第1部分31是公共连接的。
这样，通过采用本实施方式，即使是在半导体元件12的左右分别具有2组电源电极对的引脚配置，也能够得到第1实施方式的效果。另外，由于连接接地端子电极14a和接地端子电极52a的金属布线图形配置成包围半导体内部输出部30的外周，并且连接电源端子电极14b和电源端子电极52b的金属布线图形配置成包围半导体内部输出部30的外周，所以能够进行均匀供电，可进一步减少引脚之间的差异。
[第4实施方式]
在图7中，示出了作为显示装置用驱动器的本实施方式的半导体器件10D的概略结构，该半导体器件10D是采用COF法制作的。另外，对该图中的与图1相同的构成要素，标记与图1相同的符号，并省略其说明。
如该图所示，本实施方式的半导体器件10D在半导体元件12的长度方向的大致中央部设有电压生成部90。
该电压生成部90利用梯型电阻电路，对通过输入侧外引线22、梯型电阻电路用连接图形21以及金属图形54施加的基准电压进行分压，生成多个阶调电压。
这里，在本实施方式的半导体器件10D中，在半导体元件12的周边部不设置梯型电阻电路用的端子电极，而在梯型电阻电路附近设置端子电极，另外，对于绝缘性薄膜18，通过梯型电阻电路用连接图形21和金属图形54把该端子电极与输入侧外引线22直接连接起来。因此，与在半导体元件12的周边部设置梯型电阻电路用端子电极的情况相比，可实现半导体元件12的小型化。
另外，该图中的解码器31A～31D，分别与半导体元件内部输出部30A～半导体元件内部输出部30D中的任意一个1对1地相对应，使用由电压生成部90所生成的阶调电压，生成在对应的半导体元件内部输出部中应用的信号。
图8表示电压生成部90的详细结构。另外，对于该图中的与图1相同的构成要素标记与图1相同的符号，并省略其说明。
如该图所示，在电压生成部90中具有梯型电阻电路80，该梯型电阻电路80是通过串联连接分别配置在预先规定的位置上的4个电阻器80a、80b、80c、80d而构成的，用于生成成为从该半导体元件12向显示装置输出的输出电压的基准的阶调电压。
这里，在电压生成部90中，具有形成在梯型电阻电路80附近的5个梯型电阻电路用电极82a、82b、82c、82d、82e。另外，在电压生成部90中，具有将梯型电阻电路用电极82a和梯型电阻电路用电极82e与梯型电阻电路的上述串联连接的端部连接起来的半导体元件内部布线86、以及将梯型电阻电路用电极82b～82d与梯型电阻电路80的上述串联连接的中间连接部连接起来的半导体元件内部布线88。另外，在梯型电阻电路用电极82a的表面上设有Au(金)突起84a，在梯型电阻电路用电极82b的表面上设有Au(金)突起84b，在梯型电阻电路用电极82c的表面上设有Au(金)突起84c，在梯型电阻电路用电极82d的表面上设有Au(金)突起84d，在梯型电阻电路用电极82e的表面上设有Au(金)突起84e。
另一方面，在绝缘性薄膜18上具有：形成在上述配置区域上的与对应的梯型电阻电路用电极82a、82b、82c、82d、82e连接的梯型电阻电路用连接节点21a，以及从上述非配置区域形成到上述配置区域的、将输入侧外引线22和梯型电阻电路用连接节点21a连接起来的梯型电阻电路用连接图形21和金属布线图形54。
对于半导体器件10D而言，从输入侧外引线22输入信号，在半导体元件12内实施规定的转换，之后，从输出侧外引线24输出转换后的信号。另外，在图8中，为了避免复杂化，对半导体元件12的内部电路只图示了梯型电阻电路80，省略了对其他内部电路(例如逻辑电路、电平转换部、锁存器部、DA转换部、阶调电压生成部等)的图示。
这样，根据本实施方式，由于把Au突起84a～84e、以及分别设在其下的梯型电阻电路用电极82a～82e，配置在与各自连接的梯型电阻电路80附近，并且在半导体元件上迂回配置金属布线图形54，使得输入侧外引线22与Au突起84a～84e的连接状态不发生变化，所以可缩短梯型电阻电路80与Au突起84a～84e的物理距离，降低半导体元件内部布线86和半导体元件内部布线88的阻抗，其结果，可缩小半导体元件内部布线86和半导体元件内部布线88的布线区域。也就是，可缩小半导体元件12的面积。换言之，能够以更加无变动的形式供给向该电压生成部90输入的基准电压，并且有助于缩小半导体元件内部的布线区域，从而可缩小半导体元件的面积，该电压生成部90生成成为由半导体元件内部输出部30输出的电压的基准的电压。
以上，结合实施方式对本发明进行了说明，但本发明的技术范围不限于上述实施方式所记载的范围。在不超出本发明的主旨的范围内，可以对上述实施方式进行各种变更或改进，该进行了变更或改进的实施方式也属于本发明的技术范围。
另外，上述的实施方式，不限于权利要求书所述的发明，而且在本发明的解决方法中不是必须包括在实施方式中说明的特征的所有组合。在上述的实施方式中，包含各阶段的发明，可从所公开的多个构成要件的适当组合中，提炼出各种发明。即使从实施方式所示的全部构成要件中去除几个构成要件，只要能够获得效果，该被去除了几个构成要件的结构也可以提炼成发明。
例如，在上述第4实施方式中，作为本发明的半导体器件的一例，说明了应用了图8所示的半导体器件10D的情况，但本发明不限于此，例如也可以应用图9所示的半导体器件10E、或图10所示的半导体器件10F。在图10中，与图8和图9不同，其中设有基准电压输入电极83。理想的是不设置，这样则不需要确保用于设置基准电压输入电极83的区域，从而可缩小面积，但不排除根据需要进行设置的情况，图10就是说明该情况的图。另外，在图9和图10中，对于具有与图8所示的构成要素相同作用的构成要素标记与图8相同的符号。这些结构也可达到与上述第4实施方式相同的效果。
而且，不言而喻，对于上述第1实施方式～第4实施方式也可以组合应用。
图11表示组合了上述第3实施方式和第4实施方式的情况的半导体器件的构成例。图11中未图示载带基板，但图中记载的布线全部形成在载带基板上。
如该图所示，该构成例中，作为电压生成部90而设有电压生成部90A和电压生成部90B。电压生成部90的详细结构是图8～图10所示的内容。电压生成部90A与电压生成部90B之间的区域92，是配置了除了输出部30和电压生成部90以外的其他功能块的区域。
这里，半导体元件内部输出部30A～D输出阶调电压，该阶调电压被由P沟道MOS-FET构成的P解码器、和由N沟道MOS-FET构成的N解码器的任意一方所选择。另外，电压生成部90A用于生成向由上述P沟道MOS-FET构成的解码器输入的阶调电压，电压生成部90B用于生成向由上述N沟道MOS-FET构成的解码器输入的阶调电压。
一般地，如果是可进行8比特(256阶调)显示的驱动器，则由电压生成部90A和电压生成部90B分别生成256阶调的电压，每一个被提供9个或11个左右的基准电压。
另外，在该半导体元件12中，沿着第1边设有输出用电极形成区域98A、输入用电极形成区域98B、以及输入用电极非形成区域98C这3个区域。输入用电极非形成区域98C被设在输入用电极形成区域98B之间。特别是，在设在输入用电极形成区域98B上的第1电极(接地端子电极或电源端子电极)之间设置输入用电极非形成区域98C。在这种情况下，利用金属布线图形54(VGMA)，经由与输入用电极非形成区域98C对应的基板上的区域，把输入侧外引线与梯型电阻电路用电极82连接起来。
另外，图11所示的金属布线图形54为具有特征的形状。以下，特别说明连接电源端子电极14a和电源端子电极52的金属布线图形54(Vdd)的结构。金属布线图形54(Vdd)包括：公共连接配置在输出部30附近的各电源端子电极52的公共连接部94；以及把电源端子电极14a和公共连接部94连接起来、并调整内部电源布线的阻抗的阻抗调整部96。阻抗调整部96不是以最短距离与公共连接部94连接，而是以靠近最接近半导体元件12的角部的电源端子电极52a的方式，与公共连接部94连接。换言之，以靠近输出部30中的半导体元件12的长度方向上的端部的输出部30D(或者在半导体元件12的左侧的情况下是输出部30A)的方式与公共连接部94连接。通过采用本结构，可进一步高度确保输出部30C和输出部30D的电源的均匀性。
另外，在把第1实施方式与第4实施方式如图11所示那样进行组合的情况下，通过使用分别配置在半导体元件12的左右的2个电源电极对的任意一者，并配置与第1实施方式相当的布线图形54，可以实现。
同样，也可以把上述第1实施方式～第3实施方式中的多个实施方式进行组合来应用。在这样的情况下，能够得到所组合的实施方式所达到的效果的所有效果。
另外，上述各个实施方式中的各种Au突起的数量只是一例，当然也可以设定为其他数量。在该情况下，也可以达到与上述各个实施方式同样的效果。
另外，在上述实施方式中，未对作为对象的显示装置进行特别的限定，但作为该显示装置，可以应用于液晶显示装置、等离子显示装置、有机EL显示装置等各种显示装置。
另外，在上述各个实施方式中，说明了作为突起的材质使用了Au的情况，但当然也可以使用其他金属。
另外，在上述第1～第3实施方式中，说明了把半导体元件内部输出部分割成半导体元件内部输出部30A～30D 4个块的情况，但本发明不限于此，当然也可以采用分割成其他数量的块的方式。在该情况下，也可以达到与上述各个实施方式相同的效果。
另外，在上述第4实施方式中，对把梯型电阻电路分割成4个块的情况进行了说明，但本发明不限于此，当然也可以采用分割成其他数量的块的方式。在该情况下，也可以达到与上述第4实施方式相同的效果。

Claims (36)

1.一种半导体器件，在形成有外部输入端子和外部输出端子、以及分别与上述外部输入端子和上述外部输出端子连接的多个布线图形的基板上，配置有矩形半导体元件，其特征在于，
上述半导体元件具有：
沿着表面的第1边形成的多个第1电极；
沿着上述表面的与上述第1边相对的边形成的多个第2电极；
形成在功能块附近的多个第3电极；以及
把上述第1电极与上述第3电极连接起来的内部布线；
上述基板具有：
把上述外部输入端子与上述第1电极连接起来的第1布线图形；
把上述外部输出端子与上述第2电极连接起来的第2布线图形；以及
把上述第1电极与上述第3电极连接起来的第3布线图形，
上述半导体元件还具有在上述第1电极附近沿着上述第1边形成的信号输入电极，
上述基板还具有把上述信号输入电极和上述外部输入端子连接起来的输入信号布线图形，
上述第1布线图形和上述输入信号布线图形成排配置，并且上述输入信号布线图形配置在上述第1布线图形的外侧，
上述信号输入电极被配置得比上述第1电极靠近上述第1边的中央部侧，
从上述第1边观察，上述输入信号布线图形经由比上述第1电极靠外的外侧，与上述信号输入电极连接，
上述第3布线图形绕过上述输入信号布线图形与上述第3电极连接。
2.根据权利要求1所述的半导体器件，其特征在于，
上述半导体元件是驱动显示装置的驱动IC。
3.根据权利要求1或2所述的半导体器件，其特征在于，
上述基板是载带基板。
4.根据权利要求1所述的半导体器件，其特征在于，
上述多个第1电极由第1电源电极和第1接地电极构成，
上述多个第3电极由第2电源电极和第2接地电极构成，
上述功能块是形成有运算放大器的输出部。
5.根据权利要求4所述的半导体器件，其特征在于，
上述第2电源电极和上述第2接地电极形成在上述输出部的外周。
6.根据权利要求4或5所述的半导体器件，其特征在于，
上述第2电源电极形成在上述输出部与上述第2电极之间。
7.根据权利要求4所述的半导体器件，其特征在于，
上述第2电源电极和/或上述第2接地电极由多个构成，
各个该第2电源电极之间和/或各个该第2接地电极之间，由上述第3布线图形连接。
8.根据权利要求7所述的半导体器件，其特征在于，
把上述第2电源电极之间和/或上述第2接地电极之间连接起来的上述第3布线图形，在上述半导体元件的长度方向上直线配置。
9.根据权利要求7或8所述的半导体器件，其特征在于，
把上述第2电源电极之间连接起来的上述第3布线图形和把上述第2接地电极之间连接起来的上述第3布线图形，被配置成夹着上述输出部。
10.根据权利要求7所述的半导体器件，其特征在于，
上述内部布线由在上述半导体元件的长度方向上延伸的内部电源布线和内部接地布线构成，
把上述第2电源电极之间连接起来的上述第3布线图形和把上述第2接地电极之间连接起来的上述第3布线图形，被配置成避开形成上述内部电源布线和上述内部接地布线的区域。
11.根据权利要求4所述的半导体器件，其特征在于，
对于沿着上述第1边配置的上述第1电源电极和上述第1接地电极中的、配置在上述第1边的中央部侧的一方电极，与其连接的上述第3布线图形，经由上述半导体元件的中央部与上述第3电极连接。
12.根据权利要求1所述的半导体器件，其特征在于，
在上述半导体元件的长度方向的左右，分别配置有上述输入信号布线图形、上述信号输入电极、上述第1电极、和上述第3布线图形。
13.根据权利要求12所述的半导体器件，其特征在于，
配置在上述左右的上述第3布线图形被调整为彼此的阻抗相等。
14.根据权利要求1所述的半导体器件，其特征在于，
上述第1布线图形和上述第3布线图形，其一部分一体形成。
15.根据权利要求1所述的半导体器件，其特征在于，
上述基板具有配置上述半导体元件的配置区域、和在该配置区域的外周规定的非配置区域，
上述第3布线图形经由上述非配置区域与上述第3电极连接。
16.根据权利要求1所述的半导体器件，其特征在于，
上述多个第1电极由第1电源电极和第1接地电极构成，并且，上述第1电源电极和上述第1接地电极的任意一方至少由多个构成，而且上述第1电源电极与上述第1接地电极交替配置，
上述第3布线图形把上述由多个构成的一方电极与上述第3电极连接起来，并且配置成包围上述功能块的外周。
17.根据权利要求4所述的半导体器件，其特征在于，
上述多个第1电极由第1电源电极和第1接地电极构成，并且，上述第1电源电极和上述第1接地电极的任意一方至少由多个构成，而且上述第1电源电极与上述第1接地电极交替配置，
上述第3布线图形把上述由多个构成的一方电极与上述第3电极连接起来，并且配置成包围上述功能块的外周。
18.根据权利要求16所述的半导体器件，其特征在于，
在上述半导体元件的长度方向的左右，分别配置有上述第1电极、和上述第3布线图形。
19.根据权利要求17所述的半导体器件，其特征在于，
在上述半导体元件的长度方向的左右，分别配置有上述第1电极、和上述第3布线图形。
20.根据权利要求18所述的半导体器件，其特征在于，
上述左右的第3布线图形是公共连接的。
21.根据权利要求1、4、和16中任意一项所述的半导体器件，其特征在于，
上述第1边具有：输入电极形成区域、和夹着上述输入电极形成区域的输出电极形成区域，在该输入电极形成区域中，沿着该第1边相邻地形成有多个上述第1电极；
在上述输出电极形成区域中，沿着该第1边形成有上述第2电极，
上述第2电极通过上述第2布线图形与上述外部输出端子连接。
22.根据权利要求17所述的半导体器件，其特征在于，
上述第1边具有：输入电极形成区域、和夹着上述输入电极形成区域的输出电极形成区域，在该输入电极形成区域中，沿着该第1边相邻地形成有多个上述第1电极；
在上述输出电极形成区域中，沿着该第1边形成有上述第2电极，
上述第2电极通过上述第2布线图形与上述外部输出端子连接。
23.一种基板，具有配置半导体元件的矩形配置区域、和在上述配置区域的外周规定的非配置区域，其特征在于，具有：
设置在上述非配置区域的外部输入端子；
设置在上述非配置区域的外部输出端子；
沿着上述配置区域的第1边设置的第1连接节点；
沿着上述配置区域的与第1边相对的边设置的第2连接节点；
设置于上述配置区域的比上述第1连接节点和上述第2连接节点靠内的内侧的第3连接节点；
把上述外部输入端子与上述第1连接节点连接起来的第1布线图形；
把上述外部输出端子与上述第2连接节点连接起来的第2布线图形；以及
把上述第1连接节点与上述第3连接节点连接起来的第3布线图形；
信号输入节点，在上述配置区域上，配置在上述第1连接节点附近，且是沿着上述第1边配置；
把上述信号输入节点与上述外部输入端子连接起来的输入信号布线图形；
上述第1布线图形和上述输入信号布线图形成排配置，并且，上述输入信号布线图形配置在上述第1布线图形的外侧，
上述信号输入节点被配置得比上述第1连接节点靠近上述第1边的中央部侧，
从上述第1边观察，上述输入信号布线图形经由比上述第1电极靠外的外侧与上述信号输入节点连接，
上述第3布线图形绕过上述输入信号布线图形与上述第3连接节点连接。
24.根据权利要求23所述的基板，其特征在于，
上述第1布线图形和上述第3布线图形一体形成。
25.根据权利要求24所述的基板，其特征在于，
其是载带基板，用于配置驱动显示装置的半导体元件。
26.根据权利要求25所述的基板，其特征在于，
上述第3连接节点设置在上述第2连接节点附近。
27.根据权利要求26所述的基板，其特征在于，
上述第1连接节点由第1电源节点和第1接地节点构成，
上述第3连接节点由多个第2电源节点和多个第2接地节点构成，
把各个上述第2电源节点连接起来的上述第3布线图形，在上述配置区域的长度方向上构成为直线状，
把各个上述第2接地节点连接起来的上述第3布线图形，在上述配置区域的长度方向上构成为直线状。
28.根据权利要求27所述的基板，其特征在于，
上述第1电源节点与上述第3连接节点通过经由上述配置区域上的中央的上述第3布线图形进行连接。
29.根据权利要求27所述的基板，其特征在于，
在上述配置区域的长度方向上，上述第1电源节点配置得比上述第1接地节点靠近中央部侧。
30.根据权利要求23所述的基板，其特征在于，
在上述配置区域的长度方向的左右，分别配置有上述输入信号布线图形、上述信号输入节点、上述第1连接节点、和上述第3布线图形。
31.根据权利要求30所述的基板，其特征在于，
配置在上述左右的上述第3布线图形被调整为彼此的阻抗相等。
32.根据权利要求23所述的基板，其特征在于，
上述第1布线图形和上述第3布线图形，其一部分一体形成。
33.根据权利要求23所述的基板，其特征在于，
上述第3布线图形经由上述非配置区域与上述第3连接节点连接。
34.根据权利要求26所述的基板，其特征在于，
上述第1连接节点由第1电源节点和第1接地节点构成，并且，上述第1电源节点和上述第1接地节点的任意一方至少由多个构成，且上述第1电源节点与上述第1接地节点交替配置，
上述第3布线图形把上述由多个构成的一方节点与上述第3连接节点连接起来，并且上述一方节点的每一个在上述第2连接节点附近被公共连接。
35.根据权利要求34所述的基板，其特征在于，
在上述配置区域的长度方向的左右，分别配置有上述第1连接节点、和上述第3布线图形。
36.根据权利要求35所述的基板，其特征在于，
上述左右的第3布线图形是公共连接的。
CN2008100877130A 2007-08-31 2008-03-24 半导体器件以及基板 Active CN101378041B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007226812A JP4540697B2 (ja) 2007-08-31 2007-08-31 半導体装置
JP2007226812 2007-08-31
JP2007-226812 2007-08-31

Publications (2)

Publication Number Publication Date
CN101378041A CN101378041A (zh) 2009-03-04
CN101378041B true CN101378041B (zh) 2012-09-19

Family

ID=40406140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100877130A Active CN101378041B (zh) 2007-08-31 2008-03-24 半导体器件以及基板

Country Status (5)

Country Link
US (4) US8154132B2 (zh)
JP (1) JP4540697B2 (zh)
KR (1) KR101443179B1 (zh)
CN (1) CN101378041B (zh)
TW (1) TWI466246B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294423A (ja) * 2007-04-24 2008-12-04 Nec Electronics Corp 半導体装置
JP4540697B2 (ja) 2007-08-31 2010-09-08 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP4472737B2 (ja) * 2007-08-31 2010-06-02 Ｏｋｉセミコンダクタ株式会社 半導体装置、半導体素子及び基板
JP5754845B2 (ja) 2011-03-31 2015-07-29 ラピスセミコンダクタ株式会社 表示装置用駆動回路及びドライバセル
JP6237315B2 (ja) * 2014-02-18 2017-11-29 セイコーエプソン株式会社 液体吐出ヘッド及び液体吐出装置
US10189401B2 (en) * 2016-02-09 2019-01-29 Ford Global Technologies, Llc Vehicle light strip with optical element
CN111240114B (zh) * 2020-03-16 2021-06-01 深圳市华星光电半导体显示技术有限公司 阵列基板及液晶显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5252853A (en) * 1991-09-19 1993-10-12 Mitsubishi Denki Kabushiki Kaisha Packaged semiconductor device having tab tape and particular power distribution lead structure
US6853430B2 (en) * 2001-02-13 2005-02-08 Sharp Kabushiki Kaisha Display element driving apparatus and display using the same
CN1797757A (zh) * 2004-11-26 2006-07-05 株式会社半导体能源研究所 半导体装置、显示装置及其制造方法，以及电视装置
CN1808710A (zh) * 2004-12-07 2006-07-26 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN1870256A (zh) * 2005-05-24 2006-11-29 三星电子株式会社 连接主装置元件的带自动键合封装

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2567961B2 (ja) * 1989-12-01 1996-12-25 株式会社日立製作所 半導体装置及びリ−ドフレ−ム
JP2509422B2 (ja) * 1991-10-30 1996-06-19 三菱電機株式会社 半導体装置及びその製造方法
JPH0722469A (ja) 1993-07-05 1995-01-24 Mitsubishi Electric Corp Ｔａｂ用テープキャリア
US5854627A (en) * 1994-11-11 1998-12-29 Hitachi, Ltd. TFT liquid crystal display device having a grayscale voltage generation circuit comprising the lowest power consumption resistive strings
JPH09237962A (ja) * 1995-12-28 1997-09-09 Sanyo Electric Co Ltd 電子回路装置
JP3577913B2 (ja) * 1997-02-27 2004-10-20 セイコーエプソン株式会社 半導体装置、およびこれを具備する電子機器
JP3487173B2 (ja) * 1997-05-26 2004-01-13 セイコーエプソン株式会社 Ｔａｂ用テープキャリア、集積回路装置及び電子機器
JP2001176911A (ja) * 1999-12-21 2001-06-29 Hitachi Ltd 半導体装置の製造方法
JP3648596B2 (ja) * 2000-10-17 2005-05-18 カシオ計算機株式会社 半導体チップの接合構造およびその構造を備えた表示装置
JP3661650B2 (ja) * 2002-02-08 2005-06-15 セイコーエプソン株式会社 基準電圧発生回路、表示駆動回路及び表示装置
EP1357663B1 (en) * 2002-02-25 2011-06-29 NEC Corporation Differential circuit, amplifier circuit, driver circuit and display device using those circuits
JP4271435B2 (ja) * 2002-12-09 2009-06-03 シャープ株式会社 半導体装置
JP4233967B2 (ja) 2003-09-30 2009-03-04 シャープ株式会社 表示パネル駆動装置および表示装置
JP2005338421A (ja) * 2004-05-27 2005-12-08 Renesas Technology Corp 液晶表示駆動装置および液晶表示システム
JP4252518B2 (ja) * 2004-09-07 2009-04-08 シャープ株式会社 半導体装置
JP4806313B2 (ja) * 2006-08-18 2011-11-02 Ｎｅｃ液晶テクノロジー株式会社 テープキャリア、液晶表示装置用テープキャリア、及び液晶表示装置
JP4540697B2 (ja) * 2007-08-31 2010-09-08 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP4472737B2 (ja) * 2007-08-31 2010-06-02 Ｏｋｉセミコンダクタ株式会社 半導体装置、半導体素子及び基板
JP4588748B2 (ja) * 2007-09-25 2010-12-01 Ｏｋｉセミコンダクタ株式会社 Ｃｏｆパッケージ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5252853A (en) * 1991-09-19 1993-10-12 Mitsubishi Denki Kabushiki Kaisha Packaged semiconductor device having tab tape and particular power distribution lead structure
US6853430B2 (en) * 2001-02-13 2005-02-08 Sharp Kabushiki Kaisha Display element driving apparatus and display using the same
CN1797757A (zh) * 2004-11-26 2006-07-05 株式会社半导体能源研究所 半导体装置、显示装置及其制造方法，以及电视装置
CN1808710A (zh) * 2004-12-07 2006-07-26 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN1870256A (zh) * 2005-05-24 2006-11-29 三星电子株式会社 连接主装置元件的带自动键合封装

Also Published As

Publication number Publication date
US20120146233A1 (en) 2012-06-14
US20140167277A1 (en) 2014-06-19
US9502352B2 (en) 2016-11-22
US20160013132A1 (en) 2016-01-14
CN101378041A (zh) 2009-03-04
KR20090023022A (ko) 2009-03-04
US8698314B2 (en) 2014-04-15
US20090057886A1 (en) 2009-03-05
TWI466246B (zh) 2014-12-21
US8154132B2 (en) 2012-04-10
JP4540697B2 (ja) 2010-09-08
US9171802B2 (en) 2015-10-27
KR101443179B1 (ko) 2014-09-19
JP2009059957A (ja) 2009-03-19
TW200910554A (en) 2009-03-01

Similar Documents

Publication Publication Date Title
CN101378042B (zh) 半导体器件、半导体元件以及基板
CN101378041B (zh) 半导体器件以及基板
US7882482B2 (en) Layout schemes and apparatus for high performance DC-DC output stage
CN100380417C (zh) 电子模块及其制造方法、电子仪器
US11152332B2 (en) Modular voltage regulators
JP2006278772A (ja) 半導体装置
JP6018660B2 (ja) 半導体装置
JP5554137B2 (ja) テープ基板
JP5139407B2 (ja) 半導体装置
JP5711198B2 (ja) 半導体装置
JP6602331B2 (ja) 蛍光表示管
US7855447B2 (en) Semiconductor integrated circuit device, PDP driver, and plasma display panel
KR20050073841A (ko) 시스템온칩의 입출력 패드 구성 방법
CN101114420A (zh) 等离子体显示装置
JPH06104373A (ja) 半導体装置
JPH10327030A (ja) 多機能化ｍｍｉｃ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: OKI SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: OKI ELECTRIC INDUSTRY CO., LTD.

Effective date: 20131111

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: LAPIS SEMICONDUCTOR Co.,Ltd.

Address before: Kanagawa

Patentee before: Oki Semiconductor Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20131111

Address after: Kanagawa

Patentee after: Oki Semiconductor Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Oki Electric Industry Co.,Ltd.