JP6602331B2 - 蛍光表示管 - Google Patents

Description

本発明は、電子を放出するフィラメントと、電子の移動を制御するアノード電極上に蛍光体が形成されたアノードが所定パターンで配列されたアノードパターン部と複数のリード端子とを有する表示管基板と、表示管基板に設けられリード端子を介して入力される電気信号に基づきアノードを駆動する集積回路装置とを備えた蛍光表示管に関するものである。

各種情報を表示する表示デバイスとして、ＶＦＤ（Vacuum Fluorescent Display：蛍光表示管）が広く知られている。
周知のようにＶＦＤは、電子を放出するフィラメント（直熱形カソード）と、電子の移動を制御するアノード電極上に蛍光体が形成されたアノードが密封容器内に配置される。フィラメントに電圧を印加し加熱させることで熱電子を放出させ、熱電子をアノード上の蛍光体に衝突させることでアノードが点灯される。アノードは、所定のパターンで配列されており、点灯対象とするアノードに対して選択的に駆動電圧（直流電圧）を印加することで、該アノードの蛍光体のみがフィラメントより放出された熱電子によって励起発光され、所要の情報表示が実現される。
なお、ＶＦＤにおいては、フィラメントから放出された熱電子を加速させるグリッドがフィラメントとアノードとの間に配置される場合がある。

ＶＦＤとしては、ＣＩＧ（Chip In Glass）−ＶＦＤとして知られるように、アノードの駆動を行う駆動回路がＩＣ（Integrated Circuit：集積回路）により構成され、該ＩＣが、アノードのパターンが形成された基板上に実装されて密封容器内に配置されたタイプのものが知られている。なお、下記特許文献１には、電源制御回路がＩＣに実装されたタイプのＣＩＧ−ＶＦＤが開示されている。

ＣＩＧ−ＶＦＤにおいては、電源電圧や表示制御のための各種電気信号を外部より入力するためのリード端子が基板上に形成され、該リード端子を介してＩＣへの電力伝送や信号入力が行われるタイプのものもある。
以下、ＣＩＧ−ＶＦＤにおけるアノードパターンとＩＣとが配置されたＶＦＤの基板のことを「表示管基板」と表記する。

ここで、ＶＦＤにおいて、アノードの駆動電圧は所定の入力電圧を昇圧して生成される場合がある。そして、この場合の昇圧回路としては、チャージポンプ型の昇圧回路が用いられることがある。
なお、チャージポンプ型昇圧回路については、例えば下記特許文献２を参照されたい。

従来、ＣＩＧ−ＶＦＤのアノード駆動電圧を生成する電源回路としてチャージポンプ型昇圧回路を用いる場合には、該チャージポンプ型昇圧回路をＣＩＧ−ＶＦＤの外付け回路としていた。つまり、この場合のＣＩＧ−ＶＦＤにおいては、外部のチャージポンプ型昇圧回路により生成された昇圧電圧がリード端子を介してＩＣに入力され、該昇圧電圧に基づいてＩＣがアノードの駆動を行う。
このとき、チャージポンプ型昇圧回路におけるスイッチング素子のスイッチング動作は、ＣＩＧ−ＶＦＤにおけるＩＣにより制御される。つまり、表示管基板には該スイッチング素子の駆動制御信号を出力するためのリード端子が形成され、ＩＣは該リード端子を通じて上記スイッチング素子のスイッチング動作を制御する。

特開２００７−６５０７４号公報 特開２００５−７０５９５号公報

ここで、上記のようにチャージポンプ型昇圧回路が外付けとされる場合、ＣＩＧ−ＶＦＤを使用する顧客側では、ＣＩＧ−ＶＦＤを搭載するための基板としてチャージポンプ型昇圧回路を実装した基板を用意しておくことになる。

このような顧客側におけるチャージポンプ型昇圧回路の実装負担を軽減させるべく、チャージポンプ型昇圧回路の一部をＣＩＧ−ＶＦＤのＩＣに実装するということが考えられている。具体的には、チャージポンプ型昇圧回路のうち少なくともチャージポンプコンデンサを除いた回路部（以下「チャージポンプ回路部」）をＩＣに内蔵するものである。
この場合、チャージポンプコンデンサは外付けとされるため、表示管基板にはチャージポンプコンデンサを接続するためのリード端子（以下「コンデンサリード端子」と表記）が新たに設けられる。また、ＩＣには、チャージポンプ回路部と接続され、該コンデンサリード端子と接続される端子（以下「コンデンサ端子」と表記）が新たに設けられ、表示管基板上には、該コンデンサ端子とコンデンサリード端子との間を接続する配線（以下「コンデンサ配線」と表記）が形成される。
なおこの場合、チャージポンプ型昇圧回路におけるスイッチング動作の制御はＩＣ内部で完結するため、従来必要とされていたスイッチング動作制御用のリード端子、及び該リード端子と接続されるＩＣの端子は不要となる。

しかしながら、上記のようにチャージポンプ回路部をＩＣに内蔵し、チャージポンプコンデンサをＣＩＧ−ＶＦＤに対して外付けとする場合には、チャージポンプ回路部とチャージポンプコンデンサとの間の配線長が比較的長くなってしまう。つまり、従来ではチャージポンプ型昇圧回路全体がＣＩＧ−ＶＦＤ外部の基板に実装されていたため、チャージポンプコンデンサとチャージポンプ回路部との間の配線長は必要最小限に抑えられたが、チャージポンプコンデンサが外付けとされた場合、チャージポンプ回路部との接続にはチャージポンプコンデンサからコンデンサリード端子までの配線、及び上記したコンデンサ配線（コンデンサリード端子からＩＣのコンデンサ端子までの配線）とが必要となり、従来からの配線長の増加が避けられない。

ここで、チャージポンプ型昇圧回路は、負荷変動に伴って出力電圧が変動する。このため、アノードの点灯率や駆動条件等が変化してチャージポンプ型昇圧回路の負荷が変動した場合には、チャージポンプ型昇圧回路の出力電圧つまりアノードの駆動電圧も変動し、該変動の幅が大きいと輝度の変化が知覚され易くなって、表示品質を損なう虞がある。
上記のような負荷変動に伴う出力電圧の変動は、チャージポンプ型昇圧回路内でチャージポンプ動作を司る回路部の配線抵抗が大きいほど顕著となることが分かっている。従って、上記のようにチャージポンプコンデンサとチャージポンプ回路部との間の配線長が長くなる、つまりは配線抵抗が増加すると、表示品質の低下を招く虞がある。

また、チャージポンプ回路部をＩＣに内蔵する場合には、上記のようにＩＣにはコンデンサ端子を、表示管基板にはコンデンサリード端子をそれぞれ設け、さらにこれら端子間を接続するコンデンサ配線を表示管基板上に形成することになる。しかしながら、表示管基板上で配線を引き回し可能なスペースは限られており、コンデンサ端子、コンデンサリード端子の配置位置関係によっては、限られたスペース内においてコンデンサ配線の引き回しが非効率となり、基板サイズの拡大化を招いてしまう虞がある。
基板サイズの拡大化はコストアップに繋がるため、抑制が図られるべきである。

本発明は上記の事情に鑑み為されたものであり、表示品質の低下の抑制と表示管基板のサイズ拡大に伴うコストアップの抑制とを図ることを目的とする。

本発明に係る蛍光表示管は、電子を放出するフィラメントと、前記電子の移動を制御するアノード電極上に蛍光体が形成されたアノードが所定パターンで配列されたアノードパターン部と複数のリード端子とを有する表示管基板と、前記表示管基板に設けられ前記リード端子を介して入力される信号に基づき前記アノードを駆動する集積回路装置とを備えた蛍光表示管であって、前記集積回路装置は、前記アノードの駆動電圧を生成するチャージポンプ型昇圧回路のうち少なくともチャージポンプコンデンサを除いた回路部であるチャージポンプ回路部と、当該蛍光表示管の外部に設けられる各前記チャージポンプコンデンサと前記チャージポンプ回路部とを所定の前記リード端子を介して接続するための複数のコンデンサ端子とを有し、前記複数のコンデンサ端子が、前記集積回路装置の端辺のうち前記アノードパターン部と対向する端辺側に設けられたものである。

上記本発明に係る蛍光表示管によっても、上記した本発明に係る集積回路装置と同様の作用が得られる。

上記した本発明に係る蛍光表示管においては、前記表示管基板の縦横の長さが異なり、前記集積回路装置と前記アノードパターン部とが前記表示管基板の長手方向に配列されており、前記表示管基板には、前記チャージポンプコンデンサと接続される前記リード端子であるコンデンサリード端子が前記チャージポンプコンデンサごとに設けられると共に、前記コンデンサリード端子が他の前記リード端子と共に前記長手方向に沿って配列されたリード端子配列部が形成され、該リード端子配列部は、前記集積回路装置と前記アノードパターン部との配列部分と前記表示管基板の長手方向辺のうち一方の辺との間に位置されており、前記集積回路装置は、前記複数のコンデンサ端子と同端辺側に前記駆動電圧を前記アノードに印加するための駆動端子を有し、前記複数のコンデンサ端子が前記駆動端子よりも前記リード端子配列部側となる位置に設けられた構成とすることが可能である。

これにより、コンデンサ端子をコンデンサリード端子に対してより近接した位置に配置することが可能とされる。
また、コンデンサ配線を短くするにあたり、アノードを駆動するための駆動配線とコンデンサ配線とを表示管基板の同レイヤに形成することが許容される。

上記した本発明に係る蛍光表示管においては、前記コンデンサリード端子と前記コンデンサ端子との間を接続するコンデンサ配線のうち少なくとも前記駆動端子に最寄りの前記コンデンサ端子と接続されたコンデンサ配線が、前記集積回路装置と前記アノードパターン部との間の境界スペースにおいて前記リード端子配列部側を向く方向に延在している構成とすることが可能である。

これにより、コンデンサ配線同士を交差させない前提の下で、全てのコンデンサ配線は、集積回路装置におけるアノードパターン部と対向する端辺とは逆側の端辺側に迂回されることなく配設される。

上記した本発明に係る蛍光表示管においては、前記表示管基板の縦横の長さが異なり、前記集積回路装置と前記アノードパターン部とが前記表示管基板の長手方向に配列されており、前記表示管基板には、前記チャージポンプコンデンサと接続される前記リード端子であるコンデンサリード端子が前記チャージポンプコンデンサごとに設けられると共に、前記コンデンサリード端子が他の前記リード端子と共に前記長手方向に沿って配列されたリード端子配列部が形成され、該リード端子配列部は、前記集積回路装置と前記アノードパターン部との配列部分と前記表示管基板の長手方向辺のうち一方の辺との間に位置され、前記チャージポンプ回路部への入力電圧を当該蛍光表示管の外部より入力するための入力電圧リード端子を有しており、前記集積回路装置は、前記複数のコンデンサ端子と同端辺側で且つ前記複数のコンデンサ端子よりも前記リード端子配列部側となる位置に、前記入力電圧リード端子を介した前記入力電圧を入力するための入力電圧端子を有する構成とすることが可能である。

これにより、入力電圧リード端子と入力電圧端子との間を接続する入力電圧配線の配線長をコンデンサ配線よりも短くすることが可能とされる。

上記した本発明に係る蛍光表示管においては、前記表示管基板の縦横の長さが異なり、前記集積回路装置と前記アノードパターン部とが前記表示管基板の長手方向に配列されており、前記表示管基板には、前記チャージポンプコンデンサと接続される前記リード端子であるコンデンサリード端子が前記チャージポンプコンデンサごとに設けられると共に、前記コンデンサリード端子が他の前記リード端子と共に前記長手方向に沿って配列されたリード端子配列部が形成され、該リード端子配列部は、前記集積回路装置と前記アノードパターン部との配列部分と前記表示管基板の長手方向辺のうち一方の辺との間に位置され、当該蛍光表示管の外部より表示制御のためのデジタル信号が入力されるデジタル信号リード端子を有しており、前記集積回路装置は、前記アノードパターン部と対向する端辺とは逆側の端辺側に前記デジタル信号リード端子を介した前記デジタル信号を入力するためのデジタル信号端子を有する構成とすることが可能である。

これにより、デジタル信号端子とデジタル信号リード端子との間を接続するデジタル信号配線は、コンデンサ端子とは逆側の端辺側に引き回されるため、集積回路装置とアノードパターン部との間の境界スペース内に配設すべき配線数の削減が図られる。

上記した本発明に係る蛍光表示管においては、前記コンデンサ端子と前記コンデンサリード端子との間を接続する各コンデンサ配線の幅が、前記デジタル信号端子と前記デジタル信号リード端子との間を接続するデジタル信号配線の幅よりも太い構成とすることが可能である。

このようにコンデンサ配線の幅が太くされることで、コンデンサ配線の抵抗値の低減が図られる。

上記した本発明に係る蛍光表示管においては、前記入力電圧端子と前記入力電圧リード端子との間を接続する入力電圧配線の幅が、前記コンデンサ端子と前記コンデンサリード端子との間を接続する各コンデンサ配線の幅よりも太い構成とすることが可能である。

このように入力電圧配線の幅が太くされることで、入力電圧配線の抵抗値の低減が図られる。

上記した本発明に係る蛍光表示管においては、前記表示管基板の縦横の長さが異なり、前記集積回路装置と前記アノードパターン部とが前記表示管基板の長手方向に配列されており、前記表示管基板には、前記チャージポンプコンデンサと接続される前記リード端子であるコンデンサリード端子が前記チャージポンプコンデンサごとに設けられると共に、前記コンデンサリード端子が他の前記リード端子と共に前記長手方向に沿って配列されたリード端子配列部が形成され、該リード端子配列部は、前記集積回路装置と前記アノードパターン部との配列部分と前記表示管基板の長手方向辺のうち一方の辺との間に位置され、前記フィラメントの駆動電圧が当該蛍光表示管の外部より入力されるフィラメントリード端子と、接地端子としてのグランドリード端子とを有しており、前記リード端子配列部において、前記フィラメントリード端子は、前記集積回路装置の位置を基準として前記アノードパターン部とは逆側に最も離間して位置され、前記コンデンサリード端子のうち最も前記集積回路装置に近接配置された最近接コンデンサリード端子と、最も前記集積回路装置に近接配置された前記フィラメントリード端子である最近接フィラメントリード端子との間に前記グランドリード端子が配列されている構成とすることが可能である。

これにより、フィラメントリード端子に対してコンデンサリード端子が近接することに伴うフィラメント駆動系へのノイズの影響の低減を図りつつ、最近接フィラメントリード端子と最近接コンデンサリード端子との間のスペースがリード端子の配置スペースとして有効利用される。

上記した本発明に係る蛍光表示管においては、前記リード端子配列部において、前記最近接コンデンサリード端子と前記最近接フィラメントリード端子との間に、前記グランドリード端子と、前記チャージポンプ回路部への入力電圧を当該蛍光表示管の外部より入力するための入力電圧リード端子とが配列されている構成とすることが可能である。

これにより、最近接コンデンサリード端子と最近接フィラメントリード端子との間のスペースが拡張されてフィラメント駆動系へのノイズの影響のさらなる低減が図られると共に、入力電圧リード端子を最近接コンデンサリード端子よりも集積回路装置に近接配置することが可能となることで入力電圧配線を各コンデンサ配線よりも短くすることが可能とされる。

上記した本発明に係る蛍光表示管においては、前記アノードパターン部の表示制御を行うロジック回路の電源電圧であるロジック電圧が入力されるロジック電圧端子と、前記チャージポンプ型昇圧回路の出力電圧が供給される出力電圧端子と、を備え、前記表示管基板は縦横の長さが異なり、当該集積回路装置と前記アノードパターン部とが前記表示管基板の長手方向に配列されており、前記表示管基板には、前記チャージポンプコンデンサと接続される前記リード端子であるコンデンサリード端子が前記チャージポンプコンデンサごとに設けられると共に、前記コンデンサリード端子が他の前記リード端子と共に前記長手方向に沿って配列されたリード端子配列部が形成され、該リード端子配列部は、当該集積回路装置と前記アノードパターン部との配列部分と前記表示管基板の長手方向辺のうち一方の辺との間に位置されていると共に、前記ロジック電圧端子と接続される前記リード端子であるロジック電圧リード端子と、前記出力電圧端子と接続される前記リード端子である出力電圧リード端子とを含んでおり、前記集積回路装置においては、前記ロジック電圧端子と前記出力電圧端子とが前記アノードパターン部と対向する端辺とは逆側の端辺側に設けられ、前記ロジック電圧端子と前記ロジック電圧リード端子とを接続するロジック電圧配線は、前記リード端子配列部と前記表示管基板の長手方向辺のうち一方の辺との間を介して配設され、前記出力電圧端子と前記出力電圧リード端子とを接続する出力電圧配線は、前記アノードパターン部と前記集積回路装置との間の境界スペースを介して配設されている構成とすることが可能である。

これにより、出力電圧配線とロジック電圧配線の配設位置がリード端子配列部によって隔てられる。

上記した本発明に係る蛍光表示管においては、前記集積回路装置は、前記アノードパターン部の表示制御を行うロジック回路の電源電圧であるロジック電圧が入力されるロジック電圧端子と、前記チャージポンプ型昇圧回路の出力電圧が供給される出力電圧端子と、を備え、前記表示管基板は縦横の長さが異なり、当該集積回路装置と前記アノードパターン部とが前記表示管基板の長手方向に配列されており、前記表示管基板には、前記チャージポンプコンデンサと接続される前記リード端子であるコンデンサリード端子が前記チャージポンプコンデンサごとに設けられると共に、前記コンデンサリード端子が他の前記リード端子と共に前記長手方向に沿って配列されたリード端子配列部が形成され、該リード端子配列部は、当該集積回路装置と前記アノードパターン部との配列部分と前記表示管基板の長手方向辺のうち一方の辺との間に位置されていると共に、前記ロジック電圧端子と接続される前記リード端子であるロジック電圧リード端子と、前記出力電圧端子と接続される前記リード端子である出力電圧リード端子とを含んでおり、前記ロジック電圧端子が前記アノードパターン部と対向する端辺とは逆側の端辺側に設けられ、前記出力電圧端子が前記アノードパターン部と対向する端辺側に設けられた構成とすることが可能である。

これにより、ロジック電圧端子とロジック電圧リード端子とを接続するロジック電圧配線がリード端子配列部と表示管基板の長手方向辺のうち一方の辺との間のスペースに配設される一方で、出力電圧端子と出力電圧リード端子とを接続する出力電圧配線は、集積回路装置とアノードパターン部との間の境界スペースを介してリード端子配列部とアノードパターン部との間に引き回すことが可能とされる。

上記した本発明に係る蛍光表示管においては、前記集積回路装置は、前記複数のコンデンサ端子と同端辺側に前記駆動電圧を前記アノードに印加するための駆動端子を備え、前記出力電圧端子は、前記表示管基板の短手方向において、前記複数のコンデンサ端子と前記駆動端子との間に位置された構成とすることが可能である。

これにより、各コンデンサ端子を対応するコンデンサリード端子に対して近接させつつ、出力電圧端子を出力電圧リード端子に対して近接させることができる。

上記した本発明に係る蛍光表示管においては、前記出力電圧端子と前記出力電圧リード端子とを接続する出力電圧配線が、前記集積回路装置と前記アノードパターン部との間の境界スペースにおいて前記リード端子配列部側を向く方向に延在している構成とすることが可能である。

これにより、出力電圧配線は、集積回路装置におけるアノードパターン部と対向する端辺とは逆側の端辺側に迂回されることなく配設される。

本発明によれば、チャージポンプコンデンサと接続されるリード端子であるコンデンサリード端子と、フィラメントと接続されるリード端子であるフィラメントリード端子とが、表示管基板の長手方向に沿って延在する同一のリード端子列において配列される場合に対応して、表示品質の低下の抑制と表示管基板のサイズ拡大に伴うコストアップの抑制とを図ることができる。

第一の実施の形態としての蛍光表示管を備えた表示ユニットの回路構成を示した図である。 蛍光表示管の構造についての説明するための図である。 チャージポンプ回路部の内部構成を説明するための図である。 従来の表示ユニットの回路構成を示した図である。 チャージポンプコンデンサとチャージポンプ回路部との間の配線抵抗の大きさが負荷変動に伴う出力電圧の変動に与える影響についてシミュレーションを行った結果を示した図である。 集積回路装置が有する各端子と表示管基板に形成された各リード端子の配置位置、及び端子とリード端子との間の配線の例を示した蛍光表示管の概略外観図である。 アノードパターン部、集積回路装置、及びフィラメントリード端子の配置位置関係と、コンデンサリード端子とフィラメントリード端子との配置位置関係とに関する制約について説明するための図である。 コンデンサ端子の配置位置によって表示管基板のサイズ拡大化が生じ得ることの説明図である。 変形例としての蛍光表示管の概略外観図である。 第二の実施の形態における第一例としての蛍光表示管の構成を説明するための図である。 第二の実施の形態における第二例としての蛍光表示管の構成を説明するための図である。

以下、本発明に係る実施の形態について説明する。
なお、説明は以下の順序で行う。
＜１．第一の実施の形態＞
［1-1．表示ユニットの構成］
［1-2．チャージポンプ回路部について］
［1-3．チャージポンプ回路部を内蔵とする場合の留意点］
［1-4．実施の形態の配線手法］
＜２．第二の実施の形態＞
＜３．実施の形態のまとめ＞
＜４．変形例＞

＜１．第一の実施の形態＞
［1-1．表示ユニットの構成］

図１は、第一の実施の形態としての蛍光表示管１を備えた表示ユニット１００の回路構成を示した図である。なお、以下の説明では蛍光表示管を「ＶＦＤ」（Vacuum Fluorescent Display）と表記することもある。

表示ユニット１００は、ユニット基板１０１と、該ユニット基板１０１上に実装された蛍光表示管１及びコントローラ１０２とを備えている。
コントローラ１０２は、例えばＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等を備えたマイクロコンピュータを備えて構成され、蛍光表示管１による表示動作を制御する。コントローラ１０２は、該表示動作を制御するためのｎ系統（ｎは２以上の自然数）のデジタル信号を蛍光表示管１に対して供給する。

ユニット基板１０１は、後述するチャージポンプ回路部２０の入力電圧ＶＩＮの電圧源である入力電圧源Ｖｉ、及びＩ／Ｆ（インタフェース）デコーダ２１におけるロジック回路の電源電圧として用いられるロジック電圧ＶＤＤの電圧源であるロジック電圧源Ｖｄを有している。なお、これら入力電圧ＶＩＮ、ロジック電圧ＶＤＤは、例えば表示ユニット１００が有する不図示の電源回路部により生成されるものであり、例えばＶＩＮ＝１２Ｖ程度、ＶＤＤ＝５Ｖ程度とされる。
またユニット基板１０１には、蛍光表示管１の外付け部品として入力コンデンサＣｉ、チャージポンプコンデンサＣｃ１、チャージポンプコンデンサＣｃ２、平滑コンデンサＣｈ、及び抵抗Ｒｏが実装されている。

蛍光表示管１は、ＩＣ（Integrated Circuit）チップとして構成された集積回路装置２と、発光による情報表示を行う表示部３とを備えると共に、複数のリード端子Ｔを備えている。

ここで、図２により蛍光表示管１の構造について説明しておく。なお、図２Ａは蛍光表示管１の一部を透視して表した概略透視図、図２Ｂは図２ＡのＡ−Ａ’断面によって切断した蛍光表示管１の概略断面図である。
蛍光表示管１は、表示管基板１ａと該表示管基板１ａの表面を覆うカバー部材１ｂとで構成された密封容器１ｃを備え、密封容器１ｃ内においてフィラメント（直熱形カソード）ＦｉとアノードＡｎとグリッドＧｒとを有する表示部３が形成されている。ここで、密閉容器１ｃ内は真空状態とされている。

表示部３において、電子を放出するフィラメントＦｉは複数設けられている（図２Ｂの黒丸部分）。アノードＡｎは、フィラメントＦｉから放出された電子を制御するアノード電極上に蛍光体が形成されて成る。アノードＡｎは、表示管基板１ａ上に例えばパターン印刷により形成され、表示すべき情報に応じた所定のパターンにより配列されている。このように複数のアノードＡｎが所定パターンで配列された部分のことをアノードパターン部３ａと表記する。

本例の蛍光表示管１は、例えば文字や数字等の情報であれば１桁や１文字である等、情報を所定単位ごとに区分して表示させることが可能とされている。図２の例では、単一の数字やアルファベット等の表示を可能とする７セグメント分のアノードＡｎ（７つの独立したアノードＡｎ）によって該所定単位分の表示領域が形成されている。このような所定単位分の表示領域を以下「表示ブロック」と表記する。アノードパターン部３ａにおいては、このような表示ブロックが表示管基板１ａ上に複数配列されている。具体的に本例では、表示ブロックは表示管基板１ａ上において一列に配列されている。
なお、表示ブロックについて、図２Ａに示すような７セグメント分のアノードＡｎの配列パターンはあくまで一例であり、表示ブロックを構成するアノードＡｎの配列パターンは該パターンに限定されるものではない。

グリッドＧｒは、フィラメントＦｉからアノードＡｎに対して放出される電子を加速させるメッシュ状の電極とされ、表示ブロックごとに形成されている。

リード端子Ｔは、表示管基板１ａ上に複数形成されている。これら複数のリード端子Ｔには、フィラメントＦｉやアノードＡｎ、及びグリッドＧｒの駆動に必要とされる各種の電気信号（デジタル信号や電源電圧等）を蛍光表示管１外部より入力するためのリード端子Ｔが含まれる。各リード端子Ｔには導電体によるリードが接続され、該リードを介して図１に示したユニット基板１０１側との電気的接続が為される。

蛍光表示管１において、カバー部材１ｂは例えばガラスで構成され、少なくとも表示管基板１ａと対向する部分が透明とされている。つまり、該透明な部分を介してアノードＡｎの点灯に伴う表示情報を外部より目視することが可能とされている。
以下、このように蛍光表示管１において情報が表示される側の面（つまり上記透明部分におけるアノードＡｎとの対向面とは逆側の面）を「表面Ｓ１」と表記する。また、蛍光表示管１における該表面Ｓ１とは逆側の面を「裏面Ｓ２」と表記する。

蛍光表示管１において、アノードパターン部３ａにおける表示ブロックのうち所望の表示ブロックに情報を表示させる際には、フィラメントＦｉに駆動電圧を印加した状態において、該表示ブロックに対応して設けられたグリッドＧｒと該表示ブロック内の所定のアノードＡｎとに直流電圧を印加する。これにより、該表示ブロックにおける所定のアノードＡｎにおける蛍光体のみがフィラメントＦｉより放出された熱電子によって励起発光され、情報の表示が実現される。

説明を図１に戻す。
蛍光表示管１においては、図２に示した表示部３のアノードＡｎやグリッドＧｒの駆動を行う駆動回路が集積回路装置２内に構成されている。
図２では図示を省略したが、蛍光表示管１においては、集積回路装置２が表示管基板１ａに実装されて、表示部３と共に密閉空間内に位置されている。すなわち、蛍光表示管１は所謂ＣＩＧ（Chip In Glass）−ＶＦＤとして構成されている。

集積回路装置２は、チャージポンプ回路部２０、Ｉ／Ｆデコーダ２１、発振器２２、メモリ２３、タイミング制御部２４、アノードドライバ部２５、グリッドドライバ部２６、アノード端子部２７、及びグリッド端子部２８を有する。なお、アノード端子部２７、グリッド端子部２８は、それぞれアノードドライバ部２５、グリッドドライバ部２６が各アノードＡｎ、各グリッドＧｒを駆動するために必要な複数の端子を包括的に表したものである。

ここで、集積回路装置２は、Ｉ／Ｆデコーダ２１がコントローラ１０２からの上述したｎ系統のデジタル信号を入力するためのｎ個のデジタル信号端子ｔｉｆ（ｔｉｆ１〜ｔｉｆｎ）と、ユニット基板１０１における抵抗Ｒｏを発振器２２と接続するための発振器端子ｔｏｓｃと、チャージポンプ回路部２０の入力電圧ＶＩＮを入力するための入力電圧端子ｔｖｉと、ユニット基板１０１に形成されたチャージポンプコンデンサＣｃ１、Ｃｃ２、平滑コンデンサＣｈをそれぞれチャージポンプ回路部２０と接続するためのコンデンサ端子ｔｃ（ｔｃ１１、ｔｃ１２、ｔｃ２１、ｔｃ２２）、出力電圧端子ｔｃｈと、ロジック電圧ＶＤＤを入力するためのロジック電圧端子ｔｖｄと、接地端子としてのグランド端子ｔｇｎｄとを有している。

また、蛍光表示管１には、集積回路装置２が有する上記の各端子ｔに対応したリード端子Ｔが設けられている。具体的には、ｎ個のデジタル信号リード端子Ｔｉｆ（Ｔｉｆ１〜Ｔｉｆｎ）と、発振器リード端子Ｔｏｓｃと、入力電圧リード端子Ｔｖｉと、コンデンサリード端子Ｔｃ（Ｔｃ１１、Ｔｃ１２、Ｔｃ２１、Ｔｃ２２）と、出力電圧リード端子Ｔｃｈと、ロジック電圧リード端子Ｔｖｄと、グランドリード端子Ｔｇｎｄである。
また、リード端子Ｔとしては、表示部３におけるフィラメントＦｉに駆動電圧を印加するためのフィラメントリード端子Ｔｆ（Ｔｆ１、Ｔｆ２）も設けられている。なお、フィラメントＦｉの駆動電圧は、表示ユニット１００に設けられた対応する電源回路により生成される。本例では、フィラメントＦｉの駆動電圧は直流電圧とされている。

フィラメントリード端子Ｔｉ１、Ｔｉ２を除き、各リード端子Ｔと対応する端子ｔとの間は、表示管基板１ａに形成された例えばアルミ等による配線により接続されている。
ここで、抵抗Ｒｏ、入力電圧源Ｖｉ、平滑コンデンサＣｈ、ロジック電圧源Ｖｄは、それぞれ発振器リード端子Ｔｏｓｃとグランドとの間、入力電圧リード端子Ｔｖｉとグランドとの間、出力電圧リード端子Ｔｃｈとグランドとの間、ロジック電圧リード端子Ｔｖｄとグランドとの間に挿入されている。

なお図１において、端子ｔ、リード端子Ｔそれぞれの配置位置は必ずしも実際の配置位置を反映したものではない。

集積回路装置２において、チャージポンプ回路部２０は、チャージポンプコンデンサＣｃ１、Ｃｃ２、及び平滑コンデンサＣｈと共にチャージポンプ型昇圧回路を構成するものであり、入力電圧ＶＩＮを昇圧した出力電圧Ｖｏを得る。出力電圧Ｖｏは、アノードドライバ部２５、グリッドドライバ部２６にそれぞれアノードＡｎ、グリッドＧｒの駆動のための電源電圧として供給される。
なお、本例におけるチャージポンプ回路部２０の内部構成については後述する。

Ｉ／Ｆデコーダ２１は、シフトレジスタ、カウンタ、ＡＮＤ回路、ＯＲ回路等を組み合わせたロジック回路を有しており、デジタル信号端子ｔｉｆ１〜ｔｉｆｎを介してコントローラ１０２から入力されるｎ系統のデジタル信号と、発振器２２が出力する発振信号とに基づき、例えばＲＡＭで構成されたメモリ２３に対する表示データの書き込みや、タイミング制御部２４の動作制御を行う。
本例では、ｎ系統のデジタル信号として、少なくともチップセレクト信号ＣＳ、クロックＣＬＫ、及びデータ信号ＤＡＴがコントローラ１０２より供給される。データ信号ＤＡＴは、例えば８ビットを１ワードとするシリアルデータとされ、何れのアノードＡｎを点灯させるべきか表す表示データと、タイミング制御部２４が出力するタイミング信号を調整するための制御データとを含む。Ｉ／Ｆデコーダ２１は、チップセレクト信号ＣＳとクロックＣＬＫとに従って、データ信号ＤＡＴの各ビット値を１ワード単位で順次取り込み、取り込んだデータ信号に基づいて表示データのメモリ２３への書き込み、及びタイミング制御部２４への制御データの出力を行う。

タイミング制御部２４は、発振器２２が出力する発振信号とＩ／Ｆデコーダ２１からの制御データとに基づき、メモリ２３からアノードドライバ部２５への表示データの出力タイミング制御、及びアノードドライバ部２５によるアノードＡｎの駆動電圧の出力タイミング制御、及びグリッドドライバ部２６によるグリッドＧｒの駆動電圧の出力タイミング制御を行う。
また、タイミング制御部２４は、チャージポンプ回路部２０における各種スイッチのスイング動作制御も行うが、これについては後述する。

本例では、表示ブロックごとに形成された個々のグリッドＧｒに駆動電圧を順次印加しつつ、グリッドＧｒが駆動中である表示ブロックにおけるアノードＡｎに駆動電圧を印加して、所定の１スキャン期間において各表示ブロックを順次点灯させていくスキャン表示方式が採用されている。
このため、タイミング制御部２４は、上記した制御データに基づき、１スキャン期間ごとに各グリッドＧｒのオン／オフタイミングを表す「スキャン信号」としてのタイミング信号を生成し、該スキャン信号をグリッドドライバ部２６に出力する。グリッドドライバ部２６は、該スキャン信号に従って、チャージポンプ回路部２０からの出力電圧Ｖｏをグリッド端子部２８を介して個々のグリッドＧｒに駆動電圧として順次印加していく。
また、タイミング制御部２４は、グリッドＧｒの駆動タイミングに同期したタイミング信号をメモリ２３とアノードドライバ部２５に出力して、表示ブロックごとの表示データを順次メモリ２３からアノードドライバ部２５に出力させると共に、アノードドライバ部２５にアノードＡｎの駆動タイミングを指示する。
アノードドライバ部２５は、このようにメモリ２３から順次出力される表示ブロックごとの表示データに基づき特定されるアノードＡｎに対して、出力電圧Ｖｏを、上記のタイミング信号に従ったタイミングでアノード端子部２７を介して駆動電圧として印加する。これにより、表示部３においてコントローラ１０２からの指示に従った情報表示が行われる。

［1-2．チャージポンプ回路部について］

続いて、図３を参照してチャージポンプ回路部２０の内部構成について説明する。
なお、図３において、図３Ａでは、チャージポンプ回路部２０の内部構成と共に、タイミング制御部２４、及びチャージポンプコンデンサＣｃ１、Ｃｃ２、平滑コンデンサＣｈの各コンデンサ、及びこれらコンデンサに係るリード端子Ｔ（Ｔｃ１１、Ｔｃ１２、Ｔｃ２１、Ｔｃ２２、Ｔｃｈ）と端子ｔ（ｔｃ１１、ｔｃ１２、ｔｃ２１、ｔｃ２２、ｔｃｈ）、及び入力電圧ＶＩＮに係る入力電圧リード端子Ｔｖｉと入力電圧端子ｔｖｉを併せて示している。

図３Ａに示すように、チャージポンプ回路部２０は、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）で構成された三つのスイッチＳＷ（スイッチＳＷ１、スイッチＳＷ２、及びスイッチＳＷ３）と、スイッチ回路２０ａ及びスイッチ回路２０ｂとを備えている。スイッチＳＷ１、ＳＷ２、ＳＷ３は、入力電圧端子ｔｖｉと出力電圧端子ｔｃｈとの間において、入力電圧端子ｔｖｉ側から同順で直列に挿入されている。スイッチＳＷ１、ＳＷ２、ＳＷ３には、タイミング制御部２４から各々スイッチ制御信号Ｓｓが供給される。以下、スイッチＳＷ１、ＳＷ２、ＳＷ３各々に対するスイッチ制御信号Ｓｓの符号を末尾の数値を揃えてそれぞれ「Ｓｓ１」「Ｓｓ２」「Ｓｓ３」と表記する。

スイッチＳＷ１とスイッチＳＷ２の接続点はコンデンサ端子ｔｃ１２に接続されている。コンデンサ端子ｔｃ１２は、コンデンサリード端子Ｔｃ１２を介してチャージポンプコンデンサＣｃ１の正極側端子に接続されている。チャージポンプコンデンサＣｃ１の負極側端子は、コンデンサリード端子Ｔｃ１１を介してコンデンサ端子ｔｃ１１に接続されている。

また、スイッチＳＷ２とスイッチＳＷ３の接続点はコンデンサ端子ｔｃ２２に接続され、コンデンサ端子ｔｃ２２はコンデンサリード端子Ｔｃ２２を介してチャージポンプコンデンサＣｃ２の正極側端子に接続されている。チャージポンプコンデンサＣｃ２の負極側端子は、コンデンサリード端子Ｔｃ２１を介してコンデンサ端子ｔｃ２１に接続されている。

スイッチ回路２０ａ、スイッチ回路２０ｂには、タイミング制御部２４から各々スイッチ制御信号Ｓｔが供給される。以下、スイッチ回路２０ａ、２０ｂ各々に対するスイッチ制御信号Ｓｔの符号を末尾の数値を揃えてそれぞれ「Ｓｔ１」「Ｓｔ２」と表記する。

スイッチ回路２０ａは、図３Ｂに示すようにスイッチＱ１とスイッチＱ２とによるプッシュプル回路を備えており、これらスイッチＱ１とスイッチＱ２との接続点であるプッシュプル回路の出力点がコンデンサ端子ｔｃ１１と接続されている。
スイッチＱ１、Ｑ２は、タイミング制御部２４からのスイッチ信号Ｓｔ１によりオン／オフされる。このとき、スイッチＱ１は、スイッチＱ２がオフのときオン、スイッチＱ２がオンのときオフするように構成されている。
スイッチＱ１がオン、スイッチＱ２がオフの状態では、プッシュプル回路の出力点が入力電圧ＶＩＮと接続される。一方、スイッチＱ１がオフ、スイッチＱ２がオンの状態では、プッシュプル回路の出力点はスイッチＱ２を介して接地される。

スイッチ回路２０ｂとしても、スイッチ回路２０ａと同様にスイッチＱ１とスイッチＱ２とによるプッシュプル回路を備えている。スイッチ回路２０ｂについては、スイッチＱ１、Ｑ２がタイミング制御部２４からのスイッチ制御信号Ｓｔ２によりオン／オフされ、プッシュプル回路の出力点がコンデンサ端子ｔｃ２１に接続される点以外はスイッチ回路２０ａの場合と同様の構成となることから、詳細な説明は省略する。

ここで、タイミング制御部２４は、スイッチ制御信号Ｓｓ１、Ｓｓ３、Ｓｔ１として同一の信号を出力し、スイッチ制御信号Ｓｓ２、Ｓｔ２としてはこれらスイッチ制御信号Ｓｓ１、Ｓｓ３、Ｓｔ１の反転信号を出力する。

上記構成によるチャージポンプ回路部２０において、スイッチ制御信号Ｓｓ１によりスイッチＳＷ１がオンとされる第一フェーズでは、スイッチ制御信号Ｓｓ２によりスイッチＳＷ２がオフとされる。また、スイッチ制御信号Ｓｔ１によって、スイッチ回路２０ａにおけるスイッチＱ１はオフ、スイッチＱ２はオンとされる。
このため、第一フェーズにおいてはチャージポンプコンデンサＣｃ１に対してスイッチＳＷ１→コンデンサ端子ｔｃ１２→コンデンサリード端子Ｔｃ１２を介して充電電流が流れ、チャージポンプコンデンサＣｃ１には入力電圧ＶＩＮ分の電荷が蓄積される。

次いで、スイッチ制御信号Ｓｓ１によりスイッチＳＷ１がオフされる第二フェーズでは、スイッチ制御信号Ｓｓ２によりスイッチＳＷ２がオンとされる。
このとき、スイッチ回路２０ｂにおいては、スイッチ制御信号Ｓｔ２によりスイッチＱ１がオフ、スイッチＱ２がオンとされる。つまり、チャージポンプコンデンサＣｃ２は、コンデンサリード端子Ｔｃ２１→コンデンサ端子ｔｃ２１→スイッチ回路２０ｂのスイッチＱ２を介して負極側端子が接地される。また、第二フェーズにおいて、スイッチ回路２０ａ側では、スイッチ制御信号Ｓｔ１によりスイッチＱ１がオン、スイッチＱ２がオフとされるため、チャージポンプコンデンサＣｃ１は、コンデンサリード端子Ｔｃ１１→コンデンサ端子ｔｃ１１→スイッチ回路２０ａのスイッチＱ１を介して入力電圧ＶＩＮと接続される。
従って、第二フェーズにおいては、スイッチ回路２０ａのスイッチＱ１→コンデンサ端子ｔｃ１１→コンデンサリード端子Ｔｃ１１→チャージポンプコンデンサＣｃ１→コンデンサリード端子Ｔｃ１２→コンデンサ端子ｔｃ１２→スイッチＳＷ２→コンデンサ端子ｔｃ２２→コンデンサリード端子Ｔｃ２２を介してチャージポンプコンデンサＣｃ２に充電電流が流れる。このとき、スイッチ回路２０ａのスイッチＱ１は入力電圧ＶＩＮに接続されているため、チャージポンプコンデンサＣｃ２にはチャージポンプコンデンサＣｃ１の充電電荷に入力電圧ＶＩＮが上乗せされた分の電荷が蓄積される。すなわち、「ＶＩＮ×２」として表すことのできる電荷が蓄積される。

ここで、上述のようにスイッチ制御信号Ｓｓ３はスイッチ制御信号Ｓｓ１と同一信号とされているため、第一フェーズにおいてはスイッチＳＷ３がオンとされる。また、第一フェーズにおいては、スイッチ回路２０ｂのスイッチＱ１はオン、スイッチＱ２はオフとされ、チャージポンプコンデンサＣｃ２の負極側端子はスイッチＱ１を介して入力電圧ＶＩＮと接続されている。
従って、第二フェーズから再び第一フェーズに転じた場合には、スイッチ回路２０ｂのスイッチＱ１→コンデンサ端子ｔｃ２１→コンデンサリード端子Ｔｃ２１→チャージポンプコンデンサＣｃ２→コンデンサリード端子Ｔｃ２２→コンデンサ端子ｔｃ２２→スイッチＳＷ３→出力電圧端子ｔｃｈ→出力電圧リード端子Ｔｃｈを介して平滑コンデンサＣｈに充電電流が流れる。すなわち、平滑コンデンサＣｈには、上述のように第二フェーズにてチャージポンプコンデンサＣｃ２に蓄積された電荷にさらに入力電圧ＶＩＮが上乗せされた分の電荷が蓄積される。

この結果、本例のチャージポンプ回路部２０においては、平滑コンデンサＣｈの両端子間電圧である出力電圧Ｖｏとして、入力電圧ＶＩＮの略３倍の電圧値による直流電圧が得られる。

ここで、図３に示したチャージポンプ回路部２０では、チャージポンプコンデンサＣｃ１、Ｃｃ２の充／放電を切り替える素子として、一般的なダイオード素子ではなくスイッチＳＷ（ＳＷ１、ＳＷ２、ＳＷ３）を用いている。
ダイオード素子を用いる場合には、充／放電の切り替えに伴いダイオード素子において電圧ドロップが生じるが、上記のようにスイッチＳＷを用いることで該電圧ドロップを低減でき、出力電圧Ｖｏの高電圧化が容易となる。

［1-3．チャージポンプ回路部を内蔵とする場合の留意点］

前述したように、従来においては、例えば図４に示す表示ユニット１００’のように、チャージポンプコンデンサＣｃ１、Ｃｃ２及び平滑コンデンサＣｈを含むチャージポンプ型昇圧回路５０全体を蛍光表示管１’の外付け回路としてユニット基板１０１’に実装していた。
この場合、チャージポンプコンデンサＣｃ１、Ｃｃ２及び平滑コンデンサＣｈが外付けとされたことから、図中に示す集積回路装置２’のように、端子ｔとしては、コンデンサ端子ｔｃ１１、ｔｃ１２、ｔｃ２１、ｔｃ２２が省略される。この場合は、チャージポンプ型昇圧回路５０に設けられたプッシュプル回路のスイッチを制御するためのスイッチ制御端子ｔｓｗが設けられる。また、従来の蛍光表示管１’には、該スイッチ制御端子ｔｓｗに対応するリード端子Ｔとしてスイッチ制御リード端子Ｔｓｗが設けられる。
なお、図４に示すチャージポンプ型昇圧回路５０は、ダイオード素子を備えた一般的な構成によるチャージポンプ型昇圧回路であり、動作については周知であることから説明は省略する。

しかしながら、上記のようにチャージポンプ型昇圧回路５０全体を外付けとする場合には、蛍光表示管１’を使用する顧客側において、ユニット基板１０１’にチャージポンプ型昇圧回路５０を実装する負担が生じる。
この点に鑑み、実施の形態の蛍光表示管１においては、チャージポンプ回路部２０を集積回路装置２に内蔵することで、顧客側の負担軽減を図っている。

但し、チャージポンプ回路部２０を集積回路装置２に内蔵した場合には、外付けとされたチャージポンプコンデンサＣｃ１、Ｃｃ２とチャージポンプ回路部２０との間を接続するための配線長が従来よりも長くなってしまう。
前述のように、チャージポンプ型昇圧回路は、負荷変動に伴って出力電圧Ｖｏが変動する。このため、アノードＡｎの点灯率や駆動条件等が変化してチャージポンプ型昇圧回路の負荷が変動した場合には、チャージポンプ型昇圧回路の出力電圧ＶｏつまりアノードＡｎの駆動電圧も変動し、該変動の幅が大きいと輝度の変化が知覚され易くなって、表示品質を損なう虞がある。
このような負荷変動に伴う出力電圧Ｖｏの変動は、チャージポンプ型昇圧回路内でチャージポンプ動作を司る回路部の配線抵抗が大きいほど顕著となることが分かっている。特に、チャージポンプコンデンサＣｃ１、Ｃｃ２とチャージポンプ回路部２０との間の配線抵抗が大きい場合には、出力電圧Ｖｏの変動は顕著となる。

図５は、チャージポンプコンデンサＣｃ１、Ｃｃ２とチャージポンプ回路部２０との間の配線抵抗の大きさが負荷変動に伴う出力電圧Ｖｏの変動に与える影響についてシミュレーションを行った結果を示している。
図中にも示されているように、◆によるプロットが配線抵抗を比較的小さくした場合における負荷電流に対する出力電圧Ｖｏの変動特性を表し、×によるプロットが配線抵抗を比較的大きくした場合における同変動特性を表している。
この図５の結果より、チャージポンプコンデンサＣｃ１、Ｃｃ２とチャージポンプ回路部２０との間の配線抵抗が大きいと、負荷電流の変動に伴う出力電圧Ｖｏの変動幅も大きくなることが確認できる。

また、チャージポンプ回路部２０を集積回路装置２に内蔵する場合には、従来よりも端子数の増加を招く。具体的に、集積回路装置２には複数のコンデンサ端子ｔｃを、表示管基板１ａには複数のコンデンサリード端子Ｔｃをそれぞれ設けることになる。さらに、これら端子間を接続するコンデンサ配線を表示管基板１ａ上に形成することになる。
しかしながら、表示管基板１ａ上で配線を引き回し可能なスペースは限られており、コンデンサ端子ｔｃ、コンデンサリード端子Ｔｃの配置位置関係によっては、限られたスペース内においてコンデンサ配線の引き回しが非効率となり、基板サイズの拡大化を招いてしまう虞がある。
基板サイズの拡大化はコストアップに繋がるため、抑制が図られるべきである。

［1-4．実施の形態の配線手法］

そこで、実施の形態では表示品質の低下の抑制と表示管基板１ａのサイズ拡大に伴うコストアップの抑制とを図るべく、以下のような配線手法を提案する。

図６は、蛍光表示管１の概略外観図であり、集積回路装置２が有する各端子ｔと表示管基板１ａに形成された各リード端子Ｔの配置位置、及び端子ｔとリード端子Ｔとの間の配線の例を示している。
なお、図６では、蛍光表示管１を裏面Ｓ２側から見た様子を示している。

先ず、前述のように、アノードパターン部３ａは複数の表示ブロックが一列に配列されて成ることから、横長の領域とされている。このようにアノードパターン部３ａが横長とされたことから、該アノードパターン部３ａが形成された表示管基板１ａとしても横長の形状とされている。
なお以下、表示管基板１ａの長手方向、短手方向をそれぞれ「基板長手方向」「基板短手方向」と表記する。

実施の形態の蛍光表示管１においては、基板長手方向に沿って複数のリード端子Ｔが配列されたリード端子配列部４０が形成されている。リード端子配列部４０は、表示管基板１ａ上において、集積回路装置２とアノードパターン部３ａとの配列部分と表示管基板１ａの長手方向辺のうち一方の辺（長手方向に延びる二つの端辺のうち一方の端辺）との間に位置されている。
本例では、リード端子Ｔは一列のみ設けられている。これにより、表示管基板１ａの複数の端辺にそれぞれ沿ってリード端子Ｔを配列させる場合と比較して、表示管基板１ａのサイズ縮小化が図られている。

図６に示すように、実施の形態の集積回路装置２においては、コンデンサ端子ｔｃが、集積回路装置２の端辺のうち、アノードパターン部３ａと対向する端辺側に設けられている。本例では、集積回路装置２は四角形状による板状に形成されており、四つの端辺のうちアノードパターン部３ａと対向する端辺側に各コンデンサ端子ｔｃが設けられている。
これにより、コンデンサリード端子Ｔｃがフィラメントリード端子Ｔｆと共に同一のリード端子配列部４０に配列される場合に対応して、コンデンサ端子ｔｃとコンデンサリード端子Ｔｃとの間を接続するコンデンサ配線Ｗｃの配線長を短くすることが可能とされる。

ここで、ＶＦＤにおいては、アノードパターン部３ａ、集積回路装置２、及びフィラメントリード端子Ｔｆの配置位置関係について、以下のような制約がある。

［制約１］
集積回路装置２は、基板長手方向において、アノードパターン部３ａとフィラメントリード端子Ｔｆとの間に配置される。

また、コンデンサリード端子Ｔｃがフィラメントリード端子Ｔｆと共に同一のリード端子配列部４０に配列される場合、換言すれば、コンデンサリード端子Ｔｃとフィラメントリード端子Ｔｆとが基板長手方向に沿って延在する同一のリード端子列において配列される場合においては、これらコンデンサリード端子Ｔｃとフィラメントリード端子Ｔｆとの配置位置関係に以下のような制約がある。

［制約２］
全てのコンデンサリード端子Ｔｃは、フィラメントリード端子Ｔｆよりも基板長手方向における内側に配置される。さらに、コンデンサリード端子Ｔｃのうち、基板長手方向における最も外側に位置するコンデンサリード端子Ｔｃ（図６ではＴｃ１１）を除いたコンデンサリード端子Ｔｃは、集積回路装置２よりも基板長手方向における内側に配置される。このとき、上記最も外側に位置するコンデンサリード端子Ｔｃは、少なくとも一部が集積回路装置２よりも基板長手方向における内側に位置するように配置される。
つまり、基板長手方向に配列されたコンデンサリード端子Ｔｃの群（図６ではＴｃ１１、Ｔｃ１２、Ｔｃ２１、Ｔｃ２２）をコンデンサリード端子群としたき、該コンデンサリード端子群の基板長手方向における位置は、上記最も外側に位置するコンデンサリード端子Ｔｃ全体が集積回路装置２と基板短手方向に重なる位置よりも内側となるように設定される。

図７を参照し、上記の［制約１］［制約２］について説明する。
先ず、図７Ａ〜図７Ｃにより、［制約１］について説明する。
ＶＦＤにおいて、フィラメントＦｉは、端部から中央部に向けての温度傾斜があり、端部近傍においては電子の放出量が低下する傾向にある。このため、フィラメントＦｉの端部がアノードパターン部３ａに対して近接していると、アノードパターン部３ａの端部近傍が暗くなる等、表示品質の低下を招く虞がある。
この点より、ＶＦＤにおいては、図７Ａに示されるようにアノードパターン部３ａとフィラメントリード端子Ｔｆとを、基板長手方向において或る程度離間させて配置することになる。

但しこの際、図７Ｂに示すように集積回路装置２を基板長手方向においてフィラメントリード端子Ｔｆよりも外側に配置してしまうと、表示管基板１ａのサイズ拡大化を招いてしまう。
そのため、図７Ｃに示すように、集積回路装置２は、基板長手方向においてフィラメントリード端子Ｔｆとアノードパターン部３ａとの間に配置する。

また、［制約２］については、表示管基板１ａの基板長手方向サイズの拡大化抑制と、フィラメント駆動系へのノイズの影響低減の観点による。
すなわち、図７Ｄに示すように、コンデンサリード端子Ｔｃをフィラメントリード端子Ｔｆよりも基板長手方向の外側に配置した場合には、表示管基板１ａの基板長手方向サイズの拡大化を招いてしまう。このため、コンデンサリード端子Ｔｃは、例えば図７Ｅに示すようにフィラメントリード端子Ｔｆよりも基板長手方向における内側に配置されることになる。
このとき、フィラメントリード端子Ｔｆは、リード端子配列部４０において最も基板長手方向の外側に位置される。

ここで、コンデンサリード端子Ｔｃがフィラメントリード端子Ｔｆに対して近接していると、上述したチャージポンプ動作に伴うスイッチングノイズがフィラメント駆動系に悪影響を与える虞があるため、図７Ｅの両矢印で表すように、フィラメントリード端子Ｔｆとコンデンサ端子Ｔｃとは或る程度離間して配置させることを要する。
このような事情から、基板長手方向の最も外側に位置するコンデンサリード端子Ｔｃの基板長手方向における位置に制約が課される。具体的には、実際のリード端子Ｔのサイズや集積回路装置２のサイズ（基板長手方向における長さ）を考慮すると、先の［制約２］と記載したように、コンデンサリード端子群の基板長手方向における位置は、最も外側に位置するコンデンサリード端子Ｔｃ全体が集積回路装置２と基板短手方向に重なる位置よりも内側となるように設定される。
なお、集積回路装置２は、表示管基板１ａの長手方向サイズの縮小化のため、基板長手方向の長さが基板短手方向の長さよりも短い形状に形成されている。

上記のような制約１、２より、上述した集積回路装置２に対するコンデンサ端子ｔｃの配置手法、具体的には集積回路装置２の端辺のうちアノードパターン部３ａと対向する端辺側にコンデンサ端子ｔｃを配置する手法を採ることで、コンデンサリード端子Ｔｃとフィラメントリード端子Ｔｆとが基板長手方向に沿って延在する同一のリード端子列において配列される場合に対応して、コンデンサ配線Ｗｃの配線長を短くすることが可能とされる。
例えば、図６においてコンデンサ端子ｔｃが設けられた端辺とは逆側の端辺、或いはリード端子配列部４０と対向する端辺とは逆側の端辺の側にコンデンサ端子ｔｃを設けた場合には、集積回路装置２の周囲を迂回させるようにコンデンサ配線Ｗｃを引き回すこととなる。そのような場合と比較して、コンデンサ配線Ｗｃの配線長を短くすることができる。

ここで、コンデンサ配線Ｗｃの配線長を短くするにあたっては、例えば図８に例示するように、コンデンサ端子ｔｃを集積回路装置２における端辺のうちリード端子配列部４０と対向する端辺側に設けることが考えられる。しかしながら、このようにコンデンサ端子ｔｃを設けた場合は、図８中「Ｘ」と示すように、表示管基板１ａの短手方向において、集積回路装置２とリード端子配列部４０との間にコンデンサ配線Ｗｃを配置するスペースを確保する必要がある。この結果、表示管基板１ａの短手方向におけるサイズ拡大化を招いてしまう。

これに対し、上記した実施の形態としてのコンデンサ端子ｔｃの配置によれば、そのような基板短手方向における基板サイズの拡大化を抑制できる。すなわち、コンデンサ配線Ｗｃの配線長を短くしつつ、表示管基板１ａのサイズ拡大化の抑制を図ることができる。
配線長を短くできることで、コンデンサ配線Ｗｃを比較的低抵抗とすることができ、上述した出力電圧Ｖｏの変動を抑えることができる。すなわち、表示品質の低下抑制を図ることができる。

このように、上記した実施の形態としてのコンデンサ端子ｔｃの配置によれば、表示品質の低下の抑制と表示管基板１ａのサイズ拡大に伴うコストアップの抑制とを図ることができる。

説明を図６に戻す。
集積回路装置２においては、アノード端子部２７とグリッド端子部２８が、複数のコンデンサ端子ｔｃ（ｔｃ１１、ｔｃ１２、ｔｃ２１、ｔｃ２２）と同端辺側に設けられている。そして、集積回路装置２においては、複数のコンデンサ端子ｔｃがこれらアノード端子部２７とグリッド端子部２８よりもリード端子配列部４０側となる位置に設けられている。

これにより、コンデンサ端子ｔｃをコンデンサリード端子Ｔｃに対してより近接した位置に配置することが可能とされる。従って、コンデンサ配線Ｗｃの長さをより短くすることができる。
また、コンデンサ配線を短くするにあたり、アノードを駆動するための駆動配線とコンデンサ配線Ｗｃとを表示管基板１ａの同レイヤに形成することが許容される。従って、コンデンサ配線Ｗｃと駆動配線とをプリント配線で施すことが可能となり、配線形成を容易化できる。

また、集積回路装置２においては、複数のコンデンサ端子ｔｃと同端辺側で且つ複数のコンデンサ端子ｔｃよりもリード端子配列部４０側となる位置に、入力電圧端子ｔｖｉが配置されている。

これにより、入力電圧リード端子Ｔｖｉと入力電圧端子ｔｖｉとの間を接続する入力電圧配線Ｗｖｉの配線長をコンデンサ配線Ｗｃよりも短くすることが可能とされる。
ここで、入力電圧配線Ｗｖｉの電気抵抗は、コンデンサ配線Ｗｃの電気抵抗と比較してチャージポンプ昇圧回路の負荷変動に対する出力電圧変動特性に与える影響が大きい。従って、上記のように入力電圧配線Ｗｖｉを短くできることで、表示品質のさらなる向上を図ることができる。

さらに、集積回路装置２においては、デジタル信号端子ｔｉｆが、アノードパターン部３と対向する端辺とは逆側の端辺側に設けられている。なお、図６では、デジタル信号端子ｔｉｆのうちデジタル信号端子ｔｉｆ１、ｔｉｆ２が同端辺側に設けられていることが示されている。

これにより、デジタル信号端子ｔｉｆとデジタル信号リード端子Ｔｉｆとの間を接続するデジタル信号配線は、コンデンサ端子ｔｃとは逆側の端辺側に引き回されるため、集積回路装置２とアノードパターン部３ａとの間の境界スペース内に配設すべき配線数の削減が図られる。
従って、コンデンサ配線Ｗｃの幅を太くし易くなる、換言すればコンデンサ配線Ｗｃをより低抵抗とし易くなり、表示品質の低下のさらなる抑制を図ることができる。

また、蛍光表示管１においては、コンデンサ配線Ｗｃのうち少なくともアノード端子部２７に最寄りのコンデンサ端子ｔｃと接続されたコンデンサ配線Ｗｃ（図６の例ではコンデンサ配線Ｗｃ２２）が、集積回路装置２とアノードパターン部３ａとの間の境界スペースにおいてリード端子配列部４０側を向く方向に延在している。

これにより、コンデンサ配線Ｗｃ同士を交差させない（コンデンサ配線Ｗｃを全て表示管基板１ａの同レイヤに形成する）前提の下で、全てのコンデンサ配線Ｗｃは、集積回路装置２におけるアノードパターン部３ａと対向する端辺とは逆側の端辺側に迂回されることなく配設される。
従って、コンデンサ配線Ｗｃの配線長を比較的短くでき、表示品質の低下抑制を図ることができる。

さらに、蛍光表示管１においては、各コンデンサ配線Ｗｃの幅が、デジタル信号端子ｔｉｆとデジタル信号リード端子Ｔｉｆとの間を接続するデジタル信号配線の幅よりも太くされている。

このようにコンデンサ配線Ｗｃの幅が太くされることで、コンデンサ配線Ｗｃの抵抗値の低減が図られる。
従って、表示品質の低下のさらなる抑制を図ることができる。
なお、デジタル信号リード端子Ｔｉｆを介して入力されるデジタル信号については、Ｈレベル／Ｌレベルの識別が可能であればよく、デジタル信号配線の配線抵抗を低減する必要性は比較的低いものである。

さらにまた、蛍光表示管１においては、入力電圧配線Ｗｖｉの幅が、各コンデンサ配線Ｗｃの幅よりも太くされている。

このように入力電圧配線Ｗｖｉの幅が太くされることで、入力電圧配線の抵抗値の低減が図られる。従って、表示品質の低下のさらなる抑制を図ることができる。

また、蛍光表示管１においては、リード端子配列部４０において、フィラメントリード端子Ｔｆは集積回路装置２の位置を基準としてアノードパターン部３ａとは逆側に最も離間して位置され、コンデンサリード端子Ｔｃのうち最も集積回路装置２に近接配置された最近接コンデンサリード端子と、最も集積回路装置２に近接配置されたフィラメントリード端子Ｔｆである最近接フィラメントリード端子（本例ではフィラメントリード端子Ｔｆ２）との間にグランドリード端子Ｔｇｎｄが配列されている。
なお、本例におけるグランドリード端子Ｔｇｎｄは、全体が集積回路装置２と基板短手方向において重なるように位置されている。

これにより、フィラメントリード端子Ｔｆに対してコンデンサリード端子Ｔｃが近接することに伴うフィラメント駆動系へのノイズの影響の低減を図りつつ、最近接フィラメントリード端子と最近接コンデンサリード端子との間のスペースがリード端子Ｔの配置スペースとして有効利用される。
従って、表示品質の低下抑制と表示管基板１ａ上のスペース有効利用との両立を図ることができる。

さらに、蛍光表示管１においては、リード端子配列部４０において、最近接コンデンサリード端子と最近接フィラメントリード端子との間に、グランドリード端子Ｔｇｎｄと入力電圧リード端子Ｔｖｉとが配列されている。

これにより、最近接コンデンサリード端子と最近接フィラメントリード端子との間のスペースが拡張されてフィラメント駆動系へのノイズの影響のさらなる低減が図られると共に、入力電圧リード端子Ｔｖｉを最近接コンデンサリード端子よりも集積回路装置２に近接配置することが可能となることで入力電圧配線Ｗｖｉを各コンデンサ配線Ｗｃよりも短くすることが可能とされる。
すなわち、フィラメント駆動系へのノイズのさらなる低減を図りつつ、表示品質の低下抑制効果をさらに高めることができる。

また、蛍光表示管１においては、集積回路装置２のコンデンサ端子ｔｃは、リード端子配列部４０に近い側からコンデンサ端子ｔｃ１１、ｔｃ１２、ｔｃ２１、ｔｃ２２の順で配列され、コンデンサリード端子Ｔｃは、集積回路装置２に近い側から順にコンデンサリード端子Ｔｃ１１、Ｔｃ１２、Ｔｃ２１、Ｔｃ２２の順で配列されている。
これにより、コンデンサ配線Ｗｃを交差させることなく短くすることができる。

蛍光表示管１におけるリード端子配列部４０について、各リード端子Ｔの配列態様を述べておく。以下では、表示管基板１の長手方向の端部について、フィラメントリード端子Ｔｆが位置する側の端部を「一端」、その逆側の端部を「他端」と表記する。
上記説明からも理解されるように、リード端子配列部４０においては、一端側から他端側にかけてフィラメントリード端子Ｔｆ１、Ｔｆ２、グランドリード端子Ｔｇｎｄ、入力電圧リード端子Ｔｖｉが順に配列された上で、さらにコンデンサリード端子群としてコンデンサリード端子Ｔｃ１１、Ｔｃ１２、Ｔｃ２１、Ｔｃ２２が配列されている。コンデンサリード端子群のさらに他端側には、一端側から順に出力電圧リード端子Ｔｃｈ、ロジック電圧リード端子Ｔｖｄ、発振器リード端子Ｔｏｓｃ、デジタル信号リード端子Ｔｉｆ１、Ｔｉｆ２が配列されている。

本例では、集積回路装置２における出力電圧端子ｔｃｈ、ロジック電圧端子ｔｖｄ、発振器端子ｔｏｓｃ、デジタル信号端子ｔｉｆ１、ｔｉｆ２は、共に集積回路装置２における基板長手方向の両端辺のうち、アノードパターン部３と対向する端辺とは逆側の端辺側に設けられている。そして、これに伴い、出力電圧端子ｔｃｈと出力電圧リード端子Ｔｃｈとを接続する出力電圧配線、ロジック電圧端子ｔｖｄとロジック電圧端子Ｔｖｄと接続するロジック電圧配線、発振器端子ｔｏｓｃと発振器リード端子Ｔｏｓｃとを接続する発振器配線、及びデジタル信号端子ｔｉｆ１、ｔｉｆ２とデジタル信号リード端子Ｔｉｆ１、Ｔｉｆ２とをそれぞれ接続するデジタル信号配線は、集積回路装置２を迂回して配設されている。具体的に、これらの配線は、表示管基板１ａの長手方向辺（基板長手方向に延びる二辺）のうちリード端子配列部４０が形成された側の辺（紙面下側の辺）とリード端子配列部４０との間のスペースを介して配設されている。

ここで、図９の概略外観図を参照して、変形例としての蛍光表示管１Ａについて説明する。なお、先の図６と同様、図９では、蛍光表示管１Ａを裏面Ｓ２側から見た様子を示している。
蛍光表示管１Ａは、蛍光表示管１と比較して、表示管基板１ａに代えて表示管基板１ａＡが設けられた点が異なる。表示管基板１ａＡにおいては、集積回路装置２に代えて集積回路装置２Ａが設けられ、リード端子配列部４０に代えてリード端子配列部４０Ａが設けられた点が表示管基板１ａと異なる。

集積回路装置２に対する集積回路装置２Ａの主な差異点は、入力電圧端子ｔｖｉがコンデンサ端子ｔｃと同端辺側に設けられず、逆端辺側に設けられた点である。

また、リード端子配列部４０に対するリード端子配列部４０Ａの主な差異点は、コンデンサリード端子Ｔｃ１１（最近接コンデンサリード端子）とグランドリード端子Ｔｇｎｄとの間に位置されていた入力電圧リード端子Ｔｖｉが、コンデンサリード端子Ｔｃ２２、つまり集積回路装置２Ａから最も離間して位置されたコンデンサリード端子Ｔｃよりもさらに基板長手方向の内側に配置された点である。具体的に、本例における入力電圧リード端子Ｔｖｉは、コンデンサリード端子Ｔｃ２２に対して基板長手方向の内側に隣接して（つまり他のリード端子Ｔが介在せずに）配置されている。なおこの場合、入力電圧リード端子Ｔｖｉのさらに内側には、出力電圧リード端子Ｔｃｈが隣接配置されている。

表示管基板１ａＡにおいては、上記のような入力電圧端子ｔｖｉと入力電圧リード端子Ｔｖｉとの配置関係より、入力電圧配線Ｗｖｉが迂回配設され、図６の場合よりも入力電圧配線Ｗｖｉの配線長が長くされている。

また、リード端子配列部４０Ａにおいては、コンデンサリード端子群が基板長手方向において集積回路装置２Ａに対してより近接した位置に配置されている。具体的に、この場合のコンデンサリード端子群は、コンデンサリード端子Ｔｃ１１の一部が基板短手方向において集積回路装置２Ａと重なるまで集積回路装置２Ａに対して近接配置されている。
この場合、コンデンサ配線Ｗｃ１は、コンデンサ端子ｔｃ１１からリード端子配列部４０Ａ側に向けて直進する態様で配設され、コンデンサリード端子Ｔｃ１１に接続されている。

図９に示した変形例としての蛍光表示管１Ａによれば、入力電圧端子ｔｖｉがコンデンサ端子ｔｃとは逆端辺側に設けられたことで入力電圧配線Ｗｖｉが迂回配設され、このように入力電圧配線Ｗｖｉが迂回配設されたことで生じるスペースを利用してアノードパターン部３ａにおけるアノードパターン設計自由度の向上を図ることができる。
なお、図９の変形例では入力電圧配線Ｗｖｉが図６の場合よりも長くなるが、入力電圧リード端子Ｔｖｉの位置変更によりコンデンサリード端子群を基板長手方向において集積回路装置２Ａにより近づけることができるため、各コンデンサ配線Ｗｃの配線長は短くできる。すなわち、入力電圧配線Ｗｖｉの配線長増加に伴う配線抵抗増加は各コンデンサ配線Ｗｃの配線長が短くなることによる配線抵抗の低減によって相殺可能なものであり、図６の場合よりも表示品質が低下する事態は回避可能となる。換言すれば、表示品質は図６の場合と同程度とすることが可能なものである。

なお、図９では、アノードパターン部３ａにおけるアノードＡｎの配列パターンが図６の場合とは異なる例を示したが、蛍光表示管１Ａにおいても、アノードパターン部３ａのアノード配列パターンとして図６に示したパターンを採用することもできる。また逆に、蛍光表示管１において、図９に示すアノードパターン部３ａのアノード配列パターンを採用することもできる。
アノードパターン部３ａのアノード配列パターンは、先の図２Ａや図６、図９に例示したものに限定されず、他のパターンを採り得るものである。

＜２．第二の実施の形態＞

先の図６を参照して分かるように、第一の実施の形態では、出力電圧端子ｔｃｈ、ロジック電圧端子ｔｖｄが共に集積回路装置２における基板長手方向の両端辺のうちアノードパターン部３と対向する端辺とは逆側の端辺側に設けられ、これに伴い、出力電圧端子ｔｃｈと出力電圧リード端子Ｔｃｈとを接続する出力電圧配線と、ロジック電圧端子ｔｖｄとロジック電圧端子Ｔｖｄとを接続するロジック電圧配線とが、集積回路装置２を迂回して配設されていた。具体的に、これらの配線は、表示管基板１ａの長手方向辺のうちリード端子配列部４０が形成された側の辺とリード端子配列部４０との間のスペースを介して配設されており、配線間の間隔が近接している。図６の例では、出力電圧リード端子Ｔｃｈとロジック電圧リード端子Ｔｖｄとが隣接配置され、これに伴い、出力電圧配線とロジック電圧配線としても隣接して配設されている。
なお以下、出力電圧配線、ロジック電圧配線についてはそれぞれ「出力電圧配線Ｗｃｈ」「ロジック電圧配線Ｗｖｄ」と表記する。

上記のように出力電圧配線Ｗｃｈとロジック電圧配線Ｗｖｄとが近接している場合には、出力電圧配線Ｗｃｈに流れる電流に起因してロジック電圧ＶＤＤが低下し、集積回路装置２が誤動作する可能性がある。具体的に、電源投入時においては、出力電圧配線Ｗｃｈに瞬間的に大電流が流れることがあり、該大電流に起因した電磁誘導によりロジック電圧ＶＤＤが瞬間的に低下する虞がある。このようなロジック電圧ＶＤＤの低下に伴い、集積回路装置２が不必要にリセットされてしまうという誤動作を引き起こす虞がある。
また、図６の例では、デジタル信号端子ｔｉｆとデジタル信号リード端子Ｔｉｆとを接続するデジタル信号配線も出力電圧配線Ｗｃｈと近接して配設されているが、この場合には、電源投入時にデジタル信号の電圧値に瞬間的な低下が生じ、該電圧値の低下に起因して誤動作が生じる虞もある。

そこで、第二の実施の形態では、図１０に示す第一例としての構成、或いは図１１に示す第二例としての構成により集積回路装置の誤動作の防止を図る。
なお以下の説明において、既にこれまでで説明済みとなった部分と同様となる部分については同一符号を付して説明を省略する。

図１０により、第一例としての蛍光表示管１Ｂの構成について説明する。
蛍光表示管１Ｂは、表示管基板１ａに代えて表示管基板１ａＢが設けられた点が蛍光表示管１と異なる。表示管基板１ａＢは、出力電圧配線Ｗｃｈが、集積回路装置２とアノードパターン部３ａとの間の境界スペースを介して配設されている点が表示管基板１ａと異なる。
ここで、蛍光表示管１Ｂにおいては、アノード端子部２７における各端子と各アノードＡｎとの接続、及びグリッド端子部２８における各端子と各グリッドＧｒとの接続は、印刷配線ではなくワイヤボンディングによる配線（不図示）を介して行われている。この場合の出力電圧配線Ｗｃｈは、アノード端子部２７及びグリッド端子部２８とアノードパターン部３ａとの間の境界スペースを介して、出力電圧リード端子Ｔｃｈへと配設されている。具体的に、この場合の出力電圧配線Ｗｃｈは、当該境界スペースを介した後、コンデンサ配線Ｗｃ２２とアノードパターン部３ａとの間のスペースを介して出力電圧リード端子Ｔｃｈへと配設されている。本例では、出力電圧配線Ｗｃｈの幅は、デジタル信号配線よりも太くされている。

上記のように出力電圧配線Ｗｃｈが、集積回路装置２とアノードパターン部３ａとの間の境界スペースを介して配設されることで、出力電圧配線Ｗｃｈとロジック電圧配線Ｗｖｄの配設位置がリード端子配列部４０によって隔てられる。
従って、出力電圧配線Ｗｃｈとロジック電圧配線Ｗｖｄとが離隔して配設され、出力電圧配線Ｗｃｈに流れる電流に起因したロジック電圧ＶＤＤの低下防止が図られ、集積回路装置２の誤動作防止を図ることができる。

また、図１０に示す蛍光表示管１Ｂにおいては、出力電圧配線Ｗｃｈとデジタル信号配線の配設位置もリード端子配列部４０によって隔てられる。
従って、出力電圧配線Ｗｃｈに流れる電流に起因したデジタル信号の電圧低下の防止も図られ、この点でも集積回路装置２の誤動作防止を図ることができる。

続いて、第二例としての蛍光表示管１Ｃについて図１１を参照して説明する。
蛍光表示管１Ｃは、表示管基板１ａに代えて表示管基板１ａＣが、集積回路装置２に代えて集積回路装置２Ｃが設けられた点が蛍光表示管１と異なる。
集積回路装置２Ｃは、出力電圧端子ｔｃｈがアノードパターン部３ａと対向する端辺側に設けられた点が集積回路装置２と異なる。すなわち、この場合の出力電圧端子ｔｃｈは、各コンデンサ端子ｔｃやアノード端子部２７と同端辺側に設けられている。本例における出力電圧端子ｔｃｈは、表示管基板１ａＣの短手方向において、各コンデンサ端子ｔｃとアノード端子部２７との間に位置されている。

表示管基板１ａＣは、出力電圧配線Ｗｃｈの配設態様が表示管基板１ａの場合と異なる。
この場合の出力電圧配線Ｗｃｈは、上記のように出力電圧端子ｔｃｈが各コンデンサ端子ｔｃやアノード端子部２７と同端辺側に設けられたことに伴い、集積回路装置２Ｃとアノードパターン部３ａとの間の境界スペースにおいてリード端子配列部４０側を向く方向に延在し、出力電圧リード端子Ｔｃｈへと配設されている。具体的に、この場合の出力電圧配線Ｗｃｈは、コンデンサ配線Ｗｃ２２とアノードパターン部３ａとの間のスペースを介して出力電圧リード端子Ｔｃｈへと配設されている。

上記のように集積回路装置２Ｃにおいては、ロジック電圧端子ｔｖｄがアノードパターン部３ａと対向する端辺とは逆側の端辺側に設けられ、出力電圧端子ｔｃｈがアノードパターン部３ａと対向する端辺側に設けられている。
これにより、ロジック電圧配線Ｗｖｄがリード端子配列部４０と表示管基板１ａＣの長手方向辺のうち一方の辺との間のスペースに配設される一方で、出力電圧配線Ｗｃｈは集積回路装置２Ｃとアノードパターン部３ａとの間の境界スペースを介してリード端子配列部４０とアノードパターン部３ａとの間に引き回すことが可能とされる。
従って、出力電圧配線Ｗｃｈをロジック電圧配線Ｗｖｄと近接して配設する必要がなくなり、出力電圧配線Ｗｃｈに流れる電流に起因したロジック電圧ＶＤＤの低下防止が図られ、集積回路装置２Ｃの誤動作防止を図ることができる。
また、蛍光表示管１Ｃにおいても、出力電圧配線Ｗｃｈとデジタル信号配線の配設位置はリード端子配列部４０によって隔てられる。
従って、出力電圧配線Ｗｃｈに流れる電流に起因したデジタル信号の電圧低下の防止も図られ、この点でも集積回路装置２Ｃの誤動作防止を図ることができる。

また、蛍光表示管１Ｃにおいては、出力電圧端子ｔｃｈは、表示管基板１ａＣの短手方向において、複数のコンデンサ端子ｔｃとアノード端子部２７との間に位置されている。
これにより、各コンデンサ端子ｔｃを対応するコンデンサリード端子Ｔｃに対して近接させつつ、出力電圧端子ｔｃｈを出力電圧リード端子Ｔｃｈに対して近接させることができる。
従って、コンデンサ配線Ｗｃを短くできることによる表示品質の抑制効果を奏しつつ、出力電圧配線Ｗｃｈを短くできることによる出力電圧（アノードの駆動電圧）のロス防止を図ることができる。

さらに、蛍光表示管１Ｃにおいては、出力電圧配線Ｗｃｈが、集積回路装置２Ｃとアノードパターン部３ａとの間の境界スペースにおいてリード端子配列部４０側を向く方向に延在している。

これにより、出力電圧配線Ｗｃｈは、集積回路装置２Ｃにおけるアノードパターン部３ａと対向する端辺とは逆側の端辺側に迂回されることなく配設される。
従って、出力電圧配線Ｗｃｈをロジック電圧配線Ｗｖｄと隣接して配設する必要がなくなり、出力電圧配線Ｗｃｈに流れる電流に起因したロジック電圧ＶＤＤの低下防止が図られ、集積回路装置２Ｃの誤動作防止を図ることができる。

＜３．実施の形態のまとめ＞

上記のように実施の形態の集積回路装置（２又は２Ａ又は２Ｃ）は、電子を放出するフィラメント（Ｆｉ）と、電子の移動を制御するアノード電極上に蛍光体が形成されたアノード（Ａｎ）が所定パターンで配列されたアノードパターン部（３ａ）と複数のリード端子（Ｔ）とを有する表示管基板（１ａ又は１ａＡ又は１ａＢ又は１ａＣ）と、表示管基板に設けられリード端子を介して入力される電気信号に基づきアノードを駆動する集積回路装置とを備えた蛍光表示管における集積回路装置であって、アノードの駆動電圧を生成するチャージポンプ型昇圧回路のうち少なくともチャージポンプコンデンサ（Ｃｃ）を除いた回路部であるチャージポンプ回路部（２０）と、蛍光表示管の外部に設けられる各チャージポンプコンデンサとチャージポンプ回路部とを所定のリード端子を介して接続するための複数のコンデンサ端子（ｔｃ）とを備えている。
そして、複数のコンデンサ端子が、当該集積回路装置の端辺のうちアノードパターン部と対向する端辺側に設けられたものである。

前述したように、チャージポンプコンデンサと接続されるリード端子であるコンデンサリード端子と、フィラメントと接続されるリード端子であるフィラメントリード端子とが、表示管基板の長手方向に沿って延在する同一のリード端子列において配列される場合には、集積回路装置は、上記長手方向においてアノードパターン部とフィラメントリード端子との間に配置される。また、同場合において、コンデンサリード端子群の上記長手方向における位置は、上記長手方向において最も外側に位置するコンデンサリード端子全体が集積回路装置と表示管基板短手方向に重なる位置よりも内側となるように設定される。
このとき、コンデンサ端子とコンデンサリード端子との間を接続するコンデンサ配線の配線長を短くするにあたっては、コンデンサ端子を、集積回路装置における端辺のうち、表示管基板におけるコンデンサリード端子が配列された側の辺と対向する端辺側に配置することが考えられる。しかし、このようにコンデンサ端子を配置した場合には、表示管基板の短手方向において、集積回路装置とリード端子の配列部との間にコンデンサ配線を配置するスペースを確保する必要があり、表示管基板の短手方向におけるサイズ拡大化を招いてしまう。
上記のようにコンデンサ端子を集積回路装置におけるアノードパターン部と対向する端辺側に設けることで、そのような短手方向における基板サイズ拡大化の防止を図りつつ、コンデンサ配線を迂回配設させる必要がなくなり配線長を比較的短くすることが可能となる。コンデンサ配線を短くできることで、チャージポンプ型昇圧回路の負荷変動に対する出力電圧変動幅を小さくすることができ、輝度変化の抑制が図られる。
これらの点より、本実施の形態によれば、コンデンサリード端子とフィラメントリード端子とが基板長手方向に沿って延在する同一のリード端子列において配列される場合に対応して、表示品質の低下の抑制と表示管基板のサイズ拡大に伴うコストアップの抑制とを図ることができる。

また、実施の形態の集積回路装置においては、蛍光表示管において、表示管基板は縦横の長さが異なり、当該集積回路装置とアノードパターン部とが表示管基板の長手方向に配列されており、表示管基板には、チャージポンプコンデンサと接続されるリード端子であるコンデンサリード端子がチャージポンプコンデンサごとに設けられると共に、コンデンサリード端子が他のリード端子と共に長手方向に沿って配列されたリード端子配列部が形成され、該リード端子配列部は、当該集積回路装置とアノードパターン部との配列部分と表示管基板の長手方向辺のうち一方の辺との間に位置されている。
そして、複数のコンデンサ端子と同端辺側に駆動電圧をアノードに印加するための駆動端子（アノード端子部２７）を備え、複数のコンデンサ端子が駆動端子よりもリード端子配列部側となる位置に設けられている。

これにより、コンデンサ端子をコンデンサリード端子に対してより近接した位置に配置することが可能とされる。従って、コンデンサ端子とコンデンサリード端子との間を接続するコンデンサ配線の長さをより短くすることができる。
また、コンデンサ配線を短くするにあたり、アノードを駆動するための駆動配線とコンデンサ配線とを表示管基板の同レイヤに形成することが許容される。従って、コンデンサ配線と駆動配線とをプリント配線で施すことが可能となり、配線形成を容易化できる。

さらに、実施の形態の集積回路装置（２又は２Ｃ）においては、蛍光表示管（１又は１Ｂ又は１Ｃ）において、表示管基板（１ａ又は１ａＢ又は１ａＣ）は縦横の長さが異なり、当該集積回路装置とアノードパターン部とが表示管基板の長手方向に配列されており、表示管基板には、チャージポンプコンデンサと接続されるリード端子であるコンデンサリード端子がチャージポンプコンデンサごとに設けられると共に、コンデンサリード端子が他のリード端子と共に長手方向に沿って配列されたリード端子配列部（４０）が形成され、該リード端子配列部は、当該集積回路装置とアノードパターン部との配列部分と表示管基板の長手方向辺のうち一方の辺との間に位置され、チャージポンプ回路部への入力電圧を蛍光表示管の外部より入力するための入力電圧リード端子（Ｔｖｉ）を有している。
そして、複数のコンデンサ端子と同端辺側で且つ複数のコンデンサ端子よりもリード端子配列部側となる位置に、入力電圧リード端子を介した入力電圧を入力するための入力電圧端子（ｔｖｉ）が配置されている。

これにより、入力電圧リード端子と入力電圧端子との間を接続する入力電圧配線の配線長をコンデンサ配線よりも短くすることが可能とされる。
ここで、入力電圧配線の電気抵抗は、コンデンサ配線の電気抵抗と比較して、チャージポンプ昇圧回路の負荷変動に対する出力電圧変動特性に与える影響が大きい。従って、上記のように入力電圧配線を短くできることで、表示品質のさらなる向上を図ることができる。

さらにまた、実施の形態の集積回路装置（２又は２Ａ又は２Ｃ）においては、蛍光表示管（１ａ又は１ａＢ又は１ａＣ）において、表示管基板は縦横の長さが異なり、当該集積回路装置とアノードパターン部とが表示管基板の長手方向に配列されており、表示管基板には、チャージポンプコンデンサと接続されるリード端子であるコンデンサリード端子がチャージポンプコンデンサごとに設けられると共に、コンデンサリード端子が他のリード端子と共に長手方向に沿って配列されたリード端子配列部が形成され、該リード端子配列部は、当該集積回路装置とアノードパターン部との配列部分と表示管基板の長手方向辺のうち一方の辺との間に位置され、蛍光表示管の外部より表示制御のためのデジタル信号が入力されるデジタル信号リード端子を有している。
そして、アノードパターン部と対向する端辺とは逆側の端辺側にデジタル信号リード端子を介したデジタル信号を入力するためのデジタル信号端子を備えている。

これにより、デジタル信号端子とデジタル信号リード端子との間を接続するデジタル信号配線は、コンデンサ端子とは逆側の端辺側に引き回されるため、集積回路装置とアノードパターン部との間の境界スペース内に配設すべき配線数の削減が図られる。
従って、コンデンサ配線の幅を太くし易くなり、表示品質の低下のさらなる抑制を図ることができる。

また、実施の形態の集積回路装置（２Ｃ）においては、アノードパターン部の表示制御を行うロジック回路の電源電圧であるロジック電圧が入力されるロジック電圧端子（ｔｖｄ）と、チャージポンプ型昇圧回路の出力電圧が供給される出力電圧端子（ｔｃｈ）と、を備え、蛍光表示管（１Ｃ）において、表示管基板（１ａＣ）は縦横の長さが異なり、当該集積回路装置とアノードパターン部とが表示管基板の長手方向に配列されており、表示管基板には、チャージポンプコンデンサと接続されるリード端子であるコンデンサリード端子がチャージポンプコンデンサごとに設けられると共に、コンデンサリード端子が他のリード端子と共に長手方向に沿って配列されたリード端子配列部が形成され、該リード端子配列部は、当該集積回路装置とアノードパターン部との配列部分と表示管基板の長手方向辺のうち一方の辺との間に位置されていると共に、ロジック電圧端子と接続されるリード端子であるロジック電圧リード端子（Ｔｖｄ）と、出力電圧端子と接続されるリード端子である出力電圧リード端子（Ｔｃｈ）とを含んでおり、ロジック電圧端子がアノードパターン部と対向する端辺とは逆側の端辺側に設けられ、出力電圧端子がアノードパターン部と対向する端辺側に設けられている（第二の実施の形態における第二例参照）。

これにより、ロジック電圧端子とロジック電圧リード端子とを接続するロジック電圧配線がリード端子配列部と表示管基板の長手方向辺のうち一方の辺との間のスペースに配設される一方で、出力電圧端子と出力電圧リード端子とを接続する出力電圧配線は、集積回路装置とアノードパターン部との間の境界スペースを介してリード端子配列部とアノードパターン部との間に引き回すことが可能とされる。
従って、出力電圧配線をロジック電圧配線と近接して配設する必要がなくなり、出力電圧配線に流れる電流に起因したロジック電圧の低下防止が図られ、集積回路装置の誤動作防止を図ることができる。

さらに、実施の形態の集積回路装置（２Ｃ）においては、複数のコンデンサ端子と同端辺側に駆動電圧をアノードに印加するための駆動端子（アノード端子部２７）を備え、出力電圧端子は、表示管基板（１ａＣ）の短手方向において、複数のコンデンサ端子と駆動端子との間に位置されている。

これにより、各コンデンサ端子を対応するコンデンサリード端子に対して近接させつつ、出力電圧端子を出力電圧リード端子に対して近接させることができる。
従って、コンデンサ配線を短くできることによる表示品質の抑制効果を奏しつつ、出力電圧配線を短くできることによる出力電圧（アノードの駆動電圧）のロス防止を図ることができる。

また、実施の形態の蛍光表示管（１又は１Ａ又は１Ｂ又は１Ｃ）は、電子を放出するフィラメント（Ｆｉ）と、電子の移動を制御するアノード電極上に蛍光体が形成されたアノード（Ａｎ）が所定パターンで配列されたアノードパターン部（３ａ）と複数のリード端子（Ｔ）とを有する表示管基板（１ａ又は１ａＡ又は１ａＢ又は１ａＣ）と、表示管基板に設けられリード端子を介して入力される信号に基づきアノードを駆動する集積回路装置（２又は２Ａ又は２Ｃ）とを備えた蛍光表示管であって、集積回路装置は、アノードの駆動電圧を生成するチャージポンプ型昇圧回路のうち少なくともチャージポンプコンデンサ（Ｃｃ）を除いた回路部であるチャージポンプ回路部（２０）と、当該蛍光表示管の外部に設けられる各チャージポンプコンデンサとチャージポンプ回路部とを所定のリード端子を介して接続するための複数のコンデンサ端子（ｔｃ）とを有し、複数のコンデンサ端子が、集積回路装置の端辺のうちアノードパターン部と対向する端辺側に設けられたものである。

このような実施の形態の蛍光表示管によっても、上記した実施の形態の集積回路装置と同様の作用及び効果が得られる。

また、実施の形態の蛍光表示管は、表示管基板の縦横の長さが異なり、集積回路装置とアノードパターン部とが表示管基板の長手方向に配列されており、表示管基板には、チャージポンプコンデンサと接続されるリード端子であるコンデンサリード端子（Ｔｃ）がチャージポンプコンデンサごとに設けられると共に、コンデンサリード端子が他のリード端子と共に長手方向に沿って配列されたリード端子配列部が形成され、該リード端子配列部は、集積回路装置とアノードパターン部との配列部分と表示管基板の長手方向辺のうち一方の辺との間に位置されている。
そして、集積回路装置は、複数のコンデンサ端子と同端辺側に駆動電圧をアノードに印加するための駆動端子（アノード端子部２７）を有し、複数のコンデンサ端子が駆動端子よりもリード端子配列部側となる位置に設けられている。

これにより、コンデンサ端子をコンデンサリード端子に対してより近接した位置に配置することが可能とされる。従って、コンデンサ端子とコンデンサリード端子との間を接続するコンデンサ配線の長さをより短くすることができる。
また、コンデンサ配線を短くするにあたり、アノードを駆動するための駆動配線とコンデンサ配線とを表示管基板の同レイヤに形成することが許容される。従って、コンデンサ配線と駆動配線とをプリント配線で施すことが可能となり、配線形成を容易化できる。

さらに、実施の形態の蛍光表示管においては、コンデンサリード端子とコンデンサ端子との間を接続するコンデンサ配線（Ｗｃ）のうち少なくとも駆動端子に最寄りのコンデンサ端子と接続されたコンデンサ配線が、集積回路装置とアノードパターン部との間の境界スペースにおいてリード端子配列部側を向く方向に延在している。

これにより、コンデンサ配線同士を交差させない前提の下で、全てのコンデンサ配線は、集積回路装置におけるアノードパターン部と対向する端辺とは逆側の端辺側に迂回されることなく配設される。
従って、コンデンサ配線の配線長を比較的短くでき、表示品質の低下抑制を図ることができる。

さらにまた、実施の形態の蛍光表示管（１又は１Ｂ又は１Ｃ）においては、表示管基板（１ａ又は１ａＢ又は１ａＣ）の縦横の長さが異なり、集積回路装置（２又は２Ｃ）とアノードパターン部とが表示管基板の長手方向に配列されており、表示管基板には、チャージポンプコンデンサと接続されるリード端子であるコンデンサリード端子がチャージポンプコンデンサごとに設けられると共に、コンデンサリード端子が他のリード端子と共に長手方向に沿って配列されたリード端子配列部（４０）が形成され、該リード端子配列部は、集積回路装置とアノードパターン部との配列部分と表示管基板の長手方向辺のうち一方の辺との間に位置され、チャージポンプ回路部への入力電圧を当該蛍光表示管の外部より入力するための入力電圧リード端子（Ｔｖｉ）を有している。
そして、集積回路装置は、複数のコンデンサ端子と同端辺側で且つ複数のコンデンサ端子よりもリード端子配列部側となる位置に、入力電圧リード端子を介した入力電圧（ＶＩＮ）を入力するための入力電圧端子（ｔｖｉ）を有している。

これにより、入力電圧リード端子と入力電圧端子との間を接続する入力電圧配線の配線長をコンデンサ配線よりも短くすることが可能とされる。
従って、表示品質のさらなる向上を図ることができる。

また、実施の形態の蛍光表示管（１又は１Ａ又は１Ｂ又は１Ｃ）においては、表示管基板の縦横の長さが異なり、集積回路装置とアノードパターン部とが表示管基板の長手方向に配列されており、表示管基板には、チャージポンプコンデンサと接続されるリード端子であるコンデンサリード端子がチャージポンプコンデンサごとに設けられると共に、コンデンサリード端子が他のリード端子と共に長手方向に沿って配列されたリード端子配列部が形成され、該リード端子配列部は、集積回路装置とアノードパターン部との配列部分と表示管基板の長手方向辺のうち一方の辺との間に位置され、当該蛍光表示管の外部より表示制御のためのデジタル信号が入力されるデジタル信号リード端子（Ｔｉｆ）を有している。
そして、集積回路装置は、アノードパターン部と対向する端辺とは逆側の端辺側にデジタル信号リード端子を介したデジタル信号を入力するためのデジタル信号端子（ｔｉｆ）を有している。

これにより、デジタル信号端子とデジタル信号リード端子との間を接続するデジタル信号配線は、コンデンサ端子とは逆側の端辺側に引き回されるため、集積回路装置とアノードパターン部との間の境界スペース内に配設すべき配線数の削減が図られる。
従って、コンデンサ配線の幅を太くし易くなり、表示品質の低下のさらなる抑制を図ることができる。

さらに、実施の形態の蛍光表示管（１又は１Ａ又は１Ｂ又は１Ｃ）においては、コンデンサ端子とコンデンサリード端子との間を接続する各コンデンサ配線（Ｗｃ）の幅が、デジタル信号端子とデジタル信号リード端子との間を接続するデジタル信号配線の幅よりも太くされている。

このようにコンデンサ配線の幅が太くされることで、コンデンサ配線の抵抗値の低減が図られる。
従って、表示品質の低下のさらなる抑制を図ることができる。

さらにまた、実施の形態の蛍光表示管（１又は１Ａ又は１Ｂ又は１Ｃ）においては、入力電圧端子と入力電圧リード端子との間を接続する入力電圧配線（Ｗｖｉ）の幅が、コンデンサ端子とコンデンサリード端子との間を接続する各コンデンサ配線の幅よりも太くされている。

このように入力電圧配線の幅が太くされることで、入力電圧配線の抵抗値の低減が図られる。
従って、表示品質の低下のさらなる抑制を図ることができる。

また、実施の形態の蛍光表示管（１又は１Ａ又は１Ｂ又は１Ｃ）においては、表示管基板の縦横の長さが異なり、集積回路装置とアノードパターン部とが表示管基板の長手方向に配列されており、表示管基板には、チャージポンプコンデンサと接続されるリード端子であるコンデンサリード端子がチャージポンプコンデンサごとに設けられると共に、コンデンサリード端子が他のリード端子と共に長手方向に沿って配列されたリード端子配列部が形成され、該リード端子配列部は、集積回路装置とアノードパターン部との配列部分と表示管基板の長手方向辺のうち一方の辺との間に位置され、フィラメントの駆動電圧が当該蛍光表示管の外部より入力されるフィラメントリード端子（Ｔｆｉ）と、接地端子としてのグランドリード端子（Ｔｇｎｄ）とを有している。
そして、リード端子配列部において、フィラメントリード端子は、集積回路装置の位置を基準としてアノードパターン部とは逆側に最も離間して位置され、コンデンサリード端子のうち最も集積回路装置に近接配置された最近接コンデンサリード端子と、最も集積回路装置に近接配置されたフィラメントリード端子である最近接フィラメントリード端子との間にグランドリード端子が配列されている。

これにより、フィラメントリード端子に対してコンデンサリード端子が近接することに伴うフィラメント駆動系へのノイズの影響の低減を図りつつ、最近接フィラメントリード端子と最近接コンデンサリード端子との間のスペースがリード端子の配置スペースとして有効利用される。
従って、表示品質の低下抑制と表示管基板上のスペース有効利用との両立を図ることができる。

さらに、実施の形態の蛍光表示管（１又は１Ｂ又は１Ｃ）においては、リード端子配列部（４０）において、最近接コンデンサリード端子と最近接フィラメントリード端子との間に、グランドリード端子と、チャージポンプ回路部への入力電圧を当該蛍光表示管の外部より入力するための入力電圧リード端子とが配列されている。

これにより、最近接コンデンサリード端子と最近接フィラメントリード端子との間のスペースが拡張されてフィラメント駆動系へのノイズの影響のさらなる低減が図られると共に、入力電圧リード端子を最近接コンデンサリード端子よりも集積回路装置に近接配置することが可能となることで入力電圧配線を各コンデンサ配線よりも短くすることが可能とされる。
すなわち、フィラメント駆動系へのノイズのさらなる低減を図りつつ、表示品質の低下抑制効果をさらに高めることができる。

さらにまた、実施の形態の蛍光表示管（１Ｂ）においては、集積回路装置（２）は、アノードパターン部の表示制御を行うロジック回路の電源電圧であるロジック電圧が入力されるロジック電圧端子（ｔｖｄ）と、チャージポンプ型昇圧回路の出力電圧が供給される出力電圧端子（ｔｃｈ）と、を備え、表示管基板（１ａＢ）は縦横の長さが異なり、当該集積回路装置とアノードパターン部とが表示管基板の長手方向に配列されており、表示管基板には、チャージポンプコンデンサと接続されるリード端子であるコンデンサリード端子がチャージポンプコンデンサごとに設けられると共に、コンデンサリード端子が他のリード端子と共に長手方向に沿って配列されたリード端子配列部が形成され、該リード端子配列部は、当該集積回路装置とアノードパターン部との配列部分と表示管基板の長手方向辺のうち一方の辺との間に位置されていると共に、ロジック電圧端子と接続されるリード端子であるロジック電圧リード端子（Ｔｖｄ）と、出力電圧端子と接続されるリード端子である出力電圧リード端子（Ｔｃｈ）とを含んでおり、集積回路装置においては、ロジック電圧端子と出力電圧端子とがアノードパターン部と対向する端辺とは逆側の端辺側に設けられ、ロジック電圧端子とロジック電圧リード端子とを接続するロジック電圧配線（Ｗｖｄ）は、リード端子配列部と表示管基板の長手方向辺のうち一方の辺との間を介して配設され、出力電圧端子と出力電圧リード端子とを接続する出力電圧配線（Ｗｃｈ）は、アノードパターン部と集積回路装置との間の境界スペースを介して配設されている（第二の実施の形態における第一例参照）。

これにより、出力電圧配線とロジック電圧配線の配設位置がリード端子配列部によって隔てられる。
従って、出力電圧配線とロジック電圧配線とが離隔して配設され、出力電圧配線に流れる電流に起因したロジック電圧の低下防止が図られ、集積回路装置の誤動作防止を図ることができる。

また、実施の形態の蛍光表示管（１Ｃ）においては、集積回路装置（２Ｃ）は、アノードパターン部の表示制御を行うロジック回路の電源電圧であるロジック電圧が入力されるロジック電圧端子と、チャージポンプ型昇圧回路の出力電圧が供給される出力電圧端子と、を備え、表示管基板（１ａＣ）は縦横の長さが異なり、当該集積回路装置とアノードパターン部とが表示管基板の長手方向に配列されており、表示管基板には、チャージポンプコンデンサと接続されるリード端子であるコンデンサリード端子がチャージポンプコンデンサごとに設けられると共に、コンデンサリード端子が他のリード端子と共に長手方向に沿って配列されたリード端子配列部が形成され、該リード端子配列部は、当該集積回路装置とアノードパターン部との配列部分と表示管基板の長手方向辺のうち一方の辺との間に位置されていると共に、ロジック電圧端子と接続されるリード端子であるロジック電圧リード端子と、出力電圧端子と接続されるリード端子である出力電圧リード端子とを含んでおり、ロジック電圧端子がアノードパターン部と対向する端辺とは逆側の端辺側に設けられ、出力電圧端子がアノードパターン部と対向する端辺側に設けられている（第二の実施の形態における第二例参照）。

これにより、ロジック電圧端子とロジック電圧リード端子とを接続するロジック電圧配線がリード端子配列部と表示管基板の長手方向辺のうち一方の辺との間のスペースに配設される一方で、出力電圧端子と出力電圧リード端子とを接続する出力電圧配線は、集積回路装置とアノードパターン部との間の境界スペースを介してリード端子配列部とアノードパターン部との間に引き回すことが可能とされる。
従って、出力電圧配線をロジック電圧配線と近接して配設する必要がなくなり、出力電圧配線に流れる電流に起因したロジック電圧の低下防止が図られ、集積回路装置の誤動作防止を図ることができる。

さらに、実施の形態の蛍光表示管（１Ｃ）においては、集積回路装置は、複数のコンデンサ端子と同端辺側に駆動電圧をアノードに印加するための駆動端子を備え、出力電圧端子は、表示管基板の短手方向において、複数のコンデンサ端子と駆動端子との間に位置されている。

これにより、各コンデンサ端子を対応するコンデンサリード端子に対して近接させつつ、出力電圧端子を出力電圧リード端子に対して近接させることができる。
従って、コンデンサ配線を短くできることによる表示品質の抑制効果を奏しつつ、出力電圧配線を短くできることによる出力電圧（アノードの駆動電圧）のロス防止を図ることができる。

さらにまた、実施の形態の蛍光表示管（１Ｃ）においては、出力電圧端子と出力電圧リード端子とを接続する出力電圧配線が、集積回路装置とアノードパターン部との間の境界スペースにおいてリード端子配列部側を向く方向に延在している。

これにより、出力電圧配線は、集積回路装置におけるアノードパターン部と対向する端辺とは逆側の端辺側に迂回されることなく配設される。
従って、出力電圧配線をロジック電圧配線と隣接して配設する必要がなくなり、出力電圧配線に流れる電流に起因したロジック電圧の低下防止が図られ、集積回路装置の誤動作防止を図ることができる。

＜４．変形例＞

以上、本発明の各実施の形態について説明してきたが、本発明はこれまでで説明した具体例に限定されるべきものではない。
例えば、上記では、フィラメントＦｉから放出される電子を加速させるためのグリッドＧｒが形成された蛍光表示管に本発明が適用される場合を例示したが、本発明は、グリッドＧｒが省略されたいわゆる２極管構造が採られた蛍光表示管にも好適に適用することができる。

また、上記では、チャージポンプコンデンサを二つ設ける（つまり略３倍の昇圧を行う）場合に本発明を適用する例を挙げたが、本発明はチャージポンプコンデンサが一つとされる場合、或いは３以上とされる場合にも好適に適用することができる。

１、１Ａ、１Ｂ、１Ｃ 蛍光表示管、１ａ、１ａＡ、１ａＢ、１ａＣ 表示管基板、Ａｎ アノード、Ｆｉ フィラメント、２、２Ａ、２Ｃ 集積回路装置、２０ チャージポンプ回路部、２７ アノード端子部、Ｃｃ１、Ｃｃ２ チャージポンプコンデンサ、Ｃｈ 平滑コンデンサ、Ｖｉ 入力電圧源、Ｖｄ ロジック電圧源、ＳＷ１〜ＳＷ３ スイッチ、２０ａ、２０ｂ スイッチ回路、４０、４０Ａ リード端子配列部、Ｔｃ１１、Ｔｃ１２、Ｔｃ２１、Ｔｃ２２ コンデンサリード端子、Ｔｖｉ 入力電圧リード端子、Ｔｉｆ１、Ｔｉｆ２、…、Ｔｉｆｎ デジタル信号リード端子、Ｔｇｎｄ グランドリード端子、Ｔｆ１、Ｔｆ２ フィラメントリード端子、ｔｃ１１、ｔｃ１２、ｔｃ２１、ｔｃ２２ コンデンサ端子、ｔｖｉ 入力電圧端子、ｔｉｆ１、ｔｉｆ２、…、ｔｉｆｎ デジタル信号端子、ｔｇｎｄ グランド端子、Ｗｃ コンデンサ配線、Ｗｖｉ 入力電圧配線、Ｗｃｈ 出力電圧配線、Ｗｖｄ ロジック電圧配線

Claims (13)

1. 電子を放出するフィラメントと、前記電子の移動を制御するアノード電極上に蛍光体が形成されたアノードが所定パターンで配列されたアノードパターン部と複数のリード端子とを有する表示管基板と、前記表示管基板に設けられ前記リード端子を介して入力される信号に基づき前記アノードを駆動する集積回路装置とを備えた蛍光表示管であって、
   前記集積回路装置は、
   前記アノードの駆動電圧を生成するチャージポンプ型昇圧回路のうち少なくともチャージポンプコンデンサを除いた回路部であるチャージポンプ回路部と、当該蛍光表示管の外部に設けられる各前記チャージポンプコンデンサと前記チャージポンプ回路部とを所定の前記リード端子を介して接続するための複数のコンデンサ端子とを有し、
   前記複数のコンデンサ端子が、前記集積回路装置の端辺のうち前記アノードパターン部と対向する端辺側に設けられた
   蛍光表示管。
2. 前記表示管基板の縦横の長さが異なり、前記集積回路装置と前記アノードパターン部とが前記表示管基板の長手方向に配列されており、
   前記表示管基板には、前記チャージポンプコンデンサと接続される前記リード端子であるコンデンサリード端子が前記チャージポンプコンデンサごとに設けられると共に、前記コンデンサリード端子が他の前記リード端子と共に前記長手方向に沿って配列されたリード端子配列部が形成され、該リード端子配列部は、前記集積回路装置と前記アノードパターン部との配列部分と前記表示管基板の長手方向辺のうち一方の辺との間に位置されており、
   前記集積回路装置は、前記複数のコンデンサ端子と同端辺側に前記駆動電圧を前記アノードに印加するための駆動端子を有し、
   前記複数のコンデンサ端子が前記駆動端子よりも前記リード端子配列部側となる位置に設けられた
   請求項１に記載の蛍光表示管。
3. 前記コンデンサリード端子と前記コンデンサ端子との間を接続するコンデンサ配線のうち少なくとも前記駆動端子に最寄りの前記コンデンサ端子と接続されたコンデンサ配線が、前記集積回路装置と前記アノードパターン部との間の境界スペースにおいて前記リード端子配列部側を向く方向に延在している
   請求項２に記載の蛍光表示管。
4. 前記表示管基板の縦横の長さが異なり、前記集積回路装置と前記アノードパターン部とが前記表示管基板の長手方向に配列されており、
   前記表示管基板には、前記チャージポンプコンデンサと接続される前記リード端子であるコンデンサリード端子が前記チャージポンプコンデンサごとに設けられると共に、前記コンデンサリード端子が他の前記リード端子と共に前記長手方向に沿って配列されたリード端子配列部が形成され、該リード端子配列部は、前記集積回路装置と前記アノードパターン部との配列部分と前記表示管基板の長手方向辺のうち一方の辺との間に位置され、前記チャージポンプ回路部への入力電圧を当該蛍光表示管の外部より入力するための入力電圧リード端子を有しており、
   前記集積回路装置は、前記複数のコンデンサ端子と同端辺側で且つ前記複数のコンデンサ端子よりも前記リード端子配列部側となる位置に、前記入力電圧リード端子を介した前記入力電圧を入力するための入力電圧端子を有する
   請求項１乃至請求項３の何れかに記載の蛍光表示管。
5. 前記表示管基板の縦横の長さが異なり、前記集積回路装置と前記アノードパターン部とが前記表示管基板の長手方向に配列されており、
   前記表示管基板には、前記チャージポンプコンデンサと接続される前記リード端子であるコンデンサリード端子が前記チャージポンプコンデンサごとに設けられると共に、前記コンデンサリード端子が他の前記リード端子と共に前記長手方向に沿って配列されたリード端子配列部が形成され、該リード端子配列部は、前記集積回路装置と前記アノードパターン部との配列部分と前記表示管基板の長手方向辺のうち一方の辺との間に位置され、当該蛍光表示管の外部より表示制御のためのデジタル信号が入力されるデジタル信号リード端子を有しており、
   前記集積回路装置は、前記アノードパターン部と対向する端辺とは逆側の端辺側に前記デジタル信号リード端子を介した前記デジタル信号を入力するためのデジタル信号端子を有する
   請求項１乃至請求項４の何れかに記載の蛍光表示管。
6. 前記コンデンサ端子と前記コンデンサリード端子との間を接続する各コンデンサ配線の幅が、前記デジタル信号端子と前記デジタル信号リード端子との間を接続するデジタル信号配線の幅よりも太い
   請求項５に記載の蛍光表示管。
7. 前記入力電圧端子と前記入力電圧リード端子との間を接続する入力電圧配線の幅が、前記コンデンサ端子と前記コンデンサリード端子との間を接続する各コンデンサ配線の幅よりも太い
   請求項４に記載の蛍光表示管。
8. 前記表示管基板の縦横の長さが異なり、前記集積回路装置と前記アノードパターン部とが前記表示管基板の長手方向に配列されており、
   前記表示管基板には、前記チャージポンプコンデンサと接続される前記リード端子であるコンデンサリード端子が前記チャージポンプコンデンサごとに設けられると共に、前記コンデンサリード端子が他の前記リード端子と共に前記長手方向に沿って配列されたリード端子配列部が形成され、該リード端子配列部は、前記集積回路装置と前記アノードパターン部との配列部分と前記表示管基板の長手方向辺のうち一方の辺との間に位置され、前記フィラメントの駆動電圧が当該蛍光表示管の外部より入力されるフィラメントリード端子と、接地端子としてのグランドリード端子とを有しており、
   前記リード端子配列部において、
   前記フィラメントリード端子は、前記集積回路装置の位置を基準として前記アノードパターン部とは逆側に最も離間して位置され、前記コンデンサリード端子のうち最も前記集積回路装置に近接配置された最近接コンデンサリード端子と、最も前記集積回路装置に近接配置された前記フィラメントリード端子である最近接フィラメントリード端子との間に前記グランドリード端子が配列されている
   請求項１乃至請求項７の何れかに記載の蛍光表示管。
9. 前記リード端子配列部において、
   前記最近接コンデンサリード端子と前記最近接フィラメントリード端子との間に、前記グランドリード端子と、前記チャージポンプ回路部への入力電圧を当該蛍光表示管の外部より入力するための入力電圧リード端子とが配列されている
   請求項８に記載の蛍光表示管。
10. 前記集積回路装置は、
    前記アノードパターン部の表示制御を行うロジック回路の電源電圧であるロジック電圧が入力されるロジック電圧端子と、
    前記チャージポンプ型昇圧回路の出力電圧が供給される出力電圧端子と、を備え、
    前記表示管基板は縦横の長さが異なり、当該集積回路装置と前記アノードパターン部とが前記表示管基板の長手方向に配列されており、
    前記表示管基板には、前記チャージポンプコンデンサと接続される前記リード端子であるコンデンサリード端子が前記チャージポンプコンデンサごとに設けられると共に、前記コンデンサリード端子が他の前記リード端子と共に前記長手方向に沿って配列されたリード端子配列部が形成され、該リード端子配列部は、当該集積回路装置と前記アノードパターン部との配列部分と前記表示管基板の長手方向辺のうち一方の辺との間に位置されていると共に、前記ロジック電圧端子と接続される前記リード端子であるロジック電圧リード端子と、前記出力電圧端子と接続される前記リード端子である出力電圧リード端子とを含んでおり、
    前記集積回路装置においては、前記ロジック電圧端子と前記出力電圧端子とが前記アノードパターン部と対向する端辺とは逆側の端辺側に設けられ、
    前記ロジック電圧端子と前記ロジック電圧リード端子とを接続するロジック電圧配線は、前記リード端子配列部と前記表示管基板の長手方向辺のうち一方の辺との間を介して配設され、
    前記出力電圧端子と前記出力電圧リード端子とを接続する出力電圧配線は、前記アノードパターン部と前記集積回路装置との間の境界スペースを介して配設されている
    請求項１乃至請求項９の何れかに記載の蛍光表示管。
11. 前記集積回路装置は、
    前記アノードパターン部の表示制御を行うロジック回路の電源電圧であるロジック電圧が入力されるロジック電圧端子と、
    前記チャージポンプ型昇圧回路の出力電圧が供給される出力電圧端子と、を備え、
    前記表示管基板は縦横の長さが異なり、当該集積回路装置と前記アノードパターン部とが前記表示管基板の長手方向に配列されており、
    前記表示管基板には、前記チャージポンプコンデンサと接続される前記リード端子であるコンデンサリード端子が前記チャージポンプコンデンサごとに設けられると共に、前記コンデンサリード端子が他の前記リード端子と共に前記長手方向に沿って配列されたリード端子配列部が形成され、該リード端子配列部は、当該集積回路装置と前記アノードパターン部との配列部分と前記表示管基板の長手方向辺のうち一方の辺との間に位置されていると共に、前記ロジック電圧端子と接続される前記リード端子であるロジック電圧リード端子と、前記出力電圧端子と接続される前記リード端子である出力電圧リード端子とを含んでおり、
    前記ロジック電圧端子が前記アノードパターン部と対向する端辺とは逆側の端辺側に設けられ、前記出力電圧端子が前記アノードパターン部と対向する端辺側に設けられた
    請求項１乃至請求項９の何れかに記載の蛍光表示管。
12. 前記集積回路装置は、
    前記複数のコンデンサ端子と同端辺側に前記駆動電圧を前記アノードに印加するための駆動端子を備え、
    前記出力電圧端子は、
    前記表示管基板の短手方向において、前記複数のコンデンサ端子と前記駆動端子との間に位置された
    請求項１１に記載の蛍光表示管。
13. 前記出力電圧端子と前記出力電圧リード端子とを接続する出力電圧配線が、前記集積回路装置と前記アノードパターン部との間の境界スペースにおいて前記リード端子配列部側を向く方向に延在している
    請求項１１又は請求項１２に記載の蛍光表示管。

Images