TWI466246B - 半導體裝置以及基板 - Google Patents

半導體裝置以及基板 Download PDF

Info

Publication number
TWI466246B
TWI466246B TW097118536A TW97118536A TWI466246B TW I466246 B TWI466246 B TW I466246B TW 097118536 A TW097118536 A TW 097118536A TW 97118536 A TW97118536 A TW 97118536A TW I466246 B TWI466246 B TW I466246B
Authority
TW
Taiwan
Prior art keywords
electrode
wiring pattern
semiconductor device
semiconductor element
power supply
Prior art date
Application number
TW097118536A
Other languages
English (en)
Other versions
TW200910554A (en
Inventor
Akira Nakayama
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of TW200910554A publication Critical patent/TW200910554A/zh
Application granted granted Critical
Publication of TWI466246B publication Critical patent/TWI466246B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

半導體裝置以及基板
本發明是關於一種半導體裝置以及基板。
通常搭載在液晶顯示裝置上的驅動器，是使半導體元件以在帶部所構成的基板上被密封的狀態而搭載於顯示裝置上。在近年的顯示裝置用驅動器中，伴隨著多階調化，將數位式信號轉換為類比信號的D/A轉換器在半導體元件內所占的比例變得非常大。而且，伴隨著顯示裝置的大型化，或在顯示裝置上所搭載的驅動器數目的削減，每一個驅動器上的輸出終端數目前可超過720個。為了應對這些要求，近年的驅動器需要在半導體元件的內部形成非常多的配線區域，所以各公司都存在半導體元件的面積顯著增大之問題。
在下述專利文獻1中，著眼於半導體元件內的配線的增大，特別是當從半導體元件的電氣電路向外部取出信號時，從電氣電路到凸塊(bump)必須布滿配線之課題，為了實現半導體裝置的小型化及輕量化，而提出有一種這樣的技術，即，將在作為電氣電路的輸出之半導體元件的中央部上所設置的半導體元件表面凸塊，和在半導體元件外周部所設置的凸塊，利用在基板上所設置的配線圖案進行連接。
如利用該技術，則利用連接用配線也可進行半導體元件電路和配線圖案的連接，所以可利用連接用配線而代替 遍佈表面或內部的配線，結果能夠實現半導體元件的小型化及輕量化。
〔專利文獻1〕日本專利早期公開之特開2006－80167號公報
但是，在上述專利文獻1所揭示的技術中，雖然可減少對來自電氣電路的輸出的配線，但在顯示裝置用驅動器中，需要特別地考慮在輸出終端間的輸出AC特性的參差不齊，特別需要對半導體元件內部輸出部均勻地供給電源電力。因此，在半導體元件的內部全體所布滿的電源配線及接地配線，為了降低阻抗需要有一定的粗度，結果使半導體元件的面積更大。因此，考慮到上述問題，需要實現小型化及輕量化。
而且，顯示裝置用的驅動器是依據所搭載的顯示裝置(顯示面板)的銷(pin)配置而製造，但有時半導體元件上的銷配置和顯示裝置的銷配置未必一致。在這種情況下，會產生大幅改良既存的半導體元件的必要性。
本發明的目的是提供一種為了解決上述問題點而形成的、可維持半導體元件的性能，特別是電源供給能力，並可實現小型化及設計的效率化之半導體裝置及基板。
為了達成上述目的，本發明申請專利範圍第1項的半導體裝置為一種在形成有外部輸入終端及外部輸出終端和多個配線圖案的基板上，搭載矩形的半導體元件之半導體裝置，其中，多個配線圖案是與前述外部輸入終端和前述 外部輸出終端的各個相連接；而且，其特徵在於，前述半導體元件包括：多個第1電極，其沿著表面的第1邊形成；多個第2電極，其沿著與前述表面的前述第1邊對向的邊而形成；多個第3電極，其形成在機能方塊附近；內部配線，其將前述第1電極和前述第3電極進行連接；而且，前述基板包括：第1配線圖案，其將前述外部輸入終端和前述第1電極進行連接；第2配線圖案，其將前述外部輸出終端和前述第2電極進行連接；第3配線圖案，其將前述第1電極和前述第3電極進行連接。
另外，上述所說的機能方塊附近，是指在半導體元件上所設置的機能方塊中，與該機能方塊最為接近的位置。
這樣，如利用本發明申請專利範圍第1項的半導體裝置，則對於半導體元件，除了習知技術中設置的第1電極及第2電極以外，還在機能方塊附近設置第3電極，並對基板設置將前述第1電極和前述第3電極進行連接用的第3配線圖，所以可對機能方塊均勻地供給電源，特別是在要求精度的機能方塊附近配置第3電極，可不刪除半導體元件的內部配線而加以利用，能夠抑制作為顯示裝置用驅動器的特性的變化，因此，不需要用於對應該特性變化的各種調整，結果能夠有效率地進行設計。
另一方面，為了達成上述目的，本發明申請專利範圍第21項的基板為一種包括搭載半導體元件的矩形搭載區域、和規定為前述搭載區域外周的非搭載區域之基板；而且，該基板包括：外部輸入終端，其設置在前述非搭載區 域上；外部輸出終端，其設置在前述非搭載區域上；第1連接節點，其沿著前述搭載區域的第1邊而設置；第2連接節點，其沿著前述搭載區域的與第1邊對向的邊而設置；第3連接節點，其在前述搭載區域中設置於較前述第1連接節點及前述第2連接節點的更內側；第1配線圖案，其將前述外部輸入終端和前述第1連接節點進行連接；第2配線圖案，其將前述外部輸出終端和前述第2連接節點進行連接；以及第3配線圖案，其將前述第1連接節點和前述第3連接節點進行連接。
因此，如利用本發明申請專利範圍第21項的基板，則可與上述本發明申請專利範圍第1項的半導體裝置之說明中的基板同樣地予以利用，所以藉由與上述本發明申請專利範圍第1項中所記載的半導體元件相組合，可發揮與上述本發明申請專利範圍第1項同樣的效果。
如利用本發明的半導體裝置以及基板，可得到能夠維持半導體元件的性能，特別是電源供給能力，且實現小型化及設計的效率化之效果。
以下，參照圖示對本發明的實施形態詳細地進行說明。
〔第1實施形態〕
圖1及圖2所示為作為顯示裝置用驅動器，且應用覆晶薄膜(Chip On Film)法而製作的、關於本實施形態的半導體裝置10A的構成。另外，圖1所示為半導體裝置10A的構成的平面圖，圖2(A)所示為關於半導體裝置10A 的接地配線之部分的構成的平面圖，圖2(B)所示為關於半導體裝置10A的電源配線之部分的構成的平面圖。
如圖1及圖2所示，該半導體裝置10A包括：半導體元件12，其作為IC(Integrated Circult)晶片而構成：絕緣性薄膜18，其由作為基板而發揮機能的薄膜(帶部)構成；而且，該半導體裝置10A是藉由使半導體元件12搭載在絕緣性薄膜18上而構成。
在大致呈矩形的半導體元件12中，包括：接地終端電極(鋁墊片)14a，其是作為沿著該半導體元件12表面的第1邊而形成的接地位準輸入用的電極；Au(金)凸塊16a，其設置在接地終端電極14a的表面上；電源終端電極(鋁墊片)14b，其是作為沿著該半導體元件12的上述第1邊所形成的電源輸入用的電極；以及Au凸塊16b，其設置在電源終端電極14b的表面上。接地終端電極14a和電源終端電極14b統稱為第1電極14。而且，在半導體元件12中，包括：驅動器輸出終端電極(鋁墊片)25，其是作為沿著該半導體元件12的上述第1邊的對邊所形成之信號輸出用的電極；Au凸塊26，其設置在驅動器輸出終端電極25的表面上；半導體元件內部接地配線28a；半導體元件內部電源配線28b；以及半導體元件內部輸出部30A~30D，其沿著上述第1邊的對邊而形成，並輸出用於驅動各個預先所確定的顯示裝置之信號。半導體元件內部接地配線28a和半導體元件內部電源配線28b統稱內部電源配線28。而且，驅動器輸出終端電極25也稱作第2電極25。 另外，半導體元件內部接地配線28a及半導體元件內部電源配線28b是在半導體元件12的全體中設置，其中在半導體元件內部輸出部30附近是沿著上述第1邊的對邊。
另一方面，在絕緣性薄膜18上定義有搭載半導體元件12的搭載區域，和規定為搭載區域外周的非搭載區域。在這裏，因為半導體元件12為矩形，所以這裏所定義的搭載區域也意味著是矩形。特別是在驅動器IC的情況下，幾乎都為長方形，以下將長邊的方向定義為長方向。
在絕緣性薄膜18上，由輸入側外引線(外部輸入終端)22和輸出側外引線(外部輸出終端)24形成非搭載區域，其中，輸入側外引線22輸入有來自用於控制驅動器IC的控制IC(例如時序控制器等)的信號，輸出側外引線24是搭載在顯示裝置(LCD面板等)上並輸出信號。
而且，在絕緣性薄膜18的搭載區域上，形成有第1連接節點19a、第2連接節點20a及第3連接節點54a。
在這裏，第1連接節點19a是沿著被規定為矩形搭載區域的第1邊而設置。而且，第2連接節點20a是沿著上述第1邊的對邊而設置。另外，第3連接節點54a在搭載區域中是設置在第1連接節點19a及第2連接節點20a的內側。在本實施形態下，第3連接節點54a也可表現為形成在第2連接節點20a附近。
另外，在絕緣性薄膜18上，形成有金屬配線圖案(第1~第3連接圖案)19、20、54。金屬配線圖案19將第1連接節點19a和輸入側外引線22進行連接。金屬配線圖案 20將第2連接節點20a和輸出側外引線24進行連接。金屬配線圖案54將第1連接節點19a和第3連接節點54a進行連接。另外，各外引線、金屬配線圖案及連接節點，是依據需要而一體形成。
在這裏，Au凸塊16a、16b、26是設置在沿著半導體元件12的外周所設置的電極14a、14b、25上，在半導體元件12搭載在絕緣性薄膜18上的狀態下，通過金屬配線圖案19、20及在該金屬配線圖案19、20的一部分上所設置的第1連接節點19a或第2連接節點20a，Au凸塊16a、16b可與輸入側外引線22形成電氣連接，Au凸塊26可與輸出側外引線24形成電氣連接。這樣，第1連接節點19a是與半導體元件12上所設置的Au凸塊及設置有該Au凸塊的終端電極形成電氣連接，所以除了形成在上述搭載區域上以外，還與半導體元件內部接地配線28a或半導體元件內部電源配線28b形成電氣連接。
而且，在半導體元件12中，各Au凸塊下所設置的終端電極和半導體元件12的內部電路，是利用該半導體元件12的內部配線而形成電氣連接。
而且，接地終端電極14a是與半導體元件內部接地配線28a進行電氣連接，電源終端電極14b是與半導體元件內部電源配線28b進行電氣連接。藉此，使半導體元件內部接地配線28a及半導體元件內部電源配線28b，通過第1連接節點20a及金屬配線圖案20，而與輸入側外引線22形成電氣連接。
在半導體裝置10A中，是由輸入側外引線22輸入信號，並在半導體元件12內施行規定的轉換後，利用輸出側外引線24而輸出轉換後的信號。另外，在圖1及圖2中，為了避免複雜交錯的情況，關於半導體元件12的內部電路(各機能方塊)只表示了半導體元件內部輸出部30A~半導體元件內部輸出部30D，而省略了其他的內部電路(例如邏輯部、位準轉換部、閂鎖部、DA轉換部、階調電壓生成部等)。
而且，半導體元件內部輸出部30A~半導體元件內部輸出部30D通常是以運算放大器作為主構成要素而構成。以下，將它們統稱為輸出部而作為半導體元件內部輸出部30，並對該半導體元件內部輸出部30進行說明。
半導體元件內部輸出部30一般是設置有與對應的驅動器輸出終端電極25的數目相同或此數目以上的運算放大器。因為驅動器輸出終端電極25的數目非常多，所以在設計上是如半導體元件內部輸出部30A~半導體元件內部輸出部30D那樣分成區塊。在具有720通道的輸出之驅動器IC的情況下進行4分割，結果是半導體元件內部輸出部30A設置有相當於180通道的運算放大器。另外，在利用各個運算放大器進行正極及負極的驅動之情況下，有時也形成數倍於通道數的運算放大器。在這裏，是將上述運算放大器的集合體作為一個輸出部來表示。半導體元件內部輸出部30是設置在驅動器輸出終端電極25的附近。
另外，半導體元件內部輸出部30B和半導體元件內部 輸出部30C之間，在圖示中是較其他的半導體元件內部輸出部30間確保有更寬大的空間，但這裏是配置有階調電壓生成電路等的各種機能方塊。
在這裏，是在本實施形態的半導體元件12中，於其表面上在半導體內部輸出部30A~30D附近，形成接地終端電極52a和電源終端電極52b。這裏，在接地終端電極52a上形成接地用半導體元件表面Au凸塊50a，在電源終端電極52b上形成電源用半導體元件表面Au凸塊50b。另外，以下將接地終端電極52a及電源終端電極52b統稱為第3電極52。另外，上述所說的半導體元件內部輸出部的附近，是指位置最近的機能方塊在半導體元件內部輸出部之位置，或位於半導體內部輸出部的外周之意思。
在這裏，第3電極52也可表現為設置在驅動器輸出終端電極25的附近。換言之，使第3電極52設置在半導體元件內部輸出部30的外周。而且，根據情況，也可設置在半導體元件內部輸出部30A和半導體元件內部輸出部30B的方塊間。在這裏，第3電極52最好設置有多個。多個第3電極52分別利用金屬配線圖案54，在接地終端電極52a間或電源終端電極52b間共通連接著。作為設置多個第3電極52的位置，為半導體元件12的中央部、輸出部30的方塊間，及相當於半導體元件12表面的短邊之側邊附近等。最好也分別設置在半導體元件12的長邊方向的左右。
在這裏，上述的被共通連接的金屬配線圖案54，具有沿著長邊方向而直線配置的部分。而且，將接地終端電極 52a間已共通連接的金屬配線圖案54，和將電源終端電極52b間進行共通連接的金屬配線圖案54，是以挾持半導體元件內部輸出部30的形態而配置著。換言之，在已將接地終端電極52a間進行共通連接的金屬配線圖案54，和已將電源終端電極52b間進行共通連接的金屬配線圖案54之間設置著輸出部30。另外，共通連接的金屬配線圖案54是配置在半導體元件內部接地配線28a及半導體元件內部電源配線28b的附近。另外，半導體元件內部接地配線28a及半導體元件內部電源配線28b也是沿著長邊方向而延伸設置著。
作為第1電極的接地終端電極14a及電源終端電極14b，沿著半導體元件12的上述第1邊而設置有多個。換言之，在長邊方向的將上述第1邊一分為二的左右兩部分上，分別設置接地終端電極14a及電源終端電極14b。在這裏，電源終端電極14b是配置在較接地終端電極14a更靠近中央的位置。而且，與電源終端電極14b連接的金屬配線圖案54，是經由半導體元件12的中央附近而與將電源終端電極52b間共通連接的金屬配線圖案54相連接。
另外，接地終端電極14a和接地終端電極52a利用半導體元件內部接地配線28a而連接著，電源終端電極14b和電源終端電極52b利用半導體元件內部電源配線28b而連接著。
另一方面，絕緣性薄膜18在搭載有半導體元件12的狀態下，形成有金屬配線圖案54，用於將該半導體元件12 的Au凸塊16a和接地用半導體元件表面Au凸塊50a之間進行電氣連接，且將Au凸塊16b和電源用半導體元件表面Au凸塊50b之間進行電氣連接。因此，在半導體元件12搭載於絕緣性薄膜18上的狀態下，在金屬配線圖案54的一部分上所設置的第3連接節點54a是與接地終端電極52a或電源終端電極52b電氣連接，結果，使接地終端電極14a和接地終端電極52a，及電源終端電極14b和電源終端電極52b形成電氣連接。另外，通常，金屬配線圖案54是由Cu(銅)等導電率比較高的導電性物質形成，所以，由該金屬配線圖案54所形成的電阻，與半導體元件內部所形成的鋁相比非常低。
另外，本實施形態的半導體裝置10A的製造，可利用作為一個例子而在專利文獻1中所揭示的技術等習知的技術來進行，所以在這裏省略說明。
這樣，如利用本實施形態，則藉由在半導體元件12的機能方塊附近配置第3電極52，並設置與在作為基板的絕緣薄膜18上所設置的輸入側外引線22相連接之金屬配線圖案19及金屬配線圖案54，且將金屬配線圖案54與第3電極52連接，從而可對機能方塊均勻地供給電源。特別是藉由在要求精度的半導體元件內部輸出部30附近配置第3電極52，並將第3電極52和內部電源配線28進行連接，則可確保從第1電極14通過內部電源配線28而向輸出部30供給電源的路徑，和從第3電極52通過內部電源配線28而向輸出部30供給電源的路徑，即使削減內部電 源配線28的區域，實質上也可使電阻值同等或減小。因此，可藉由減少內部電源配線28而減小半導體元件12的面積，還可實現半導體元件12的性能的維持。而且，實質上可利用內部電源配線28的電阻值的減小而減輕發熱量。
而且，此時可不削除半導體元件12內的電源配線而加以利用，能夠抑制作為顯示裝置用驅動器的特性的變化，因此，用於應對該特性變化的各種調整成為不需要，結果能夠有效率地進行設計。
而且，藉由將與電源終端電極52b相連接的金屬配線圖案54，配置到驅動器輸出終端電極25的附近及半導體元件內部輸出部30的附近，可更加有效地抑制電源電壓的變動。藉由在半導體元件12的左右分別設計上述構成，再進行共通連接，可更進一步地降低內部電源配線28的電阻值，且使能夠均勻地供給電源的效果增加。藉由使金屬配線圖案54經由半導體元件12的中央部，可實現本實施形態。另外，藉由在半導體元件內部輸出部30附近設置第3電極52，並利用金屬配線圖案54進行連接，從而特別可期待對發熱量高的半導體元件內部輸出部30進行導熱的作用。
另外，藉由利用具有本實施形態的構成的絕緣性薄膜18，可進行有效率的設計。
〔第2實施形態〕
圖3及圖4所示為作為顯示裝置用驅動器，應用COF法而製作的、關於本實施形態的半導體裝置10B的構成。 另外，圖3所示為半導體裝置10B的構成的平面圖，圖4(A)所示為關於半導體裝置10B的接地配線之部分的構成的平面圖，圖4(B)所示為關於半導體裝置10B的電源配線之部分的構成的平面圖。另外，對圖3及圖4中的與圖1及圖2相同的構成要素，付以與圖1及圖2相同的符號並省略其說明。
半導體裝置10B包括：第1連接終端62a及第2連接終端62b，其是作為沿著該半導體元件12的上述第1邊形成之信號輸入用的電極；Au(金)凸塊60a及Au(金)凸塊60b，其中，Au凸塊60a設置在第1連接終端62a的表面上，Au凸塊60b設置在第2連接終端62b的表面上。另外，第1連接終端62a及第2連接終端62b是設置在電源終端電極14b的附近。
另一方面，在絕緣性薄膜18的搭載區域上，形成有信號輸入用連接節點54b。信號輸入用連接節點54b是沿著上述第1邊而設置。
而且，在絕緣性薄膜18上，形成有用於將信號輸入用連接節點54b和輸入用外引線22進行連接的金屬配線圖案19及金屬配線圖案54。另外，輸入外引線22、各金屬配線圖案及信號輸入用連接節點54b是依據需要而一體形成。
在這裏，Au凸塊60a及Au凸塊60b是設置在沿著半導體元件12外周而設置的第1連接終端62a上及第2連接終端62b上，並在半導體元件12搭載在絕緣性薄膜18上 的狀態下，通過金屬配線圖案19、金屬配線圖案54及在該金屬配線圖案54的一部分上所設置的信號輸入用連接節點54b而與輸入側外引線22形成電氣連接。這樣，信號輸入用連接節點54b就與半導體元件12上所設置的Au凸塊60a、60b，及設置有該Au凸塊的第1連接終端62a及第2連接終端62b形成電氣連接，從而形成在上述搭載區域上。
另外，在半導體元件12中，各Au凸塊60a、60b的下面所設置的第1連接終端62a及第2連接終端62b和半導體元件12的內部電路，是利用該半導體元件12的內部配線而形成電氣連接。
而且，在半導體裝置10B中，於半導體元件的長邊方向中央部的左側，配置有將信號輸入用連接節點54b和輸入用外引線22進行連接的金屬配線圖案19及金屬配線圖案54(以下稱作〔左側輸入信號配線圖案〕。)、第1連接終端62a、接地終端電極52a及電源終端電極52b，且於長邊方向中央部的靠右側，配置有將信號輸入用連接節點54b和輸入用外引線22進行連接的金屬配線圖案19及金屬配線圖案54(以下稱作〔右側輸入信號配線圖案〕。)、第2連接終端62b、接地終端電極52a及電源終端電極52b。
這裏，在絕緣性薄膜18中，將左側輸入信號配線圖案、輸入外引線22和長邊方向左側的接地終端電極14a及電源終端電極14b進行連接的金屬配線圖案，是成列配置著，且左側輸入信號配線圖案是配置在將輸入外引線22 和長邊方向左側的接地終端電極14a及電源終端電極14b進行連接之金屬配線圖案的外側(左側)。而且，將右側輸入信號配線圖案、輸入外引線22和長邊方向右側的接地終端電極14a及電源終端電極14b進行連接的金屬配線圖案，是成列配置著，且右側輸入信號配線圖案是配置在將輸入外引線22和長邊方向右側的接地終端電極14a及電源終端電極14b進行連接之金屬配線圖案的外側(右側)。
而且，第1連接終端62a及第2連接終端62b，都較接地終端電極14a及電源終端電極14b更靠近上述第1邊的中央部側而配置著，且左側輸入信號配線圖案從上述第1邊來看，是配置在較長邊方向左側的接地終端電極14a及電源終端電極14b更外側(左側)，右側輸入信號配線圖案從上述第1邊來看，是配置在較該長邊方向右側的接地終端電極14a及電源終端電極14b更外側(右側)。
這裏，在絕緣性薄膜18中，將長邊方向左側的接地終端電極14a和接地終端電極52a進行連接之金屬配線圖案(以下稱作〔左側接地配線圖案〕。)，及將長邊方向左側的電源終端電極14b和電源終端電極52b進行連接之金屬配線圖案(以下稱作〔左側電源配線圖案〕。)，是以繞過左側輸入信號配線圖案的形態而配置著，另一方面，將長邊方向右側的接地終端電極14a和接地終端電極52a進行連接之金屬配線圖案(以下稱作〔右側接地配線圖案〕。)，及將長邊方向右側的電源終端電極14b和電源終端電極52b進行連接之金屬配線圖案(以下稱作〔右側電 源配線圖案〕。)，是以繞過右側輸入信號配線圖案的形態而配置著。
而且，在絕緣性薄膜18中進行調整，使左側接地配線圖案及左側電源配線圖案所形成的阻抗，和右側接地配線圖案及右側電源配線圖案所形成的阻抗彼此相等。
另外，如圖3及圖4(B)所示，構成左側電源配線圖案的金屬配線圖案19和金屬配線圖案54，及構成右側電源配線圖案的金屬配線圖案19和金屬配線圖案54，是使一部分一體形成，且經由上述非搭載區域上而與電源終端電極52b連接。
這樣，由於採用本實施形態的構成，從而除了第1實施形態的效果以外，在現有的驅動器IC的銷配置與搭載面板側的銷配置不同的情況下，只利用基板的設計也可進行對應。換言之，與在習知的半導體元件12的佈局設計等上所花費的時間相比，可顯著地縮短在設計上所花費的時間。特別是可藉由使左側接地配線圖案及左側電源配線圖案繞過第1連接終端62a及左側輸入信號配線圖案，且使右側接地配線圖案及右側電源配線圖案繞過第2連接終端62b及右側輸入信號配線圖案，而將接地終端電極52a及電源終端電極52b進行連接。而且，藉由在半導體元件12的左右，分別使左側接地配線圖案及左側電源配線圖案所形成的阻抗，和右側接地配線圖案及右側電源配線圖案所形成的阻抗一致，可左右均勻地進行電源供給，能夠進一步地減少銷間的參差不齊。
〔第3實施形態〕
圖5及圖6所示為作為顯示裝置用驅動器，應用COF法而製作的、關於本實施形態的半導體裝置10C的構成。另外，圖5所示為半導體裝置10C的構成的平面圖，圖6(A)所示為關於半導體裝置10C的接地配線之部分的構成的平面圖，圖6(B)所示為關於半導體裝置10C的電源配線之部分的構成的平面圖。另外，對圖5及圖6中的與圖1及圖2相同的構成要素，付以與圖1及圖2相同的符號並省略其說明。
在關於本實施形態的半導體裝置10C中，接地終端電極14a及電源終端電極14b是沿著上述第1邊而交互配置。詳細地說，接地終端電極14a和電源終端電極14b是2個相鄰配置。設相鄰配置的接地終端電極14a和電源終端電極14b為一組電源電極對15，並從第1邊的中央部向左右分別配置2組電源電極對15。一組的接地終端電極14a和電源終端電極14b，是使電源終端電極14b由接地終端電極14a此側靠近第1邊的中央部而配置著。左右的各2組電源電極對15間也可形成其他的電極。例如，可為輸入基準電壓的電極等。
這裏，在本實施形態的絕緣性薄膜18中，將接地終端電極14a和接地終端電極52a進行連接的金屬配線圖案，是以包圍半導體內部輸出部30的外周之形態而配置著，且將連接電源終端電極14b和電源終端電極52b進行連接的金屬配線圖案，是以包圍半導體內部輸出部30的外周之形 態而配置著。詳細地說，在半導體元件12的長邊方向的左右，金屬配線圖案分別是由3個部分構成。例如，以半導體元件12的左側部分為例子來說明。金屬配線圖案是由第1部分31、第2部分32和第3部分33構成，其中，金屬配線圖案的第1部分31是形成於第2電極25和第3電極52之間，並在第2電極25附近沿著長邊方向而直線形成，第2部分32是經由沿著半導體元件12的長邊方向而在左側配置的2組電源電極對15中的、靠近第1邊的中央部17之接地終端電極14a和半導體元件12的中央部17而與第1部分31相連接，第3部分是使在半導體元件12的長邊方向中沿著左側配置的2組電源電極對15中的、另外的接地終端電極14a，從搭載區域經由非搭載區域而與第1部分31相連接。綜合前述第1~第3部分來看，是以包圍輸出部30的外周之形態而進行配置。另外，半導體元件12的右側部分也同樣是由3個部分構成，且左右各個第1部分共通連接著。
藉由像這樣採用本實施形態，即使為在半導體元件12的左右分別具有2組電源電極對的銷配置，也可得到第1實施形態的效果。而且，由於使連接著接地終端電極14a和接地終端電極52a的金屬配線圖案，以包圍半導體內部輸出部30的外周之形態而配置著，且使連接電源終端電極14b和電源終端電極52b的金屬配線圖案，以包圍半導體內部輸出部30的外周之形態來進行配置，所以可均勻地進行電源供給，並可進一步減少銷間的參差不齊。
〔第4實施形態〕
圖7所示為作為顯示裝置用驅動器，應用COF法所製作之本實施形態的半導體裝置10D的概略構成。另外，對同圖中的與圖1相同的構成要素，付以與圖1相同的符號並省略其說明。
如同圖所示，本實施形態的半導體裝置10D是在半導體元件12的長邊方向的大致中央部設置電壓生成部90。
該電壓生成部90藉由將通過輸入側外引線22、電阻階梯(ladder)用連接圖案21及金屬圖案54而施加的基準電壓間，利用電阻階梯而進行分壓，從而生成多個階調電壓。
這裏，在本實施形態的半導體裝置10D中，並不在半導體元件12的周邊部設置電阻階梯用的終端電極，而是在電阻階梯的附近設置終端電極，另一方面，對絕緣性薄膜18，是將該終端電極和輸入側外引線22通過電阻階梯用連接圖案21及金屬圖案54而進行直接連接。因此，與在半導體元件12的周邊部設置電阻階梯用的終端電極之情況相比，可使半導體元件12小型化。
另外，同圖中的解碼器3lA~3lD是分別與半導體元件內部輸出部30A~半導體元件內部輸出部30D中的某一個1對1地相對應，並利用電壓生成部90所生成的階調電壓，而由對應的半導體元件內部輸出部生成適用的信號。
圖8所示為電壓生成部90的詳細構成。另外，對同圖中與圖1相同的構成要素付以與圖1相同的符號，並省略說明。
如同圖所示，電壓生成部90是使分別配置在預先所確定的位置之4個電阻器80a、80b、80c、80d串聯連接而構成，並具有生成階調電壓的電阻階梯80，該階調電壓形成從該半導體元件12對顯示裝置所輸出之輸出電壓的基準。
這裏，在電壓生成部90中，設置有於電阻階梯80的附近所形成之5個電阻階梯用電極82a、82b、82c、82d和82e。而且，在電壓生成部90中設置有半導體元件內部配線86和半導體元件內部配線88，其中，半導體元件內部配線86是將電阻階梯用電極82a及電阻階梯用電極82e和電阻階梯80的上述串列連接的末端進行連接，半導體元件內部配線88是將電阻階梯用電極82b~82d和電阻階梯80的上述串聯連接的中間連接部進行連接。另外，分別在電阻階梯用電極82a的表面上設置有Au(金)凸塊84a，在電阻階梯用電極82b的表面上設置有Au凸塊84b，在電阻階梯用電極82c的表面上設置有Au凸塊84c，在電阻階梯用電極82d的表面上設置有Au凸塊84d，在電阻階梯用電極82e的表面上設置有Au凸塊84e。
另一方面，在絕緣性薄膜18上設置有電阻階梯用連接節點2la、電阻階梯用連接圖案21及金屬配線圖案54，其中，電阻階梯用連接節點2la是形成在上述搭載區域上，並與對應的電阻階梯用電極82a、82b、82c、82d、82e進行連接，電阻階梯用連接圖案21及金屬配線圖案54是形成在從上述非搭載區域到上述搭載區域的範圍內，並將輸入側外引線22和電阻階梯用連接節點2la進行連接。
在半導體裝置10D中，是在利用輸入側外引線22輸入信號，並在半導體元件12內施行規定的轉換後，利用輸出側外引線24而輸出轉換後的信號。另外，在圖8中，為了避免複雜交錯的情況，對半導體元件12的內部電路只圖示了電阻階梯80，而省略其他的內部電路(例如邏輯部、位準轉換部、閂鎖部、DA轉換部、階調電壓生成部等)的圖示。
如像這樣利用本實施形態，則將Au凸塊84a~84e及其下所分別設置的電阻階梯用電極82a~82e，配置在分別所連接的電阻階梯80的附近，且為了不使輸入側外引線22和Au凸塊84a~84e的連接狀態變化，而以包入半導體元件上的金屬配線圖案54之形態來進行配線，所以可縮短電阻階梯80和Au凸塊84a~84e的物理距離，並使半導體元件內部配線86及半導體元件內部配線88的阻抗下降，結果，能夠縮小半導體元件內部配線86及半導體元件內部配線88的配線區域。總之，可減小半導體元件12的面積。換言之，可以變動更小的形式而供給被輸入到電壓生成部90的基準電壓，而且，有助於半導體元件內部的配線區域的縮小，從而，可縮小半導體元件的面積，其中，電壓生成部90用於生成作為半導體元件內部輸出部30所輸出的電壓的基準之電壓。
以上，利用實施形態對本發明進行了說明，但本發明的技術範圍並不限定於上述實施形態所記述的範圍。在不脫離本發明的要旨之範圍內，可在上述實施形態上加以多 種多樣的變更或改良，且這種施加了變更或改良的形態也包含在本發明的技術範圍中。
上述實施形態並不對申請專利範圍的發明所受的限定進行說明，而且，實施形態中所說明之特徵的組合的全部也不限於發明的解決方法所必須的。在前述的實施形態中包含各種階段的發明，且藉由所揭示的多種構成要件的適當組合，可提出各種各樣的發明。即使從實施形態所揭示的全構成要件中刪除幾個構成要件，只要能夠得到效果，則這刪除了幾個構成要件的構成也可作為發明而提出。
例如，在上述第4實施形態中，是對應用作為本發明的半導體裝置的一個例子之圖8所示的半導體裝置10D的情況進行了說明，但本發明並不限定於此，例如，也可應用圖9所示的半導體裝置10E或圖10所示的半導體裝置10F。在圖10中，與圖8或圖9不同，設置有基準電壓輸入電極83。最好是這樣，如不設置基準電壓輸入電極，就沒有必要確保用於設置基準電壓輸入電極83的區域，可減少面積，這裏也並不是要說明不能依據需要來進行設置的圖示。另外，在圖9及圖10中，對與圖8所示的裝置具有相同作用的部分，付與與圖8相同的符號。在這些情況下，也可起到與上述第4實施形態相同的效果。
而且，上述第1實施形態~第4實施形態當然也可相組合來應用。
圖11所示為使上述第3實施形態和上述第4實施形態進行組合之情況的半導體裝置的構成例子。在圖11中，雖 然並未圖示帶式基板，但圖上所記述的配線都是形成在帶式基板上。
如同圖所示，在該構成例子中，作為電壓生成部90，設置有電壓生成部90A及電壓生成部90B這2個。電壓生成部90的詳細如圖8~圖10所示的內容。電壓生成部90A和電壓生成部90B之間的區域92，是配置除了輸出部30或電壓生成部90以外之其他機能塊的區域。
在這裏，半導體元件內部輸出部30A~30D分別輸出由P解碼器或N解碼器中的某一個所選擇的階調電壓，其中，P解碼器是由P通道MOS－FET構成，N解碼器是由N通道MOS－FET構成。而且，電壓生成部90A是生成輸入到由上述P通道MOS－FET所構成之解碼器的階調電壓，電壓生成部90B是生成輸入到由上述P通道MOS－FET所構成之解碼器的階調電壓。
通常，如為可進行8位元(256階調)的顯示的驅動器，則可利用電壓生成部90A及電壓生成部90B，分別生成256階調量的電壓，並分別供給9個或11個左右的基準電壓。
而且，在該半導體元件12中，沿著第1邊，設置有輸出用電極形成區域98A、輸入用電極形成區域98B及輸入用電極非形成區域98C這3個區域。輸入用電極非形成區域98C是設置在輸入用電極形成區域98B間。特別是在輸入用電極形成區域98B上所設置的第1電極(接地終端電極或電源終端電極)間設置輸入用電極非形成區域98C。 在這種情況下，通過與輸入用電極非形成區域98C相對應的基板上的區域，而將輸入側外引線和電阻階梯用電極82，利用金屬配線圖案54(VGMA)而進行連接。
而且，圖11所示的金屬配線圖案54形成有特徵的形狀。特別是關於將電源終端電極14a和電源終端電極52進行連接的金屬配線圖案54(Vdd)，以下對其構造進行說明。金屬配線圖案54(Vdd)是由共通連接部94和阻抗調整部96構成，其中，共通連接部94將輸出部30的附近所配置的電源終端電極52分別進行共通連接，阻抗調整部96是將電源終端電極14a和共通連接部94進行連接，並對內部電源配線的阻抗進行調整。阻抗調整部96不是以最短距離進行與共通連接部94的連接，而是以接近距離半導體元件12的角部最近的電源終端電極52a之形態來與共通連接部94進行連接。換言之，是以接近輸出部30中的、半導體元件12的長邊方向末端的輸出部30D(如在半導體元件12的左側的情況下是輸出部30A)之形態來與共通連接部94進行連接。藉由採用本構成，可更高地保持輸出部30C和輸出部30D之電源的均一性。
另外，在將第1實施形態和第4實施形態如同圖所示那樣進行組合的情況下，可藉由使用在半導體元件12的左右所分別配置的2個電源電極對中的某一個，來配置相當於第1實施形態的配線圖案54而實現。
同樣，也可將上述第1實施形態~第3實施形態的多個進行組合來使用。在這種情況下，可得到能夠由所組合 的實施形態起到的全部效果。
而且，上述各實施形態的各種Au凸塊的數目是一個例子，當然也可為另外的數目。在這種情況下，也可起到與上述各實施形態同樣的效果。
而且，在上述各實施形態中，並不對作為對象的顯示裝置特別地進行限定，該顯示裝置可應用於液晶顯示裝置、電漿顯示裝置、有機EL顯示裝置等各種顯示裝置。
而且，在上述各實施形態中，是對應用Au作為凸塊的材質之情況進行了說明，但當然也可應用其他的金屬。
而且，在上述第1~第3實施形態中，是對將半導體元件內部輸出部劃分為半導體元件內部輸出部30A~30D這4個方塊的情況進行了說明，但本發明並不限定於此，當然也可採用分為其他數目的方塊之形態。在這種情況下，也可起到與上述各實施形態相同的效果。
而且，在上述第4實施形態中，是對將電阻階梯分為4個方塊的情況進行了說明，但本發明並不限定於此，當然也可採用分為其他數目的方塊之形態。在這種情況下，也可起到與上述第4實施形態同樣的效果。
10A~G‧‧‧半導體裝置
12‧‧‧半導體元件
14‧‧‧第1電極
14a‧‧‧接地終端電極
14b‧‧‧電源終端電極
16a、16b‧‧‧Au凸塊
18‧‧‧絕緣性薄膜
19‧‧‧金屬配線圖案
19a‧‧‧第1連接節點
20‧‧‧金屬配線圖案
20a‧‧‧第2連接節點
21‧‧‧電阻階梯用連接圖案
2la‧‧‧電阻階梯用連接節點
22‧‧‧輸入側外引線
24‧‧‧輸出側外引線
25‧‧‧驅動器輸出終端電極(第2電極)
26‧‧‧Au凸塊
28‧‧‧內部電源配線
28a‧‧‧半導體元件內部接地配線
28b‧‧‧半導體元件內部電源配線
30A~30D‧‧‧半導體元件內部輸出部
31A~31D‧‧‧解碼器
50a‧‧‧接地用半導體元件表面Au凸塊
50b‧‧‧電源用半導體元件表面Au凸塊
52‧‧‧第3電極
52a‧‧‧接地終端電極
52b‧‧‧電源終端電極
54‧‧‧金屬配線圖案
54a‧‧‧第3連接節點
54b‧‧‧信號輸入用連接節點
60a、60b‧‧‧Au凸塊
62a‧‧‧第1連接終端
62b‧‧‧第2連接終端
80‧‧‧電阻階梯
80a、80b、80c、80d‧‧‧電阻器
82a、82b、82c、82d、82e‧‧‧電阻階梯用電極
84a、84b、84c、84d、84e‧‧‧Au凸塊
86、88‧‧‧半導體元件內部配線
90、90A、90B‧‧‧電壓生成部
92‧‧‧配置除了輸出部30或電壓生成部90以外之其他機能塊的區域
94‧‧‧共通連接部
96‧‧‧阻抗調整部
98A‧‧‧輸出用電極形成區域
98B‧‧‧輸入用電極形成區域
98C‧‧‧輸入用電極非形成區域
圖1所示為關於第1實施形態之半導體裝置的全體構成的平面圖。
圖2(A)所示為關於第1實施形態的半導體裝置的接地配線之部分的構成的平面圖，圖2(B)所示為關於第1實施形態的半導體裝置的電源配線之部分的構成的平面 圖。
圖3所示為關於第2實施形態的半導體裝置之全體構成的平面圖。
圖4(A)所示為關於第2實施形態的半導體裝置的接地配線之部分的構成的平面圖，圖4(B)所示為關於第2實施形態的半導體裝置的電源配線之部分的構成的平面圖。
圖5所示為關於第3實施形態的半導體裝置之全體構成的平面圖。
圖6(A)所示為關於第3實施形態的半導體裝置的接地配線之部分的構成的平面圖，圖6(B)所示為關於第3實施形態的半導體裝置的電源配線之部分的構成的平面圖。
圖7所示為關於第4實施形態之半導體裝置的概略構成的平面圖。
圖8所示為關於第4實施形態之半導體裝置的詳細構成的平面圖。
圖9所示為關於第4實施形態之半導體裝置的變形例的平面圖。
圖10所示為關於第4實施形態之半導體裝置的變形例的平面圖。
圖11所示為使多個關於實施形態的半導體裝置進行組合之情況的構成例子的平面圖。
10A‧‧‧半導體裝置
12‧‧‧半導體元件
14a‧‧‧接地終端電極
14b‧‧‧電源終端電極
16a、16b‧‧‧Au凸塊
18‧‧‧絕緣性薄膜
19‧‧‧金屬配線圖案
19a‧‧‧第1連接節點
20‧‧‧金屬配線圖案
20a‧‧‧第2連接節點
22‧‧‧輸入側外引線
24‧‧‧輸出側外引線
25‧‧‧驅動器輸出終端電極(第2電極)
26‧‧‧Au凸塊
28a‧‧‧半導體元件內部接地配線
28b‧‧‧半導體元件內部電源配線
30A、30B、30C、30D‧‧‧半導體元件內部輸出部
50a‧‧‧接地用半導體元件表面Au凸塊
50b‧‧‧電源用半導體元件表面Au凸塊
52a‧‧‧接地終端電極
52b‧‧‧電源終端電極
54‧‧‧金屬配線圖案
54a‧‧‧第3連接節點

Claims (37)

  1. 一種半導體裝置，為一種在形成有外部輸入終端及外部輸出終端和多個配線圖案的基板上，搭載矩形的半導體元件之半導體裝置，其中，多個配線圖案是與前述外部輸入終端和前述外部輸出終端的各個相連接；其特徵在於，前述半導體元件包括：多個第1電極，其沿著表面的第1邊而形成；多個第2電極，其沿著與前述表面的前述第1邊對向的邊而形成；多個第3電極，其形成在機能方塊附近；內部配線，其將前述第1電極和前述第3電極進行連接；而且，前述基板包括：第1配線圖案，其將前述外部輸入終端和前述第1電極進行連接；第2配線圖案，其將前述外部輸出終端和前述第2電極進行連接；第3配線圖案，其將前述第1電極和前述第3電極進行連接。
  2. 如申請專利範圍第1項所述的半導體裝置，其中，前述半導體元件為驅動顯示裝置的驅動器IC。
  3. 如申請專利範圍第1項或第2項所述的半導體裝置，其中，前述基板為帶式基板。
  4. 如申請專利範圍第1項所述的半導體裝置，其中，前述多個第1電極由第1電源電極和第1接地電極構成，前述多個第3電極由第2電源電極和第2接地電極構成，前述機能方塊為形成有運算放大器的輸出部。
  5. 如申請專利範圍第4項所述的半導體裝置，其中，前述第2電源電極和前述第2接地電極形成在前述輸出部的外周。
  6. 如申請專利範圍第4項或第5項所述的半導體裝置，其中，前述第2電源電極和前述第2接地電極形成在前述輸出部和前述第2電極間。
  7. 如申請專利範圍第4項所述的半導體裝置，其中，前述第2電源電極及/或前述第2接地電極是由多個構成，各個該第2電源電極間及/或各個該第2接地電極間，是利用前述第3配線圖案而連接著。
  8. 如申請專利範圍第7項所述的半導體裝置，其中，將前述第2電源電極間及/或前述第2接地電極間進行連接的前述第3配線圖案，是沿著前述半導體元件的長邊方向而直線配置著。
  9. 如申請專利範圍第7項或第8項所述的半導體裝置，其中， 將前述第2電源電極間進行連接的前述第3配線圖案，和將前述第2接地電極間進行連接的前述第3配線圖案，是挾持前述輸出部而配置著。
  10. 如申請專利範圍第7項所述的半導體裝置，其中，前述內部配線是由沿著前述半導體元件的長邊方向延伸之內部電源配線及內部接地配線構成，將前述第2電源電極間進行連接的前述第3配線圖案，和將前述第2接地電極進行連接的前述第3配線圖案，是避開形成有前述內部電源配線和前述內部接地配線之區域而配置。
  11. 如申請專利範圍第4項所述的半導體裝置，其中，與沿著前述第1邊配置的前述第1電源電極和前述第1接地電極中的、配置在前述第1邊的中央部側的一個電極相連接之前述第3配線圖案，是經由前述半導體元件的中央部而與前述第3電極相連接。
  12. 如申請專利範圍第1項或第4項所述的半導體裝置，其中，前述半導體元件還具有在前述第1電極附近，沿著前述第1邊所形成的信號輸入電極，前述基板還具有將前述信號輸入電極和前述外部輸入終端進行連接的輸入信號配線圖案，前述第1配線圖案和前述輸入信號配線圖案是成列配置，且在前述第1配線圖案的外側配置有前述輸入信號配線圖案， 前述信號輸入電極較前述第1電極配置在前述第1邊的中央部側，前述輸入信號配線圖案由前述第1邊來看，是經由較前述第1電極更外側而與前述信號輸入電極進行連接，前述第3配線圖案是繞過前述輸入信號配線圖案而與前述第3電極進行連接。
  13. 如申請專利範圍第12項所述的半導體裝置，其中，在前述半導體元件的長邊方向的左右，分別配置前述輸入信號配線圖案、前述信號輸入電極、前述第1電極及前述第3配線圖案。
  14. 如申請專利範圍第13項所述的半導體裝置，其中，前述左右配置的前述第3配線圖案進行調整，以使彼此的阻抗相等。
  15. 如申請專利範圍第12項所述的半導體裝置，其中，前述第1配線圖案和前述第3配線圖案是使一部分一體形成。
  16. 如申請專利範圍第12項所述的半導體裝置，其中，前述基板具有搭載前述半導體元件的搭載區域，和規定為該搭載區域外周的非搭載區域，前述第3配線圖案是經由前述非搭載區域上而與前述第3電極進行連接。
  17. 如申請專利範圍第1項或第4項所述的半導體裝置，其中，前述多個第1電極是由第1電源電極和第1接地電極 構成，且前述第1電源電極和前述第1接地電極中的某一種至少是由多個構成，而且，前述第1電源電極和前述第1接地電極交互進行配置，前述第3配線圖案將前述由多個構成的一種電極和前述第3電極進行連接，且以包圍前述機能方塊外周的形態進行配置。
  18. 如申請專利範圍第17項所述的半導體裝置，其中，在前述半導體元件的長邊方向的左右，分別配置前述第1電極及前述第3配線圖案。
  19. 如申請專利範圍第18項所述的半導體裝置，其中，前述左右的第3配線圖案進行共通連接。
  20. 如申請專利範圍第1項或第4項所述的半導體裝置，其中，在前述第1邊上，具有沿著該第1邊使多個前述第1電極鄰接形成的輸入電極形成區域，和挾持前述輸入電極形成區域的輸出電極形成區域；在前述輸出電極形成區域上，沿著該第1邊而形成前述第2電極；前述第2電極通過前述外部輸出終端和前述第2配線圖案而連接著。
  21. 如申請專利範圍第12項所述的半導體裝置，其中，在前述第1邊上，具有沿著該第1邊使多個前述第1電極鄰接形成的輸入電極形成區域，和挾持前述輸入電極形成區域的輸出電極形成區域； 在前述輸出電極形成區域上，沿著該第1邊而形成前述第2電極；前述第2電極通過前述外部輸出終端和前述第2配線圖案而連接著。
  22. 如申請專利範圍第17項所述的半導體裝置，其中，在前述第1邊上，具有沿著該第1邊使多個前述第1電極鄰接形成的輸入電極形成區域，和挾持前述輸入電極形成區域的輸出電極形成區域；在前述輸出電極形成區域上，沿著該第1邊而形成前述第2電極；前述第2電極通過前述外部輸出終端和前述第2配線圖案而連接著。
  23. 一種基板，為一種包括搭載半導體元件的矩形搭載區域和規定為前述搭載區域外周的非搭載區域之基板；其特徵在於，包括：外部輸入終端，其設置在前述非搭載區域上；外部輸出終端，其設置在前述非搭載區域上；第1連接節點，其沿著前述搭載區域的第1邊而設置；第2連接節點，其沿著前述搭載區域的與第1邊對向的邊而設置；第3連接節點，其在前述搭載區域中設置於較前述第1連接節點及前述第2連接節點更內側；第1配線圖案，其將前述外部輸入終端和前述第1連接節點進行連接； 第2配線圖案，其將前述外部輸出終端和前述第2連接節點進行連接；第3配線圖案，其將前述第1連接節點和前述第3連接節點進行連接。
  24. 如申請專利範圍第23項所述的基板，其中，前述第1配線圖案和前述第3配線圖案一體形成。
  25. 如申請專利範圍第24項所述的基板，其中，該基板為帶式基板，用於搭載著驅動顯示裝置的半導體元件。
  26. 如申請專利範圍第25項所述的基板，其中，前述第3連接節點是設置在前述第2連接節點附近。
  27. 如申請專利範圍第26項所述的基板，其中，前述第1連接節點是由第1電源節點和第1接地節點構成，前述第3連接節點是由多個第2電源節點和多個第2接地節點構成，將前述第2電源節點的各個進行連接的前述第3配線圖案，是在前述搭載區域長邊方向上呈直線狀構成，將前述第2接地節點的各個予以連接的前述第3配線圖案，是在前述搭載區域長邊方向上呈直線狀構成。
  28. 如申請專利範圍第27項所述的基板，其中，前述第1電源節點和前述第3連接節點的連接，是利用經由前述搭載區域上的中央之前述第3配線圖案而進行連接。
  29. 如申請專利範圍第27項所述的基板，其中，在前述搭載區域的長邊方向上，前述第1電源節點是較前述第1接地節點靠近中央部側而配置。
  30. 如申請專利範圍第26項所述的基板，其中，還具有信號輸入節點，其在前述搭載區域上，並在前述第1連接節點附近且沿著前述第1邊而配置著；輸入信號配線圖案，其將前述信號輸入節點和前述外部輸入終端予以連接；而且，前述第1配線圖案和前述輸入信號配線圖案是成列配置，且在前述第1配線圖案的外側配置前述輸入信號配線圖案；前述信號輸入節點較前述第1連接節點配置在前述第1邊的中央部側；前述輸入信號配線圖案由前述第1邊來看，是經由較前述第1電極更外側而與前述信號輸入節點進行連接，前述第3配線圖案是繞過前述輸入信號配線圖案而與前述第3連接節點進行連接。
  31. 如申請專利範圍第30項所述的基板，其中，在前述搭載區域的長邊方向的左右，分別配置前述輸入信號配線圖案、前述信號輸入節點、前述第1連接節點及前述第3配線圖案。
  32. 如申請專利範圍第31項所述的基板，其中，前述左右配置的前述第3配線圖案進行調整，以使彼 此的阻抗相等。
  33. 如申請專利範圍第30項所述的基板，其中，前述第1配線圖案和前述第3配線圖案是使一部分一體形成。
  34. 如申請專利範圍第30項所述的基板，其中，前述第3配線圖案是經由前述非搭載區域上而與前述第3連接節點進行連接。
  35. 如申請專利範圍第26項所述的基板，其中，前述第1連接節點是由第1電源節點和第1接地節點構成，且前述第1電源節點和前述第1接地節點中的某一種至少是由多個構成，而且，前述第1電源節點和前述第1接地節點交互進行配置，前述第3配線圖案將前述由多個構成的一種節點和前述第3連接節點進行連接，且前述的一種節點分別在前述第2連接節點附近共通連接著。
  36. 如申請專利範圍第35項所述的基板，其中，在前述搭載區域的長邊方向的左右，分別配置前述第1連接節點及前述第3配線圖案。
  37. 如申請專利範圍第36項所述的基板，其中，前述左右的第3配線圖案是共通連接著。
TW097118536A 2007-08-31 2008-05-20 半導體裝置以及基板 TWI466246B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007226812A JP4540697B2 (ja) 2007-08-31 2007-08-31 半導体装置

Publications (2)

Publication Number Publication Date
TW200910554A TW200910554A (en) 2009-03-01
TWI466246B true TWI466246B (zh) 2014-12-21

Family

ID=40406140

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097118536A TWI466246B (zh) 2007-08-31 2008-05-20 半導體裝置以及基板

Country Status (5)

Country Link
US (4) US8154132B2 (zh)
JP (1) JP4540697B2 (zh)
KR (1) KR101443179B1 (zh)
CN (1) CN101378041B (zh)
TW (1) TWI466246B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294423A (ja) * 2007-04-24 2008-12-04 Nec Electronics Corp 半導体装置
JP4472737B2 (ja) * 2007-08-31 2010-06-02 Ｏｋｉセミコンダクタ株式会社 半導体装置、半導体素子及び基板
JP4540697B2 (ja) * 2007-08-31 2010-09-08 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP5754845B2 (ja) 2011-03-31 2015-07-29 ラピスセミコンダクタ株式会社 表示装置用駆動回路及びドライバセル
JP6237315B2 (ja) * 2014-02-18 2017-11-29 セイコーエプソン株式会社 液体吐出ヘッド及び液体吐出装置
US10189401B2 (en) * 2016-02-09 2019-01-29 Ford Global Technologies, Llc Vehicle light strip with optical element
CN111240114B (zh) * 2020-03-16 2021-06-01 深圳市华星光电半导体显示技术有限公司 阵列基板及液晶显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5252853A (en) * 1991-09-19 1993-10-12 Mitsubishi Denki Kabushiki Kaisha Packaged semiconductor device having tab tape and particular power distribution lead structure
US6853430B2 (en) * 2001-02-13 2005-02-08 Sharp Kabushiki Kaisha Display element driving apparatus and display using the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2567961B2 (ja) * 1989-12-01 1996-12-25 株式会社日立製作所 半導体装置及びリ−ドフレ−ム
JP2509422B2 (ja) * 1991-10-30 1996-06-19 三菱電機株式会社 半導体装置及びその製造方法
JPH0722469A (ja) 1993-07-05 1995-01-24 Mitsubishi Electric Corp Ｔａｂ用テープキャリア
US5854627A (en) 1994-11-11 1998-12-29 Hitachi, Ltd. TFT liquid crystal display device having a grayscale voltage generation circuit comprising the lowest power consumption resistive strings
JPH09237962A (ja) * 1995-12-28 1997-09-09 Sanyo Electric Co Ltd 電子回路装置
JP3577913B2 (ja) * 1997-02-27 2004-10-20 セイコーエプソン株式会社 半導体装置、およびこれを具備する電子機器
JP3487173B2 (ja) * 1997-05-26 2004-01-13 セイコーエプソン株式会社 Ｔａｂ用テープキャリア、集積回路装置及び電子機器
JP2001176911A (ja) * 1999-12-21 2001-06-29 Hitachi Ltd 半導体装置の製造方法
JP3648596B2 (ja) * 2000-10-17 2005-05-18 カシオ計算機株式会社 半導体チップの接合構造およびその構造を備えた表示装置
JP3661650B2 (ja) 2002-02-08 2005-06-15 セイコーエプソン株式会社 基準電圧発生回路、表示駆動回路及び表示装置
DE60327120D1 (de) 2002-02-25 2009-05-20 Nec Corp Differentialschaltung, Verstärkerschaltung, Treiberschaltung und Anzeigevorrichtung mit diesen Schaltungen
JP4271435B2 (ja) 2002-12-09 2009-06-03 シャープ株式会社 半導体装置
JP4233967B2 (ja) 2003-09-30 2009-03-04 シャープ株式会社 表示パネル駆動装置および表示装置
JP2005338421A (ja) 2004-05-27 2005-12-08 Renesas Technology Corp 液晶表示駆動装置および液晶表示システム
JP4252518B2 (ja) * 2004-09-07 2009-04-08 シャープ株式会社 半導体装置
US7582904B2 (en) * 2004-11-26 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and method for manufacturing thereof, and television device
KR101282397B1 (ko) * 2004-12-07 2013-07-04 삼성디스플레이 주식회사 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
KR100618898B1 (ko) * 2005-05-24 2006-09-01 삼성전자주식회사 리드 본딩시 크랙을 방지하는 테이프 패키지
JP4806313B2 (ja) 2006-08-18 2011-11-02 Ｎｅｃ液晶テクノロジー株式会社 テープキャリア、液晶表示装置用テープキャリア、及び液晶表示装置
JP4472737B2 (ja) * 2007-08-31 2010-06-02 Ｏｋｉセミコンダクタ株式会社 半導体装置、半導体素子及び基板
JP4540697B2 (ja) * 2007-08-31 2010-09-08 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP4588748B2 (ja) * 2007-09-25 2010-12-01 Ｏｋｉセミコンダクタ株式会社 Ｃｏｆパッケージ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5252853A (en) * 1991-09-19 1993-10-12 Mitsubishi Denki Kabushiki Kaisha Packaged semiconductor device having tab tape and particular power distribution lead structure
US6853430B2 (en) * 2001-02-13 2005-02-08 Sharp Kabushiki Kaisha Display element driving apparatus and display using the same

Also Published As

Publication number Publication date
JP2009059957A (ja) 2009-03-19
US8154132B2 (en) 2012-04-10
US9502352B2 (en) 2016-11-22
US20120146233A1 (en) 2012-06-14
CN101378041B (zh) 2012-09-19
US8698314B2 (en) 2014-04-15
US20140167277A1 (en) 2014-06-19
KR101443179B1 (ko) 2014-09-19
US20090057886A1 (en) 2009-03-05
KR20090023022A (ko) 2009-03-04
US9171802B2 (en) 2015-10-27
CN101378041A (zh) 2009-03-04
US20160013132A1 (en) 2016-01-14
TW200910554A (en) 2009-03-01
JP4540697B2 (ja) 2010-09-08

Similar Documents

Publication Publication Date Title
TWI458065B (zh) 半導體裝置、半導體元件以及基板
TWI466246B (zh) 半導體裝置以及基板
TWI428071B (zh) Ｃｏｆ封裝以及其使用的膠帶基板
WO2011027655A1 (ja) 半導体装置およびその電力供給方法
JP6018660B2 (ja) 半導体装置
JP5139407B2 (ja) 半導体装置
JP5711198B2 (ja) 半導体装置
JP5554137B2 (ja) テープ基板
JP5253450B2 (ja) Ｃｏｆパッケージ
US20070211012A1 (en) Display device
US7855447B2 (en) Semiconductor integrated circuit device, PDP driver, and plasma display panel
JP2023146107A (ja) 半導体装置
JP2009117705A (ja) 集積回路