JP3648596B2 - 半導体チップの接合構造およびその構造を備えた表示装置 - Google Patents
半導体チップの接合構造およびその構造を備えた表示装置 Download PDFInfo
- Publication number
- JP3648596B2 JP3648596B2 JP2000316348A JP2000316348A JP3648596B2 JP 3648596 B2 JP3648596 B2 JP 3648596B2 JP 2000316348 A JP2000316348 A JP 2000316348A JP 2000316348 A JP2000316348 A JP 2000316348A JP 3648596 B2 JP3648596 B2 JP 3648596B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring
- power supply
- wirings
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は半導体チップの接合構造およびその構造を備えた表示装置に関する。
【０００２】
【従来の技術】
図１７は従来の液晶表示装置の一例の平面図を示し、図１８は図１７に示す液晶表示装置の右辺部の拡大平面図を示したものである。この液晶表示装置はアクティブマトリクス型の液晶表示パネル１を備えている。液晶表示パネル１は、下ガラス基板２と上ガラス基板３とがほぼ方形枠状のシール材（図示せず）を介して貼り合わされ、その間に液晶（図示せず）が封入されたものからなっている。この場合、下ガラス基板２の右辺部および下辺部は上ガラス基板３から突出されている。
【０００３】
下ガラス基板２の右側の突出部２ａの上面の所定の２箇所に直列的に設けられた長方形状の半導体チップ搭載領域１１（図１９および図２０参照）には長方形状の半導体チップ４が異方性導電接着剤（図示せず）を介して搭載されている。下ガラス基板２の下側の突出部２ｂの上面の所定の３箇所に直列的に設けられた長方形状の半導体チップ搭載領域には長方形状の半導体チップ５が異方性導電接着剤（図示せず）を介して搭載されている。半導体チップ４、５は、液晶駆動用のＬＳＩなどからなっている。
【０００４】
下ガラス基板２の上面において二点鎖線で囲まれた表示領域６には、図示していないが、複数の走査線が左右方向に延びて設けられているとともに、複数のデータ線が上下方向に延びて設けられている。走査線の右端部は、下ガラス基板２の上面の所定の箇所に設けられた出力配線７を介して右側の２つの半導体チップ４に接続されている。したがって、右側の半導体チップ４は複数の走査線に電圧を供給する走査線駆動用のものである。データ線の下端部は、下ガラス基板２の上面の所定の箇所に設けられた出力配線（図示せず）を介して下側の３つの半導体チップ５に接続されている。したがって、下側の半導体チップ５は複数のデータ線に電圧を供給するデータ線駆動用のものである。
【０００５】
下ガラス基板２の下側の突出部２ｂの上面において半導体チップ５搭載領域の外側にはフレキシブル配線基板８の一端部下面が異方性導電接着剤（図示せず）を介して接合されている。フレキシブル配線基板８と右側の２つの半導体チップ４とは、下ガラス基板２の右側の突出部２ａの上面の所定の箇所に設けられた入力配線９を介して後で詳述するように接続されている。フレキシブル配線基板８と下側の３つの半導体チップ５とは、下ガラス基板２の下側の突出部２ｂの上面の所定の箇所に設けられた入力配線（図示せず）を介して接続されている。
【０００６】
次に、図１９は図１８に示す液晶表示パネル１の上側の半導体チップ４搭載領域の部分の一部の拡大透過平面図を示し、図２０は図１８に示す液晶表示パネル１の下側の半導体チップ４搭載領域の部分の一部の拡大透過平面図を示したものである。図１９および図２０において、下ガラス基板２の突出部２ａの上面において一点鎖線で囲まれた領域１１は、半導体チップ４が搭載される半導体チップ搭載領域である。
【０００７】
図１９および図２０に示す半導体チップ搭載領域１１内の基本的な構造は同じであるので、この基本的な構造について図１９を参照して説明する。図１９において、半導体チップ搭載領域１１内の上辺部の左側を除く部分には、複数の出力配線７の一部からなる出力端子１２が２列で千鳥状に設けられている。出力配線７は、下ガラス基板２の突出部２ａの端面まで延ばされている。
【０００８】
ここで、出力配線７を下ガラス基板２の突出部２ａの端面まで延ばしている理由について説明する。液晶表示パネル１を製造する場合、複数個の下ガラス基板２に対応する大きさの大型ガラス基板を用意し、この大型ガラス基板の下ガラス基板２形成領域の周囲に陽極酸化用給電線を出力配線７に接続させて設け、陽極酸化処理を行うことにより、特に、出力配線７に接続された走査線の表面に陽極酸化膜を形成し、これにより絶縁耐圧の向上を図ることがある。このような場合、大型ガラス基板を切断して個々の下ガラス基板２を得ると、出力配線７は下ガラス基板２の突出部２ａの端面まで延ばされる。
【０００９】
図１９において、半導体チップ搭載領域１１内の下辺部の左側を除く部分には複数のダミー端子１３が１列に設けられている。ダミー端子１３の役目については、後で説明する。
【００１０】
図１９において、半導体チップ搭載領域１１内の左辺部の上側および左側には複数（図示の場合、６個）の入力端子１４が設けられている。半導体チップ搭載領域１１内の左辺部の下側および左側には複数（図示の場合、３個）の電源端子１５が設けられている。そして、図１９に示す６個の入力端子１４および３個の電源端子１５は、その左側に設けられた６本の入力配線１６および３本の電源配線１７を介して図２０に示す６個の入力端子１４および３個の電源端子１５に接続されている。この場合、６本の入力配線１６および３本の電源配線１７は、図２０に示す半導体チップ搭載領域１１内の幅方向ほぼ中央部を通るように設けられている。
【００１１】
図２０に示す６個の入力端子１４および３個の電源端子１５は、その左側に設けられた６本の入力配線１８および３本の電源配線１９を介して図１８に示すフレキシブル配線基板８に接続されている。したがって、図１８に示す入力配線９は、両半導体チップ搭載領域１１内の入力端子１４および電源端子１５と、入力配線１６、１８と、電源配線１７、１９とからなっている。なお、図１９および図２０において、入力配線１６および電源配線１７は出力配線７と交差するが、出力配線７は絶縁膜３１（図２３参照）下に設けられ、入力配線１６および電源配線１７は同絶縁膜３１上に設けられているので、ショートすることはない。
【００１２】
次に、図２１は図１９および図２０に示す液晶表示パネル１の半導体チップ搭載領域１１に搭載される半導体チップ４のバンプ電極位置を示すための拡大透過平面図を示したものである。半導体チップ４の下面の上辺部の左側を除く部分には複数の出力電極２１が２列で千鳥状に設けられ、下辺部の左側を除く部分には複数のダミー電極２２が１列に設けられ、左辺部の上側および左側には６組の入力電極２３が設けられ、左辺部の下側および左側には３組の電源電極２４が設けられている。そして、半導体チップ４を半導体チップ搭載領域１１に異方性導電接着剤（図示せず）を介して搭載した状態では、半導体チップ４の各電極２１〜２４は、半導体チップ搭載領域１１内の各端子１２〜１５に接続されている。なお、ダミー電極２２の役目については、後で説明する。
【００１３】
次に、半導体チップ４を半導体チップ搭載領域１１に異方性導電接着剤を介して搭載した状態における半導体チップ４のダミー電極２２および下ガラス基板２のダミー端子１３の部分について、図２２および図２３を参照して説明する。下ガラス基板２の上面には出力配線７が設けられ、その上面全体には絶縁膜３１が設けられ、その上面にダミー端子１３が設けられている。半導体チップ４のダミー電極２２の根元下には下地金属層３２が設けられている。異方性導電接着剤３３は、接着剤３４中に導電性粒子３５を混入したものからなっている。そして、半導体チップ４を半導体チップ搭載領域１１に異方性導電接着剤３３を介して搭載（熱圧着）すると、ダミー電極２２がダミー端子１３に導電性粒子３５を介して導電接続されるとともに、半導体チップ４が半導体チップ搭載領域１１に接着剤３４を介して接着される。
【００１４】
ここで、ダミー電極２２およびダミー端子１３の役目について説明する。その役目とは、半導体チップ４を半導体チップ搭載領域１１に異方性導電接着剤３３を介して搭載するときの圧力が半導体チップ４下の異方性導電接着剤３３に均一に加わるようにすることである。すなわち、ダミー電極２２およびダミー端子１３は、出力電極２１および出力端子１２と協働して、搭載時の圧力バランスを均等にするためのものである。
【００１５】
ところで、上記構成の液晶表示装置では、図２０に示すように、６本の入力配線１６および３本の電源配線１７を半導体チップ搭載領域１１内の幅方向ほぼ中央部を通るように設けているので、下ガラス基板２の突出部２ａの幅（結果的には額縁の幅）を小さくすることができる。
【００１６】
【発明が解決しようとする課題】
しかしながら、従来のこのような液晶表示装置では、下ガラス基板２の突出部２ａの幅を小さくすることができる反面、６本の入力配線１６および３本の電源配線１７を半導体チップ搭載領域１１内の幅方向ほぼ中央部を通るように設けているので、半導体チップ搭載領域１１の幅が大きくなり、ひいては半導体チップ４の幅が大きくなってしまうという問題があった。
この発明の課題は、半導体チップ搭載領域の幅つまり半導体チップの幅を小さくすることである。
【００１７】
【課題を解決するための手段】
請求項１に記載の発明は、一辺部上に半導体チップ搭載領域を有し、かつ、複数の第一の配線および絶縁膜を介して前記第一の配線と交差する方向に延出された複数の第二の配線を有する配線基板と、前記配線基板の前記半導体チップ搭載領域に搭載され前記各第一の配線に接続される複数の第一の電極、前記各第二の配線に接続される複数の第二の電極、および前記第一の配線および第二の配線のいずれにも接続されない複数のダミー電極を有する半導体チップとを備えた半導体装置の接合構造において、前記半導体チップに、少なくとも一部が前記ダミー電極が配列された配列領域に平面的に重合され、前記配線基板の第一の配線のいずれかに接続される中継配線を設けたものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記中継配線の少なくとも一部を前記ダミー電極よりも幅広としたものである。
請求項３に記載の発明は、請求項１または２に記載の発明において、前記中継配線の近傍に、前記ダミー電極に接続され、かつ、他のいずれの回路にも接続されない下地金属層を設けたものである。
請求項４に記載の発明は、請求項３に記載の発明において、前記下地金属層を前記中継配線の両側に対向して設けたものである。
請求項５に記載の発明は、請求項３に記載の発明において、前記中継配線を前記複数のダミー電極の根元下を除く部分に設けたものである。
請求項６に記載の発明は、請求項３に記載の発明において、前記中継配線を前記下地金属層と同一の材料によって形成したものである。
請求項７に記載の発明は、一辺部上に半導体チップ搭載領域を有し、かつ、複数の電源配線および絶縁膜を介して前記電源配線と交差する方向に延出された複数の出力配線を有する表示パネルと、前記表示パネルの前記半導体チップ搭載領域に搭載され、前記各電源配線に接続される複数の電源電極、前記各出力配線に接続される複数の出力電極、および前記電源配線および出力配線のいずれにも接続されない複数のダミー電極を有する半導体チップとを備えた表示装置において、前記半導体チップに、少なくとも一部が前記ダミー電極が配列された配列領域に平面的に重合され、かつ、前記表示パネルの電源配線のいずれかに接続される中継電源配線を設けたものである。
請求項８に記載の発明は、請求項７に記載の発明において、前記半導体チップの前記中継電源配線の近傍に前記各ダミー電極に接続される下地金属層を設けたものである。
請求項９に記載の発明は、請求項８に記載の発明において、前記下地金属層を他のいずれの回路にも接続しないようにしたものである。
請求項１０に記載の発明は、請求項７に記載の発明において、前記中継電源配線の少なくとも一部を前記ダミー電極より幅広としたものである。
請求項１１に記載の発明は、請求項７に記載の発明において、前記表示パネルの一辺部上に、前記各半導体チップの出力電極に接続される出力配線を当該一辺部の端面まで延ばして設けたものである。
請求項１２に記載の発明は、請求項１１に記載の発明において、前記出力配線に陽極酸化用配線を兼ねさせたものである。
請求項１３に記載の発明は、請求項１１または１２に記載の発明において、前記表示パネルの前記半導体チップ搭載領域上に、前記半導体チップの各ダミー電極に接続される複数のダミー端子を設け、前記出力配線を相隣接する前記ダミー端子間に設けたものである。
そして、この発明によれば、半導体チップに中継配線（中継電源配線）を設けているので、中継配線（中継電源配線）に相当する配線を配線基板（表示パネル）の半導体チップ搭載内を通るように設ける必要がなく、したがってそれに対応する分だけ半導体チップ搭載領域の幅つまり半導体チップの幅を小さくすることができる。
【００１８】
【発明の実施の形態】
図１はこの発明の第１実施形態における液晶表示装置の平面図を示し、図２は図１に示す液晶表示装置の右辺部の拡大平面図を示し、図３は図２に示す液晶表示パネルの上側の半導体チップ搭載領域の部分の一部の拡大透過平面図を示し、図４は図２に示す液晶表示パネルの下側の半導体チップ搭載領域の部分の一部の拡大透過平面図を示したものである。なお、これらの図において、説明の便宜上、図１７〜図２０に示す従来のものと同一名称部分には同一の符号を付して説明することとする。
【００１９】
図１および図２に示すように、この液晶表示装置はアクティブマトリクス型の液晶表示パネル１を備えている。液晶表示パネル１は、下ガラス基板２と上ガラス基板３とがほぼ方形枠状のシール材（図示せず）を介して貼り合わされ、その間に液晶（図示せず）が封入されたものからなっている。この場合、下ガラス基板２の右辺部および下辺部は上ガラス基板３から突出されている。
【００２０】
下ガラス基板（配線基板）２の右側の突出部２ａの上面の所定の２箇所に直列的に設けられた長方形状の半導体チップ搭載領域１１（図３および図４参照）には長方形状の半導体チップ４が異方性導電接着剤（図示せず）を介して搭載されている。下ガラス基板２の下側の突出部２ｂの上面の所定の３箇所に直列的に設けられた長方形状の半導体チップ搭載領域には長方形状の半導体チップ５が異方性導電接着剤（図示せず）を介して搭載されている。半導体チップ４、５は、液晶駆動用のＬＳＩなどからなっている。
【００２１】
下ガラス基板２の上面において二点鎖線で囲まれた表示領域６には、図示していないが、複数の走査線が左右方向に延びて設けられているとともに、複数のデータ線が上下方向に延びて設けられている。走査線の右端部は、下ガラス基板２の上面の所定の箇所に設けられた出力配線７を介して右側の２つの半導体チップ４に接続されている。したがって、右側の半導体チップ４は複数の走査線に電圧を供給する走査線駆動用のものである。データ線の下端部は、下ガラス基板２の上面の所定の箇所に設けられた出力配線（図示せず）を介して下側の３つの半導体チップ５に接続されている。したがって、下側の半導体チップ５は複数のデータ線に電圧を供給するデータ線駆動用のものである。
【００２２】
下ガラス基板２の下側の突出部２ｂの上面において半導体チップ５搭載領域の外側にはフレキシブル配線基板８の一端部下面が異方性導電接着剤（図示せず）を介して接合されている。フレキシブル配線基板８と右側の２つの半導体チップ４とは、下ガラス基板２の右側の突出部２ａの上面の所定の箇所に設けられた入力配線９を介して後で詳述するように接続されている。フレキシブル配線基板８と下側の３つの半導体チップ５とは、下ガラス基板２の下側の突出部２ｂの上面の所定の箇所に設けられた入力配線（図示せず）を介して接続されている。
【００２３】
次に、図３および図４に示すように、下ガラス基板２の突出部２ａの上面において一点鎖線で囲まれた領域１１は、半導体チップ４が搭載される半導体チップ搭載領域である。この場合も、図３および図４に示す半導体チップ搭載領域１１内の基本的な構造は同じであるので、この基本的な構造について図３を参照して説明する。図３において、半導体チップ搭載領域１１内の上辺部の左側を除く部分には、複数の出力配線（第二の配線）７の一部からなる出力端子１２が２列で千鳥状に設けられている。出力配線７は、下ガラス基板２の突出部２ａの端面まで延ばされている。
【００２４】
図３において、半導体チップ搭載領域１１内の下辺部の左側を除く部分には複数のダミー端子１３が１列に設けられている。なお、この場合、後でも説明するが、相隣接するダミー端子１３間には出力配線７が２本ずつ設けられている。また、図４に示す半導体チップ搭載領域１１の場合には、その内部の下辺部の右側に中継電源端子４１が設けられている。
【００２５】
図３において、半導体チップ搭載領域１１内の左辺部の上側および左側には複数（図示の場合、６個）の入力端子１４が設けられている。半導体チップ搭載領域１１内の左辺部の下側および左側には複数（図示の場合、３個）の電源端子１５、１５ａが設けられている。そして、図３に示す６個の入力端子１４および所定の２個の電源端子１５は、その左側に設けられた６本の入力配線１６および２本の電源配線（第一の配線）１７を介して図４に示す６個の入力端子１４および所定の２個の電源端子１５に接続されている。この場合、６本の入力配線１６および２本の電源配線１７は、図４に示す半導体チップ搭載領域１１内の幅方向ほぼ中央部を通るように設けられている。
【００２６】
図３に示す残りの１個の電源端子（第一の配線）１５ａは、その左側に設けられた分断電源配線４２を介して図４に示す中継電源端子４１に接続されている。したがって、この場合、図３に示す残りの１個の電源端子１５ａは、図４に示す残りの１個の電源端子１５ａと直接的には接続されていない。
【００２７】
図４に示す６個の入力端子１４および所定の２個の電源端子１５は、その左側に設けられた６本の入力配線１８および２本の電源配線１９を介して図２に示すフレキシブル配線基板８に接続されている。図４に示す残りの１個の電源端子１５ａは、その左側に設けられた分断電源配線４３を介して図２に示すフレキシブル配線基板８に接続されている。したがって、図２に示す入力配線９は、両半導体チップ搭載領域１１内の入力端子１４、電源端子１５、１５ａおよび中継電源端子４１と、入力配線１６、１８と、電源配線１７、１９と、分断電源配線４２、４３とからなっている。なお、図３および図４において、入力配線１６および電源配線１７は出力配線７と交差するが、出力配線７は絶縁膜３１（図８参照）下に設けられ、入力配線１６および電源配線１７は同絶縁膜３１上に設けられているので、ショートすることはない。
【００２８】
次に、図５および図６はそれぞれ図３および図４に示す液晶表示パネル１の半導体チップ搭載領域１１に搭載される半導体チップ４のバンプ電極位置を示すための拡大透過平面図を示したものである。この場合、図５および図６に示す半導体チップ４の基本的な構造は同じであるので、この基本的な構造について図５を参照して説明する。図５において、半導体チップ４の下面の上辺部の左側を除く部分には複数の出力電極（第二の電極）２１が２列で千鳥状に設けられ、下辺部の左側を除く部分には複数のダミー電極２２が１列に設けられ、左辺部の上側および左側には６組の入力電極２３が設けられ、左辺部の下側および左側には３組の電源電極（第一の電極）２４、２４ａが設けられている。そして、半導体チップ４を半導体チップ搭載領域１１に異方性導電接着剤（図示せず）を介して搭載した状態では、半導体チップ４の各電極２１〜２４、２４ａは、半導体チップ搭載領域１１内の各端子１２〜１５、１５ａに接続されている。
【００２９】
図６に示す半導体チップ４の場合には、以上の各電極２１〜２４、２４ａのほかに、その下面の下辺部の右側に１組の中継電源電極４４が設けられ、複数のダミー電極２２の根元下に、所定の１組の電源電極２４ａと１組の中継電源電極４４とを接続する中継電源配線（中継配線）４５が設けられている。そして、この半導体チップ４を半導体チップ搭載領域１１に異方性導電接着剤（図示せず）を介して搭載した状態では、特に、半導体チップ４の中継電源電極４４は、図４に示す半導体チップ搭載領域１１内の中継電源端子４１に接続され、半導体チップ４の所定の電源電極２４ａは、図４に示す半導体チップ搭載領域１１内の所定の電源端子１５ａに接続されている。したがって、この状態では、図３に示す所定の電源端子１５ａは、分断電源配線４２、図４に示す中継電源端子４１、図６に示す中継電源電極４４、中継電源配線４５、所定の電源電極２４ａ、図４に示す所定の電源端子１５ａ、分断電源配線４３を介して、図２に示すフレキシブル配線基板８に接続されている。
【００３０】
次に、図６に示す半導体チップ４を半導体チップ搭載領域１１に異方性導電接着剤を介して搭載した状態における半導体チップ４のダミー電極２２および下ガラス基板２のダミー端子１３の部分について、図７および図８を参照して説明する。下ガラス基板２の上面には出力配線７が設けられ、その上面全体には絶縁膜３１が設けられ、その上面にダミー端子１３が設けられている。この場合、相隣接するダミー端子１３間には出力配線７が２本ずつ設けられているが、その理由については後で説明する。半導体チップ４の下面の下辺部の所定の箇所には下地金属層を兼ねた中継電源配線４５が設けられ、その下面全体には所定の箇所に開口部４６を有する絶縁膜４７が設けられ、絶縁膜４７の開口部４６を介して露出された中継電源配線４５の下面にはダミー電極２２が設けられている。中継電源配線４５は、図６に図示されるようにダミー電極２２の配列方向に沿って、ダミー電極２２の幅よりも幅広に形成されている。異方性導電接着剤３３は、接着剤３４中に導電性粒子３５を混入したものからなっている。そして、半導体チップ４を半導体チップ搭載領域１１に異方性導電接着剤３３を介して搭載（熱圧着）すると、ダミー電極２２がダミー端子１３に導電性粒子３５を介して導電接続されるとともに、半導体チップ４が半導体チップ搭載領域１１に接着剤３４を介して接着される。
【００３１】
以上のように、この液晶表示装置では、下ガラス基板２の突出部２ａ上において２つの半導体チップ搭載領域１１のうち前段側のつまり図４に示す半導体チップ搭載領域１１の前段側（図４において左側）および２つの半導体チップ搭載領域１１内の互いに隣接する部分間に分断電源配線４３、４２を設け、２つの半導体チップ４のうち前段側のつまり図６に示す半導体チップ４の下面側にその両側における分断電源配線４３、４２を接続するための中継電源配線４５を設けているので、中継電源配線４５に相当する電源配線を前段側のつまり図４に示す半導体チップ搭載領域１１内を通るように設ける必要がなく、したがってそれに対応する分だけ半導体チップ搭載領域１１の幅つまり半導体チップ４の幅を小さくすることができる。また、半導体チップ搭載領域１１の幅つまり半導体チップ４の幅を小さくした分だけ、下ガラス基板２の突出部２ａの幅（結果的には額縁の幅）を小さくすることができる。
【００３２】
ここで、図３、図４、図７および図８に示すように、相隣接するダミー端子１３間に出力配線７を２本ずつ設けている理由について説明する。図８に示すように、絶縁膜４７の開口部４６を介して露出された中継電源配線４５の下面に設けられたダミー電極２２は、導電性粒子３５を介してダミー端子１３に導電接続されている。したがって、ダミー端子１３は中継電源配線４５と同電位となっている。このため、図２３に示す従来の場合のように、ダミー端子１３の近傍に出力配線７を設けると、両者間の電圧差が高いことから、電気的リークを起こしてしまう。これに対し、この実施形態の場合には、相隣接するダミー端子１３間に出力配線７を２本ずつ設け、出力配線７をダミー端子１３からなるべく離しているので、電気的リークが起こらないようにすることができる。
【００３３】
しかしながら、出力配線７（つまり半導体チップ４の出力電極２１）のピッチが小さくなり、出力配線７とダミー端子１３との水平方向の間隔が３０μｍ程度以下と小さくなった場合には、出力配線７がダミー端子１３に接触したり、両者の間隔が実質的な接触状態となり、電気的リークを起こしてしまうことがある。そこで、次に、このような不都合を解消することができるこの発明の第２〜第５実施形態について説明する。
【００３４】
図９はこの発明の第２実施形態における図７同様の拡大平面図を示し、図１０は図９のＢ−Ｂ線に沿う断面図を示したものである。この実施形態では、半導体チップ４の下面の下辺部の所定の箇所に中継電源配線４５が設けられ、その下面全体に絶縁膜４７が設けられ、中継電源配線４５下の絶縁膜４７の下面に下地金属層３２およびダミー電極２２が設けられている。下地金属層３２は、ダミー電極２２とほぼ同一サイズの形状および面積を有しており、それぞれが他の回路とは切り離されて独立したオープン状態とされている。このようにすると、ダミー電極２２は中継電源配線４５と電気的に絶縁されているので、仮に、出力配線７とダミー端子１３が実質的な接触状態となったとしても、ダミー端子１３と出力配線７との間で電気的リークが起こらないようにすることができる。
【００３５】
次に、図１１はこの発明の第３実施形態における図７同様の拡大平面図を示し、図１２は図１１のＣ−Ｃ線に沿う断面図を示したものである。この実施形態では、半導体チップ４の下面の下辺部の所定の箇所に中継電源配線４５が設けられている。この実施形態においても、中継電源配線は４５はダミー電極２２の配列方向に沿って、該ダミー電極の配列領域に平面的に重合するように形成されている。ここで、ダミー電極の配列領域とは、図１１において、ダミー電極２２の上縁部相互を結んだ直線と下縁部相互を結んだ直線との間の領域と定義する。しかし、この場合、中継電源配線４５のダミー電極２２に対応する部分における両側は切り欠かれ、切欠部５１となっている。すなわち、中継電源配線４５の幅は、ダミー電極２２間では各ダミー電極２２の幅よりも広く形成されているが、ダミー電極２２と対応する部分の幅は他の部分よりも狭く形成されており、当該幅狭の部分はダミー電極２２の根元下のほぼ中央部に配置されている。
【００３６】
半導体チップ４の下面の切欠部５１の部分には下地金属層３２が設けられている。下地金属層３２は、中継電源配線４５の幅方向両側において、連結部３２ａで相互に接続されてはいるが、他の回路とは切り離されたオープン状態とされている。相対向する下地金属層３２の相対向する部分を除く下面全体には絶縁膜４７が設けられている。すなわち、中継電源配線４５の表面および連結部３２ａの表面は絶縁膜４７で覆われている。相対向する下地金属層３２の各下面およびその間における絶縁膜４７の下面にはダミー電極２２が設けられている。この場合、中継電源配線４５の幅方向で相対向する下地金属層３２は分離されているが、電解メッキによりメッキ層が等方的に形成されるので、絶縁膜４７の下面にもダミー電極２２が形成される。そして、この場合も、ダミー電極２２は中継電源配線４５と電気的に絶縁されており、また、ダミー電極２２が接続されている下地金属層３２は、他の回路から切り離されたオープン状態とされているので、仮に、出力配線７とダミー端子１３が実質的な接触状態となったとしても、ダミー端子１３と出力配線７との間で電気的リークが起こらないようにすることができる。
【００３７】
ここで、図１０に示す第２実施形態の場合には、絶縁膜４７の下面に下地金属層３２を介してダミー電極２２を設けているので、ダミー電極２２の剪断強度が低下するおそれがある。これに対し、図１２に示す第３実施形態の場合には、半導体チップ４の下面に下地金属層３２を介してダミー電極２２を設けているので、ダミー電極２２の剪断強度を向上することができる。また、図１０に示す第２実施形態の場合には、中継電源配線４５と下地金属層３２とを別々の工程で形成することとなるが、図１２に示す第３実施形態の場合には、中継電源配線４５を下地金属層３２と同一の材料によって下地金属層３２の形成と同時に形成することができる。なお、第３実施形態において、各下地金属層３２は、連結部３２ａで連結せず、個々に独立した島状に形成してもよい。
【００３８】
次に、図１３はこの発明の第４実施形態における図７同様の拡大平面図を示し、図１４は図１３のＤ−Ｄ線に沿う断面図を示したものである。この実施形態では、半導体チップ４の下面の下辺部の所定の箇所に中継電源配線４５が設けられている。この場合、中継電源配線４５のダミー電極２２に対応する部分における所定の一方側は切り欠かれ、切欠部５２となっている。すなわち、中継電源配線４５は複数のダミー電極２２の根元下を除く部分に設けられている。中継電源配線４５の表面は絶縁膜４７によって覆われている。半導体チップ４の下面の切欠部５２の部分には下地金属層３２およびダミー電極２２が設けられている。下地金属層３２は、中継電源配線４５の幅方向一方側に設けられた連結部３２ａで相互に接続されている。したがって、この場合も、ダミー電極２２は中継電源配線４５と電気的に絶縁されている。また、中継電源配線４５を下地金属層３２と同一の材料によって下地金属層３２の形成と同時に形成することができる。
【００３９】
次に、図１５はこの発明の第５実施形態における図７同様の拡大平面図を示し、図１６は図１５のＥ−Ｅ線に沿う断面図を示したものである。この実施形態では、半導体チップ４の下面の下辺部の所定の箇所に中継電源配線４５が設けられている。この場合、中継電源配線４５のダミー電極２２に対応する部分には開口部５３が設けられている。すなわち、中継電源配線４５は複数のダミー電極２２の根元下を除く部分に設けられている。中継電源配線４５の表面は絶縁膜４７によって覆われている。半導体チップ４の下面の開口部５３の部分には下地金属層３２およびダミー電極２２が設けられている。したがって、この場合も、ダミー電極２２は中継電源配線４５と電気的に絶縁されている。
【００４０】
なお、上記第２〜第５実施形態において、中継電源配線４５とダミー端子１３は電気的に絶縁されているので、出力配線７を、図１８および図１９に示す従来の場合と同様に配置するようにしてもよい。また、上記説明では、中継電源配線４５を幅広の１本とした場合について説明したが、これに限らず、複数本に分割するようにしてもよい。このようにした場合には、絶縁膜４７にクラックが発生するのを防止することができる。また、ダミー電極が複数列に形成されている半導体チップでは、該半導体チップに中継電源配線を複数本設けることができる。また、上記説明では、この発明を液晶表示パネル１の図１における右辺部の部分に適用した場合について説明したが、これに限らず、液晶表示パネル１の図１における下辺部の部分にも適用することが可能であるし、また、中継電源配線を半導体チップの一方にのみ設ける場合で説明したが、すべての半導体チップが中継電源配線を有するものであっても構わない。さらに、この半導体チップの接合構造は、表示パネルの場合に限らず、相互に直交する方向に延出された配線を有する配線基板に対して適用することが可能である。
【００４１】
【発明の効果】
以上説明したように、この発明によれば、半導体チップに中継配線（中継電源配線）を設けているので、中継配線（中継電源配線）に相当する配線を配線基板（表示パネル）の半導体チップ搭載内を通るように設ける必要がなく、したがってそれに対応する分だけ半導体チップ搭載領域の幅つまり半導体チップの幅を小さくすることができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態における液晶表示装置の平面図。
【図２】図１に示す液晶表示装置の右辺部の拡大平面図。
【図３】図２に示す液晶表示パネルの右辺部の上側の半導体チップ搭載領域の部分の一部の拡大透過平面図。
【図４】図２に示す液晶表示パネルの右辺部の下側の半導体チップ搭載領域の部分の一部の拡大透過平面図。
【図５】図３に示す液晶表示パネルの半導体チップ搭載領域に搭載される半導体チップのバンプ電極位置を示すための拡大透過平面図。
【図６】図４に示す液晶表示パネルの半導体チップ搭載領域に搭載される半導体チップのバンプ電極位置を示すための拡大透過平面図。
【図７】図６に示す半導体チップを半導体チップ搭載領域に搭載した状態における半導体チップのダミー電極および下ガラス基板のダミー端子の部分の拡大平面図。
【図８】図７のＡ−Ａ線に沿う断面図。
【図９】この発明の第２実施形態における図７同様の拡大平面図。
【図１０】図９のＢ−Ｂ線に沿う断面図。
【図１１】この発明の第３実施形態における図７同様の拡大平面図。
【図１２】図１１のＣ−Ｃ線に沿う断面図。
【図１３】この発明の第４実施形態における図７同様の拡大平面図。
【図１４】図１３のＤ−Ｄ線に沿う断面図。
【図１５】この発明の第５実施形態における図７同様の拡大平面図。
【図１６】図１５のＥ−Ｅ線に沿う断面図。
【図１７】従来の液晶表示装置の一例の平面図。
【図１８】図１７に示す液晶表示装置の右辺部の拡大平面図。
【図１９】図１８に示す液晶表示パネルの右辺部の上側の半導体チップ搭載領域の部分の一部の拡大透過平面図。
【図２０】図１８に示す液晶表示パネルの右辺部の下側の半導体チップ搭載領域の部分の一部の拡大透過平面図。
【図２１】図１９および図２０に示す液晶表示パネルの半導体チップ搭載領域に搭載される半導体チップのバンプ電極位置を示すための拡大透過平面図。
【図２２】半導体チップを半導体チップ搭載領域に搭載した状態における半導体チップのダミー電極および下ガラス基板のダミー端子の部分の拡大平面図。
【図２３】図２２のＦ−Ｆ線に沿う断面図。
【符号の説明】
１ 液晶表示パネル
２ 下ガラス基板
３ 上ガラス基板
４、５ 半導体チップ
６ 表示領域
７ 出力配線
８ フレキシブル配線基板
９ 入力配線
１１ 半導体チップ搭載領域
１２ 出力端子
１３ ダミー端子
１４ 入力端子
１５、１５ａ 電源端子
２１ 出力電極
２２ ダミー電極
２３ 入力電極
２４、２４ａ 電源電極
３２ 下地金属層
３３ 異方性導電接着剤
４１ 中継電源端子
４２、４３ 分断電源配線
４４ 中継電源電極
４５ 中継電源配線
４７ 絶縁膜
【発明の属する技術分野】
この発明は半導体チップの接合構造およびその構造を備えた表示装置に関する。
【０００２】
【従来の技術】
図１７は従来の液晶表示装置の一例の平面図を示し、図１８は図１７に示す液晶表示装置の右辺部の拡大平面図を示したものである。この液晶表示装置はアクティブマトリクス型の液晶表示パネル１を備えている。液晶表示パネル１は、下ガラス基板２と上ガラス基板３とがほぼ方形枠状のシール材（図示せず）を介して貼り合わされ、その間に液晶（図示せず）が封入されたものからなっている。この場合、下ガラス基板２の右辺部および下辺部は上ガラス基板３から突出されている。
【０００３】
下ガラス基板２の右側の突出部２ａの上面の所定の２箇所に直列的に設けられた長方形状の半導体チップ搭載領域１１（図１９および図２０参照）には長方形状の半導体チップ４が異方性導電接着剤（図示せず）を介して搭載されている。下ガラス基板２の下側の突出部２ｂの上面の所定の３箇所に直列的に設けられた長方形状の半導体チップ搭載領域には長方形状の半導体チップ５が異方性導電接着剤（図示せず）を介して搭載されている。半導体チップ４、５は、液晶駆動用のＬＳＩなどからなっている。
【０００４】
下ガラス基板２の上面において二点鎖線で囲まれた表示領域６には、図示していないが、複数の走査線が左右方向に延びて設けられているとともに、複数のデータ線が上下方向に延びて設けられている。走査線の右端部は、下ガラス基板２の上面の所定の箇所に設けられた出力配線７を介して右側の２つの半導体チップ４に接続されている。したがって、右側の半導体チップ４は複数の走査線に電圧を供給する走査線駆動用のものである。データ線の下端部は、下ガラス基板２の上面の所定の箇所に設けられた出力配線（図示せず）を介して下側の３つの半導体チップ５に接続されている。したがって、下側の半導体チップ５は複数のデータ線に電圧を供給するデータ線駆動用のものである。
【０００５】
下ガラス基板２の下側の突出部２ｂの上面において半導体チップ５搭載領域の外側にはフレキシブル配線基板８の一端部下面が異方性導電接着剤（図示せず）を介して接合されている。フレキシブル配線基板８と右側の２つの半導体チップ４とは、下ガラス基板２の右側の突出部２ａの上面の所定の箇所に設けられた入力配線９を介して後で詳述するように接続されている。フレキシブル配線基板８と下側の３つの半導体チップ５とは、下ガラス基板２の下側の突出部２ｂの上面の所定の箇所に設けられた入力配線（図示せず）を介して接続されている。
【０００６】
次に、図１９は図１８に示す液晶表示パネル１の上側の半導体チップ４搭載領域の部分の一部の拡大透過平面図を示し、図２０は図１８に示す液晶表示パネル１の下側の半導体チップ４搭載領域の部分の一部の拡大透過平面図を示したものである。図１９および図２０において、下ガラス基板２の突出部２ａの上面において一点鎖線で囲まれた領域１１は、半導体チップ４が搭載される半導体チップ搭載領域である。
【０００７】
図１９および図２０に示す半導体チップ搭載領域１１内の基本的な構造は同じであるので、この基本的な構造について図１９を参照して説明する。図１９において、半導体チップ搭載領域１１内の上辺部の左側を除く部分には、複数の出力配線７の一部からなる出力端子１２が２列で千鳥状に設けられている。出力配線７は、下ガラス基板２の突出部２ａの端面まで延ばされている。
【０００８】
ここで、出力配線７を下ガラス基板２の突出部２ａの端面まで延ばしている理由について説明する。液晶表示パネル１を製造する場合、複数個の下ガラス基板２に対応する大きさの大型ガラス基板を用意し、この大型ガラス基板の下ガラス基板２形成領域の周囲に陽極酸化用給電線を出力配線７に接続させて設け、陽極酸化処理を行うことにより、特に、出力配線７に接続された走査線の表面に陽極酸化膜を形成し、これにより絶縁耐圧の向上を図ることがある。このような場合、大型ガラス基板を切断して個々の下ガラス基板２を得ると、出力配線７は下ガラス基板２の突出部２ａの端面まで延ばされる。
【０００９】
図１９において、半導体チップ搭載領域１１内の下辺部の左側を除く部分には複数のダミー端子１３が１列に設けられている。ダミー端子１３の役目については、後で説明する。
【００１０】
図１９において、半導体チップ搭載領域１１内の左辺部の上側および左側には複数（図示の場合、６個）の入力端子１４が設けられている。半導体チップ搭載領域１１内の左辺部の下側および左側には複数（図示の場合、３個）の電源端子１５が設けられている。そして、図１９に示す６個の入力端子１４および３個の電源端子１５は、その左側に設けられた６本の入力配線１６および３本の電源配線１７を介して図２０に示す６個の入力端子１４および３個の電源端子１５に接続されている。この場合、６本の入力配線１６および３本の電源配線１７は、図２０に示す半導体チップ搭載領域１１内の幅方向ほぼ中央部を通るように設けられている。
【００１１】
図２０に示す６個の入力端子１４および３個の電源端子１５は、その左側に設けられた６本の入力配線１８および３本の電源配線１９を介して図１８に示すフレキシブル配線基板８に接続されている。したがって、図１８に示す入力配線９は、両半導体チップ搭載領域１１内の入力端子１４および電源端子１５と、入力配線１６、１８と、電源配線１７、１９とからなっている。なお、図１９および図２０において、入力配線１６および電源配線１７は出力配線７と交差するが、出力配線７は絶縁膜３１（図２３参照）下に設けられ、入力配線１６および電源配線１７は同絶縁膜３１上に設けられているので、ショートすることはない。
【００１２】
次に、図２１は図１９および図２０に示す液晶表示パネル１の半導体チップ搭載領域１１に搭載される半導体チップ４のバンプ電極位置を示すための拡大透過平面図を示したものである。半導体チップ４の下面の上辺部の左側を除く部分には複数の出力電極２１が２列で千鳥状に設けられ、下辺部の左側を除く部分には複数のダミー電極２２が１列に設けられ、左辺部の上側および左側には６組の入力電極２３が設けられ、左辺部の下側および左側には３組の電源電極２４が設けられている。そして、半導体チップ４を半導体チップ搭載領域１１に異方性導電接着剤（図示せず）を介して搭載した状態では、半導体チップ４の各電極２１〜２４は、半導体チップ搭載領域１１内の各端子１２〜１５に接続されている。なお、ダミー電極２２の役目については、後で説明する。
【００１３】
次に、半導体チップ４を半導体チップ搭載領域１１に異方性導電接着剤を介して搭載した状態における半導体チップ４のダミー電極２２および下ガラス基板２のダミー端子１３の部分について、図２２および図２３を参照して説明する。下ガラス基板２の上面には出力配線７が設けられ、その上面全体には絶縁膜３１が設けられ、その上面にダミー端子１３が設けられている。半導体チップ４のダミー電極２２の根元下には下地金属層３２が設けられている。異方性導電接着剤３３は、接着剤３４中に導電性粒子３５を混入したものからなっている。そして、半導体チップ４を半導体チップ搭載領域１１に異方性導電接着剤３３を介して搭載（熱圧着）すると、ダミー電極２２がダミー端子１３に導電性粒子３５を介して導電接続されるとともに、半導体チップ４が半導体チップ搭載領域１１に接着剤３４を介して接着される。
【００１４】
ここで、ダミー電極２２およびダミー端子１３の役目について説明する。その役目とは、半導体チップ４を半導体チップ搭載領域１１に異方性導電接着剤３３を介して搭載するときの圧力が半導体チップ４下の異方性導電接着剤３３に均一に加わるようにすることである。すなわち、ダミー電極２２およびダミー端子１３は、出力電極２１および出力端子１２と協働して、搭載時の圧力バランスを均等にするためのものである。
【００１５】
ところで、上記構成の液晶表示装置では、図２０に示すように、６本の入力配線１６および３本の電源配線１７を半導体チップ搭載領域１１内の幅方向ほぼ中央部を通るように設けているので、下ガラス基板２の突出部２ａの幅（結果的には額縁の幅）を小さくすることができる。
【００１６】
【発明が解決しようとする課題】
しかしながら、従来のこのような液晶表示装置では、下ガラス基板２の突出部２ａの幅を小さくすることができる反面、６本の入力配線１６および３本の電源配線１７を半導体チップ搭載領域１１内の幅方向ほぼ中央部を通るように設けているので、半導体チップ搭載領域１１の幅が大きくなり、ひいては半導体チップ４の幅が大きくなってしまうという問題があった。
この発明の課題は、半導体チップ搭載領域の幅つまり半導体チップの幅を小さくすることである。
【００１７】
【課題を解決するための手段】
請求項１に記載の発明は、一辺部上に半導体チップ搭載領域を有し、かつ、複数の第一の配線および絶縁膜を介して前記第一の配線と交差する方向に延出された複数の第二の配線を有する配線基板と、前記配線基板の前記半導体チップ搭載領域に搭載され前記各第一の配線に接続される複数の第一の電極、前記各第二の配線に接続される複数の第二の電極、および前記第一の配線および第二の配線のいずれにも接続されない複数のダミー電極を有する半導体チップとを備えた半導体装置の接合構造において、前記半導体チップに、少なくとも一部が前記ダミー電極が配列された配列領域に平面的に重合され、前記配線基板の第一の配線のいずれかに接続される中継配線を設けたものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記中継配線の少なくとも一部を前記ダミー電極よりも幅広としたものである。
請求項３に記載の発明は、請求項１または２に記載の発明において、前記中継配線の近傍に、前記ダミー電極に接続され、かつ、他のいずれの回路にも接続されない下地金属層を設けたものである。
請求項４に記載の発明は、請求項３に記載の発明において、前記下地金属層を前記中継配線の両側に対向して設けたものである。
請求項５に記載の発明は、請求項３に記載の発明において、前記中継配線を前記複数のダミー電極の根元下を除く部分に設けたものである。
請求項６に記載の発明は、請求項３に記載の発明において、前記中継配線を前記下地金属層と同一の材料によって形成したものである。
請求項７に記載の発明は、一辺部上に半導体チップ搭載領域を有し、かつ、複数の電源配線および絶縁膜を介して前記電源配線と交差する方向に延出された複数の出力配線を有する表示パネルと、前記表示パネルの前記半導体チップ搭載領域に搭載され、前記各電源配線に接続される複数の電源電極、前記各出力配線に接続される複数の出力電極、および前記電源配線および出力配線のいずれにも接続されない複数のダミー電極を有する半導体チップとを備えた表示装置において、前記半導体チップに、少なくとも一部が前記ダミー電極が配列された配列領域に平面的に重合され、かつ、前記表示パネルの電源配線のいずれかに接続される中継電源配線を設けたものである。
請求項８に記載の発明は、請求項７に記載の発明において、前記半導体チップの前記中継電源配線の近傍に前記各ダミー電極に接続される下地金属層を設けたものである。
請求項９に記載の発明は、請求項８に記載の発明において、前記下地金属層を他のいずれの回路にも接続しないようにしたものである。
請求項１０に記載の発明は、請求項７に記載の発明において、前記中継電源配線の少なくとも一部を前記ダミー電極より幅広としたものである。
請求項１１に記載の発明は、請求項７に記載の発明において、前記表示パネルの一辺部上に、前記各半導体チップの出力電極に接続される出力配線を当該一辺部の端面まで延ばして設けたものである。
請求項１２に記載の発明は、請求項１１に記載の発明において、前記出力配線に陽極酸化用配線を兼ねさせたものである。
請求項１３に記載の発明は、請求項１１または１２に記載の発明において、前記表示パネルの前記半導体チップ搭載領域上に、前記半導体チップの各ダミー電極に接続される複数のダミー端子を設け、前記出力配線を相隣接する前記ダミー端子間に設けたものである。
そして、この発明によれば、半導体チップに中継配線（中継電源配線）を設けているので、中継配線（中継電源配線）に相当する配線を配線基板（表示パネル）の半導体チップ搭載内を通るように設ける必要がなく、したがってそれに対応する分だけ半導体チップ搭載領域の幅つまり半導体チップの幅を小さくすることができる。
【００１８】
【発明の実施の形態】
図１はこの発明の第１実施形態における液晶表示装置の平面図を示し、図２は図１に示す液晶表示装置の右辺部の拡大平面図を示し、図３は図２に示す液晶表示パネルの上側の半導体チップ搭載領域の部分の一部の拡大透過平面図を示し、図４は図２に示す液晶表示パネルの下側の半導体チップ搭載領域の部分の一部の拡大透過平面図を示したものである。なお、これらの図において、説明の便宜上、図１７〜図２０に示す従来のものと同一名称部分には同一の符号を付して説明することとする。
【００１９】
図１および図２に示すように、この液晶表示装置はアクティブマトリクス型の液晶表示パネル１を備えている。液晶表示パネル１は、下ガラス基板２と上ガラス基板３とがほぼ方形枠状のシール材（図示せず）を介して貼り合わされ、その間に液晶（図示せず）が封入されたものからなっている。この場合、下ガラス基板２の右辺部および下辺部は上ガラス基板３から突出されている。
【００２０】
下ガラス基板（配線基板）２の右側の突出部２ａの上面の所定の２箇所に直列的に設けられた長方形状の半導体チップ搭載領域１１（図３および図４参照）には長方形状の半導体チップ４が異方性導電接着剤（図示せず）を介して搭載されている。下ガラス基板２の下側の突出部２ｂの上面の所定の３箇所に直列的に設けられた長方形状の半導体チップ搭載領域には長方形状の半導体チップ５が異方性導電接着剤（図示せず）を介して搭載されている。半導体チップ４、５は、液晶駆動用のＬＳＩなどからなっている。
【００２１】
下ガラス基板２の上面において二点鎖線で囲まれた表示領域６には、図示していないが、複数の走査線が左右方向に延びて設けられているとともに、複数のデータ線が上下方向に延びて設けられている。走査線の右端部は、下ガラス基板２の上面の所定の箇所に設けられた出力配線７を介して右側の２つの半導体チップ４に接続されている。したがって、右側の半導体チップ４は複数の走査線に電圧を供給する走査線駆動用のものである。データ線の下端部は、下ガラス基板２の上面の所定の箇所に設けられた出力配線（図示せず）を介して下側の３つの半導体チップ５に接続されている。したがって、下側の半導体チップ５は複数のデータ線に電圧を供給するデータ線駆動用のものである。
【００２２】
下ガラス基板２の下側の突出部２ｂの上面において半導体チップ５搭載領域の外側にはフレキシブル配線基板８の一端部下面が異方性導電接着剤（図示せず）を介して接合されている。フレキシブル配線基板８と右側の２つの半導体チップ４とは、下ガラス基板２の右側の突出部２ａの上面の所定の箇所に設けられた入力配線９を介して後で詳述するように接続されている。フレキシブル配線基板８と下側の３つの半導体チップ５とは、下ガラス基板２の下側の突出部２ｂの上面の所定の箇所に設けられた入力配線（図示せず）を介して接続されている。
【００２３】
次に、図３および図４に示すように、下ガラス基板２の突出部２ａの上面において一点鎖線で囲まれた領域１１は、半導体チップ４が搭載される半導体チップ搭載領域である。この場合も、図３および図４に示す半導体チップ搭載領域１１内の基本的な構造は同じであるので、この基本的な構造について図３を参照して説明する。図３において、半導体チップ搭載領域１１内の上辺部の左側を除く部分には、複数の出力配線（第二の配線）７の一部からなる出力端子１２が２列で千鳥状に設けられている。出力配線７は、下ガラス基板２の突出部２ａの端面まで延ばされている。
【００２４】
図３において、半導体チップ搭載領域１１内の下辺部の左側を除く部分には複数のダミー端子１３が１列に設けられている。なお、この場合、後でも説明するが、相隣接するダミー端子１３間には出力配線７が２本ずつ設けられている。また、図４に示す半導体チップ搭載領域１１の場合には、その内部の下辺部の右側に中継電源端子４１が設けられている。
【００２５】
図３において、半導体チップ搭載領域１１内の左辺部の上側および左側には複数（図示の場合、６個）の入力端子１４が設けられている。半導体チップ搭載領域１１内の左辺部の下側および左側には複数（図示の場合、３個）の電源端子１５、１５ａが設けられている。そして、図３に示す６個の入力端子１４および所定の２個の電源端子１５は、その左側に設けられた６本の入力配線１６および２本の電源配線（第一の配線）１７を介して図４に示す６個の入力端子１４および所定の２個の電源端子１５に接続されている。この場合、６本の入力配線１６および２本の電源配線１７は、図４に示す半導体チップ搭載領域１１内の幅方向ほぼ中央部を通るように設けられている。
【００２６】
図３に示す残りの１個の電源端子（第一の配線）１５ａは、その左側に設けられた分断電源配線４２を介して図４に示す中継電源端子４１に接続されている。したがって、この場合、図３に示す残りの１個の電源端子１５ａは、図４に示す残りの１個の電源端子１５ａと直接的には接続されていない。
【００２７】
図４に示す６個の入力端子１４および所定の２個の電源端子１５は、その左側に設けられた６本の入力配線１８および２本の電源配線１９を介して図２に示すフレキシブル配線基板８に接続されている。図４に示す残りの１個の電源端子１５ａは、その左側に設けられた分断電源配線４３を介して図２に示すフレキシブル配線基板８に接続されている。したがって、図２に示す入力配線９は、両半導体チップ搭載領域１１内の入力端子１４、電源端子１５、１５ａおよび中継電源端子４１と、入力配線１６、１８と、電源配線１７、１９と、分断電源配線４２、４３とからなっている。なお、図３および図４において、入力配線１６および電源配線１７は出力配線７と交差するが、出力配線７は絶縁膜３１（図８参照）下に設けられ、入力配線１６および電源配線１７は同絶縁膜３１上に設けられているので、ショートすることはない。
【００２８】
次に、図５および図６はそれぞれ図３および図４に示す液晶表示パネル１の半導体チップ搭載領域１１に搭載される半導体チップ４のバンプ電極位置を示すための拡大透過平面図を示したものである。この場合、図５および図６に示す半導体チップ４の基本的な構造は同じであるので、この基本的な構造について図５を参照して説明する。図５において、半導体チップ４の下面の上辺部の左側を除く部分には複数の出力電極（第二の電極）２１が２列で千鳥状に設けられ、下辺部の左側を除く部分には複数のダミー電極２２が１列に設けられ、左辺部の上側および左側には６組の入力電極２３が設けられ、左辺部の下側および左側には３組の電源電極（第一の電極）２４、２４ａが設けられている。そして、半導体チップ４を半導体チップ搭載領域１１に異方性導電接着剤（図示せず）を介して搭載した状態では、半導体チップ４の各電極２１〜２４、２４ａは、半導体チップ搭載領域１１内の各端子１２〜１５、１５ａに接続されている。
【００２９】
図６に示す半導体チップ４の場合には、以上の各電極２１〜２４、２４ａのほかに、その下面の下辺部の右側に１組の中継電源電極４４が設けられ、複数のダミー電極２２の根元下に、所定の１組の電源電極２４ａと１組の中継電源電極４４とを接続する中継電源配線（中継配線）４５が設けられている。そして、この半導体チップ４を半導体チップ搭載領域１１に異方性導電接着剤（図示せず）を介して搭載した状態では、特に、半導体チップ４の中継電源電極４４は、図４に示す半導体チップ搭載領域１１内の中継電源端子４１に接続され、半導体チップ４の所定の電源電極２４ａは、図４に示す半導体チップ搭載領域１１内の所定の電源端子１５ａに接続されている。したがって、この状態では、図３に示す所定の電源端子１５ａは、分断電源配線４２、図４に示す中継電源端子４１、図６に示す中継電源電極４４、中継電源配線４５、所定の電源電極２４ａ、図４に示す所定の電源端子１５ａ、分断電源配線４３を介して、図２に示すフレキシブル配線基板８に接続されている。
【００３０】
次に、図６に示す半導体チップ４を半導体チップ搭載領域１１に異方性導電接着剤を介して搭載した状態における半導体チップ４のダミー電極２２および下ガラス基板２のダミー端子１３の部分について、図７および図８を参照して説明する。下ガラス基板２の上面には出力配線７が設けられ、その上面全体には絶縁膜３１が設けられ、その上面にダミー端子１３が設けられている。この場合、相隣接するダミー端子１３間には出力配線７が２本ずつ設けられているが、その理由については後で説明する。半導体チップ４の下面の下辺部の所定の箇所には下地金属層を兼ねた中継電源配線４５が設けられ、その下面全体には所定の箇所に開口部４６を有する絶縁膜４７が設けられ、絶縁膜４７の開口部４６を介して露出された中継電源配線４５の下面にはダミー電極２２が設けられている。中継電源配線４５は、図６に図示されるようにダミー電極２２の配列方向に沿って、ダミー電極２２の幅よりも幅広に形成されている。異方性導電接着剤３３は、接着剤３４中に導電性粒子３５を混入したものからなっている。そして、半導体チップ４を半導体チップ搭載領域１１に異方性導電接着剤３３を介して搭載（熱圧着）すると、ダミー電極２２がダミー端子１３に導電性粒子３５を介して導電接続されるとともに、半導体チップ４が半導体チップ搭載領域１１に接着剤３４を介して接着される。
【００３１】
以上のように、この液晶表示装置では、下ガラス基板２の突出部２ａ上において２つの半導体チップ搭載領域１１のうち前段側のつまり図４に示す半導体チップ搭載領域１１の前段側（図４において左側）および２つの半導体チップ搭載領域１１内の互いに隣接する部分間に分断電源配線４３、４２を設け、２つの半導体チップ４のうち前段側のつまり図６に示す半導体チップ４の下面側にその両側における分断電源配線４３、４２を接続するための中継電源配線４５を設けているので、中継電源配線４５に相当する電源配線を前段側のつまり図４に示す半導体チップ搭載領域１１内を通るように設ける必要がなく、したがってそれに対応する分だけ半導体チップ搭載領域１１の幅つまり半導体チップ４の幅を小さくすることができる。また、半導体チップ搭載領域１１の幅つまり半導体チップ４の幅を小さくした分だけ、下ガラス基板２の突出部２ａの幅（結果的には額縁の幅）を小さくすることができる。
【００３２】
ここで、図３、図４、図７および図８に示すように、相隣接するダミー端子１３間に出力配線７を２本ずつ設けている理由について説明する。図８に示すように、絶縁膜４７の開口部４６を介して露出された中継電源配線４５の下面に設けられたダミー電極２２は、導電性粒子３５を介してダミー端子１３に導電接続されている。したがって、ダミー端子１３は中継電源配線４５と同電位となっている。このため、図２３に示す従来の場合のように、ダミー端子１３の近傍に出力配線７を設けると、両者間の電圧差が高いことから、電気的リークを起こしてしまう。これに対し、この実施形態の場合には、相隣接するダミー端子１３間に出力配線７を２本ずつ設け、出力配線７をダミー端子１３からなるべく離しているので、電気的リークが起こらないようにすることができる。
【００３３】
しかしながら、出力配線７（つまり半導体チップ４の出力電極２１）のピッチが小さくなり、出力配線７とダミー端子１３との水平方向の間隔が３０μｍ程度以下と小さくなった場合には、出力配線７がダミー端子１３に接触したり、両者の間隔が実質的な接触状態となり、電気的リークを起こしてしまうことがある。そこで、次に、このような不都合を解消することができるこの発明の第２〜第５実施形態について説明する。
【００３４】
図９はこの発明の第２実施形態における図７同様の拡大平面図を示し、図１０は図９のＢ−Ｂ線に沿う断面図を示したものである。この実施形態では、半導体チップ４の下面の下辺部の所定の箇所に中継電源配線４５が設けられ、その下面全体に絶縁膜４７が設けられ、中継電源配線４５下の絶縁膜４７の下面に下地金属層３２およびダミー電極２２が設けられている。下地金属層３２は、ダミー電極２２とほぼ同一サイズの形状および面積を有しており、それぞれが他の回路とは切り離されて独立したオープン状態とされている。このようにすると、ダミー電極２２は中継電源配線４５と電気的に絶縁されているので、仮に、出力配線７とダミー端子１３が実質的な接触状態となったとしても、ダミー端子１３と出力配線７との間で電気的リークが起こらないようにすることができる。
【００３５】
次に、図１１はこの発明の第３実施形態における図７同様の拡大平面図を示し、図１２は図１１のＣ−Ｃ線に沿う断面図を示したものである。この実施形態では、半導体チップ４の下面の下辺部の所定の箇所に中継電源配線４５が設けられている。この実施形態においても、中継電源配線は４５はダミー電極２２の配列方向に沿って、該ダミー電極の配列領域に平面的に重合するように形成されている。ここで、ダミー電極の配列領域とは、図１１において、ダミー電極２２の上縁部相互を結んだ直線と下縁部相互を結んだ直線との間の領域と定義する。しかし、この場合、中継電源配線４５のダミー電極２２に対応する部分における両側は切り欠かれ、切欠部５１となっている。すなわち、中継電源配線４５の幅は、ダミー電極２２間では各ダミー電極２２の幅よりも広く形成されているが、ダミー電極２２と対応する部分の幅は他の部分よりも狭く形成されており、当該幅狭の部分はダミー電極２２の根元下のほぼ中央部に配置されている。
【００３６】
半導体チップ４の下面の切欠部５１の部分には下地金属層３２が設けられている。下地金属層３２は、中継電源配線４５の幅方向両側において、連結部３２ａで相互に接続されてはいるが、他の回路とは切り離されたオープン状態とされている。相対向する下地金属層３２の相対向する部分を除く下面全体には絶縁膜４７が設けられている。すなわち、中継電源配線４５の表面および連結部３２ａの表面は絶縁膜４７で覆われている。相対向する下地金属層３２の各下面およびその間における絶縁膜４７の下面にはダミー電極２２が設けられている。この場合、中継電源配線４５の幅方向で相対向する下地金属層３２は分離されているが、電解メッキによりメッキ層が等方的に形成されるので、絶縁膜４７の下面にもダミー電極２２が形成される。そして、この場合も、ダミー電極２２は中継電源配線４５と電気的に絶縁されており、また、ダミー電極２２が接続されている下地金属層３２は、他の回路から切り離されたオープン状態とされているので、仮に、出力配線７とダミー端子１３が実質的な接触状態となったとしても、ダミー端子１３と出力配線７との間で電気的リークが起こらないようにすることができる。
【００３７】
ここで、図１０に示す第２実施形態の場合には、絶縁膜４７の下面に下地金属層３２を介してダミー電極２２を設けているので、ダミー電極２２の剪断強度が低下するおそれがある。これに対し、図１２に示す第３実施形態の場合には、半導体チップ４の下面に下地金属層３２を介してダミー電極２２を設けているので、ダミー電極２２の剪断強度を向上することができる。また、図１０に示す第２実施形態の場合には、中継電源配線４５と下地金属層３２とを別々の工程で形成することとなるが、図１２に示す第３実施形態の場合には、中継電源配線４５を下地金属層３２と同一の材料によって下地金属層３２の形成と同時に形成することができる。なお、第３実施形態において、各下地金属層３２は、連結部３２ａで連結せず、個々に独立した島状に形成してもよい。
【００３８】
次に、図１３はこの発明の第４実施形態における図７同様の拡大平面図を示し、図１４は図１３のＤ−Ｄ線に沿う断面図を示したものである。この実施形態では、半導体チップ４の下面の下辺部の所定の箇所に中継電源配線４５が設けられている。この場合、中継電源配線４５のダミー電極２２に対応する部分における所定の一方側は切り欠かれ、切欠部５２となっている。すなわち、中継電源配線４５は複数のダミー電極２２の根元下を除く部分に設けられている。中継電源配線４５の表面は絶縁膜４７によって覆われている。半導体チップ４の下面の切欠部５２の部分には下地金属層３２およびダミー電極２２が設けられている。下地金属層３２は、中継電源配線４５の幅方向一方側に設けられた連結部３２ａで相互に接続されている。したがって、この場合も、ダミー電極２２は中継電源配線４５と電気的に絶縁されている。また、中継電源配線４５を下地金属層３２と同一の材料によって下地金属層３２の形成と同時に形成することができる。
【００３９】
次に、図１５はこの発明の第５実施形態における図７同様の拡大平面図を示し、図１６は図１５のＥ−Ｅ線に沿う断面図を示したものである。この実施形態では、半導体チップ４の下面の下辺部の所定の箇所に中継電源配線４５が設けられている。この場合、中継電源配線４５のダミー電極２２に対応する部分には開口部５３が設けられている。すなわち、中継電源配線４５は複数のダミー電極２２の根元下を除く部分に設けられている。中継電源配線４５の表面は絶縁膜４７によって覆われている。半導体チップ４の下面の開口部５３の部分には下地金属層３２およびダミー電極２２が設けられている。したがって、この場合も、ダミー電極２２は中継電源配線４５と電気的に絶縁されている。
【００４０】
なお、上記第２〜第５実施形態において、中継電源配線４５とダミー端子１３は電気的に絶縁されているので、出力配線７を、図１８および図１９に示す従来の場合と同様に配置するようにしてもよい。また、上記説明では、中継電源配線４５を幅広の１本とした場合について説明したが、これに限らず、複数本に分割するようにしてもよい。このようにした場合には、絶縁膜４７にクラックが発生するのを防止することができる。また、ダミー電極が複数列に形成されている半導体チップでは、該半導体チップに中継電源配線を複数本設けることができる。また、上記説明では、この発明を液晶表示パネル１の図１における右辺部の部分に適用した場合について説明したが、これに限らず、液晶表示パネル１の図１における下辺部の部分にも適用することが可能であるし、また、中継電源配線を半導体チップの一方にのみ設ける場合で説明したが、すべての半導体チップが中継電源配線を有するものであっても構わない。さらに、この半導体チップの接合構造は、表示パネルの場合に限らず、相互に直交する方向に延出された配線を有する配線基板に対して適用することが可能である。
【００４１】
【発明の効果】
以上説明したように、この発明によれば、半導体チップに中継配線（中継電源配線）を設けているので、中継配線（中継電源配線）に相当する配線を配線基板（表示パネル）の半導体チップ搭載内を通るように設ける必要がなく、したがってそれに対応する分だけ半導体チップ搭載領域の幅つまり半導体チップの幅を小さくすることができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態における液晶表示装置の平面図。
【図２】図１に示す液晶表示装置の右辺部の拡大平面図。
【図３】図２に示す液晶表示パネルの右辺部の上側の半導体チップ搭載領域の部分の一部の拡大透過平面図。
【図４】図２に示す液晶表示パネルの右辺部の下側の半導体チップ搭載領域の部分の一部の拡大透過平面図。
【図５】図３に示す液晶表示パネルの半導体チップ搭載領域に搭載される半導体チップのバンプ電極位置を示すための拡大透過平面図。
【図６】図４に示す液晶表示パネルの半導体チップ搭載領域に搭載される半導体チップのバンプ電極位置を示すための拡大透過平面図。
【図７】図６に示す半導体チップを半導体チップ搭載領域に搭載した状態における半導体チップのダミー電極および下ガラス基板のダミー端子の部分の拡大平面図。
【図８】図７のＡ−Ａ線に沿う断面図。
【図９】この発明の第２実施形態における図７同様の拡大平面図。
【図１０】図９のＢ−Ｂ線に沿う断面図。
【図１１】この発明の第３実施形態における図７同様の拡大平面図。
【図１２】図１１のＣ−Ｃ線に沿う断面図。
【図１３】この発明の第４実施形態における図７同様の拡大平面図。
【図１４】図１３のＤ−Ｄ線に沿う断面図。
【図１５】この発明の第５実施形態における図７同様の拡大平面図。
【図１６】図１５のＥ−Ｅ線に沿う断面図。
【図１７】従来の液晶表示装置の一例の平面図。
【図１８】図１７に示す液晶表示装置の右辺部の拡大平面図。
【図１９】図１８に示す液晶表示パネルの右辺部の上側の半導体チップ搭載領域の部分の一部の拡大透過平面図。
【図２０】図１８に示す液晶表示パネルの右辺部の下側の半導体チップ搭載領域の部分の一部の拡大透過平面図。
【図２１】図１９および図２０に示す液晶表示パネルの半導体チップ搭載領域に搭載される半導体チップのバンプ電極位置を示すための拡大透過平面図。
【図２２】半導体チップを半導体チップ搭載領域に搭載した状態における半導体チップのダミー電極および下ガラス基板のダミー端子の部分の拡大平面図。
【図２３】図２２のＦ−Ｆ線に沿う断面図。
【符号の説明】
１ 液晶表示パネル
２ 下ガラス基板
３ 上ガラス基板
４、５ 半導体チップ
６ 表示領域
７ 出力配線
８ フレキシブル配線基板
９ 入力配線
１１ 半導体チップ搭載領域
１２ 出力端子
１３ ダミー端子
１４ 入力端子
１５、１５ａ 電源端子
２１ 出力電極
２２ ダミー電極
２３ 入力電極
２４、２４ａ 電源電極
３２ 下地金属層
３３ 異方性導電接着剤
４１ 中継電源端子
４２、４３ 分断電源配線
４４ 中継電源電極
４５ 中継電源配線
４７ 絶縁膜
Claims (13)
- 一辺部上に半導体チップ搭載領域を有し、かつ、複数の第一の配線および絶縁膜を介して前記第一の配線と交差する方向に延出された複数の第二の配線を有する配線基板と、前記配線基板の前記半導体チップ搭載領域に搭載され前記各第一の配線に接続される複数の第一の電極、前記各第二の配線に接続される複数の第二の電極、および前記第一の配線および第二の配線のいずれにも接続されない複数のダミー電極を有する半導体チップとを備えた半導体装置の接合構造において、前記半導体チップに、少なくとも一部が前記ダミー電極が配列された配列領域に平面的に重合され、前記配線基板の第一の配線のいずれかに接続される中継配線が設けられていることを特徴とする半導体チップの接合構造。
- 請求項１に記載の発明において、前記中継配線は、少なくとも一部が前記ダミー電極よりも幅広に設けられていることを特徴とする半導体チップの接合構造。
- 請求項１または２に記載の発明において、前記中継配線の近傍に、前記ダミー電極に接続され、かつ、他のいずれの回路にも接続されない下地金属層が設けられていることを特徴とする半導体チップの接合構造。
- 請求項３に記載の発明において、前記下地金属層は前記中継配線の両側に対向して設けられていることを特徴とする半導体チップの接合構造。
- 請求項３に記載の発明において、前記中継配線は前記複数のダミー電極の根元下を除く部分に設けられていることを特徴とする半導体チップの接合構造。
- 請求項３に記載の発明において、前記中継配線は前記下地金属層と同一の材料によって形成されていることを特徴とする半導体チップの接合構造。
- 一辺部上に半導体チップ搭載領域を有し、かつ、複数の電源配線および絶縁膜を介して前記電源配線と交差する方向に延出された複数の出力配線を有する表示パネルと、前記表示パネルの前記半導体チップ搭載領域に搭載され、前記各電源配線に接続される複数の電源電極、前記各出力配線に接続される複数の出力電極、および前記電源配線および出力配線のいずれにも接続されない複数のダミー電極を有する半導体チップとを備えた表示装置において、前記半導体チップに、少なくとも一部が前記ダミー電極が配列された配列領域に平面的に重合され、かつ、前記表示パネルの電源配線のいずれかに接続される中継電源配線が設けられていることを特徴とする表示装置。
- 請求項７に記載の発明において、前記半導体チップの前記中継電源配線の近傍に前記各ダミー電極に接続される下地金属層が設けられていることを特徴とする表示装置。
- 請求項８に記載の発明において、前記下地金属層は他のいずれの回路にも接続されていないことを特徴とする表示装置。
- 請求項７に記載の発明において、前記中継電源配線は、少なくとも一部が前記ダミー電極より幅広に形成されていることを特徴とする表示装置。
- 請求項７に記載の発明において、前記表示パネルの一辺部上に、前記各半導体チップの出力電極に接続される出力配線が当該一辺部の端面まで延びて設けられていることを特徴とする表示装置。
- 請求項１１に記載の発明において、前記出力配線は陽極酸化用配線を兼ねていることを特徴とする表示装置。
- 請求項１１または１２に記載の発明において、前記表示パネルの前記半導体チップ搭載領域上に、前記半導体チップの各ダミー電極に接続される複数のダミー端子が設けられ、前記出力配線は相隣接する前記ダミー端子間に設けられていることを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000316348A JP3648596B2 (ja) | 2000-10-17 | 2000-10-17 | 半導体チップの接合構造およびその構造を備えた表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000316348A JP3648596B2 (ja) | 2000-10-17 | 2000-10-17 | 半導体チップの接合構造およびその構造を備えた表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002124537A JP2002124537A (ja) | 2002-04-26 |
| JP3648596B2 true JP3648596B2 (ja) | 2005-05-18 |
Family
ID=18795312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000316348A Expired - Fee Related JP3648596B2 (ja) | 2000-10-17 | 2000-10-17 | 半導体チップの接合構造およびその構造を備えた表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3648596B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3573150B2 (ja) | 2002-01-25 | 2004-10-06 | セイコーエプソン株式会社 | 半導体装置及びこれを含む電気光学装置 |
| JP4788100B2 (ja) * | 2003-12-19 | 2011-10-05 | セイコーエプソン株式会社 | 電気光学装置用基板、電気光学装置および電子機器 |
| JP4228948B2 (ja) | 2004-03-16 | 2009-02-25 | 日本電気株式会社 | 表示装置 |
| JP2006053338A (ja) * | 2004-08-11 | 2006-02-23 | Sanyo Electric Co Ltd | 液晶表示装置 |
| KR20060104088A (ko) * | 2005-03-29 | 2006-10-09 | 삼성전자주식회사 | 표시 장치의 회로 기판 및 이를 포함하는 표시 장치 |
| JP4540697B2 (ja) | 2007-08-31 | 2010-09-08 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| JP4472737B2 (ja) | 2007-08-31 | 2010-06-02 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置、半導体素子及び基板 |
| JP4588748B2 (ja) | 2007-09-25 | 2010-12-01 | Ｏｋｉセミコンダクタ株式会社 | Ｃｏｆパッケージ |
| US7863106B2 (en) * | 2008-12-24 | 2011-01-04 | International Business Machines Corporation | Silicon interposer testing for three dimensional chip stack |
| US9875699B2 (en) | 2013-02-26 | 2018-01-23 | Sharp Kabushiki Kaisha | Display device |
-
2000
- 2000-10-17 JP JP2000316348A patent/JP3648596B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002124537A (ja) | 2002-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3643640B2 (ja) | 表示装置及びこれに使用されるｉｃチップ | |
| US9576924B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JPH11305681A (ja) | 表示装置 | |
| JP3730037B2 (ja) | 液晶表示装置 | |
| CN112185984B (zh) | 一种阵列基板及显示面板 | |
| JP3648596B2 (ja) | 半導体チップの接合構造およびその構造を備えた表示装置 | |
| JP3800868B2 (ja) | 液晶表示装置 | |
| JP3570165B2 (ja) | 表示装置 | |
| JP4071782B2 (ja) | 半導体装置 | |
| JP4714480B2 (ja) | 液晶表示素子 | |
| JP3440238B2 (ja) | 液晶表示装置への半導体装置の実装構造およびその半導体装置 | |
| JP3580207B2 (ja) | 表示装置 | |
| KR100695642B1 (ko) | 표시장치 및 표시장치의 제조방법 | |
| JP2003195785A (ja) | マトリクスアレイ基板及びその製造方法 | |
| JP3254230B2 (ja) | 液晶ディスプレイパネルの配線構造 | |
| JP3858135B2 (ja) | 半導体装置の接合構造 | |
| JP2674033B2 (ja) | 液晶装置 | |
| JP3649050B2 (ja) | 半導体装置の接合構造 | |
| JP3778759B2 (ja) | 表示装置 | |
| JP3721858B2 (ja) | 表示パネル | |
| JP3994637B2 (ja) | 液晶表示装置 | |
| JPH11297759A (ja) | 半導体チップの実装構造および液晶表示装置 | |
| CN108614377A (zh) | 阵列基板 | |
| JP2000321589A (ja) | 表示パネル | |
| JP2006286689A (ja) | 端子構造およびその接合構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040409 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050131 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |