JPH11297759A - 半導体チップの実装構造および液晶表示装置 - Google Patents
半導体チップの実装構造および液晶表示装置Info
- Publication number
- JPH11297759A JPH11297759A JP10096484A JP9648498A JPH11297759A JP H11297759 A JPH11297759 A JP H11297759A JP 10096484 A JP10096484 A JP 10096484A JP 9648498 A JP9648498 A JP 9648498A JP H11297759 A JPH11297759 A JP H11297759A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrode terminal
- liquid crystal
- bump
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 異方性導電膜を用いたときでも電気的抵抗が
低く、かつ信頼性の高いＩＣの実装構造、およびこの実
装構造を用いた液晶表示装置を提供すること。 【解決手段】 液晶表示装置の透明基板に対して駆動用
ＩＣ１３を異方性導電膜を用いてＣＯＧ実装するにあた
って、駆動用ＩＣ１３のバンプ電極１３０をチップの辺
に沿って千鳥状に配列したので、バンプ電極１３０およ
び基板側の電極端子１６を２列に配置することができ
る。従って、バンプ電極１３０および電極端子１６を幅
広に形成できるので、いずれの方向にずれてもそれらの
重なり面積を常に広く確保できる。それ故、バンプ電極
１３０と電極端子１６との間には、異方性導電膜の導電
粒子を多数、介在させることができる。
低く、かつ信頼性の高いＩＣの実装構造、およびこの実
装構造を用いた液晶表示装置を提供すること。 【解決手段】 液晶表示装置の透明基板に対して駆動用
ＩＣ１３を異方性導電膜を用いてＣＯＧ実装するにあた
って、駆動用ＩＣ１３のバンプ電極１３０をチップの辺
に沿って千鳥状に配列したので、バンプ電極１３０およ
び基板側の電極端子１６を２列に配置することができ
る。従って、バンプ電極１３０および電極端子１６を幅
広に形成できるので、いずれの方向にずれてもそれらの
重なり面積を常に広く確保できる。それ故、バンプ電極
１３０と電極端子１６との間には、異方性導電膜の導電
粒子を多数、介在させることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップ（以
下、ＩＣという。）の実装構造、およびこの実装構造を
用いた液晶表示装置に関するものである。
下、ＩＣという。）の実装構造、およびこの実装構造を
用いた液晶表示装置に関するものである。
【０００２】
【従来の技術】フェイスダウン方式でＩＣを基板上に実
装する構造は、たとえば、図１０に示すように、液晶パ
ネルを構成する透明基板などに駆動用ＩＣ１３を異方性
導電膜（Ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｔｉ
ｖｅ ｆｉｌｍ／ＡＣＦ）を用いてＣＯＧ（Ｃｈｉｐ
ｏｎ ｇｌａｓｓ）実装するのに用いられている。この
異方性導電膜を用いた実装方法は、ファインピッチへの
対応が可能であるとともに、多接点を一括して電気的に
接続できるという利点がある。図１１（Ａ）に示すよう
に、駆動用ＩＣ１３の基板との実装面１３ａには、フェ
イスダウンボンディング用の複数のバンプ電極１３０が
チップの辺１３ｂに沿って一列に配列されている。従っ
て、バンプ電極１３０の配列に対応して、図１１（Ｂ）
に示すように、基板のＩＣ実装領域９には多数の電極端
子１６がチップの辺１３ｂに沿うように一列に配列され
ている。
装する構造は、たとえば、図１０に示すように、液晶パ
ネルを構成する透明基板などに駆動用ＩＣ１３を異方性
導電膜（Ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｔｉ
ｖｅ ｆｉｌｍ／ＡＣＦ）を用いてＣＯＧ（Ｃｈｉｐ
ｏｎ ｇｌａｓｓ）実装するのに用いられている。この
異方性導電膜を用いた実装方法は、ファインピッチへの
対応が可能であるとともに、多接点を一括して電気的に
接続できるという利点がある。図１１（Ａ）に示すよう
に、駆動用ＩＣ１３の基板との実装面１３ａには、フェ
イスダウンボンディング用の複数のバンプ電極１３０が
チップの辺１３ｂに沿って一列に配列されている。従っ
て、バンプ電極１３０の配列に対応して、図１１（Ｂ）
に示すように、基板のＩＣ実装領域９には多数の電極端
子１６がチップの辺１３ｂに沿うように一列に配列され
ている。
【０００３】ここで、電極端子１６は、ＩＣ実装領域９
に向けて集まってきている各配線パターン６ｂの端部で
あり、ＩＣ実装領域９には多数の配線パターン６ｂが集
まっている。従って、電極端子１６の幅寸法については
大きな制約があるので、電極端子１６は、駆動用ＩＣ１
３のバンプ電極１３０よりもわずかに幅広になっている
だけである。なお、図１０および図１１（Ｂ）におい
て、各電極端子１６に対してバンプ電極１３０が重なっ
て接続予定領域１３０ｃとなるべき領域を点線で表して
ある。
に向けて集まってきている各配線パターン６ｂの端部で
あり、ＩＣ実装領域９には多数の配線パターン６ｂが集
まっている。従って、電極端子１６の幅寸法については
大きな制約があるので、電極端子１６は、駆動用ＩＣ１
３のバンプ電極１３０よりもわずかに幅広になっている
だけである。なお、図１０および図１１（Ｂ）におい
て、各電極端子１６に対してバンプ電極１３０が重なっ
て接続予定領域１３０ｃとなるべき領域を点線で表して
ある。
【０００４】
【発明が解決しようとする課題】近年、１つの駆動用Ｉ
Ｃ１３に形成されるバンプ電極１３０の数は増す傾向に
あり、それに伴って、バンプ電極１３０を小さくして高
密度に配置する傾向にある。また、駆動用ＩＣ１３の小
型化を図った場合もバンプ電極１３０を小さくして高密
度に配置することになる。それに伴って、基板の側では
電極端子１６を小さくして高密度に配置することにな
る。その結果、図１２（Ａ）、（Ｂ）に示すように、駆
動用ＩＣ１３のバンプ電極１３０を正確な位置（点線で
示す接続予定領域１３０ｃ）に配置しても、バンプ電極
１３０と電極端子１６との重なり面積が狭くなる。ま
た、駆動用ＩＣ１３の搭載位置が、矢印Ａで示す方向あ
るいは矢印Ｂで示す方向にわずかでもずれると、バンプ
電極１３０と電極端子１６との重なり面積が著しく狭く
なる。従って、バンプ電極１３０と電極端子１６との接
続部分では電気的抵抗の増大や信頼性の低下が発生す
る。特に、駆動用ＩＣ１３を異方性導電膜を用いて実装
した場合には、バンプ電極１３０と電極端子１６との間
に介在する導電粒子の数が電気的抵抗や信頼性に大きな
影響を及ぼすので、バンプ電極１３０と電極端子１６と
の重なり面積が狭くなるのは好ましくない。
Ｃ１３に形成されるバンプ電極１３０の数は増す傾向に
あり、それに伴って、バンプ電極１３０を小さくして高
密度に配置する傾向にある。また、駆動用ＩＣ１３の小
型化を図った場合もバンプ電極１３０を小さくして高密
度に配置することになる。それに伴って、基板の側では
電極端子１６を小さくして高密度に配置することにな
る。その結果、図１２（Ａ）、（Ｂ）に示すように、駆
動用ＩＣ１３のバンプ電極１３０を正確な位置（点線で
示す接続予定領域１３０ｃ）に配置しても、バンプ電極
１３０と電極端子１６との重なり面積が狭くなる。ま
た、駆動用ＩＣ１３の搭載位置が、矢印Ａで示す方向あ
るいは矢印Ｂで示す方向にわずかでもずれると、バンプ
電極１３０と電極端子１６との重なり面積が著しく狭く
なる。従って、バンプ電極１３０と電極端子１６との接
続部分では電気的抵抗の増大や信頼性の低下が発生す
る。特に、駆動用ＩＣ１３を異方性導電膜を用いて実装
した場合には、バンプ電極１３０と電極端子１６との間
に介在する導電粒子の数が電気的抵抗や信頼性に大きな
影響を及ぼすので、バンプ電極１３０と電極端子１６と
の重なり面積が狭くなるのは好ましくない。
【０００５】以上の問題点に鑑みて、本発明の課題は、
バンプ電極の配列を改良することによって、バンプ電極
と電極端子と重なり面積を拡張し、かつ、ＩＣの搭載位
置がずれてもバンプ電極と電極端子と重なり面積を広く
確保することにより、異方性導電膜を用いたときでも電
気的抵抗が低く、かつ、信頼性の高いＩＣの実装構造、
およびこの実装構造を用いた液晶表示装置を提供するこ
とにある。
バンプ電極の配列を改良することによって、バンプ電極
と電極端子と重なり面積を拡張し、かつ、ＩＣの搭載位
置がずれてもバンプ電極と電極端子と重なり面積を広く
確保することにより、異方性導電膜を用いたときでも電
気的抵抗が低く、かつ、信頼性の高いＩＣの実装構造、
およびこの実装構造を用いた液晶表示装置を提供するこ
とにある。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係るＩＣの実装構造では、フェイスダウン
ボンディング用の複数のバンプ電極が基板との実装面に
おいてチップの辺に沿って千鳥状に配列されている半導
体チップが、前記基板側の各電極端子に異方性導電膜を
介して実装されていることを特徴とする。
に、本発明に係るＩＣの実装構造では、フェイスダウン
ボンディング用の複数のバンプ電極が基板との実装面に
おいてチップの辺に沿って千鳥状に配列されている半導
体チップが、前記基板側の各電極端子に異方性導電膜を
介して実装されていることを特徴とする。
【０００７】本発明では、バンプ電極をチップの辺に沿
って千鳥状に配列したので、バンプ電極を２列に配置し
たことになる。このため、バンプ電極を増加した場合、
あるいはＩＣの小型化を図った場合でも、バンプ電極を
幅広に形成できる。それに伴って、基板の側では電極端
子を２列に配列できるので、電極端子を幅広に形成でき
る。従って、バンプ電極と電極端子と重なり面積を拡張
でき、かつ、ＩＣの搭載位置がずれてもバンプ電極と電
極端子と重なり面積を広く確保することのできる。それ
故、バンプ電極と電極端子と重なり面積を常に広く確保
することができるので、バンプ電極と電極端子との間に
異方性導電膜の導電粒子を多数、介在させることができ
る。よって、異方性導電膜を用いたときでも電気的抵抗
が低く、かつ、信頼性の高いＩＣの実装構造を実現でき
る。
って千鳥状に配列したので、バンプ電極を２列に配置し
たことになる。このため、バンプ電極を増加した場合、
あるいはＩＣの小型化を図った場合でも、バンプ電極を
幅広に形成できる。それに伴って、基板の側では電極端
子を２列に配列できるので、電極端子を幅広に形成でき
る。従って、バンプ電極と電極端子と重なり面積を拡張
でき、かつ、ＩＣの搭載位置がずれてもバンプ電極と電
極端子と重なり面積を広く確保することのできる。それ
故、バンプ電極と電極端子と重なり面積を常に広く確保
することができるので、バンプ電極と電極端子との間に
異方性導電膜の導電粒子を多数、介在させることができ
る。よって、異方性導電膜を用いたときでも電気的抵抗
が低く、かつ、信頼性の高いＩＣの実装構造を実現でき
る。
【０００８】本発明に係るＩＣによれば、基板側の電極
端子を幅広に構成できることから、電極端子を以下のよ
うに構成することができる。たとえば、前記複数のバン
プ電極のうち、前記半導体チップの前記実装面において
内側で並ぶ第１のバンプ電極に電気的に接続する前記基
板側の第１の電極端子は、前記ＩＣの前記実装面におい
て外周側で並ぶ第２のバンプ電極に電気的に接続する前
記基板側の第２の電極端子同士の電極間距離よりも幅広
に形成する。また、前記電極端子には、当該電極端子に
配線接続された前記基板側の配線パターンよりも幅方向
に張り出す張り出し部分を設けてもよい。さらに、前記
電極端子には、前記バンプ電極との接続予定領域から配
線パターンの延設方向を除く三方の各々に張り出し部分
を設けてもよい。
端子を幅広に構成できることから、電極端子を以下のよ
うに構成することができる。たとえば、前記複数のバン
プ電極のうち、前記半導体チップの前記実装面において
内側で並ぶ第１のバンプ電極に電気的に接続する前記基
板側の第１の電極端子は、前記ＩＣの前記実装面におい
て外周側で並ぶ第２のバンプ電極に電気的に接続する前
記基板側の第２の電極端子同士の電極間距離よりも幅広
に形成する。また、前記電極端子には、当該電極端子に
配線接続された前記基板側の配線パターンよりも幅方向
に張り出す張り出し部分を設けてもよい。さらに、前記
電極端子には、前記バンプ電極との接続予定領域から配
線パターンの延設方向を除く三方の各々に張り出し部分
を設けてもよい。
【０００９】本発明に係るＩＣの実装構造は各種の半導
体装置に採用することができる。また、液晶表示装置に
おいて、基板間に液晶が封入された液晶パネルを構成す
る２枚の基板のうちの少なくとも一方の基板に駆動用の
ＩＣを実装するのに用いることができる。
体装置に採用することができる。また、液晶表示装置に
おいて、基板間に液晶が封入された液晶パネルを構成す
る２枚の基板のうちの少なくとも一方の基板に駆動用の
ＩＣを実装するのに用いることができる。
【００１０】
【発明の実施の形態】添付図面を参照して、本発明の実
施の形態を説明する。
施の形態を説明する。
【００１１】（全体構成）図１は、液晶表示装置の外観
を示す斜視図であり、図２は、その分解斜視図である。
図３は、この液晶表示装置における基板への駆動用ＩＣ
の実装構造を模式的に示す縦断面図である。なお、図１
および図２には、液晶を駆動するための電極の図示を省
略してあり、この電極については図４および図５を参照
して後述する。
を示す斜視図であり、図２は、その分解斜視図である。
図３は、この液晶表示装置における基板への駆動用ＩＣ
の実装構造を模式的に示す縦断面図である。なお、図１
および図２には、液晶を駆動するための電極の図示を省
略してあり、この電極については図４および図５を参照
して後述する。
【００１２】図１および図２において、液晶表示装置１
０は、たとえば透明なガラスによって形成された第１の
透明基板１と、同じく透明なガラスによって形成された
第２の透明基板２とを有している。これらの基板の一方
にはシール剤３が印刷等によって形成され、このシール
剤３を挟んで第１の透明基板１と第２の透明基板２とが
接着固定されている。また、第１の透明基板１と第２の
透明基板２との間隙（セルギャップ）のうち、シール剤
３で区画形成された液晶封入領域４０内には液晶４１が
封入されている。第１の透明基板１の外側表面には偏光
板４ａが粘着剤などによって貼られ、第２の透明基板２
の外側表面にも偏光板４ｂが粘着剤などで貼られてい
る。
０は、たとえば透明なガラスによって形成された第１の
透明基板１と、同じく透明なガラスによって形成された
第２の透明基板２とを有している。これらの基板の一方
にはシール剤３が印刷等によって形成され、このシール
剤３を挟んで第１の透明基板１と第２の透明基板２とが
接着固定されている。また、第１の透明基板１と第２の
透明基板２との間隙（セルギャップ）のうち、シール剤
３で区画形成された液晶封入領域４０内には液晶４１が
封入されている。第１の透明基板１の外側表面には偏光
板４ａが粘着剤などによって貼られ、第２の透明基板２
の外側表面にも偏光板４ｂが粘着剤などで貼られてい
る。
【００１３】第２の透明基板２は第１の透明基板１より
も大きいので、第２の透明基板２に第１の透明基板１を
重ねた状態で、第２の透明基板２はその一部が第１の透
明基板１の下端縁から張り出す。
も大きいので、第２の透明基板２に第１の透明基板１を
重ねた状態で、第２の透明基板２はその一部が第１の透
明基板１の下端縁から張り出す。
【００１４】この張り出し部分にはＩＣ実装領域９が形
成されており、ここに駆動用ＩＣ１３がフェイスダウン
ボンディングによりＣＯＧ実装される。この部分での実
装構造は詳しくは後述するが、異方性導電膜を第２の透
明基板２と駆動用ＩＣ１３との間に挟んだ上で、それら
を加熱圧着することによって行われる。従って、この部
分では、図３に示すように、異方性導電膜ＡＣＦを介し
て第２の透明基板２のＩＣ実装領域９の電極端子１６に
駆動用ＩＣ１３のバンプ電極１３０が電気的接続してい
る状態にある。また、第２の透明基板２の外側表面のう
ち、ＩＣ実装領域９と重なる領域には、第２の透明基板
２を透過してくる光が原因で駆動用ＩＣ１３に誤動作が
発生することを防止するための遮光テープ１１が貼られ
ている。さらに、駆動用ＩＣ１３のチップ上面部１３１
には、チップ上面部１３１から侵入してくる光が原因で
駆動用ＩＣ１３に誤動作が発生することを防止するため
の遮光膜ＤＤが形成されている。
成されており、ここに駆動用ＩＣ１３がフェイスダウン
ボンディングによりＣＯＧ実装される。この部分での実
装構造は詳しくは後述するが、異方性導電膜を第２の透
明基板２と駆動用ＩＣ１３との間に挟んだ上で、それら
を加熱圧着することによって行われる。従って、この部
分では、図３に示すように、異方性導電膜ＡＣＦを介し
て第２の透明基板２のＩＣ実装領域９の電極端子１６に
駆動用ＩＣ１３のバンプ電極１３０が電気的接続してい
る状態にある。また、第２の透明基板２の外側表面のう
ち、ＩＣ実装領域９と重なる領域には、第２の透明基板
２を透過してくる光が原因で駆動用ＩＣ１３に誤動作が
発生することを防止するための遮光テープ１１が貼られ
ている。さらに、駆動用ＩＣ１３のチップ上面部１３１
には、チップ上面部１３１から侵入してくる光が原因で
駆動用ＩＣ１３に誤動作が発生することを防止するため
の遮光膜ＤＤが形成されている。
【００１５】なお、図１および図２からわかるように、
第２の透明基板２において、ＩＣ実装領域９より下端側
には入力端子１２が形成されており、これらの入力端子
１２にはフレキシブルプリント配線基板（図示せず。）
がヒートシールなどの方法で接続される。
第２の透明基板２において、ＩＣ実装領域９より下端側
には入力端子１２が形成されており、これらの入力端子
１２にはフレキシブルプリント配線基板（図示せず。）
がヒートシールなどの方法で接続される。
【００１６】図４および図５はそれぞれ、第１の透明基
板１および第２の透明基板２に形成した透明電極の配置
パターンを示す平面図である。
板１および第２の透明基板２に形成した透明電極の配置
パターンを示す平面図である。
【００１７】図４において、第１の透明基板１の内側表
面には、シール剤３（一点鎖線Ｌで示す領域付近）で区
画形成された液晶封入領域４０の内側で横方向に延びる
複数のストライプ状電極６ａと、液晶封入領域４０の外
側でストライプ状電極６ａを各端子に配線接続するため
の配線パターン６ｂとからなる電極パターン６（薄膜パ
ターン）が形成されている。この電極パターン６は、透
明なＩＴＯ膜（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）な
どで形成されている。
面には、シール剤３（一点鎖線Ｌで示す領域付近）で区
画形成された液晶封入領域４０の内側で横方向に延びる
複数のストライプ状電極６ａと、液晶封入領域４０の外
側でストライプ状電極６ａを各端子に配線接続するため
の配線パターン６ｂとからなる電極パターン６（薄膜パ
ターン）が形成されている。この電極パターン６は、透
明なＩＴＯ膜（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）な
どで形成されている。
【００１８】図５において、第２の透明基板２の内側表
面には、シール剤３（一点鎖線Ｌで示す領域付近）で区
画形成された液晶封入領域４０の内側で縦方向に延びる
複数のストライプ状電極７ａと、液晶封入領域４０の外
側でストライプ状電極７ａをＩＣ実装領域９に配線接続
するための配線パターン７ｂとからなる電極パターン７
（薄膜パターン）が形成されている。この電極パターン
７も、透明なＩＴＯ膜などで形成されている。
面には、シール剤３（一点鎖線Ｌで示す領域付近）で区
画形成された液晶封入領域４０の内側で縦方向に延びる
複数のストライプ状電極７ａと、液晶封入領域４０の外
側でストライプ状電極７ａをＩＣ実装領域９に配線接続
するための配線パターン７ｂとからなる電極パターン７
（薄膜パターン）が形成されている。この電極パターン
７も、透明なＩＴＯ膜などで形成されている。
【００１９】このように構成した第１の透明基板１と第
２の透明基板２とを所定箇所で電気的な接続を図りなが
ら、図１に示すように接着した状態で、第１の透明基板
１のストライプ状電極６ａと第２の透明基板２のストラ
イプ状電極７ａとは互いに交差し、各交差部分に画素が
構成される。また、第１の透明基板１と第２の透明基板
２との間隙において、液晶封入領域４０には液晶４１が
封入される。従って、駆動用ＩＣ１３に駆動用電力およ
び駆動信号を送ると、駆動用ＩＣ１３は、駆動信号に基
づいて希望する適宜のストライプ状電極６ａ、７ａに電
圧を印加し、各画素における液晶４１の配向状態を制御
し、液晶表示装置１０に希望の像を表示する。
２の透明基板２とを所定箇所で電気的な接続を図りなが
ら、図１に示すように接着した状態で、第１の透明基板
１のストライプ状電極６ａと第２の透明基板２のストラ
イプ状電極７ａとは互いに交差し、各交差部分に画素が
構成される。また、第１の透明基板１と第２の透明基板
２との間隙において、液晶封入領域４０には液晶４１が
封入される。従って、駆動用ＩＣ１３に駆動用電力およ
び駆動信号を送ると、駆動用ＩＣ１３は、駆動信号に基
づいて希望する適宜のストライプ状電極６ａ、７ａに電
圧を印加し、各画素における液晶４１の配向状態を制御
し、液晶表示装置１０に希望の像を表示する。
【００２０】（駆動用ＩＣの実装構造）図６を参照し
て、第２の透明基板２に対して駆動用ＩＣ１３を異方性
導電膜ＡＣＦを用いてＣＯＧ実装する方法を説明する。
て、第２の透明基板２に対して駆動用ＩＣ１３を異方性
導電膜ＡＣＦを用いてＣＯＧ実装する方法を説明する。
【００２１】まず、図６（Ａ）に示すように、第２の透
明基板２のＩＣ実装領域９に相当する領域を覆うように
所定の大きさの異方性導電膜ＡＣＦを残した後、圧着ヘ
ッドＴを用いて駆動用ＩＣ１３を第２の透明基板２に向
けて熱圧着する。その結果、図６（Ｂ）に示すように異
方性導電膜ＡＣＦの樹脂分が溶融し、図６（Ｃ）に示す
ように、駆動用ＩＣ１３のバンプ電極１３０は、異方性
導電膜ＡＣＦに含まれている導電粒子１３３を介して第
２の透明基板２の電極端子１６に電気的接続することに
なる。
明基板２のＩＣ実装領域９に相当する領域を覆うように
所定の大きさの異方性導電膜ＡＣＦを残した後、圧着ヘ
ッドＴを用いて駆動用ＩＣ１３を第２の透明基板２に向
けて熱圧着する。その結果、図６（Ｂ）に示すように異
方性導電膜ＡＣＦの樹脂分が溶融し、図６（Ｃ）に示す
ように、駆動用ＩＣ１３のバンプ電極１３０は、異方性
導電膜ＡＣＦに含まれている導電粒子１３３を介して第
２の透明基板２の電極端子１６に電気的接続することに
なる。
【００２２】従って、駆動用ＩＣ１３のバンプ電極１３
０と、第２の透明基板２の電極端子１６との重なり面積
が狭いと、その分、駆動用ＩＣ１３のバンプ電極１３０
と第２の透明基板２の電極端子１６とを電気的接続する
導電粒子１３３が少なくなってしまう。しかる本形態で
は、図７および図８を参照して以下に説明するように、
駆動用ＩＣ１３のバンプ電極１３０と第２の透明基板２
の電極端子１６との重なり面積を常に広くなるように構
成してある。
０と、第２の透明基板２の電極端子１６との重なり面積
が狭いと、その分、駆動用ＩＣ１３のバンプ電極１３０
と第２の透明基板２の電極端子１６とを電気的接続する
導電粒子１３３が少なくなってしまう。しかる本形態で
は、図７および図８を参照して以下に説明するように、
駆動用ＩＣ１３のバンプ電極１３０と第２の透明基板２
の電極端子１６との重なり面積を常に広くなるように構
成してある。
【００２３】（バンプ電極１３０および電極端子１６の
構成）図７は、第２の透明基板２に駆動用ＩＣ１３を実
装する様子を示す説明図である。図８（Ａ）、（Ｂ）は
それぞれ、図７に示す駆動用ＩＣ１３に形成したバンプ
電極１３０の配置を示す平面図、および第２の透明基板
２に形成した電極端子１６の配置を示す平面図である。
構成）図７は、第２の透明基板２に駆動用ＩＣ１３を実
装する様子を示す説明図である。図８（Ａ）、（Ｂ）は
それぞれ、図７に示す駆動用ＩＣ１３に形成したバンプ
電極１３０の配置を示す平面図、および第２の透明基板
２に形成した電極端子１６の配置を示す平面図である。
【００２４】図７に示すように、ＩＣ実装領域９には、
図５を参照して説明した配線パターン６ｂの端部が集ま
っており、その配線パターン６ｂの先端部分が電極端子
１６になっている。
図５を参照して説明した配線パターン６ｂの端部が集ま
っており、その配線パターン６ｂの先端部分が電極端子
１６になっている。
【００２５】図８（Ａ）に示すように、駆動用ＩＣ１３
は、第２の透明基板２との実装面１３ａに形成されてい
る複数のバンプ電極１３０がチップの辺１３ｂに沿って
千鳥状に配列されている。従って、駆動用ＩＣ１３にお
いて、バンプ電極１３０は、実装面１３ａにおいて内側
に並ぶ第１のバンプ電極１３０ａと、外周側で並ぶ第２
のバンプ電極１３０ｂとからなる２列の電極群として構
成されているので、バンプ電極１３０を増加した場合、
あるいは駆動用ＩＣ１３の小型化を図った場合でも、バ
ンプ電極１３０を幅広あるいは大きめに形成できる。
は、第２の透明基板２との実装面１３ａに形成されてい
る複数のバンプ電極１３０がチップの辺１３ｂに沿って
千鳥状に配列されている。従って、駆動用ＩＣ１３にお
いて、バンプ電極１３０は、実装面１３ａにおいて内側
に並ぶ第１のバンプ電極１３０ａと、外周側で並ぶ第２
のバンプ電極１３０ｂとからなる２列の電極群として構
成されているので、バンプ電極１３０を増加した場合、
あるいは駆動用ＩＣ１３の小型化を図った場合でも、バ
ンプ電極１３０を幅広あるいは大きめに形成できる。
【００２６】それに伴って本形態では、バンプ電極１３
０の配列に合わせて、図８（Ｂ）に示すように、第２の
透明基板２の側において、電極端子１６も千鳥状に配置
されている。従って、電極端子１６は、駆動用ＩＣ１３
の第１のバンプ電極１３０ａに対応する第１の電極端子
１６ａと、第２のバンプ電極１３０ｂに対応する第２の
電極端子１６ｂとからなる２列の端子群として構成され
ている。それ故、第１の電極端子１６ａおよび第２の電
極端子１６ｂについても幅広に形成できる。
０の配列に合わせて、図８（Ｂ）に示すように、第２の
透明基板２の側において、電極端子１６も千鳥状に配置
されている。従って、電極端子１６は、駆動用ＩＣ１３
の第１のバンプ電極１３０ａに対応する第１の電極端子
１６ａと、第２のバンプ電極１３０ｂに対応する第２の
電極端子１６ｂとからなる２列の端子群として構成され
ている。それ故、第１の電極端子１６ａおよび第２の電
極端子１６ｂについても幅広に形成できる。
【００２７】但し、第１の電極端子１６ａを幅広に形成
するといっても、第１の電極端子１６ａに電気的に接続
する配線パターン６ｂも幅広にすると、この配線パター
ン６ｂを第２の電極端子１６ｂの間に通せなくなる。従
って、本形態では、配線パターン６ｂについては従来の
幅寸法Ｌ２のままとし、第１の電極端子１６ａに対し
て、配線パターン６ｂよりも幅方向に張り出す張り出し
部分１６１ａ、１６１ｂを形成することにより、その幅
寸法Ｌ１を拡大してある。その結果、第１の電極端子１
６ａの幅寸法Ｌ１は、第２の電極端子１６ｂの離間距離
Ｌ３よりも幅広になっている。また、第２の電極端子１
６ｂを幅広に形成するにあたっても、配線パターン６ｂ
については従来の幅寸法Ｌ２のままとし、第２の電極端
子１６ｂに対しても、配線パターン６ｂよりも幅方向に
張り出す張り出し部分１６１ａ、１６１ｂを形成するこ
とにより、幅寸法Ｌ１を拡大してある。ここで、駆動用
ＩＣ１３は、バンプ電極１３０が電極端子１６の中央に
位置するように実装されるので、電極端子１６において
バンプ電極１３０が重なって接続予定領域１３０ｃとな
るべき領域については点線で表してある。
するといっても、第１の電極端子１６ａに電気的に接続
する配線パターン６ｂも幅広にすると、この配線パター
ン６ｂを第２の電極端子１６ｂの間に通せなくなる。従
って、本形態では、配線パターン６ｂについては従来の
幅寸法Ｌ２のままとし、第１の電極端子１６ａに対し
て、配線パターン６ｂよりも幅方向に張り出す張り出し
部分１６１ａ、１６１ｂを形成することにより、その幅
寸法Ｌ１を拡大してある。その結果、第１の電極端子１
６ａの幅寸法Ｌ１は、第２の電極端子１６ｂの離間距離
Ｌ３よりも幅広になっている。また、第２の電極端子１
６ｂを幅広に形成するにあたっても、配線パターン６ｂ
については従来の幅寸法Ｌ２のままとし、第２の電極端
子１６ｂに対しても、配線パターン６ｂよりも幅方向に
張り出す張り出し部分１６１ａ、１６１ｂを形成するこ
とにより、幅寸法Ｌ１を拡大してある。ここで、駆動用
ＩＣ１３は、バンプ電極１３０が電極端子１６の中央に
位置するように実装されるので、電極端子１６において
バンプ電極１３０が重なって接続予定領域１３０ｃとな
るべき領域については点線で表してある。
【００２８】また、本形態では、電極端子１６（第１お
よび第２の電極端子１６ａ、１６ｂ）には、バンプ電極
１３０との接続予定領域１３０ｃから配線パターン６ｂ
の延設方向と反対側（配線パターン６ｂの先端部）に向
けても張り出し部１６１ｃが構成されている。従って、
電極端子１６は、バンプ電極１３０との接続予定領域１
３０ｃから配線パターン６ｂの延設方向を除く三方の各
々に張り出し部分１６１ａ、１６１ｂ、１６１ｃを備え
ている。
よび第２の電極端子１６ａ、１６ｂ）には、バンプ電極
１３０との接続予定領域１３０ｃから配線パターン６ｂ
の延設方向と反対側（配線パターン６ｂの先端部）に向
けても張り出し部１６１ｃが構成されている。従って、
電極端子１６は、バンプ電極１３０との接続予定領域１
３０ｃから配線パターン６ｂの延設方向を除く三方の各
々に張り出し部分１６１ａ、１６１ｂ、１６１ｃを備え
ている。
【００２９】（本形態の効果）このように構成した駆動
用ＩＣ１３の実装構造では、まず、バンプ電極１３０を
増加した場合、あるいは駆動用ＩＣ１３の小型化を図っ
た場合でも、バンプ電極１３０および電極端子１６を幅
広に形成したので、バンプ電極１３０（第１のバンプ電
極１３０ａおよび第２のバンプ電極１３０ｂ）と、電極
端子１６（第１の電極端子１６ａおよび第２の電極端子
１６ｂ）との重なり面積が広い。
用ＩＣ１３の実装構造では、まず、バンプ電極１３０を
増加した場合、あるいは駆動用ＩＣ１３の小型化を図っ
た場合でも、バンプ電極１３０および電極端子１６を幅
広に形成したので、バンプ電極１３０（第１のバンプ電
極１３０ａおよび第２のバンプ電極１３０ｂ）と、電極
端子１６（第１の電極端子１６ａおよび第２の電極端子
１６ｂ）との重なり面積が広い。
【００３０】また、電極端子１６には、バンプ電極１３
０との接続予定領域１３０ｃから三方の各々に張り出し
部分１６１ａ、１６１ｂ、１６１ｃが構成されているの
で、図９（Ａ）、（Ｂ）に示すように、駆動用ＩＣ１３
の搭載位置が、矢印Ａおよび矢印Ｂのいずれの方向にず
れても、バンプ電極１３０（実線で示してある。）は電
極端子１６の形成領域上にあり、バンプ電極１３０と電
極端子１６との重なり面積は広いままである。
０との接続予定領域１３０ｃから三方の各々に張り出し
部分１６１ａ、１６１ｂ、１６１ｃが構成されているの
で、図９（Ａ）、（Ｂ）に示すように、駆動用ＩＣ１３
の搭載位置が、矢印Ａおよび矢印Ｂのいずれの方向にず
れても、バンプ電極１３０（実線で示してある。）は電
極端子１６の形成領域上にあり、バンプ電極１３０と電
極端子１６との重なり面積は広いままである。
【００３１】それ故、本形態の駆動用ＩＣ１３の実装構
造によれば、バンプ電極１３０と電極端子１６と重なり
面積が常に広いので、駆動用ＩＣを異方性導電膜ＡＣＦ
を用いて実装した場合でも、バンプ電極１３０と電極端
子１６との間に多数の導電粒子１３３を介在させること
ができる。よって、異方性導電膜ＡＣＦを用いて駆動用
ＩＣ１３を実装したときでも、電気的抵抗が小さく、か
つ信頼性の高い実装構造を実現できる。
造によれば、バンプ電極１３０と電極端子１６と重なり
面積が常に広いので、駆動用ＩＣを異方性導電膜ＡＣＦ
を用いて実装した場合でも、バンプ電極１３０と電極端
子１６との間に多数の導電粒子１３３を介在させること
ができる。よって、異方性導電膜ＡＣＦを用いて駆動用
ＩＣ１３を実装したときでも、電気的抵抗が小さく、か
つ信頼性の高い実装構造を実現できる。
【００３２】
【発明の効果】以上説明したように、本発明に係るＩＣ
の実装構造および液晶表示装置では、ＩＣのバンプ電極
をチップの辺に沿って千鳥状に配列したので、バンプ電
極および電極端子を２列に配置することができる。従っ
て、バンプ電極を増加した場合、あるいはＩＣの小型化
を図った場合でも、バンプ電極および電極端子を幅広に
形成できるので、ＩＣの搭載位置がずれてもバンプ電極
は電極端子の形成領域上にあり、バンプ電極と電極端子
と重なり面積が常に広い。それ故、ＩＣを異方性導電膜
を用いて実装した場合でも、バンプ電極と電極端子との
間に多数の導電粒子を介在させることができるので、実
装部分の電気的抵抗を低減でき、かつ信頼性を向上する
ことができる。
の実装構造および液晶表示装置では、ＩＣのバンプ電極
をチップの辺に沿って千鳥状に配列したので、バンプ電
極および電極端子を２列に配置することができる。従っ
て、バンプ電極を増加した場合、あるいはＩＣの小型化
を図った場合でも、バンプ電極および電極端子を幅広に
形成できるので、ＩＣの搭載位置がずれてもバンプ電極
は電極端子の形成領域上にあり、バンプ電極と電極端子
と重なり面積が常に広い。それ故、ＩＣを異方性導電膜
を用いて実装した場合でも、バンプ電極と電極端子との
間に多数の導電粒子を介在させることができるので、実
装部分の電気的抵抗を低減でき、かつ信頼性を向上する
ことができる。
【図１】図１は、液晶表示装置の外観を示す斜視図であ
る。
る。
【図２】図１に示す液晶表示装置の分解斜視図である。
【図３】図１に示す液晶表示装置の第２の透明基板への
駆動用ＩＣの実装構造を模式的に示す縦断面図である。
駆動用ＩＣの実装構造を模式的に示す縦断面図である。
【図４】図１に示す液晶表示装置の第１の透明基板に形
成した透明電極の配置パターンを示す平面図である。
成した透明電極の配置パターンを示す平面図である。
【図５】図１に示す液晶表示装置の第２の透明基板に形
成した透明電極の配置パターンを示す平面図である。
成した透明電極の配置パターンを示す平面図である。
【図６】図１に示す液晶表示装置の製造工程のうち、異
方性導電膜を用いて第２の透明基板に駆動用ＩＣを実装
する様子を示す工程断面図である。
方性導電膜を用いて第２の透明基板に駆動用ＩＣを実装
する様子を示す工程断面図である。
【図７】図１に示す液晶表示装置の第２の透明基板に対
する駆動用ＩＣの実装部分の説明図である。
する駆動用ＩＣの実装部分の説明図である。
【図８】（Ａ）、（Ｂ）はそれぞれ、図７に示す駆動用
ＩＣに形成したバンプ電極の配置を示す平面図、および
第２の透明基板側の電極端子の配置を示す平面図であ
る。
ＩＣに形成したバンプ電極の配置を示す平面図、および
第２の透明基板側の電極端子の配置を示す平面図であ
る。
【図９】（Ａ）、（Ｂ）はそれぞれ、図８に示す電極端
子に対してバンプ電極がずれた様子を示す平面図であ
る。
子に対してバンプ電極がずれた様子を示す平面図であ
る。
【図１０】従来のＩＣの実装部分の説明図である。
【図１１】（Ａ）、（Ｂ）はそれぞれ、図１０に示すＩ
Ｃに形成したバンプ電極の配置を示す平面図、および基
板側の電極端子の配置を示す平面図である。
Ｃに形成したバンプ電極の配置を示す平面図、および基
板側の電極端子の配置を示す平面図である。
【図１２】（Ａ）、（Ｂ）はそれぞれ、図１１に示す電
極端子に対してバンプ電極がずれた様子を示す平面図で
ある。
極端子に対してバンプ電極がずれた様子を示す平面図で
ある。
１ 第１の透明基板 ２ 第２の透明基板 ３ シール剤 ４ａ、４ｂ 偏光板 ６、７ 電極パターン（薄膜パターン） ６ａ、７ａ ストライプ状電極 ６ｂ、７ｂ 配線パターン ９ ＩＣ実装領域 １０ 液晶表示装置 １３ 駆動用ＩＣ １６ 電極端子 １６ａ 第１の電極端子 １６ｂ 第２の電極端子 ４０ 液晶封入領域 ４１ 液晶 １３０ バンプ電極 １３０ａ 第１のバンプ電極 １３０ｂ 第２のバンプ電極 １３０ｃ バンプ電極と電極端子との接続予定領域 １３３ 異方性導電膜の導電粒子 １６１ａ、１６１ｂ、１６１ｃ 張り出し部分 ＡＣＦ 異方性導電膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ０９Ｆ 9/35 ３０２ Ｇ０９Ｆ 9/35 ３０２
Claims (5)
- 【請求項１】 フェイスダウンボンディング用の複数の
バンプ電極が基板との実装面においてチップの辺に沿っ
て千鳥状に配列されている半導体チップが、前記基板側
の各電極端子に異方性導電膜を介して実装されているこ
とを特徴とする半導体チップの実装構造。 - 【請求項２】 請求項１において、前記複数のバンプ電
極のうち、前記半導体チップの前記実装面において内側
で並ぶ第１のバンプ電極に電気的に接続する前記基板側
の第１の電極端子は、前記半導体チップの前記実装面に
おいて外周側で並ぶ第２のバンプ電極に電気的に接続す
る前記基板側の第２の電極端子同士の離間距離よりも幅
広に形成されていることを特徴とする半導体チップ。 - 【請求項３】 請求項１において、前記電極端子は、当
該電極端子に配線接続された前記基板側の配線パターン
よりも幅方向に張り出す張り出し部分を備えていること
を特徴とする半導体チップ。 - 【請求項４】 請求項１において、前記電極端子は、前
記バンプ電極との接続予定領域から配線パターンの延設
方向を除く三方の各々に張り出し部分を備えていること
を特徴とする半導体チップの実装構造。 - 【請求項５】 請求項１ないし４のいずれかに規定する
半導体チップの実装構造を用いた液晶表示装置であっ
て、基板間に液晶が封入された液晶パネルを構成する２
枚の基板のうちの少なくとも一方の基板に前記半導体チ
ップが実装されていることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10096484A JPH11297759A (ja) | 1998-04-08 | 1998-04-08 | 半導体チップの実装構造および液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10096484A JPH11297759A (ja) | 1998-04-08 | 1998-04-08 | 半導体チップの実装構造および液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11297759A true JPH11297759A (ja) | 1999-10-29 |
Family
ID=14166347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10096484A Pending JPH11297759A (ja) | 1998-04-08 | 1998-04-08 | 半導体チップの実装構造および液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11297759A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489181B2 (en) | 2000-07-07 | 2002-12-03 | Hitachi, Ltd. | Method of manufacturing a semiconductor device |
| EP1545170A1 (en) * | 2003-12-16 | 2005-06-22 | Nitto Denko Corporation | Wiring circuit board |
| JP2006128484A (ja) * | 2004-10-29 | 2006-05-18 | Fujitsu Ltd | 電子部品の実装構造および実装方法 |
| CN1316308C (zh) * | 2002-05-07 | 2007-05-16 | 株式会社丰田自动织机 | 半导体驱动器电路、显示器件和调节显示器件亮度平衡的方法 |
| KR100943283B1 (ko) | 2003-06-30 | 2010-02-23 | 엘지디스플레이 주식회사 | 액정표시장치 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03228334A (ja) * | 1990-02-02 | 1991-10-09 | Casio Comput Co Ltd | 半導体装置およびその接続方法 |
| JPH04296823A (ja) * | 1991-03-27 | 1992-10-21 | Alps Electric Co Ltd | 端子接続方法および端子接続構造 |
| JPH05235090A (ja) * | 1992-02-19 | 1993-09-10 | Nec Corp | 半導体集積回路 |
| JPH09120076A (ja) * | 1995-10-25 | 1997-05-06 | Kyocera Corp | 液晶表示装置 |
| JPH104122A (ja) * | 1996-06-14 | 1998-01-06 | Hitachi Ltd | 半導体装置 |
| JPH10107083A (ja) * | 1996-10-03 | 1998-04-24 | Fujitsu Ltd | 電気回路素子及びその実装体構造 |
| JPH10199930A (ja) * | 1996-12-28 | 1998-07-31 | Casio Comput Co Ltd | 電子部品の接続構造および接続方法 |
-
1998
- 1998-04-08 JP JP10096484A patent/JPH11297759A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03228334A (ja) * | 1990-02-02 | 1991-10-09 | Casio Comput Co Ltd | 半導体装置およびその接続方法 |
| JPH04296823A (ja) * | 1991-03-27 | 1992-10-21 | Alps Electric Co Ltd | 端子接続方法および端子接続構造 |
| JPH05235090A (ja) * | 1992-02-19 | 1993-09-10 | Nec Corp | 半導体集積回路 |
| JPH09120076A (ja) * | 1995-10-25 | 1997-05-06 | Kyocera Corp | 液晶表示装置 |
| JPH104122A (ja) * | 1996-06-14 | 1998-01-06 | Hitachi Ltd | 半導体装置 |
| JPH10107083A (ja) * | 1996-10-03 | 1998-04-24 | Fujitsu Ltd | 電気回路素子及びその実装体構造 |
| JPH10199930A (ja) * | 1996-12-28 | 1998-07-31 | Casio Comput Co Ltd | 電子部品の接続構造および接続方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489181B2 (en) | 2000-07-07 | 2002-12-03 | Hitachi, Ltd. | Method of manufacturing a semiconductor device |
| US6787395B2 (en) | 2000-07-07 | 2004-09-07 | Renesas Technology Corp. | Method of manufacturing a multi-chip module |
| CN1316308C (zh) * | 2002-05-07 | 2007-05-16 | 株式会社丰田自动织机 | 半导体驱动器电路、显示器件和调节显示器件亮度平衡的方法 |
| KR100943283B1 (ko) | 2003-06-30 | 2010-02-23 | 엘지디스플레이 주식회사 | 액정표시장치 |
| EP1545170A1 (en) * | 2003-12-16 | 2005-06-22 | Nitto Denko Corporation | Wiring circuit board |
| US7087844B2 (en) | 2003-12-16 | 2006-08-08 | Nitto Denko Corporation | Wiring circuit board |
| CN100397624C (zh) * | 2003-12-16 | 2008-06-25 | 日东电工株式会社 | 布线电路板 |
| JP2006128484A (ja) * | 2004-10-29 | 2006-05-18 | Fujitsu Ltd | 電子部品の実装構造および実装方法 |
| JP4636850B2 (ja) * | 2004-10-29 | 2011-02-23 | 富士通株式会社 | 電子部品の実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5274564B2 (ja) | フレキシブル基板および電気回路構造体 | |
| JP3730037B2 (ja) | 液晶表示装置 | |
| JP3643640B2 (ja) | 表示装置及びこれに使用されるｉｃチップ | |
| US6587177B2 (en) | Connection structure of display device with a plurality of IC chips mounted thereon and wiring board | |
| JP4815081B2 (ja) | 画像装置 | |
| JP2753549B2 (ja) | 液晶表示デバイス | |
| US20020118332A1 (en) | Liquid crystal display device | |
| KR100209863B1 (ko) | 반도체 장치 테이프 캐리어 패키지 및 디스플레이 패널 모듈 | |
| CN112436050B (zh) | 显示面板及显示装置 | |
| JPH11297759A (ja) | 半導体チップの実装構造および液晶表示装置 | |
| JP2008203484A (ja) | 電気光学装置、フレキシブル回路基板の実装構造体及び電子機器 | |
| JP3365305B2 (ja) | 半導体チップ、その実装構造および液晶表示装置 | |
| JP3508723B2 (ja) | 液晶表示装置 | |
| JP3449214B2 (ja) | 半導体チップ、その実装構造および液晶表示装置 | |
| JP2004205729A (ja) | 液晶装置及びその製造方法 | |
| KR100194690B1 (ko) | 액정 표시 모듈 | |
| CN112382650A (zh) | 一种显示面板组件及显示装置 | |
| JP2828829B2 (ja) | 液晶表示モジュール | |
| JP3954152B2 (ja) | パネルの基板とフレキシブル配線板の接続構成及びそれを用いた液晶表示装置 | |
| JP2004118089A (ja) | 液晶表示装置 | |
| CN216901226U (zh) | 一种显示模组 | |
| KR100670498B1 (ko) | 티씨피 및 그 형성방법 | |
| JP3598902B2 (ja) | 基板接続構造及び電気光学装置 | |
| JP4465734B2 (ja) | 電気光学パネル | |
| JP4135478B2 (ja) | 液晶表示装置 |